KR0152940B1 - 버스의 로딩 분산에 의한 고속 버스 시스템 - Google Patents

버스의 로딩 분산에 의한 고속 버스 시스템

Info

Publication number
KR0152940B1
KR0152940B1 KR1019950024107A KR19950024107A KR0152940B1 KR 0152940 B1 KR0152940 B1 KR 0152940B1 KR 1019950024107 A KR1019950024107 A KR 1019950024107A KR 19950024107 A KR19950024107 A KR 19950024107A KR 0152940 B1 KR0152940 B1 KR 0152940B1
Authority
KR
South Korea
Prior art keywords
bus
loading
seabus
data
high speed
Prior art date
Application number
KR1019950024107A
Other languages
English (en)
Other versions
KR970012180A (ko
Inventor
한대근
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950024107A priority Critical patent/KR0152940B1/ko
Publication of KR970012180A publication Critical patent/KR970012180A/ko
Application granted granted Critical
Publication of KR0152940B1 publication Critical patent/KR0152940B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 마이크로 컨트롤러와 같은 디지털 시스템의 버스시스템에 관한 것으로, 특히 버스의 로딩분산에 의하여 고속동작을 실현한 버스의 로딩 분산에 의한 고속 버스 시스템에 관한 것으로, 종래에는 하나의 버스선을 공통으로 사용하게되어 로딩이 집중됨으로써 다른 신호선보다 기생저항 및 커패시턴스가 커져서 신호지연이 발생하고, 이로인해 전 시스템의 동작속도를 낮게 제한시키는 문제점이 있었으나, 본 발명에서는 버스의 로딩을 분산시킴으로써 버스의 신호지연시간을 줄일 수 있게 되어 마이크로 컨트롤러와 같은 디지털 시스템의 전체적인 동작 속도를 개선할 수 있는 효과가 있게 된다.

Description

버스의 로딩 분산에 의한 고속 버스 시스템
제1도는 종래의 버스 시스템을 나타낸 도.
제2도는 본 발명 버스의 로딩 분산에 의한 고속 버스 시스템을 나타낸 도.
제3도는 제2도 버스 로딩 분산부의 상세도.
제4도는 제1도 및 제2도의 버스 로딩 등가 회로도.
제5도는 제1도 및 제2도의 신호지연시간 측정을 위한 회로도.
제6도는 제5도에 의하여 제1도 및 제2도의 신호지연시간 측정결과를 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명
200 : 중앙처리장치 210 : 롬
220 : 램 230 : 주변장치/입출력부
240 : 버스로딩 분산부 250 : 씨버스
260 : 피버스 241, 242 : 3상태 인버터
본 발명은 마이크로 컨드롤러와 같은 디지털 시스템의 버스시스템에 관한 것으로, 특히 버스의 로딩(Loading)분산에 의하여 고속동작을 실현한 버스의 로딩 분산에 의한 고속 버스 시스템에 관한 것이다.
종래의 버스 시스템은 제1도에 도시된 바와같이, 중앙처리장치(100)는 롬(110)으로부터 명령을 읽어와서 이를 해독하고, 램(120)을 데이터 메모리로 사용하여 상기 롬(110)으로부터 읽은 명령에 해당하는 데이터를 램(120)으로부터 읽어와서 주변장치/입출력부(130)를 동작시키게 된다.
이러한 각 블럭간의 데이터를 주고받는 일련의 동작들은 항시 버스선(140)을 통하여 가능하게 된다.
따라서, 그 버스선(140)의 신호지연시간은 전 시스템의 동작속도를 결정하는 중요한 요소중의 하나가 된다.
그런데, 이와같은 경우에 하나의 버스선을 공통으로 사용하게 되어 로딩이 집중됨으로써 다른 신호선보다 기생저항(Resistance) 및 커패시턴스(Capacitance)가 커져서 신호지연이 발생하고, 이로인해 전 시스템의 동작속도를 낮게 제한시키는 문제점이 있었다.
따라서, 본 발명은 종래의 이러한 문제점을 감안하여 버스선에 집중된 로딩을 분산시킴으로써 고속동작을 실현케 하는데 목적이 있는 것으로, 이와같은 목적을 갖는 본 발명을 상세히 설명한다.
제2도는 본 발명 버스의 로딩 분산에 의한 고속 버스 시스템을 나타낸 도로서 이에 도시한 바와같이, 중앙처리장치(200) 및 롬(210) 그리고 램(220)간에 연결되어 상호 데이터를 교류하도록 하는 씨버스(250)와, 상기 씨버스(250)로부터 주변장치/입출력부(230)를 분리시킴으로써 씨버스(250)의 로딩을 분산시키는 버스로딩 분산부(240)와, 상기 씨버스(250)로부터 분리된 주변장치/입출력부(230)를 버스로딩 분산부(240)와 연결하여 상호 데이터를 교류하는 피버스(260)로 구성한다.
한편, 상기의 버스로딩 분산부는 제3도에 도시한 바와같이, 입출력 리드/라이트신호(I/O RD/WR)에 따라 씨버스선(BUS_CO)의 데이터 피버스선(BUS_PO)으로 전달되게 하거나, 또는 피버스선(BUS_PO)의 데이터가 씨버스선(BUS_CO)으로 전달되게 하는 서로 방향이 다른 두 개의 3상태 인버터(Tri-State Inverter)(241)(242)로 구성하며, 이와같은 3상태 인버터(241)(242)는 버스선의 개수에 따라 그에 대응되게 확장할 수 있다.
이와같의 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
중앙처리장치(200) 및 롬(210) 그리고 램(220)간에는 씨버스(250)를 통해 상호간 데이터가 교류되고, 버스로딩 분산부(240)에 의해 상기 씨버스(250)와 주변장치/입출력부(230)를 분리시킴으로써 기생저항 및 커패시턴스를 분산시키게 된다.
또한, 상기 버스로딩 분산부(240)와 주변장치/입출력부(230)는 피버스(260)로 연결되어 상호간 데이터가 교류되며, 이는 궁극적으로 씨버스(250)와 피버스(260)간의 데이터 교류는 버스로딩 분산부(240)에 의해 원활히 이루어 지게 되어 신호의 지연시간을 줄일 수 있게 된다.
한편, 상기 버스로딩 분산부(240)에 대하여 제3도를 참조하여 좀 더 자세히 설명하면 다음과 같다.
3상태 인버터(241)(242)는 입출력 리드/라이트신호(I/O RD/WR)에 의해 제2도의 피버스(260)로 연결된 주변장치/입출력부(230)로부터 데이터를 읽어들일 수 있도록 하던지, 또는 씨버스(250)로부터의 데이터를 피버스(260)로 출력할 수 있도록 동작하게 되는데, 만일 입출력 리드/라이트신호(I/O RD/WR)가 고정위의 신호라면 부변장치/입출력부(230)로부터 피버스선(BUS_PO)을 통해 데이터를 읽어들일 수 있도록 3 상태 인버터(242)가 인에이블되어 동작된다.
반면에, 상기 입출력 리드/라이트신호(I/O RD/WR)가 저전위의 신호라면 씨버스선(BUS_CO)으로부터의 데이터를 피버스선(BUS_PO)으로 출력할 수 있도록 3 상태 인버터(241)이 동작됨으로써 버스의 로딩분리 동작이 가능하게 된다.
제4도는 종래의 버스 시스템의 버스 로딩 등가회로와 본 발명 버스의 로딩 분산에 의한 고속 버스 시스템의 로딩 등가회로를 나타낸 것으로, 종래에는 (a)에 도시된 바와같이 씨버스의 기생저항(RC) 및 커패시턴스(CC)와 피버스의 기생저항(RP) 및 커패시턴스(CP)가 분산되지 못함을 나타낸 것이고, (b)는 씨버스의 기생저항(RC) 및 커패시턴스(CC)와 피버스의 기생저항(RP) 및 커패시턴스(CP) 사이에 3 상태 인버터를 추가하여 이를 분산시킴을 나타낸다.
또한, 제5도는 종래의 버스 시스템의 버스 로딩 등가회로와 본 발명 버스의 로딩 분산에 의한 고속 버스 시스템의 신호지연시간측정을 위한 회로도이며, 제6도는 그에 대하여 신호지연시간을 측정한 결과를 나타낸 것으로써, 이에 도시한 바와같이 버스의 로딩분산에 의한 지연시간을 최악의 경우로 모델링하여 종래와 비교하여 본 결과 입력(Din)에 대하여 본 발명에 의한 출력(DOUT1)이 종래의 버스 시스템의 출력(DOUT2)보다 상승부분에서는 28% 정도, 하강부분에서는 32% 정도의 신호지연시간의 개선효과가 나타났다.
이로써, 본 발명에 의하여 버스의 로딩 등가회로와 본 발명 버스의 로딩 분산에 의한 고속 버스 시스템의 신호지연시간 측정을 위한 회로도이며, 제6도는 그에 대하여 신호지연시간을 측정한 결과를 나타낸 것으로써, 이에 도시한 바와같이 버스의 로딩분산에 의한 지연시간을 최악의 경우로 모델링하여 종래와 비교하여 본 결과 입력(Din)에 대하여 본 발명에 의한 출력(DOUT1)이 종래의 버스 시스템의 출력(DOUT2)보다 상승부분에서는 28% 정도, 하강부분에서는 32% 정도의 신호지연시간의 개선효과가 나타났다.
이로써, 본 발명에 의하여 버스의 로딩 즉, 기생저항 및 커패시턴스를 분산 시킴으로써 버스의 신호지연시간을 줄일 수 있게 되어 마이크로 컨트롤러와 같은 디지털 시스템의 전체적인 동작속도를 개선할 수 있는 효과가 있게 된다.

Claims (3)

  1. 중앙처리장치 및 롬 그리고 램간에 연결되어 상호 데이터를 교류하도록 하는 씨버스와, 상기 씨버스로부터 주변장치/입출력부를 분리시킴으로써 씨버스의 로딩을 분산시키는 버스로딩 분산부와, 상기 씨버스로부터 분리된 주변장치/입출력부를 버스로딩 분산부와 연결하여 상호 데이터를 교류하는 피버스로 구성하여 된 것을 특징으로 하는 버스의 로딩 분산에 의한 고속 버스 시스템.
  2. 제1항에 있어서, 버스로딩 분산부는 입출력 리드/라이트신호에 따라 씨버스선의 데이터가 피버스선으로 전달되게 하거나, 또는 피버스선의 데이터가 씨버스선으로 전달되게 하는 서로 방향이 다른 두 개의 3 상태 인버터로 구성하여 된 것을 특징으로 하는 버스의 로딩 분산에 의한 고속 버스 시스템.
  3. 제2항에 있어서, 3 상태 인버터는 시버스와 피버스의 버스선 갯수에 따라 그에 대응되게 확장할 수 있는 것을 특징으로 하는 버스의 로딩 분산에 의한 고속 버스 시스템.
KR1019950024107A 1995-08-04 1995-08-04 버스의 로딩 분산에 의한 고속 버스 시스템 KR0152940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950024107A KR0152940B1 (ko) 1995-08-04 1995-08-04 버스의 로딩 분산에 의한 고속 버스 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024107A KR0152940B1 (ko) 1995-08-04 1995-08-04 버스의 로딩 분산에 의한 고속 버스 시스템

Publications (2)

Publication Number Publication Date
KR970012180A KR970012180A (ko) 1997-03-29
KR0152940B1 true KR0152940B1 (ko) 1998-10-15

Family

ID=19422868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024107A KR0152940B1 (ko) 1995-08-04 1995-08-04 버스의 로딩 분산에 의한 고속 버스 시스템

Country Status (1)

Country Link
KR (1) KR0152940B1 (ko)

Also Published As

Publication number Publication date
KR970012180A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR970062923A (ko) 마이크로컴퓨터
US4618849A (en) Gray code counter
EP0716510A1 (en) Configurable input buffers
US7076745B2 (en) Semiconductor integrated circuit device
JPS586973B2 (ja) メモリコテイバンチアクセスセイギヨホウシキ
KR0152940B1 (ko) 버스의 로딩 분산에 의한 고속 버스 시스템
KR910010695A (ko) 테스트 용이화 회로
KR100350031B1 (ko) 프로그래머블제어기시스템에서베이스보드와,그위에장착된전원유니트및cpu유니트
US6633179B1 (en) Bidirectional signal control circuit
KR100244885B1 (ko) 다중인터럽트통신회로
JP2975638B2 (ja) 半導体集積回路
JP3200821B2 (ja) 半導体集積回路システム
KR0114239Y1 (ko) 인터럽트 핸들러 회로
JP3275975B2 (ja) インターフェイス回路
JP2560558B2 (ja) パッケージ誤実装時の排他制御方式
KR920008260B1 (ko) 3-상태(tri-state) 방지용 논리회로
JPH05347610A (ja) バスインターフェース回路
JPS57178518A (en) Interruption control circuit
EP0215494A1 (en) Two-state memory device
JPH01211058A (ja) 状態設定回路
EP0483833A1 (en) Semiconductor integrated circuit device having cells with self-clamping terminal
DE69508295D1 (de) Digitale Verarbeitungsschaltung mit Prüfregistern
JPS6022356A (ja) 大規模集積回路
JPS61201520A (ja) ロ−タリ−エンコ−ダのインタフエ−ス回路
JPS63211053A (ja) 接続回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020517

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee