JPS6022356A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPS6022356A JPS6022356A JP13141883A JP13141883A JPS6022356A JP S6022356 A JPS6022356 A JP S6022356A JP 13141883 A JP13141883 A JP 13141883A JP 13141883 A JP13141883 A JP 13141883A JP S6022356 A JPS6022356 A JP S6022356A
- Authority
- JP
- Japan
- Prior art keywords
- blocks
- block
- signal
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、大規模集積回路の構成に関するもので、特に
高密度集積回路の配線性を向上させる回路の構成に関す
るものである。
高密度集積回路の配線性を向上させる回路の構成に関す
るものである。
従来この種の大規模集積回路では、１つの回路ブロック
に基本的な機能を持たせこのような回路ブロック間を適
宜配線して全体の回路を構成していた。ところがとの際
、ある信号の肯定信号を入力する回路ブロックと否定信
号を入力する回路ブロックが混在すると回路ブロック内
部で肯定と否定との切シ換えができない為、情報的には
冗長な肯定偽否定の二本の信号線を用いて回路ブロック
間の配線をしていた。従って、回路ブロック間配線が密
な大規模集積回路においては、配線性の低下やチップサ
イズの増大などの欠点をもたらしていた。
に基本的な機能を持たせこのような回路ブロック間を適
宜配線して全体の回路を構成していた。ところがとの際
、ある信号の肯定信号を入力する回路ブロックと否定信
号を入力する回路ブロックが混在すると回路ブロック内
部で肯定と否定との切シ換えができない為、情報的には
冗長な肯定偽否定の二本の信号線を用いて回路ブロック
間の配線をしていた。従って、回路ブロック間配線が密
な大規模集積回路においては、配線性の低下やチップサ
イズの増大などの欠点をもたらしていた。
本発明の目的は、回路ブロックに信号を入力する際に、
これを肯定入力にも否定入力にも用いることができるよ
うな回路ブロックを用いると共に、ブロック間配線には
肯定又は否定の一方の信号のみを用いることによシ上記
欠点を解決し、配線性が良く、シかもブロック収容率の
高い大規模集積回路を提供することにある。
これを肯定入力にも否定入力にも用いることができるよ
うな回路ブロックを用いると共に、ブロック間配線には
肯定又は否定の一方の信号のみを用いることによシ上記
欠点を解決し、配線性が良く、シかもブロック収容率の
高い大規模集積回路を提供することにある。
本発明は、論理信号をそのままの形（肯定の形）で回路
ブロックの機能処理への入力として用いる端子と、論理
信号を否定して回路ブロックの機能処理への入力として
用いる端子と、とれら両端子を入力端子として有する回
路ブロックと、これら両端子のいずれか一方を出力論理
に応じて選択して回路ブロック間を配線する信号線網と
から構成したものである。
ブロックの機能処理への入力として用いる端子と、論理
信号を否定して回路ブロックの機能処理への入力として
用いる端子と、とれら両端子を入力端子として有する回
路ブロックと、これら両端子のいずれか一方を出力論理
に応じて選択して回路ブロック間を配線する信号線網と
から構成したものである。
次に本発明について図面を参照して詳細に説明する。
本発明の実施例を示す第１図において本発明の大規模集
積回路１０は、所定の機能を実現する複数のブロック２
０とその各ブロック間ないしは外部端子間を配線する信
号線群３０とから構成されている。そして、ここではブ
ロック２０の入力部で信号の肯定・否定の選択ができる
ように構成されているため、ブロック間、端子−ブロッ
ク間の信号線は肯定・否定の２本で構成する必要はなく
１本の信号線で構成することができる。
積回路１０は、所定の機能を実現する複数のブロック２
０とその各ブロック間ないしは外部端子間を配線する信
号線群３０とから構成されている。そして、ここではブ
ロック２０の入力部で信号の肯定・否定の選択ができる
ように構成されているため、ブロック間、端子−ブロッ
ク間の信号線は肯定・否定の２本で構成する必要はなく
１本の信号線で構成することができる。
次に、ブロック２０の内部構成の実施例を示す第２図に
おいて、ブロック２０は当該ブロック本来の信号処理機
能を実現する基本部２１と、当該ブロックに肯定信号を
入力する為の端子４１と、否定信号を入力する為の端子
４２と、これら両端子４’ｌ 、４２のいずれかから入
力された信号をもとに肯定・否定信号を生成しブロック
の基本部２１に供給する入力部２２と、ブロックの信号
をブロックの外部に伝えるための出力端子４３とから構
成される。ブロック間配線又は外部入力端子−ブロック
間配線３１は肯定又は否定入力端子のうち論理的に適当
な方を選択し、肯定入力端子４１又は否定入力端子４２
に接続される。
おいて、ブロック２０は当該ブロック本来の信号処理機
能を実現する基本部２１と、当該ブロックに肯定信号を
入力する為の端子４１と、否定信号を入力する為の端子
４２と、これら両端子４’ｌ 、４２のいずれかから入
力された信号をもとに肯定・否定信号を生成しブロック
の基本部２１に供給する入力部２２と、ブロックの信号
をブロックの外部に伝えるための出力端子４３とから構
成される。ブロック間配線又は外部入力端子−ブロック
間配線３１は肯定又は否定入力端子のうち論理的に適当
な方を選択し、肯定入力端子４１又は否定入力端子４２
に接続される。
本発明は、以上説明したように回路ブロックの入力部で
肯定・否定入力信号を生成できるように構成したため、
回路ブロック間の信号線の冗長性をへらして配線性を向
上させ、しかもチップ面積を低減できるという効果があ
る。
肯定・否定入力信号を生成できるように構成したため、
回路ブロック間の信号線の冗長性をへらして配線性を向
上させ、しかもチップ面積を低減できるという効果があ
る。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示したブロック群の詳細例を示すブロック図で
ある。 １０・・・・大規模集積回路、２０・・・・ブロック、
２１拳・・・ブロック基本部、２２・・・・肯定・否定
入力生成部、３０・・・・ブロック間および外部端子−
ブロック間配線、３１・・・０肯定入力端子へ入力され
る信号線、４１・−・・肯定信号入力端子、４２・・・
・否足化号入力端子、４３・・Φ・出力端子。 第１図 ｎ
第１図に示したブロック群の詳細例を示すブロック図で
ある。 １０・・・・大規模集積回路、２０・・・・ブロック、
２１拳・・・ブロック基本部、２２・・・・肯定・否定
入力生成部、３０・・・・ブロック間および外部端子−
ブロック間配線、３１・・・０肯定入力端子へ入力され
る信号線、４１・−・・肯定信号入力端子、４２・・・
・否足化号入力端子、４３・・Φ・出力端子。 第１図 ｎ
Claims (1)
- 回路ブロックと、論理信号の肯定信号および否定信号を
前記回路ブロックの入力部へ供給するための２つの入力
端子と、前記回路ブロックの出力論理に応じて前記２つ
の入力端子のいずれか一方を選択して前記回路ブロック
の入力部へ配線する信号線とを備えたことを特徴とする
大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13141883A JPS6022356A (ja) | 1983-07-19 | 1983-07-19 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13141883A JPS6022356A (ja) | 1983-07-19 | 1983-07-19 | 大規模集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6022356A true JPS6022356A (ja) | 1985-02-04 |
Family
ID=15057496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13141883A Pending JPS6022356A (ja) | 1983-07-19 | 1983-07-19 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207167A (ja) * | 1987-02-23 | 1988-08-26 | Nec Corp | 半導体集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103187A (en) * | 1980-12-17 | 1982-06-26 | Hitachi Ltd | Semiconductor storage element |
| JPS5844741A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 半導体集積回路 |
-
1983
- 1983-07-19 JP JP13141883A patent/JPS6022356A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103187A (en) * | 1980-12-17 | 1982-06-26 | Hitachi Ltd | Semiconductor storage element |
| JPS5844741A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207167A (ja) * | 1987-02-23 | 1988-08-26 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618849A (en) | Gray code counter | |
| JPS61198761A (ja) | 半導体集積回路 | |
| JPS6022356A (ja) | 大規模集積回路 | |
| JPS62217632A (ja) | 半導体集積回路 | |
| JPH07253872A (ja) | プロセッサの入出力回路 | |
| JPH02271717A (ja) | 非整数の分周比を形成する分周回路 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JPS63215052A (ja) | 半導体集積回路装置 | |
| JPS6072318A (ja) | 論理ｌｓｉ | |
| JPH04207814A (ja) | 電子回路 | |
| JPH08204135A (ja) | 半導体集積回路 | |
| JPH05347610A (ja) | バスインターフェース回路 | |
| JPH04214668A (ja) | マスタースライス型半導体集積回路装置 | |
| JPH0779248B2 (ja) | デコーダ用組み合わせ論理回路 | |
| JPS61180450A (ja) | 半導体集積回路 | |
| JPH0448779A (ja) | 半導体集積回路装置 | |
| JPS62107362A (ja) | システム構成用ｌｓｉ | |
| JPH04196914A (ja) | フリップフロップ回路 | |
| JPS63241951A (ja) | 半導体集積回路の製造方法 | |
| JPH04196916A (ja) | フリップフロップ回路 | |
| JP2002164431A (ja) | フィールドプログラマブルゲートアレイ装置 | |
| JPS61198751A (ja) | 半導体集積回路 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPH04155481A (ja) | マイクロプロセッサ | |
| JPS61248642A (ja) | レジスタリセツト回路 |