KR0146544B1 - 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 - Google Patents

다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치

Info

Publication number
KR0146544B1
KR0146544B1 KR1019950013273A KR19950013273A KR0146544B1 KR 0146544 B1 KR0146544 B1 KR 0146544B1 KR 1019950013273 A KR1019950013273 A KR 1019950013273A KR 19950013273 A KR19950013273 A KR 19950013273A KR 0146544 B1 KR0146544 B1 KR 0146544B1
Authority
KR
South Korea
Prior art keywords
pads
pad
memory device
semiconductor memory
control signal
Prior art date
Application number
KR1019950013273A
Other languages
English (en)
Other versions
KR960042745A (ko
Inventor
윤세승
장태성
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950013273A priority Critical patent/KR0146544B1/ko
Priority to US08/651,375 priority patent/US5677877A/en
Priority to JP8132018A priority patent/JP2902593B2/ja
Publication of KR960042745A publication Critical patent/KR960042745A/ko
Application granted granted Critical
Publication of KR0146544B1 publication Critical patent/KR0146544B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

[청구범위에 기재된 발명이 속하는 기술 분야]
본 발명은 다수개의 스위칭 수단을 가지는 다용도 패드를 구비하는 반도체 소자 메모리장치에 관한 기술분야이다.
[발명이 해결하려고 하는 기술적 과제]
종래의 기술에서는 하나의 패드는 하나의 전송라인에만 연결되어 하나만의 정보를 통과시키므로 최근 많은 수의 전송라인들과 칩의 패키지 크기 축소에 따라서 한정된 패드의 수로써는 상기 정보들을 처리하기에 부족한 문제점이 있다. 따라서, 본 발명은 한정된 패드들 각각에 제어신호 발생기 또는 스위칭 패드에 의해 제어받는 다수개의 스위칭 수단을 접속하여 각각의 전송라인에 연결함으로써 적은 수의 패드들로써 다용도 기능을 수행할 수 있게 하는 반도체 소자 메모리장치를 제공한다.
[발명의 해결방법의 요지]
본 발명은 소정갯수의 패드를 및 상기 패드들과 접속되는 다수의 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 각각의 패드를 적어도 둘이상의 상기 전송라인들과 연결하는 접속라인들과, 상기 각각의 접속라인상에 하나씩 형성된 다수의 스위칭수단과, 시스템에서 전달되는 외부제어신호에 응답하여 상기 패드들과 상기 패드들 각각에 접속되는 적어도 둘이상의 전송라인들중 어느 하나의 전송라인이 선택적으로 접속되도록 상기 스위칭수단 각각의 제어전극으로 입력되는 제어신호를 발생하는 제어신호 발생기를 구비함을 특징으로 하는 반도체 메모리장치를 포함한다.
[발명의 중요한 용도]
패드(PAD)를 사용하는 반도체 메모리장치.

Description

다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
제1도는 종래 기술에 따른 전송라인과 패드의 연결도.
제2도는 본 발명에 따른 일실시예를 나타낸 도면.
제3도는 제2도의 제어신호 발생기의 구체적인 회로도.
제4도는 제3도의 동작 타이밍도.
제5도는 본 발명에 따른 다른 일실시예를 나타낸 도면.
본 발명은 반도체 메모리장치에 관한 것으로 특히, 다수개의 스위치를 사용하여 다수개의 전송라인을 한 개의 패드에서 억세스 하여 용도에 따라 각각의 전송라인을 선택적으로 억세스할 수 있는 패드에 관한 것이다.
일반적으로, 반도체 기술을 사용하여 소자를 만들 경우 웨이퍼(Wafer)에 필요한 패턴(Pattern)을 형성한 후 칩(Chip)이라는 단위 블록을 절단하며 이 칩을 보호하고 적정동작을 할 수 있도록 패키지(Package)를 만들게 된다. 이때 패키지에 있는 핀(PIN)들은 리드 프레임(Lead frame)을 통해 연결되고, 이 리드 프레임과 칩에 위치한 패드(PAD) 사이에 도선 접착(Wire Bonding)이라는 수단을 통해 칩 외부와 내부를 상호 연계 시켜주는 역할을 수행하게 된다.
반도체 메모리장치에서 패드의 역할은 외부입력신호를 받아들여 칩 내부로 그 신호를 전송하기도 하고, 칩 내부에서 발생한 신호를 칩 외부로 전달하는 역할을 수행한다. 이 때문에 패드는 반도체 메모리장치에서 필요불가결한 요소이다. 그러나, 반도체 개발단계 및 패키지 제작 이전에 특성검증 및 불량분석을 용이하게 하기 위해 별도의 패드를 형성하게 되는데 이러한 패드들은 패키지 상태에서는 밖으로 그 정보가 연결되지 않게 된다. 이러한 패드들을 여기서는 모니터링 패드라고 이름붙인다. 이러한 모니터링 패드의 종류에는 센싱동작을 검증하기 위한 비트라인 선충적 전압 관련 패드, 내부전압을 사용하는 디바이스에서는 이 전압레벨을 모니터링 하기 위한 패드 등 용도에 따라 상당히 많다. 상기 모니터링 패드는 테스트 장비를 사용하여 테스트 할 때 패드에 다양한 전압, 전류등을 가하여 칩동작을 살펴 볼 수도 있고 설계 했던 설정값과 실제 공정을 통해 만들어진 칩상에서의 실측치를 비교를 통해 공정 변화에 대한 정보를 손쉽게 알 수 있게 해준다. 상기 모니터링 패드가 많으면 많을수록 칩의 특성분석이 용이해지고 문제점을 빠른 시간내에 피드백 할 수 있기 때문에 그 수는 점차로 증가하는 추세에 있다. 그외에 일반적으로 패드수의 증가요인으로는 반도체 메모리장치에 있어서 고 집적화 되어감에 따라 데이터의 입출력에 필요한 어드레스의 증가, 한번에 억세스 할 수 있는 비트수의 증가, 파워를 보강하기 위한 파워 핀(PIN)수의 증가등을 들 수 있다. 이처럼 패드수가 증가하지만 패키지 크기는 증가하지 않거나 줄어드는 추세에 있다. 예를들면, 16 메가디램의 경우 400mil 패키지가 주종을 이루고 있다가 300mil 패키지가 등장하고 있는 것을 볼 수 있다. 400mil 크기에 맞는 칩을 300mil 패키지에 맞게 칩 크기를 축소시켜야 하는데 패드의 크기는 그것에 비례해서 축소시킬 수 없다. 왜냐하면 칩의 신뢰성 확보를 위해 도선 접착시 마아진을 얻기 위하여 400mil 패키지용 칩이나 300mil 패키지용 칩에서 패드의 크기는 거의 동일수준으로 유지되어야 한다. 전술한 것은 패드의 배치 및 수에 많은 영향을 미칠 수 있다는 것을 보여주는 것이다. 한편, LOC(Lead On Chip) 기술이 패키지에 적용되면서, 패드의 위치를 자유롭게 이동 할 수 있는 장점이 있기 때문에 칩의 크기를 줄이는 데 한 몫을 했다. 그래서, 패드를 칩의 특정위치에 일렬로 나열함으로써 종래의 패드층이 2층이었던 것을 1층으로 만들 수 있게 됨으로써 칩의 크기를 줄이는 효과가 컸지만 패드층을 2층에서 1층으로 하면 패드의 수가 많을 경우 패키지 핀에 관련되지 않은 모니터링 패드의 수를 줄여야만 하는 문제점이 있다.
제1도는 종래 기술에 따른 전송라인과 패드의 연결도이다. 제1도에서 나타난 바와같이 소정갯수의 각각의 패드에는 하나의 전송라인 예를들면 하나의 신호정보가 연결되도록 배치되어 있다. 패드들(10, 20, 30) 각각은 신호정보를 전송하는 전송라인들(A0, B0, C0) 각각의 중간노드에 일대일로 대응되어 상기 전송라인들(A0, B0, C0)에 대한 정보를 읽기도 하고 필요한 정보를 상기 전송라인에 전송하기도 함으로써 필요한 동작 및 특성분석을 용이하게 할 수 있다. 그러나, 상술한 바와같이 하나의 패드는 하나의 전송라인에만 연결되어 하나만의 정보를 통과시키므로 최근 많은 수의 전송라인들과 칩의 패키지 크기 축소에 따라서 한정된 패드의 수로써는 상기 정보들을 처리하기에 부족한 문제점이 있었다.
따라서, 본 발명의 목적은 패드를 구비한 반도체 메모리장치에 있어서 제어신호로서 제어되는 다수의 스위칭 수단을 사용하여 다수개의 정보를 한 개의 패드에서 억세스 할 수 있도록 하며 적은 수의 패드를 사용하여 다양한 동작모드 실행 기능을 수행할 수 있는 반도체 메모리장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은
소정갯수의 패드를 및 상기 패드들과 접속되는 다수의 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 각각의 패드를 적어도 둘이상의 상기 전송라인들과 연결하는 접속라인들과, 상기 각각의 접속라인상에 하나씩 형성된 다수의 스위칭수단과, 시스템에서 전달되는 외부제어신호에 응답하여 상기 패드들과 상기 패드들 각각에 접속되는 적어도 둘이상의 전송라인들중 어느 하나의 전송라인이 선택적으로 접속되도록 상기 스위칭수단 각각의 제어전극으로 입력되는 제어신호를 발생하는 제어신호 발생기를 구비함을 특징으로 한다. 또한, 소정갯수의 패드들 및 상기 패드들과 접속되는 다수의 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 각각의 패드를 두 개의 상기 전송라인들과 연결하는 접속라인들과, 상기 각각의 접속라인상에 하나씩 형성된 다수의 스위칭수단과, 전원전압과 접지전압으로써 다수개의 상기 스위칭 수단을 선택적으로 제어하는 스위칭 제어패드를 구비함을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. 제2도는 본 발명의 일실시예로서 제어신호 발생기를 이용하여 다수의 스위칭 수단을 선택적으로 스위칭하는 다용도 패드를 나타낸 도면이다. 제2도의 구성을 살펴보면, 소정갯수의 패드들(10, 20, 30)과 전송라인들(A3, B3, C3, D3, E3, F3, G3)은 접속라인들(72, 82, 74, 84, 76, 86, 92, 94)로 연결되어 있으며, 상기 접속라인들(A3, B3, C3, D3, E3, F3, G3)상 각각에는 각각의 스위칭 수단들 예를들면 엔모오스 트랜지스터들(2, 8, 4, 12, 6, 14, 16)이 위치한다. 그리고 외부에서 타이밍되어 들어오는 외부제어신호들이 제어신호 발생기(40)에 입력되어 상기 외부제어신호들중 A0, A1, A2 각각에 대응되는 제어신호들 α, β, γ가 발생된다. 상기 제어신호 발생기(40)의 제어신호들 α, β, γ 각각은 엔모오스 트랜지스터들(2, 4, 6)의 게이트, 엔모오스 트랜지스터들(8, 12)의 게이트, 엔모오스 트랜지스터들(14, 16)의 게이트 각각에 접속되어 입력되어 진다. 상기 제2도의 동작을 살펴보면, 상기 제어신호 발생기는 외부에서 들어오는 외부제어신호와 외부제어신호들 A0, A1, A2 각각을 논리조합하여 각각의 제어신호들 α, β, γ를 발생시켜 상기 스위칭 수단인 상기 엔모오스 트랜지스터들(2, 4, 6, 8, 12, 14, 16)의 게이트 각각으로 출력한다, 상기 제어신호 발생기(40)의 제어신호중 상기 외부제어신호와 A0를 논리조합한 제어신호 α가 논리 하이가 됨에 따라 상기 엔모오스 트랜지스터들(2, 4, 6)이 턴온되어 상기 전송라인들(A3, C3, E3) 각각의 신호정보들이 상기 접속라인들(72, 74, 76) 각각을 통해 상기 패드들(10, 20, 30) 각각에 전송된다. 같은 방법으로 상기 외부제어신호와 A1, A2 각각을 논리조합한 각각의 제어신호 β, γ가 논리 하이가 됨에 따라 상기 엔모오스 트랜지스터들(8, 12), 상기 엔모오스 트랜지스터들(14, 16) 각각의 턴온되어 상기 전송라인들(B3, D3)의 신호정보들, 상기 전송라인들(F3, G3)의 신호정보들 각각이 상기 접속라인들(82, 84), 상기 접속라인들(92, 94) 각각을 통해 상기 패드들(10, 20), 상기 패드들(10, 30) 각각에 전송된다. 여기에서 상기 제어신호들 α, β, γ는 동시에 출력되지 않는다. 그 이유는 하나의 패드는 하나의 전송라인의 신호정보만을 전송하기 때문이다. 그래서, 한 개의 패드에 접속된 다수개의 스위칭 수단들중 한 개의 스위칭 수단만이 동작된다. 전술한 바와같이 제2도에 나타난 본 발명의 일실시예는 각각의 패드들마다 다수개의 전송라인 각각이 상기 전송라인에 적응하는 각각의 스위칭 수단을 통하여 접속되어서 한 개의 패드로서 상기 전송라인 수 만큼의 패드 수를 증가시키지 않고 다수개의 신호정보를 수용할 수 있는 효과가 있다.
제3도는 제2도의 제어신호 발생기(40)의 구체적인 회로도이다. 회로구성을 살펴보면, 외부제어신호의 입력을 받아 시간지연하는 인버터체인(3, 5, 7, 9)과, 상기 인버터체인(3, 5, 7, 9)중 인버터들(5, 7, 9)과 상기 인버터들(5, 7, 9)의 입력신호, 출력신호 두 개의 신호를 입력신호로 하여 반전논리합으로 논리조합하여 출력하는 노아 게이트(NOR GATE)(32)로 구성된 제1펄스 발생기(41)와, 상기 인버터들(5, 7, 9)에서 출력된 신호를 입력으로 하여 반전하는 인버터(11)와, 상기 인버터(11)의 출력신호를 시간지연하고 반전하여 출력하는 인버터들(13, 15, 17)과 상기 인버터(11)의 출력신호를 입력으로 하고 동시에 상기 인버터들(13, 15, 17)의 출력신호를 입력으로 하여 반전논리합으로 논리조합하여 출력하는 노아 게이트(36)로 구성된 제2펄스 발생기(43)와, 상기 노아 게이트(32)의 출력신호와 내부회로들로부터 입력된 신호 VCCHB를 입력으로 하여 반전논리합으로 논리조합하여 출력하는 노아 게이트(34)와, 상기 노아 게이트(36)에서 출력된 신호와 상기 외부제어신호 A0, A1, A2를 입력신호로 하여 반전논리곱으로 논리조합하여 출력하는 낸드 게이트(38)와, 상기 노아 게이트(36)의 출력신호를 입력으로 하여 반전하여 출력하는 인버터(19)와, 상기 낸드 게이트(38)의 출력신호를 입력으로 하고 상기 인버터(19)의 출력신호를 피모오스(PMOS) 게이트를 활성화시키는 신호로 하며 상기 노아 게이트(36)의 출력신호를 엔모오스(NMOS) 게이트를 활성화시키는 신호로 하여 스위치 역할을 하는 전송 게이트(42)와, 상기 노아 게이트(34)의 출력신호를 게이트 입력신호로 하고 전원전압 VCC를 소오스입력으로 하는 피모오스 트랜지스터(44)와, 상기 피모오스 트랜지스터(44)의 드레인과 접속되고 상기 전송 게이트(42)의 출력단과 접속되어 상기 전송 게이트(42)의 출력신호를 래치(latch)하는 인버터들(21, 23)과, 인버터(21)의 반전된 신호를 입력으로 하여 시간지연하여 상기 제어신호 α를 출력하는 인버터들(24, 25)로서 구성되어 있다. 덧붙여서, 상기 낸드 게이트(38)의 두 개의 입력단중 하나의 입력단에 입력되는 외부제어신호들 A0, A1, A2에 따라 각각 상기 낸드 게이트(38)와 상기 피모오스 트랜지스터(44)에서 외부제어 신호들이 입력되는 과정부터 상기 제어신호들 α, β, γ가 출력되는 과정사이에 구성되는 소자들을 통틀어 각각 제어신호 발생 수단(45, 46, 47)이라하기로 한다. 또한, 각각의 제어신호 발생 수단(45, 46, 47)은 상기 외부제어신호들(A0, A1, A2)을 제외하고는 동일한 구성을 가진다. 따라서, 상기 제어신호 발생 수단들(45, 46, 47) 내부의 도면 번호는 동일하다. 상기 제3도의 동작을 살펴보면, 외부 타이밍에 의해 발생한 외부제어신호가 논리 하이가 되면 상기 인버터(3)과 상기 제1펄스 발생기(41)를 경유하여 상기 제1펄스 발생기(41)의 노아 게이트(32)의 출력신호가 논리 하이로 천이되고 인버터들(5, 7, 9)의 일정 딜레이(Delay)를 가진 후에 다시 로우로 천이하게 된다. 이에 따라 상기 노아 게이트(34)의 반전논리합의 논리조합으로 출력신호는 논리 로우가 된다. 따라서, 상기 피모오스 트랜지스터(44)는 턴온되어 상기 전원전압 VCC가 상기 피모오스 트랜지스터(44)의 채널을 경유하여 노드 2를 논리 하이로 만든다. 그러므로, 1차적으로 상기 피모오스 트랜지스터(44)에 의해 상기 인버터(21)의 입력단 예를들면 노드 2가 프리차아지(precharge)되어 상기 제어신호 발생수단의 출력은 논리 로우가 된다. 또한, 2차적으로 상기 제2펄스 발생(43)에 의해 만들어진 논리 하이는 상기 전송 게이트(42)를 일정시간 턴온시키고, 이때 상기 노아 게이트(38)에 입력되는 상기 외부제어신호들 A0, A1, A2의 각각에 의해 상기 노아 게이트(38)의 출력신호가 상기 인버터들(21, 23)으로 구성된 래치단에 저장된다. 따라서, 이 신호정보는 계속 유지되고 상기 제어신호 발생수단들(45, 46, 47) 각각의 출력신호 예를들면 제어신호(α, β, γ)를 논리 하이로 만들기 위해서는 상기와 상기 A0, A1, A2의 신호정보를 적절하게 입력시켜 줌으로써 가능하다. 상기 제어신호들 α, β, γ는 한번의 출력에 동시에 논리 하이를 출력하지 않고 이들 중 하나의 제어신호만을 논리 하이로 출력한다. 상기한 바와 같은 본 발명에 따르면, 전술한 바와같이 각각의 제어신호(α, β, γ)로써 한 개의 패드에 다수개의 신호정보 예를들면 전송라인을 제어하여 개개의 패드들이 다양한 용도로 사용되며 같은 용도에 사용되는 패드들의 수를 줄일 수 있는 효과를 갖게 된다.
제4도는 제3도의 동작 타이밍도이다. 제4도를 설명하면, 외부제어신호가 논리 하이상태가 되고 소정의 시간지연 후에 외부제어신호 A0가 논리 하이상태가 되면 이외의 외부제어신호들 A1, A2는 논리 로우상태이고 이에 따른 상기 제어신호 α가 논리 하이상태가 되어 상기 제3도에서의 스위칭 수단들(2, 4, 6)을 동작시키기 위해 입력된다. 그 다음에 상기 외부제어신호가 논리 로우상태에서 다시 논리 하이로 천이하면 소정의 시간지연 후에 다음 상기 외부제어신호 A1이 논리 하이상태로 되고 이때 상기 외부제어신호들 A0, A2는 논리 로우상태이고 이에 따른 상기 제어신호 β가 논리 하이상태가 되어 상기 제3도에서의 스위칭 수단들(8, 12)을 동작시키기 위해 입력된다. 그 다음에 전술한 바와 동일한 과정으로 상기 제어신호 γ도 역시 스위칭 수단들(14, 16)을 동작시키기 위해 입력된다.
제5도는 본 발명에 따른 일실시예로서 한 개의 스위칭 패드로 다수의 패드들의 스위칭 수단을 제어하여 개당 두 개의 전송라인의 신호정보를 제어할 수 있는 스위칭 방법을 나타내는 도면이다. 구성을 살펴보면, 신호 정보를 패드로 전송하는 전송라인들(A2, B2, C2, D2, E2, F2)과, 상기 전송라인(A2, B2, C2) 및 상기 전송라인(D2, E2, F2)과 패드들(10, 20, 30) 각각을 연결하는 접속라인들(11, 21, 31, 41, 42, 43)과, 각각의 상기 접속라인들(11, 21, 31, 41, 42, 43)상에 위치하여 일측이 상기 전송라인들(A2, B2, C2, D2, E2, F2) 각각에 접속되며 타측이 각각 상기 패드들(10, 20, 30)에 접속되는 각각의 스위칭 수단 예를들면 전송 게이트(5, 15, 45, 15, 35, 55)와, 내부전원전압 VCC 및 접지전압 VSS 두 개의 레벨신호를 출력시키며 상기 두 개의 레벨신호 출력라인들(6, 7)중 레벨신호 출력라인 6은 과 상기 스위칭 수단들 예를들면 전송 게이트들(5, 25, 45, 15, 35, 55)중 전송 게이트들(5, 25, 45)의 엔모오스 게이트단과 전송 게이트들(15, 35, 55)의 피모오스 게이트단에 접속되고 레벨신호 출력라인 7은 인버터(50)을 거쳐 상기 전송 게이트들(5, 25, 45)의 피모오스 게이트단과 상기 전송 게이트들(15, 35, 55)의 엔모오스 게이트단에 접속되어 상기 두레벨신호를 상기 전송 게이트들(5, 25, 45, 15, 35, 55)에 입력시켜 제어하는 한 개의 스위칭 제어패드(40)로 구성되어 있다. 동작을 살펴보면, 상기 스위칭 제어패드(40)에서 출력되는 레벨신호가 논리 하이 예를들면 전원전압 VCC 상태인 경우 상기 레벨신호 논리 하이가 상기 레벨신호 출력라인 6을 통해 상기 전송 게이트들(5, 25, 45)의 엔모오스 게이트에 입력되고 상기 레벨신호 출력라인 7을 통해 상기 인버터(50)에서 반전된 신호 논리 로우가 상기 전송 게이트들(5, 25, 45)의 피모오스 게이트에 입력되는 상기 전송 게이트들(5, 25, 45)이 턴온된다. 따라서, 상기 전송라인 A2, B2, C2 각각의 신호정보들이 상기 패드들(10, 20, 30) 각각에 연결되어 전송된다. 또한, 상기 스위칭 제어패드(40)에서 출력되는 레벨 신호가 논리 로우 예를들면 접지전압 VSS 상태인 경우 상기 레벨신호 논리 로우가 상기 레벨신호 출력라인 6을 통해 상기 전송 게이트들(15, 35, 55)의 피모오스 게이트에 입력되고 상기 레벨신호 출력라인 7을 통해 상기 인버터(50)에서 반전된 신호 논리 하이가 상기 전송 게이트들(15, 35, 55)의 엔모오스 게이트에 입력되어 상기 전송 게이트들(15, 35, 55)이 턴온된다. 따라서, 상기 전송라인 D2, E2, F2 각각의 신호정보들이 상기 패드들(10, 20, 30) 각각에 연결되어 전송된다. 패드수에 비례하여 전송라인수를 증가시킴은 본 발명의 기술적사상에 의해 확충할 수 있음은 이 기술분야에 통상의 지식을 가진 자에게 충분히 이해가 될 것이다. 상기한 바와 같은 본 발명에 따르면, 전술한 바와같은 동작에서 알 수 있듯이 한 개의 스위칭 제어패드로써 다수개의 패드들 각각에 두 개의 전송라인을 연결시켜 각 패드당 종래의 전송라인 예를들면 신호정보의 수를 증가시켜 패드수를 반으로 줄이고도 같은 역할을 수행할 수 있는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (6)

  1. 소정갯수의 패드를 및 상기 패드들과 접속되는 다수의 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 각각의 패드를 적어도 둘이상의 상기 전송라인들과 연결하는 접속라인들과, 상기 각각의 접속라인상에 하나씩 형성된 다수의 스위칭수단과, 시스템에서 전달되는 외부제어신호에 응답하여 상기 패드들과 상기 패드들 각각에 접속되는 적어도 둘이상의 전송라인들중 어느 하나의 전송라인이 선택적으로 접속되도록 상기 스위칭수단 각각의 제어전극으로 입력되는 제어신호를 발생하는 제어신호 발생기를 구비함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 스위칭 수단은 모오스 트랜지스터로 구성됨을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 제어신호 발생기는 다수의 상기 제어신호를 발생함을 특징으로 하는 반도체 메모리장치.
  4. 소정갯수의 패드들 및 상기 패드들과 접속되는 다수의 전송라인들을 구비하는 반도체 메모리장치에 있어서, 상기 각각의 패드를 두 개의 상기 전송라인들과 연결하는 접속라인들과, 상기 각각의 접속라인상에 하나씩 형성된 다수의 스위칭수단과, 전원전압과 접지전압으로써 다수개의 상기 스위칭 수단을 선택적으로 제어하는 스위칭 제어패드를 구비함을 특징으로 하는 반도체 메모리장치.
  5. 제4항에 있어서, 상기 스위칭 수단은 전송 게이트로 구성됨을 특징으로 하는 반도체 메모리장치.
  6. 제4항에 있어서, 상기 스위칭 제어패드가 상기 패드들에서 동일패드상에서는 한개의 상기 스위칭 수단을 도통시킴을 특징으로 하는 반도체 메모리장치.
KR1019950013273A 1995-05-25 1995-05-25 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 KR0146544B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950013273A KR0146544B1 (ko) 1995-05-25 1995-05-25 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
US08/651,375 US5677877A (en) 1995-05-25 1996-05-22 Integrated circuit chips with multiplexed input/output pads and methods of operating same
JP8132018A JP2902593B2 (ja) 1995-05-25 1996-05-27 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013273A KR0146544B1 (ko) 1995-05-25 1995-05-25 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR960042745A KR960042745A (ko) 1996-12-21
KR0146544B1 true KR0146544B1 (ko) 1998-11-02

Family

ID=19415410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013273A KR0146544B1 (ko) 1995-05-25 1995-05-25 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5677877A (ko)
JP (1) JP2902593B2 (ko)
KR (1) KR0146544B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269299B1 (ko) * 1997-07-14 2000-10-16 윤종용 데이터패쓰(dq)수감소회로및감소방법과이를이용한반도체장치
KR100301044B1 (ko) 1998-08-13 2001-09-06 윤종용 패키지하의내부신호제어가능반도체장치와테스트방법
KR100307626B1 (ko) 1998-08-31 2001-11-30 윤종용 디램과버퍼메모리를갖는메모리로직복합집적회로장치
JP3669889B2 (ja) * 1999-04-28 2005-07-13 シャープ株式会社 半導体集積回路装置
KR100317498B1 (ko) * 1999-06-23 2001-12-24 박종섭 입력 패드 제어 회로
KR100755247B1 (ko) 1999-09-15 2007-09-06 톰슨 라이센싱 클록 발생기와 양방향 클록 핀 장치를 구비한 다중 클록집적 회로
JP2003257199A (ja) * 2001-12-28 2003-09-12 Mitsubishi Electric Corp 半導体記憶装置
KR100551072B1 (ko) * 2003-12-29 2006-02-10 주식회사 하이닉스반도체 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치
KR102166762B1 (ko) * 2013-12-26 2020-10-16 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150281A (ja) * 1985-07-26 1986-03-12 Hitachi Ltd メモリ
JPS62190714A (ja) * 1986-02-17 1987-08-20 Nec Corp 半導体集積回路
JPS63257999A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置
JPH025458A (ja) * 1988-06-22 1990-01-10 Nec Corp 半導体集積回路
JPH02292647A (ja) * 1989-05-02 1990-12-04 Toshiba Corp 半導体記憶装置
JPH0417356A (ja) * 1990-05-10 1992-01-22 Mitsubishi Electric Corp 半導体装置
JP2632089B2 (ja) * 1990-06-07 1997-07-16 三菱電機株式会社 半導体回路装置
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
US5179573A (en) * 1992-02-13 1993-01-12 Gec-Marconi Electronic Systems Corp. Amplitude measurement of received pseudonoise sequence using digital correlation
US5357477A (en) * 1992-05-18 1994-10-18 Matsushita Electric Industrial Co., Ltd. Semiconductor memory having multiple data I/O with bit aligned access function
US5519655A (en) * 1994-09-29 1996-05-21 Texas Instruments Incorporated Memory architecture using new power saving row decode implementation

Also Published As

Publication number Publication date
US5677877A (en) 1997-10-14
JPH0917976A (ja) 1997-01-17
JP2902593B2 (ja) 1999-06-07
KR960042745A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US5617366A (en) Method and apparatus for a test control circuit of a semiconductor memory device
US6026039A (en) Parallel test circuit for semiconductor memory
KR950001293B1 (ko) 반도체 메모리칩의 병렬테스트 회로
US6798272B2 (en) Shift register for sequential fuse latch operation
US6216240B1 (en) Merged memory and logic (MML) integrated circuits including memory test controlling circuits and methods
KR100592349B1 (ko) 반도체 장치, 그 시험 방법 및 반도체 집적 회로
KR0146544B1 (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
KR100546300B1 (ko) 칩 정보 출력회로
US6711077B2 (en) Wafer burn-in test and wafer test circuit
US7454672B2 (en) Semiconductor memory device testable with a single data rate and/or dual data rate pattern in a merged data input/output pin test mode
KR19990069608A (ko) 반도체 메모리의 퓨즈 리페어회로
US5287012A (en) Semiconductor integrated circuit equipped with diagnostic circuit for checking reference voltage signal supplied to internal step-down circuit
KR100594204B1 (ko) 공동 패드를 구비한 반도체장치의 입력회로
US6158029A (en) Method of testing an integrated circuit having a memory and a test circuit
KR0145852B1 (ko) 반도체메모리소자의 어드레스버퍼
KR100206700B1 (ko) 반도체 메모리 장치의 패드 연결방법
KR100378684B1 (ko) 병렬 테스트 회로
KR100713064B1 (ko) 반도체 메모리의 데이터폭 제어장치
KR0186189B1 (ko) 마스크롬의 시험회로
US7335957B2 (en) Semiconductor memory integrated circuit and layout method of the same
KR100280486B1 (ko) 반도체의 패드기능 변경 회로
KR0164397B1 (ko) 데이타 변경회로를 구비한 반도체 메모리장치의 멀티 비트 테스트 회로
KR100238866B1 (ko) 번인테스트 동작에서도 사용가능한 어레이 전원전압 발생기
JP2000311500A (ja) 半導体記憶装置
KR20000007310A (ko) 반도체 메모리 장치의 입/출력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee