KR0144488B1 - 전하 펌프 회로 - Google Patents

Abstract

본 발명은 반도체 장치의 전하펌프회로에 관한 것으로, 액티브용 전하펌프회로를 특별히 파워-업 시에도 대기용 전하펌프회로와 같이 동작하도록 로직을 추가하여 상기 파워-업 신호가 액티브되면 두 종류의 펌프가 동시에 동작을 개시하여 빠른 속도로 원하는 레벨로 충전을 시키고, 이 동작에 기여한 상기 액티브 전하펌프회로는 초기화 동작 완료를 알리는 어떤 시그널에 의해 래치되어 액티브 사이클 고유의 임무를 위해 대기 상태로 들어가도록 구현하였다.

Description

전하펌프회로

제1도는 종래의 전하펌프회로의 블럭도.

제2도는 본 발명에 따른 제1 실시예로써 전하펌프회로의 블럭도.

제3도는 제2도에 도시된 액티브용 동작기의 제1 회로도.

제4도는 제2도에 도시된 액티브용 동작기의 제2 회로도.

제5도는 본 발명의 실시예에 따른 동작 타이밍도.

제6도는 본 발명에 따른 제2 실시예로써 전하펌프회로의 블럭도.

*도면의 주요부분에 대한 부호의 설명

11:대기용 전위레벨 검출기 12:대기용 오실레이터

13:대기용 전하 펌프회로 14:액티브용 전위레벨 검출기

15:액티브용 오실레이터 16:액티브용 전하 펌프회로

20:액티브용 동작기 21:애지 검출기

본 발명은 반도체 기억장치의 전하펌프회로에 관한 것으로, 특히 파워-업(power-up) 초기에 대기모드용 전하펌프회로와 액티브용 전하펌프회로를 동시에 동작시킴으로써, 원하는 전위 레벨로 빠르게 충전을 시킨 전하펌프회로에 관한 것이다.

본 발명은 전원전위(Vcc) 보다 높은 전위를 사용하는 모든 반도체 기억 장치에 적용될 수 있다.

통상적으로 디램(DRAM) 칩(chip)을 동작시키기 위해서는 외부에서 공급되는 전원전위(Vdd, Vcc)외에 Vbb, Vpp, Vxg등의 내부전원을 필요로 하게 된다.

이들 내부전원을 간략하게 소개하면, 우선 Vbb는 NMOS 트랜지스터의 백 게이트 바이어스(back gate bias) 전원으로 사용되는 기판전위로서 그 값은 음의 값을 갖는다. 그리고 Vpp는 워드라인을 액티브시키기 위한 고전압로서, 구동전위(Vdd, Vcc) 보다 최소한 문턱전위 이상의 높은 전위를 갖는다. 마지막으로 Vxg는 워드라인 드라이버(로오 디코더)가 NMOS 타입일 경우 NMOS 게이트를 부스트랩시켜 풀 고전압(full Vpp)로 워드라인을 액티브시켜야 하는데, 이때 부스트랩 동작에 사용하는 또다른 NMOS 트랜지스터의 게이트에 인가되는 전원이다. 이 전위의 레벨은 전원전위(Vcc)+문턱전위(Vt)이하이어야 한다. 즉, 고전압(Vpp)와 전원전위(Vcc)의 중간값을 채택하여 부스트랩 레벨을 상승시키는 효과를 기대하는 것으로, 그 구현하는 방법은 단순한 저항을 이용하여 고전압(Vpp)를 분압하는 분압기 형태가 흔히 쓰인다.

본 발명은 고전위(Vpp)에 관한 것으로, 더 자세하게는 워드라인에 고전위를 공급하기 위한 전하펌프회로에 대한 것이다. 이 전하펌프회로는 디램 셀을 구성하는 하나의 셀 트랜지스터가 NMOS를 사용하므로 문턱전압(Threshold Voltage:Vt)에 의한 전류 손실을 고려하여 전원전압(Vcc)+문턱전압(Vt)+ΔV의 전위(Vpp)를 발생하여야 한다.

상기 전하펌프회로는 일반적으로 두 종류의 전위 펌프회로를 가지고 있는데, 그 하나는 대기용 전하펌프회로로서 대기 모드시에 항상 대기 상태에 있으면서 레벨이 떨어졌을때 소규모의 펌핑도작을 수행하여 고전위(Vpp)의 레벨을 일정하게 유지시킨다. 그리고 다른 하나는 액티브용 전하펌프회로로서 특별히 액티브 사이클에서 많은 고전위(Vpp) 전류를 필요로 하는데 이때 소모량을 벌충하게 위하여 대용량의 펌핑을 개시한다.

참고로 부언해서 설명하면, 상기 액티브 사이클에서의 고전위는 첫째 워드라인을 액티브시켜야 하고, 둘째, 두 블럭이 센스 앰프를 공유할 경우 이를 비트라인을 양자택일하는 신호가 필요로 하게 되는데 이때의 신호는 스위치 역할을 하는 NMOS 트랜지스터를 구동시켜야 하기때문에 문턱 전압에 의한 손실을 없애기 위해 고전압를 사용한다. 그리고 세째로, NMOS 트랜지스터 구동형 데이타 출력버퍼에서 고전위가 사용할 수도 있다.

제1도는 종래의 전하펌프회로의 블럭도로서, 대기 모드시 전위레벨을 감지한 신호를 오실레이터로 출력하는 대기용 전위레벨 검출기(11)와, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 대기용 전위레벨 검출기(11)의 출력 신호에 의해 펄스 신호를 발생하는 대기용 오실레이터(12)와, 상기 대기용 오실레이터(12)로 부터의 펄스 신호에 의해 워드라인으로 전하를 펌핑시켜 주기위한 대기용 전하펌프회로(13)와, 액티브 모드시 전위레벨을 감지한 신호를 오실레이터로 출력하는 액티브용 전위레벨 검출기(14)와, 상기 액티브용 전위레벨 검출기(14)로 부터의 신호에 의해 제어되어 일정 주기의 펄스 신호를 발생시키는 액티브용 오실레이터(15)와, 상기 액티브용 오실레이터(15)로 부터의 펄스 신호에 의해 워드라인으로 전하를 펌핑해 주기위한 액티브용 전하펌프회로(16)와, 상기 대기용 전하펌프회로(13) 및 액티브용 전하펌프회로(16)로 부터 출력된 전위를 일정하게 유지시켜 주기 위한 캐패시터(C1)로 구성되어 있다.

디램 칩에 처음 파워를 인가하면 맨 처음 기판전압(Vbb) 펌프가 동작을 개시하고 상기 기판전위(Vbb) 레벨이 일정한 값에 도달하였을 때 그 사실을 알리는 신호인 파워-업 신호(pwrup)가 상기 대기용 오실레이터(12)로 액티브된다. 그리고 이 신호(pwrup)를 받아들인 상기 대기용 오실레이터(12)가 동작을 개시하면, 이때 출력된 펄스신호에 의해 상기 대기용 전하 펌프(13)가 동작이 되어 전위 레벨(Vpp)을 상승시키게 되고 그 레벨을 상기 대기용 검출기(11)가 감지하여 전하 펌핑 동작을 중단하게 한다. 그런데 흔히 이 대기용 전하 펌프(13)는 대기모드시 전류소모를 줄이기 위해 긴 펄스를 갖기 때문에 고전위(Vpp) 노드에 걸린 캐패시터를 충전하는데 상당한 시간이 소요된다.

그런데, 디램은 고전위(Vpp)의 충전과 동시에 Vxg을 안정된 원하는 레벨까지 올려야 한다. 상기 Vxg 드라이버는 항시 일정한 전류를 소모하는 분압기의 형태로 구성되어 있으므로 큰 구동력을 갖도록 설계하는데는 그 한계가 있다. 따라서 상기 대기용 전하 펌프(13)와 같이 작은 구동력으로 큰 전위(Vxg) 로드를 차징하여야 하므로 긴 시간을 요구하게 된다.

이러한 일련의 과정을 디램 칩의 초기화 과정이라면 이 초기화시키는데 걸리는 시간은 짧을수록 좋다. 그리고 이 초기화 과정을 완료한 후 정상 동작으로 진입해야하는데 이것은 시스템 디자인들이 요구하는 기준을 따르게 된다.

만일 그 기준이 되는 시간이 현재의 전위(Vpp) 펌핑능력을 벗어난다면 우리는 펌핑 효율을 높이는 방법을 찾거나 단순히 그 사이즈를 늘리는 수 밖에 없다. 그러나 사이즈를 늘릴 경우 칩 면적의 낭비를 초래하고 또한 커진 펌프를 드라이버하기 위한 오실레이터도 커져야하므로 거기에 준하는 전류를 대기시에 추가로 소모하게 되는 문제점이 생기게 된다.

따라서 본 발명에서는 파워-업 초기에 대기모드용 전위펌프회로와 액티브용 전위 펌프회로를 동시에 동작시킴으로써 전위 레벨을 안정화시킨 전하펌프회로를 제공하는데에 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른 전하펌프회로에서는 대기 모드시 전위 레벨을 감지한 신호를 오실레이터로 출력하는 대기용 전위레벨 검출 수단과, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 대기용 전위레벨 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 대기용 오실레이터 수단과, 상기 대기용 오실레이터 수단으로 부터의 펄스 신호에 의해 워드라인으로 전하를 펌핑시켜 주기위한 대기용 전하펌프수단과, 액티브 모드시 전위레벨을 감지한 신호를 오실레이터로 출력하는 액티브용 전위레벨 검출수단과, 상기 액티브용 전위레벨 검출수단으로 부터의 신호에 의해 제어되어 일정 주기의 펄스 신호를 발생시키는 액티브용 오실레이터 수단과, 상기 오실레이터 수단으로 부터의 펄스 신호에 의해 워드라인으로 전하를 펌핑해 주기위한 액티브용 전하펌프수단과, 상기 파워-업 신호를 입력으로 하여 상기 액티브용 전하펌프수단을 일정기간 동안만 구동시키는 래치된 신호를 상기 액티브용 검출수단으로 출력하기 위한 액티브용 동작 수단을 구현하였다.

그리고, 본 발명의 제2 실시예에 따른 전하펌프회로에서는 대기 모드시 전위 레벨을 감지한 신호를 오실레이터로 출력하는 대기용 전위레벨 검출 수단과,

파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 대기용 전위레벨 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 대기용 오실레이터 수단과, 상기 대기용 오실레이터 수단으로 부터의 펄스 신호에 의해 워드라인으로 전하를 펌핑시켜 주기위한 대기용 전하펌프수단과, 액티브 모드시 전위레벨을 감지한 신호를 오실레이터로 출력하는 액티브용 전위레벨 검출수단과, 상기 액티브용 전위레벨 검출수단으로 부터의 신호에 의해 제어되어 일정 주기의 펄스 신호를 발생시키는 액티브용 오실레이터 수단과, 상기 오실레이터 수단으로 부터의 펄스 신호에 의해 워드라인으로 전하를 펌핑해 주기위한 액티브용 전하펌프수단돠, 상기 파워-업 신호를 입력으로 하여 상기 액티브용 전하펌프수단을 일정기간 동안만 구동시키는 래치된 신호를 상기 액티브용 검출수단으로 출력하기 위한 액티브용 동작 수단과, 시간 지연 체인으로 구성되어 일정 시간이 지나면 상기 액티브용 동작기에서의 래치를 풀어주기 위한 애지 신호를 상기 액티브용 동작기로 전달하는 애지 검출수단을 구현하였다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 더 상세히 설명하기로 한다.

제2도는 본 발명의 제1 실시예에 따른 전하펌프회로의 블럭도를 도시한 것으로, 최초 파워-업 동작시에 상기 액티브용 전하펌프회로(16)를 일정기간 동안만 구동시키기 위해 래치된 신호를 상기 액티브용 검출기(14)로 출력하는 액티브용 동작기(20)를 종래의 회로에서 추가로 구현하였다.

상기 액티브용 동작기(20)는 대기모드시 파워-업 신호(pwrup)를 입력하여 최초 파워-업 동작시에 상기 액티브용 전하펌프회로(16)를 구동시키기 위한 신호를 출력하고, 상기 파워-업 동작시 원하는 전위레벨에 도달하였을 때 그 사실을 알리는 로우 액티브 신호(init_ent)를 입력하여 상기 전하펌프회로(16)의 동작을 멈추게 하는 신호를 출력하고, 그리고 액티브 모드로 진입했음을 알리는 액티브 사이클 신호(act_cycle)를 입력으로 하여 상기 액티브용 전위 검출기(14)로 그 제어 신호를 출력하도록 하였다.

그 동작을 살펴보면, 먼저 칩에 전원전압(Vcc, Vdd)이 인가되면 기판전위(Vbb) 펌프가 동작을 하게 된다. 그러면 기판전위(Vbb) 레벨이 떨어지기 시작하여 원하는 준위에 도달하게 되고, 이 사실을 감지한 신호(pwrup)가 '하이'로 액티브된다. 이때 이 신호를 입력하는 상기 대기용 오실레이터(12)는 상기 파워-업(pwrup)와 전위레벨을 감지한 출력신호(DETST)를 입력으로 하여 대기용 전하펌프회로(13)를 동작시키기 위한 일정 주기의 펄스 신호를 발생시키게 된다. 상기 대기용 전하펌프회로(13)는 상기 오실레이터로 부터의 펄스 신호에 의해 구동되어 전하를 펌핑해 주는 역할을 한다. 이때 펌핑된 전위는 상기 대기용 전위 검출기(11)에 의해 감지되어 만약, 전위레벨(Vpp)이 원하는 준위에 도달하게 되면 상기 대기용 오실레이터(12)의 동작을 멈추게 하는 신호를 발생시켜 상기 파워-업 동작시의 펌핑 동작을 정지시킨다.

한편, 상기 액티브용 동작기(20)는 3개의 제어신호(pwrup, init_end, act_cycle)를 입력으로 하여 상기 액티브용 전위 검출기(14)를 제어하는 신호(act)를 출력하게 된다.

상기 제어신호(pwrup)는 최초 파워-업 동작시에 대기모드용 오실레이터를 구동시키는 신호(pwrup)로써, 이 신호가 '하이'로 인에이블되면 상기 액티브용 전위 검출기(14)를 구동시키기 위한 신호를 출력하고, 상기 제어 신호(init_ent)는 상기 파워-업 동작시의 전위가 원하는 전위레벨에 도달하였을때 상기 액티브용 전위 검출기(14)의 동작을 멈추게 하는 신호를 출력하고, 그리고 상기 제어신호(act_cycle)는 액티브 모드로 진입했음을 알리는 신호로서 액티브 모드시 정상적인 펌핑 동작을 할수 있도록 해준다.

즉, 상기 제어신호(pwrup)가 입력되면 상기 액티브용 동작기(20)는 상기 액티브용 전위 검출기(14)를 구동하는 신호를 발생하게 되고, 상기 액티브용 전위 검출기(14)를 구동하는 신호를 발생하게 되고, 상기 액티브용 전위 검출기(14)는 전위레벨을 감지하여 상기 액티브용 오실레이터(15)를 동작시킴으로써 상기 액티브용 전하펌프회로(16)가 파워-업 초기에 대용량의 펌핑을 할 수 있도록 해준다. 그리고 상기 액티브용 전하펌프회로(16)에 의해 펌핑이 시작된 후의 전위가 원하는 준위에 도달하게 되면 이 전위를 감지한 상기 대기용 전위 검출기(11) 및 액티브용 전위 검출기(14)에 의해 펌핑 동작이 멈추게 된다.

결과적으로, 파워업 초기에는 두종류의 전하펌프회로가 동시에 동작하여 빠른 시간내에 고전위로 만들어줌으로써 전위레벨을 안정화시켰다.

제3도는 제2도에 도시된 액티브용 동작기의 제1 회로도로서, 제어신호(init_ent) 및 노드(N2)의 신호를 입력하여 NAND 논리한 신호를 노드(N1)으로 출력하기 위한 NAND 게이트(G2)와, 인버터(G4)를 통해 입력된 제어신호(pwrup)를 전달하는 노드(N3)와, 상기 노드(N3) 및 노드(N1)의 신호를 입력하여 NAND 논리한 신호를 상기 노드(N2)로 출력하는 NAND 게이트(G3)와, 상기 노드(N2)에 게이트가 연결되고 드레인과 소오스 단자가 공통으로 접지전압(Vss)에 접속된 NMOS 트랜지스터(Q1)와, 상기노드(N1) 및 제어신호(act_cycle)를 입력하여 NAND 논리한신호(act)를 출력 단자쪽으로 출력하는 NAND 게이트(G1)로 구비된다.

상기 대기용 전하펌프회로(3)가 동작하는 구간에서 상기 노드(N2)의 전위는 캐패시터의 역할을 하는 상기 NMOS 트랜지스터(Q1)에 의하여 초기값을 로우 상태로 만든다. 그러면 처음 입력되는 제어신호(pwrup)가 로우이므로 상기 인버터(G4)를 통한 상기 노드(N3)는 하이로 전이되고 상기 노드(N1)가 하이 상태이기 때문에 상기 노드(N2)는 로우로 세팅된다. 여기서 상기 노드(N1)가 처음 하이였던 이유는 상기 노드(N2)의 전위가 초기에 로우 상태였기 때문이다. 이때 상기 제어신호(pwrup)가 하이로 액티브되면 상기 노드(N3)는 로우로 변하고, 또한 상기 노드(N2)가 하이로 채워지면서 상기 노드(N1)는 로우로 전이된다. 이때 상기 NAND 게이트(G1)로 입력되는 다른 하나의 액티브 신호(act_cycle)가 로우이므로 상기 NAND 게이트(G1)의 출력신호(act)는 하이로 액티브하게 된다. 이는 상기 로우 액티브 신호(init_ent)가 초기값을 하이로 이미 세팅되어 있기 때문에 가능하다.

제4도는 제2도에 도시된 액티브용 동작기의 제2 회로도로서, 인버터를 통해 입력된 제어신호(init_ent)를 전달하는 노드(N6)와, 상기 노드(N6) 및 노드(N5)의 신호를 입력하여 NAND 논리한 신호를 노드(N4)으로 출력하기 위한 NAND 게이트(G8)와, 제어신호(pwrup)및 상기 노드(N4)의 전위를 입력하여 NAND 논리한 신호를 상기 노드(N5)로 출력하는 NAND 게이트(G9)와, 상기 노드(N4)에 게이트가 연결되고 드레인과 소오스 단자가 공통으로 접지전압(Vss)에 접속된 NMOS 트랜지스터(Q2)와, 상기 노드(N4) 및 제어신호(act_cycle)를 입력하여 NAND 논리한 신호를 출력하는 NAND 게이트(G5)와, 상기 NAND 게이트(G5)로 부터의 출력신호를 반전하여 출력단자로 전달하는 인버터(G6)를 구비한다.

상기 회로는 제3도에 도시된 액티브용 동작기를 NOR 논리로 실현한 것으로 동작원리는 동일하다.

제5도는 본 발명의 실시예에서 사용된 각 신호들의 동작 타이밍도를 도시한 것이다.

구간 1에서 최초 'pwrup' 신호에 위해서 액티브 펌프가 동작을 개시하는 구간이고, 구간1과 2사이에서 고전위 레벨이 빠르게 증가한다. 구간2에서 고전위가 정상값에 도달했음을 감지하고 'init_ent' 신호에 의하여 'act'를 로우로 전이시키고 초기화 기능을 해제시킨다. 그리고 구간3은 칩 동작중에서 액티브 사이클에 진입하여 액티브 펌프가 본래의 기능으로 동작하는 양상을 보인 것이고 2와 3구간은 대기 상태를 나타낸 것이다.

제6도는 본 발명에 따른 제2 실시예로써 전하펌프회로의 블럭도를 도시한 것으로, 최초 파워-업 동작시에 상기 액티브용 전하펌프회로(16)를 일정기간 동안만 구동시키기 위해 래치된 신호를 출력하는 액티브용 동작기(20)와, 시간 지연 체인으로 구성되어 일정 시간이 지나면 상기 액티브용 동작기에서의 래치를 풀어주기 위한 애지 신호를 상기 액티브용 동작기로 전달하는 애지 검출기가 종래의 회로에서 추가로 구현된 것이다.

그 동작을 살펴보면, 상기 액티브용 동작기(20)의 동작 및 구성은 제2도의 제1 실시예와 동일하다. 상기 액티브용 동작기(20)로 입력되는 제어신호중 하나인 로우 액티브 신호(init_end)를 출력하는 상기 애지 검출기(21)는 상기 파워-업 신호(pwrup)를 입력으로 하여 일정시간 동안 지연된 펄스폭 만큼의 펄스 신호를 발생하여 상기 액티브용 동작기(20)에 전달하게 된다. 즉, 상기 지연된 펄스 신호(init_end)는 파워-업 동작시의 전위가 원하는 전위레벨에 도달할 정도의 충분한 시간만큼 지연된 펄스 신호로, 상기 초기 파워-업 동작시에는 로우의 펄스 신호를 출력하여 상기 액티브용 동작기(20)로 하여금 상기 액티브용 펌프회로(16)를 동작시키도록 하고, 일정시간이 경과한 후에는 상기 액티브용 동작기(20)로 하이의 펄스 신호를 출력하여 상기 액티브용 펌프회로(16)의 동작을 멈추게 한다.

이상에서 설명한 본 발명의 전하펌프회로는 액티브용 전하펌프회로를 특별히 파워-업 시에도 대기용 전하펌프회로와 같이 동작하도록 로직을 추가하여 상기 파워-업 신호가 액티브되면 두 종류의 펌프가 동시에 동작을 개시하여 빠른 속도로 원하는 레벨로 충전을 시키고, 이 동작에 기여한 상기 액티브용 전하펌프회로는 초기화 동작 완료를 알리는 어떤 시그널에 의해 래치되어 액티브 사이클 고유의 임무를 위해 대기 상태로 들어가도록 구현한 것으로써, 다음과 같은 효과를 얻는다.

첫째, 파워 초기화 동작을 더 빠르게 요구하는 시스템을 만났을 경우 기존의 고전위 펌프 및 발진기의 기본 사양을 바꾸지 않고 그대로 본 발명만 추가하여 요구를 충족시킨다. 즉, 설계의 용이성과 시간 단축의 효과가 있다.

둘째로, 더 작은 대기용 전하펌프회로로도 초기화 동작이 가능하기 때문에 칩 면적을 줄일 수 있는 효과가 있다.

Claims (6)

1. 반도체 기억장치가 초기 파워-업(pwrup) 동작시 원하는 전위레벨로 빠르게 충전시켜 주기위해 두개의 전하펌프회로를 동시에 동작시키는 전하펌프회로에 있어서, 대기 모드시 전위 레벨을 감지한 신호를 오실레이터로 출력하는 대기용 전위레벨 검출 수단과, 상기 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 대기용 전위레벨 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 대기용 오실레이터 수단과, 상기 대기용 오실레이터 수단으로 부터의 펄스 신호에 의해 워드라인으로 전하를 펌핑시켜 주기위한 대기용 전하펌프회로수단과, 액티브 모드시 전위레벨을 감지한 신호를 오실레이터로 출력하는 액티브용 전위레벨 검출수단과, 상기 액티브용 전위레벨 검출수단으로 부터의 신호에 의해 제어되어 일정 주기의 펄스 신호를 발생시키는 액티브용 오실레이터 수단과, 상기 오실레이터 수단으로 부터의 펄스 신호에 의해 워드라인으로 전하를 펌핑해 주기위한 액티브용 전하펌프수단과, 상기 파워-업 신호를 입력으로 하여 상기 액티브용 전하펌프수단을 일정기간 동안만 구동시키는 래치된 신호를 상기 액티브용 검출수단으로 출력하기 위한 액티브용 동작 수단을 구비하는 것을 특징으로 하는 반도체 기억장치의 전하펌프회로.
2. 제1항에 있어서, 상기 액티브용 동작 수단은, 상기 파워-업 신호와 상기 파워-업 동작시 원하는 레벨에 도달하였을 때 그 사실을 알리는 로우 액티브 신호(init_end) 및 액티브 모드시 정상적인 동작이 가능하도록 하기 위한 액티브 사이클 신호(act_cycle)를 입력으로 하는 것을 특징으로하는 반도체 기억장치의 전하펌프회로.
3. 제1항에 있어서, 상기 액티브용 동작 수단은 NAND 게이트로 구성된 랫치 회로를 구비하는 것을 특징으로 하는 반도체 기억장치의 전하펌프회로.
4. 제1항에 있어서, 상기 액티브용 동작 수단은 NOR 게이트로 구성된 랫치 회로를 구비하는 것을 특징으로 하는 반도체 기억장치의 전하펌프회로.
5. 초기의 파워-업 동작시 워드라인의 전위가 원하는 전위 레벨보다 떨어졌을 때 이를 빠르게 충전시켜 주기 위하여 대기용 전하펌프회로와 액티브용 전하펌프회로를 동시에 동작시키는 전하펌프회로에 있어서, 상기 초기의 파워-업 동작시 상기 액티브용 전하펌프회로를 동작시키기 위해 파워-업 신호를 감지하여 일정 시간 동안만 구동시키도록 래치된 신호를 상기 액티브용 전하펌프회로로 출력하는 액티브용 동작수단과, 상기 초기의 파워-업 동작시 워드라인의 전위가 원하는 전위레벨로 충전이 되면 이를 감지한 에지 신호를 출력하여 상기 액티브용 동작수단의 동작을 제어하는 에지 검출 수단을 포함하는 것을 특징으로 하는 전하펌프회로.
6. 제5항에 있어서, 상기 에지 검출 수단은, 상기 파워-업 신호를 입력으로 하는 시간 지연 체인으로 구성된 것을 특징으로 하는 전하펌프회로.