KR0141773B1 - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법Info
- Publication number
- KR0141773B1 KR0141773B1 KR1019940013784A KR19940013784A KR0141773B1 KR 0141773 B1 KR0141773 B1 KR 0141773B1 KR 1019940013784 A KR1019940013784 A KR 1019940013784A KR 19940013784 A KR19940013784 A KR 19940013784A KR 0141773 B1 KR0141773 B1 KR 0141773B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- forming
- insulating film
- layer
- film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치의 제조방법에 관한 것으로, 게이트 라인을 산화보호막으로 보호한 후 나머지 영역상에 게이트 라인의 두께와 거의 동일한 산화막을 형성함으로써 게이트 라인의 단차를 감소시키거나, 게이트 라인이 형성된 구조물 전면에 상기 게이트 라인과 동일한 두께로 절연막을 증착시키고 상기 절연막 상부에 다시 포토레지스터를 증착시킨 후 상기 게이트 라인 상부의 포토레지스터만 제거하여 사진식각마스크를 형성하고, 이를 적용하여 상기 게이트 라인 상부의 절연막만을 제거함으로써 남은 절연막으로 게이트 라인의 단차를 감소시켜 층간절연막이나 데이타 라인 또는 화소전극의 증착시 단락이나 단선을 방지함으로써 액정표시장치의 제조수율을 증가시킬 수 있는 효과가 있다.
Description
제1도는 액정표시장치의 레이아웃도.
제2도는 제1도의 AB선을 기준으로 자른 종래의 기술에 의한 액정표시장치의 단면도.
제3도는 제1도의 XY선을 기준으로 자른 종래의 기술에 의한 액정표시장치의 단면도.
제4도는 본 발명에 의한 단차를 감소시키기 위한 액정표시장치의 제조방법의 제1실시예.
제5도는 제1도의 AB선을 기준으로 자른 본 발명에 의한 제1실시예의 액정표시장치의 단면도.
제6도는 제1도의 XY선을 기준으로 자른 본 발명에 의한 제1실시예.
제7도는 본 발명에 의한 단차를 감소시키기 위한 액정표시장치 제조방법의 제2실시예.
제8도는 제1도의 AB선을 기준으로 자른 본 발명에 의한 제2실시예의 액정표시장치의 단면도.
제9도는 제1도의 XY선을 기준으로 자른 본 발명에 의한 제2실시예.
*도면의 주요부분에 대한 부호의 설명
1:투명기판2:버퍼층
3:활성층4:게이트 절연막
5:게이트 라인6:층간절연막
7:화소전극8:데이타 라인
9:산화보호막10:열산화막
11:사진식각마스크12:절연막
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 게이트 라인(gate line)의 단차에 의한 층간절연막이나 데이타 라인(data line) 또는 화소전극 등의 단선과, 이에 따른 수율의 감소를 방지하기 위한 액정표시장치의 제조방법에 관한 것이다.
일반적으로 액정표시장치의 픽셀(pixel)은 제1도에 도시한 바와 같이, 매트릭스로 배열된 게이트 라인(5)과 데이타 라인(8) 사이에 박막트랜지스터부와 스토리지 캐패시터(storage capcitor)부가 위치하는데, 상기 박막 트랜지스터부를 상기 AB선을 기준으로 자르고, 스토리지 캐패시터부는 XY선을 기준으로 잘라보면 종래의 경우에는, 제2도 및 제3도에 도시한 바와 같이 유리나 수정과 같은 절연성의 투명 기판(1)상에 증착된 버퍼층(2)과, 상기 버퍼층(2)위에 반도체 물질을 증착시킨 후 패터닝(patterning)한 활성층(3)과, 상기 활성층(3) 위에 절연물질을 증착시킨 게이트 절연막(4)과, 상기 게이트 절연막(4) 위에 불순물이 도핑된 다결정실리콘이나 금속 또는 실리사이드를 증착시킨 후 패터닝한 게이트 라인(5)과, 상기 게이트 라인(5) 위에 다시 절연물질을 증착시킨 층간절연막(6)과, 상기 활성층(3) 상부의 층간절연막(6)과 게이트 절연막(4)의 일부영역을 활성층(3)이 노출되도록 식각하여 콘텍홀(contact hole)을 형성한 후 투명전도물질을 증착시켜 패터닝한 화소전극(7)과, 상기 콘택홀을 통하여 활성층(3)과 접하는 데이타 라인(8)으로 구성되어 있다.
그리고 상기 스토리지 캐패시터부도 제3도에 도시한 바와 같이 유리나 수정과 같은 절연성의 투명 기판(1)상에 증착된 버퍼층(2)과, 상기 버퍼층(2) 위에 절연물질을 증착시킨 게이트 절연막(4)과, 상기 게이트 절연막(4) 위에 불순물이 도핑된 다결정실리콘이나 금속 또는 실리사이드를 증착시킨 후 패터닝한 게이트 라인(5)과, 상기 게이트 라인(5) 위에 다시 절연물질을 증착시킨 층간절연막(6)과, 상기 활성층(3) 상부의 층간절연막(6)과 게이트 절연막(4)의 일부영역을 활성층(3)이 노출되도록 식각하여 콘택홀(contact hole)을 형성한 후 투명도전물질을 증착시켜 패터닝한 화소전극(7)과, 상기 콘택홀을 통하여 활성층(3)과 접하는 데이타 라인(8)으로 구성되어 있다.
그러나 상기와 같은 액정표시장치의 경우 3000Å 이상의 게이트 라인의 단차에 의해 상기 층간절연막이나 데이타 라인 또는 화소전극의 형성시 스텝 커버리지(step coverage)가 나빠져 게이트 라인과 데이타 라인이 겹치는 부분(제1도의 ⓐ)에서 단락되거나 데이타 라인이 단선되고, 상기 스토리지 캐패시터부의 화소전극이 단선됨으로써 액정표시장치의 수율이 감소되는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같이 문제점을 해결하기 위하여, 게이트 라인을 산화보호막으로 보호한 후 나머지 영역상에 게이트 라인의 두께와 거의 동일한 산화막을 형성함으로써 게이트 라인의 단차를 감소시키고 후속공정시 층간절연막이나 데이타 라인 또는 화소전극의 증착시 단락이나 다선을 방지하여 액정표시장치의 제조수율을 증가시킬 수 있는 액정표시장치의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 게이트 라인이 형성된 구조물 전면에 상기 게이트 라인과 동일한 두께로 절연막을 증착시키고 상기 절연막 상부에 다시 포토레지스터를 증착시킨 후 상기 게이트 라인 상부의 포토 레지스터만 제거하여 사진식각마스크를 형성하고, 이를 적용하여 상기 게이트 라인 상부의 절연막만을 제거함으로써 남은 절연막으로 게이트 라인의 단차를 감소시킬 수 있는 액정표시장치의 다른 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 액정표시장치의 제조방법은 투명기판 위에 버퍼층을 형성하는 과정과, 상기 버퍼층 위에 반도체 물질을 증착시킨 후 패터닝하여 활성층을 형성하는 과정과, 상기 게이트 절연막 상부에 게이트 전극층과 산화보호막을 연속증착하여 형성한 후 상기 산화보호막과 게이트 전극층의 상부영역을 식각하는 과정과, 상기 산화보호막이 형성되지 않은 영역의 게이트 전극층을 산화시켜 상기 게이트 전극과 동일한 두께로 열산화막을 형성하는 과정을 포함하여 구성된 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 액정표시장치의 제조방법은 투명기판 위에 버퍼층을 형성하는 과정과, 상기 버퍼층 위에 반도체 물질을 증착시킨 후 패터닝하여 활성층을 형성하는 과정과, 상기 활성층이 형성된 구조물 전면에 게이트 절연막을 형성하는 과정과, 상기 게이트 절연막 상부에 도전물질을 증착한 후 패터닝하여 게이트 전극을 형성하는 과정과, 상기 게이트 전극이 형성된 결과물 전면에 상기 게이트 전극과 동일한 두께로 절연막을 형성하는 과정과, 상기 게이트 전극 상부 영역을 제외한 절연막 상부에 사진식각마스크를 형성하는 과정과, 상기 사진식각마스크를 적용하여 상기 게이트 전극 상부의 절연막을 식각하는 과정과, 상기 사진식각마스크를 제거하는 과정을 포함하여 구성된 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명을 좀더 상세하게 설명하고자 한다.
본 발명의 제1실시예는 제4도에 도시한 바와 같이, 먼저 투명기판(1) 위에 버퍼층(2)을 형성한 후 상기 버퍼층(2) 위에 반도체 물질을 증착시킨 후 패터닝하여 활성층(3)을 형성한다.
이어서 상기 활성층(3)이 형성된 구조물 전면에 절연물질을 소정의 두께로 증착시켜 게이트 절연막(4)을 형성하고, 상기 게이트 절연막(4) 위에 다시 열산화가 용이한 물질로서 예를 들면, 불순물이 도핑된 다결정 실리콘이나 불순물이 도핑된 비정질실리콘과 소정의 열산화가 잘 이루어지지 않는 물질로서 예를 들면, 나이트라이드나 실리사이드 또는 금속을 증착시켜 게이트 전극층과 산화보호막(9)을 형성하며, 게이트 라인이 형성될 부분을 제외한 영역이 두께가 50Å 이상 남도록 상기 게이트 전극층의 상부영역을 게이트 전극 패터닝용 마스크로 식각한다.
계속하여 상기 상부 영역이 식각된 게이트 전극층을 통해 상기 활성층(3)에 N형 또는 P형 불순물을 이온주입시켜 소스/드레인 영역을 형성하고, 상기 활성층(3)의 소스/드레인 영역이 노출되도록 상기 활성층(3) 상부의 층간절연막(6)과 게이트 절연막(4)의 일부영역을 식각하여 콘택홀(contact hole)을 형성한 후 투명전도물질을 증착시키고 이를 패터닝하여 화소전극(7)을 형성하며, 상기 화소전극(7) 형성 후 결과물 전면에 도전물질을 증착시키고 다시 패터닝하여 상기 콘택홀을 통하여 소스/드레인 영역과 접하는 데이터 라인(8)을 형성하는데, 이때 상기 열산화막 형성후 상기 산화보호막(9)을 제거하여도 된다.
상기와 같은 방법으로 형성된 액정표시장치는 제5도 및 제6도에 도시한 바와 같이 게이트 라인(5)과 주변 구성부간의 단차가 거의 없이 평탄화됨을 볼 수 있다.
그리고 본 발명의 제2실시예는 제7도의 (a)도에서는 먼저 투명기판(1) 위에 버퍼층(2)을 형성한 후 상기 버퍼층(2) 위에 반도체 물질을 증착시킨 후 패터닝하여 활성층(3)을 형성한다.
이어서, 상기 활성층(3)이 형성된 구조물 전면에 절연물질을 소정의 두께로 증착시켜 게이트 절연막(4)을 형성하고, 상기 게이트 절연막(4) 위에 다시 금속이나 실리사이드와 같은 빛을 차단시킬 수 있는 물질을 소정의 두께로 증착시켜 게이트 전극층을 형성하고 이를 패터닝하여 게이트 라인(5)을 형성하며, 게이트 라인(5) 형성 후 상기 활성층(3)에 N형 또는 P형 불순물을 이온주입시켜 소스/드레인 영역을 형성하고, 상기 결과물을 소정온도에서 열처리하여 불순물을 활성화시킨 후 결과물 전면에 나이트라이드나 산화물같은 절연물질을 게이트 라인(5)과 동일한 두께로 증착시켜 절연막(12)을 형성한다.
계속하여 상기 절연막(12) 위에 포토레지스트를 코팅하고 상기 투명기판(1)의 후면에서 상기 포토레지스터를 노광시켜 부분감광시킨 후 현상하여 하부에 게이트 라인(5)이 위치하는 부분의 포토레지스터를 제거하여 사진식각마스크(11)를 형성한다.
(b)도에서는 상기 사진식각마스크를 적용하여 상기 게이트 라인(5) 상부의 절연막(12)을 식각한 후 상기 사진식각마스크를 제거한다.
마지막으로 액정표시장치를 완성하기 위해서 사진식각마스크 제거 후 결과물 전면에 다시 절연물질을 증착시킨 층간절연막(6)을 형성하고 상기 활성층(3)의 소스/드레인 영역이 노출되도록 상기 활성층(3) 상부의 층간절연막(6)과 게이트 절연막(4)의 일부영역을 식각하여 콘택홀을 형성한 후 투명도전물질을 증착시키고, 이를 패터닝하여 화소전극(7)을 형성하며, 상기 화소전극(7) 형성 후 결과물 전면에 도전물질을 증착시키고 다시 패터닝하여 상기 콘택홀을 통하여 소스/드레인 영역과 접하는 데이터 라인(8)을 형성한다.
상기와 같은 방법으로 형성된 액정표시장치는 제8도 및 제9도에 도시한 바와 같이 게이트 라인(5)과 주변 구성부간의 단차가 거의 없이 평탄화됨을 볼 수 있다.
이상에서와 같이 본 발명에 의하면 게이트 라인의 단차에 의한 층간절연막이나 데이터 라인 또는 화소전극의 증착시 단락이나 단선을 방지함으로써 액정표시장치의 제조수율을 증가시킬 수 있는 효과가 있다.
Claims (9)
- 투명기판 위에 버퍼층을 형성하는 과정과, 상기 버퍼층 위에 반도체 물질을 증착시킨 후 패터닝하여 활성층을 형성하는 과정과, 상기 활성층이 형성된 구조물 전면에 게이트 절연막을 형성하는 과정과, 상기 게이트 절연막 상부에 게이트 전극층과 산화보호막을 연속증착하여 형성한 후 상기 산화보호막과 게이트 전극층의 상부영역을 식각하는 과정과, 상기 산화보호막이 형성되지 않은 영역의 게이트 전극층을 산화시켜 상기 게이트 전극과 동일한 두께로 열산화막을 형성하는 과정을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
- 제1항에 있어서, 상기 게이트 전극층은 산화가 용이한 물질로 구성된 것을 특징으로 하는 액정표시장치의 제조방법.
- 제1항에 있어서, 상기 게이트 전극층의 식각시 식각되지 않고 남은 게이트 전극층의 두께는 50Å∼4000Å 정도임을 특징으로 하는 액정표시장치의 제조방법.
- 제1항에 있어서, 상기 산화보호막은 나이트라이드, 실리사이드 또는 금속 중의 어느 하나임을 특징으로 하는 액정표시장치의 제조방법.
- 제1항에 있어서, 상기 열산화막 형성 후 상기 산화보호막을 제거하는 과정을 더 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
- 제1항에 있어서, 상기 게이트 전극층의 상부영역을 식각하는 과정은 상기 게이트 전극 형성 후 게이트 전극 위에 산화보호막을 형성하는 과정과, 상기 산화보호막을 선택적으로 식각한 후 산화보호막의 식각마스크와 동일한 마스크를 적용하여 상기 게이트 전극층의 상부영역을 식각하는 공정을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
- 제2항에 있어서, 상기 산화가 용이한 물질은 불순물이 도핑된 비정질 실리콘이나, 불순물이 도핑된 다결정 실리콘임을 특징으로 하는 액정표시장치의 제조방법.
- 투명기판위에 버퍼층을 형성하는 과정과, 상기 버퍼층 위에 반도체 물질을 증착시킨 후 패터닝하여 활성층을 형성하는 과정과, 상기 활성층이 형성된 구조물 전면에 게이트 절연막을 형성하는 과정과, 상기 게이트 절연막 상부에 도전물질을 증착한 후 패터닝하여 게이트 전극을 형성하는 과정과, 상기 게이트 전극이 형성된 결과물 전면에 상기 게이트 전극과 동일한 두께로 절연막을 형성하는 과정과, 상기 게이트 전극 상부 영역을 제외한 절연막 상부에 사진식각마스크를 형성하는 과정과, 상기 사진식각마스크를 적용하여 상기 게이트 전극 상부의 절연막을 식각하는 과정과, 상기 사진식각마스크를 제거하는 과정을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
- 제8항에 있어서, 상기 사진식각마스크를 형성하는 과정은, 상기 절연막 상부에 포토레지스터를 코팅하는 과정과, 상기 투명기판의 후면에서 상기 포토레지스터를 노광시켜 부분감광시킨 후 현상하는 과정을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013784A KR0141773B1 (ko) | 1994-06-17 | 1994-06-17 | 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013784A KR0141773B1 (ko) | 1994-06-17 | 1994-06-17 | 액정표시장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960001842A KR960001842A (ko) | 1996-01-25 |
KR0141773B1 true KR0141773B1 (ko) | 1998-06-15 |
Family
ID=19385548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940013784A KR0141773B1 (ko) | 1994-06-17 | 1994-06-17 | 액정표시장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0141773B1 (ko) |
-
1994
- 1994-06-17 KR KR1019940013784A patent/KR0141773B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960001842A (ko) | 1996-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7049215B2 (en) | Thin film transistor array panel and fabricating method thereof | |
US5742363A (en) | Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths | |
US5391507A (en) | Lift-off fabrication method for self-aligned thin film transistors | |
EP0542279B1 (en) | Thin-film transistor with a protective layer and method of manufacturing the same | |
KR100192347B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
US6100950A (en) | Active matrix LCD with thin film transistor switches and method of producing the same | |
JP3412277B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH0964364A (ja) | 半導体装置の製造方法 | |
US6316295B1 (en) | Thin film transistor and its fabrication | |
KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
KR100748857B1 (ko) | 박막트랜지스터와 이를 포함하는 어레이기판 제조방법 | |
KR0141773B1 (ko) | 액정표시장치의 제조방법 | |
KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100637059B1 (ko) | 액정표시소자의 제조방법 | |
KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
KR100254924B1 (ko) | 화상표시장치의 제조방법 | |
KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
KR100404510B1 (ko) | 박막트랜지스터및그제조방법 | |
KR0161232B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
KR100778834B1 (ko) | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |