KR0139827B1

KR0139827B1 - 개선된 위상고정루프회로를 구비한 클럭발생회로

Info

Publication number: KR0139827B1
Application number: KR1019950016018A
Authority: KR
Inventors: 이창호
Original assignee: 정장호; 엘지정보통신주식회사
Priority date: 1995-06-16
Filing date: 1995-06-16
Publication date: 1998-11-02
Also published as: KR970004501A

Abstract

본 발명은 개선된 고정 루프(PLL : Phase Locked Loop)회로를 구비한 클럭 발생 회로에 관한 것으로, 입력되는 외부 기준 펄스와 루프 내의 발진 클럭(VCXO)에 기초하여 발생된 내부 비교 펄스의 위상을 비교하여 위상차 신호를 발생하는 위상 검출기(33)와, 상기 위상차 신호에 대응한 DC 제어 전압을 발생하는 저역 통과 필터(34)와, 상기한 제어 전압 신호에 따라 이에 대응한 발진 클럭(VCXO)을 발생하는 전압 제어 발진기(35)와, 상기 발진 클럭(VCXO)을 2분주하여 시스템 클럭(SYS-CLK)을 발생하는 제4분주기(36)와, 상기 시스템 클럭(SYS-CLK)을 카운트하여 외부 펄스와 동기되어 동일한 주파수를 갖는 내부 펄스를 발생하는 제2카운터(39)와, 상기한 시스템 클럭(SYS-CLK)을 동작 클럭으로 하여 상기 내부 펄스와 외부 펄스를 입력받아 양 펄스를 비교하여 외부 펄스와 내부 펄스간의 지연차를 나타내는 지연차 신호(OVF)와 두 신호간의 입력 순서를 나타내는 사인 신호(SIGN)를 출력하는 비교기(42)와, 상기한 비교기(42)의 출력을 입력받아 인에이블 신호가 인가되는 동안 내부 펄스와 외부 펄스가 동시에 들어온 경우는 기준 값인 N 신호를 발생하고, 내부 펄스가 외부 펄스보다 먼저 들어온 경우는 기준 값(N)에서 변수 값(M)을 뺀 N-M값을 발생하고, 그 반대인 경우는 N+M 값을 발생시키는 디코더(40)와, 상기한 디코더(40)의 출력 신호를 분주비로 하여 상기 발진 클럭(VCXO)을 분주하여 출력하는 제1카운터(41)와, 상기 제1카운터(41)의 출력을 소정의 분주비로 분주하여 상기한 위상 검출기(33)에 입력되는 상기 외부 기준 펄스와 비교되는 내부 비교 펄스를 발생하는 제5분주기(37)로 구성되어, 외부 기준 클럭 또는 외부 펄스의 변동으로 인하여 내부 펄스와 시스템 클럭간의 주파수 비율 및 내부 펄스와 외부 펄스간의 동기가 깨질지라도 자동으로 일관성 동기를 복구하여 지속적으로 유지시켜 주는 효과를 제공한다.

Description

개선된 위상 고정루프회로를 구비한 클럭발생 회로

제1도는 종래 기술에 따른 CDMA 방식 이동 통신 기지국의 기준 클럭 발생 회로에 대한 블록도.

제2도는 본 발명에 따른 개선된 위상 고정 루프(PLL)회로를 구비한 클럭 발생 회로의 블럭도.

제3도는 GPS위성을 이용하여 각 CDMA 방식 이동 통신 기지국에 외부 펄스를 공급하는 개념도.

제4도는 제2도에 도시된 본 발명에 따른 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로의 타이밍도로써, (a)는 제1카운터의 분주비가 N-M인 경우 즉, 내부 펄스가 먼저 들어온 경우를 나타낸 것이고, (b)는 제1카운터의 분주비가 N인 경우 즉, 내부 펄스와 외부 펄스가 동시에 들어온 경우를 나타낸 것이고, (c)는 제1 카운터의 분주비가 N+M인 경우 즉, 외부 펄스가 먼저 들어온 경우를 나타낸 것이다.

* 도면의 주요부분에 대한 부호의 설명

10, 30 : 제1분주기 11, 31 : 제2분주기

12, 32 : 제3분주기 13, 33 : 위상 검출기

14, 34 : 루프 필터 15, 35 : 전압 제어 발진기

16, 36 : 제4분주기 17, 37 : 제5분주기

18 : 제6분주기 19 : 카운터

20 : 비교기 39 : 제2카운터

40 : 디코더 41 : 제1카운터

42 : 비교기 45∼48 : 기지국

49 : GPS 위성

본 발명은 개선된 위상 고정 루프(PLL : Phase locked Loop)회로를 구비한 클럭 발생 회로에 관한 것으로, 특히 CNMA 방식의 다수의 이동 통신 기지국에서 GPS(Global Positioning System) 위성으로부터 공급되는 외부 펄스와 내부 펄스간 및 내부 펄스와 시스템 클럭간에 일관성 동기(coherence)를 지속적으로 유지시킬 수 있는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로에 관한 것이다.

CDMA(Code Divison Multiple Access) 방식의 이동 통신 용 기지국 들간에는 데이터의 송수신 처리에 필요한 19.6608Mhz의 시스템 클럭(SYS-CLK)과 1PPS(Pulse Per Second)의 내부 펄스가 생성되고 있다.

또한, 각 기지국 들간에는 상호간의 기준 클럭을 동기시키기 위하여 제3도에 도시된 바와 같이 각 기지국들(45∼48)은 GPS 위성(49)으로부터 10Mhz의 외부 기준 클럭과 1PPS의 외부 펄스를 수신하여 제1도에 도시한 바와 같이 클럭 발생 회로에 의해 19.6608Mhz의 시스템 클럭과 내부 펄스를 생성하였다. 또한, 이 경우 내부 펄스와 외부 펄스간에는 상호 동기가 이루어질 뿐만 아니라 시스템 클럭과 내부 펄스간에도 일정한 비율의 주파수 관계를 유지하지 않으면 안된다. 이를 총칭하여 일관성 동기(coherence)라 부른다.

이를 위해 종래에는 10Mhz의 외부 기준 클럭을 받아 PLL회로를 이용하여 시스템 클럭(SYS-CLK)을 생성하고, 이 시스템 클럭(SYS-CLK)에 동기시켜 1PPS의 외부 펄스에 동기된 1PPS의 내부 펄스를 발생하는 방식이었다. 이를 보다 상세하게 설명하면, 종래 기술에 의한 기준 클럭 발생 회로는 상기한 일관성 동기(coherence)를 맞추기 위해 제1도에 도시한 바와 같이 10Mhz의 외부 기준 클럭을 PLL 회로의 기준 펄스 즉, 1.6Khz의 주파수로 변환시키기 위한 제1∼제3분주기(10∼12)와, 위상 검출기(13)와 저역 통과 필터(LPF, 14)와 전압 제어 발진기(VCO, 15)와 제5 및 제6분주기(17, 18)로 이루어진 PLL 발진기와, 상기한 PLL발진기의 39.3216Mhz의 출력 (VCXO)으로부터 시스템 클럭 주파수로 분주시키는 제4분주기(16)와, 상기한 제4분주기(16)의 시스템 클럭을 동작 클럭으로 하여 내부 펄스와 외부 펄스의 일관성 동기를 비교하기 위한 비교기(13)와, 제4분주기의 시스템 클럭을 동작 클럭으로 하여 외부 펄스로부터 내부 펄스를 발생하는 카운터(19)로 구성되어 있었다.

상기한 바와 같이 구성된 종래의 클럭 발생 회로는 일관성 동기를 지속적으로 유지시키기 위해 먼저, 제1∼제3분주기(10∼12)에 의해 10Mhz의 외부 기준 클럭을 5분주, 625분주, 2분주 처리하여 1.6Khz의 기준 펄스로 분주시켜 PLL의 위상 검출기(13)에 입력시킨다. 한편, 전압 제어 발진기(15)는 위상 검출기(13)로부터의 위상차 신호에 따라 제어 전압을 발생하는 저역 통과 필터(14)의 출력에 따라 39.3216Mhz의 클럭 신호(VCXO)를 발생한다.

상기한 VCXO는 제5 및 제6분주기(17, 18)에 의해 1.6Khz로 분주되어 상기한 위상 검출기(13)에 피드백 되어 상기한 1.6Khz의 제3분주기(12)의 출력과 위상이 비교되어 그 차이에 해당하는 전압 값이 저역통과 필터(14)에 의해 전압 제어 발진기(15)로 인가되고, 그 출력은 다시 위상 검출기(13)에 피드백 되는 루프를 반복하여 항상 전압 제어 발진기(15)로부터 39.3216Mhz 주파수의 클럭 펄스를 발생시킨다.

한편, VCXO는 다시 19.6608Mhz의 시스템 클럭(SYS-CLK)으로 2분주되어 출력됨과 동시에 1PPS의 외부 펄스로부터 1PPS의 내부 펄스를 발생하는 카운터(19)의 동작 클럭으로 사용되며, 또 시스템 클럭(SYS-CLK)은 비교기(20)의 동작 클럭으로 입력되며, 상기한 비교기(20)는 외부 펄스와 상기한 카운터(19)의 출력인 내부 펄스를 비교한다. 즉, SYS-CLK를 클럭으로 동작하는 카운터(19)는 초기에만 외부 펄스에 동기되어 외부 펄스와 같은 주기의 내부 펄스를 발생시킨다. 이 내부 펄스는 다시 비교기(20)에 입력된다. 이때, 비교기(20)는 외부 펄스와 내부 펄스간의 지연차를 나타내는 지연차 신호(OVF)와 내부 펄스와 외부 펄스 중 어느 쪽이 먼저 입력되었는지를 나타내는 사인(SIGN) 신호를 출력한다.

상기한 바와 같이 구성되어 동작하는 종래의 클럭 발생 회로는 최초시동시에는 일관성 동기가 이루어지나 외부 기준 클럭과 외부 펄스 중 어느 한 쪽에 변동이 생겼을 때에는 외부 펄스와 내부 펄스간 및 내부 펄스와 시스템 클럭간의 일관성 동기가 상실되며, 이를 복구하기 위해서는 시스템을 재 시동시켜야 하는 문제점이 있었다.

본 발명의 목적은 상기한 종래 기술에 의한 클럭 발생 회로의 문제점을 개선하기 위한 것으로, 내부 펄스와 외부 펄스 및 내부 펄스와 시스템 클럭간의 일관성 동기를 지속적으로 유지할 수 있는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로를 제공하는데 있다.

상기한 목적을 달성하기 위하여 본 발명은 입력되는 외부 기준 펄스와 루프 내의 발진 클럭(VCXO)에 기초하여 발생된 내부 비교 펄스의 위상을 비교하여 위상차 신호를 발생하는 위상 검출기와, 상기 위상차 신호에 대응한 DC 제어 전압을 발생하는 저역 통과 필터와, 상기한 제어 전압 신호에 따라 이에 대응한 발진 클럭(VCXO)을 발생하는 전압 제어 발진기와, 상기 발진 클럭(VCXO)을 2분주하여 시스템 클럭(SYS-CLK)을 발생하는 제5분주기와, 상기 시스템 클럭(SYS-CLK)을 카운트하여 외부 펄스와 동기되어 동일한 주파수를 갖는 내부 펄스를 발생하는 제2카운터와, 상기한 시스템 클럭(SYS-CLK)을 동작 클럭으로 하여 상기한 내부 펄스와 외부 펄스를 입력받아 양 펄스를 비교하여 외부 펄스와 내부 펄스간의 지연차를 나타내는 지연차 신호(OVF)와 두 신호간의 입력 순서를 나타내는 사인 신호(SIGN)를 출력하는 비교기와, 상기한 비교기의 출력을 입력받아 인에이블 신호가 인가되는 동안 내부 펄스와 외부 펄스가 동시에 들어온 경우는 기준 값인 N 신호를 발생하고, 내부 펄스가 외부 펄스보다 먼저 들어온 경우는 기준값(N)에서 변수 값(M)을 뺀 N-M 값을 발생하고, 그 반대인 경우는 N+M 값을 발생시키는 디코더와, 상기한 디코더의 출력 신호를 분주비로 하여 상기 발진 클럭(VCXO)을 분주하여 출력하는 제1카운터와, 상기 제1카운터의 출력을 소정의 분주비로 분주하여 상기한 위상 검출기에 입력되는 상기 외부 기준 펄스와 비교되는 내부 비교 펄스를 발생하는 제5분주기로 구성되는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로를 제공한다.

이하에 본 발명의 바람직한 일 실시예를 도면을 참조하여 상세하게 설명한다.

먼저, 제2도는 본 발명에 따른 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로의 블록도이며, 그리고 제3도는 GPS 위성을 이용하여 각 CDMA 기지국에 10Mhz의 외부 기준 펄스와, 1PPS의 외부 펄스를 공급하는 개념도이며, 제4도는 제2도에 도시된 본 발명에 따른 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로의 타이밍도로써, (a)는 제1카운터의 분주비가 N-M인 경우 즉, 내부 펄스가 먼저 들어온 경우를 나타낸 것이고, (b)는 제1카운터의 분주비가 N인 경우 즉, 내부 펄스와 외부 펄스가 동시에 들어온 경우를 나타낸 것이고, (c)는 제1카운터의 분주비가 N+M인 경우 즉, 외부 펄스가 먼저 들어온 경우를 나타낸 것이다.

본 발명은 먼저, 초기에 GPS 위성(49)으로부터 10Mhz의 외부 기준 클럭을 입력받아서 제1분주기(30)를 이용하여 2Mhz로 5분주시키고, 다시 제2분주기(31)를 이용하여 3.2Mhz로 625 분주시킨 다음, 또다시 제3분주기(32)를 이용하여 1.6Khz로 2분주시켜 위상 고정 루프(Phase Locked Loop, PLL) 회로의 외부 기준 펄스로 사용한다.

상기한 1.6Khz의 외부 기준 펄스는 위상 검출기(33)에 입력되며 한편, 전압 제어 발진기(VCO,15)가 출력시킨 39.3216Khz의 VCXO는 제1카운터(41)의 클럭으로 이용됨과 동시에 제4분주기(36)에 의해 19.6608Khz의 시스템 클럭(SYS-CLK)으로 2분주되어 제2카운터(39)와 비교기(42)의 동작 클럭으로 사용된다.

제2카운터(39)는 1PPS 카운터로써 GPS 위성(49)으로부터 1PPS의 외부 펄스를 공급받아 이 외부 펄스가 인가되는 시점에서 SYS-CLK의 카운트를 시작하여 1PPS의 내부 펄스를 발생시킨다. 이 경우 내부 펄스는 SYS-CLK의 클럭 속도에 따라서 SYS-CLK의 주기가 빠르면 상기한 외부 펄스보다 빠른 내부 펄스를, SYS-CLK의 주기가 느리면 외부 펄스보다 느린 내부 펄스를, SYS-CLK의 주기가 정상이면 외부 펄스와 같은 주기의 내부 펄스를 발생시킨다.

한편, 상기한 내부 펄스와 외부 펄스는 비교기(42)에 입력된다. 이때, 비교기(42)는 상기한 내부 펄스와 외부 펄스 중 먼저 들어온 펄스에 의해 시동되며, 먼저 들어온 펄스와 나중에 들어온 펄스간의 지연차에 의해서 생기는 양 펄스간의 지연차(OVF) 신호를 출력시키고, 내부 펄스와 외부 펄스 중 어느 펄스가 먼저 입력되었는지에 대한 사인(SIGN) 신호를 출력시킨다. 즉, 내부 펄스가 외부 펄스보다 먼저 들어 왔을 때는, 내부 펄스가 들어왔을 때부터 외부 펄스가 들어올 때까지, 상기한 지연차(제4도 (a) 및(c)에 도시된 (D)의 Δt)만큼의 간격을 두고 SIGN 신호의 값은 '0'에서 '1'이 되고, 동시에 들어왔을 때는 '1'에서 '0'이 된다. 그리고, 외부 펄스가 내부 펄스보다 먼저 들어왔을 때는 '1'에서 변화가 없다.

상기한 두 신호(SIGN, OVF)를 받은 디코더(40)는 2입력 신호에 따라 제1카운터(41)의 분주비를 가변시킨다. 즉, 디코더(40)는 인에이블(EN) 신호가 인가될 때에만 SIGN 신호와 OVF 신호를 바탕으로 외부 펄스가 먼저 들어왔을 때는 N+M 신호, 동시에 들어왔을 때는 N신호, 내부 펄스가 먼저 들어왔을 때는 N-M 신호를 출력한다.

한편, 상기한 인에이블(EN) 신호는 도면에 도시되지 않은 제어기에 의해 제어되며, 제어기는 매 1초마다 1회에 걸쳐 1PPS의 외부 펄스와 역시, 1PPS의 내부 펄스가 모두 입력된 것을 확인한 다음 OVF 신호와 SIGN 신호 값이 '0'이 아닌 경우에만 EN 신호를 '1'로 출력시킨다.

일례로, 제4도(a)와 같이 내부 펄스가 외부 펄스보다 먼저 디코더(40)에 입력되는 경우는 정상적인 분주비(N=32)에서 지연차 값(M=1)을 뺀 N-M 신호 즉, 31이 카운터(41)에 입력된다. 이에 따라 제1카운터(41)는 전압 제어 발진기(35)의 출력(VCXO)을 31 분주하여 그 출력을 제5분주기(37)로 인가한다. 그 후, 이 값은 제5분주기(37)에 의해 768 분주되어 위상 검출기(33)에 입력된다. 이 경우 위상 검출기(33)에 인가되는 내부 비교 펄스는 제1카운터(41)에서 31 분주되었으므로 정상일 경우의 주파수 1.6Khz보다 다소 높은 주파수 값을 갖는다.

따라서, 위상 비교기(33)는 1.6Khz의 외부 기준 펄스와 1.6Khz보다 다소 높은 내부 비교 펄스를 비교하여 위상차 신호를 발생한다.

이 위상차 신호는 루프 필터로 이루어진 저역 통과 필터(34)에서 DC제어 전압으로 변환되어 전압 제어 발진기(VCO,35)에 인가된다. 상기와 같이 내부 비교 펄스의 주파수가 외부 기준 펄스의 주파수보다 높은 경우 VCO(35)에 인가되는 DC 제어 전압은 낮아지게 되며, 따라서 VCO(35)의 발진 주파수는 39.3216Mhz보다 다소 낮아지게 된다.

그 후, VCO(35)의 출력(VCXO)은 제4분주기(36)에 의해 2분주되어 다시 제2카운터(39)에 클럭으로 입력되어 내부 펄스의 속도를 줄이게 되며, 이에 따라서 외부 펄스보다 앞서 들어온 만큼의 시간을 늦추어 비교기(42)에 인가된다. 상기한 과정은 비교기(42)로 외부 펄스와 내부 펄스가 동시에 들어올 때까지 계속된다.

만약, 제4도(b)와 같이 외부 펄스와 내부 펄스가 동시에 비교기(42)에 입력되면 비교기(42)의 출력인 SIGN 신호와 OVF 신호의 값은 '0'으로 되어 디코더(40)에 SIGN 신호와 OVF 신호의 값이 '1'인 신호가 인가될 때까지 N 신호를 내보내 32분주를 하게 되므로 더 이상의 위상 검출기(33)에 대한 보정은 이루어지지 않는다. 따라서, 내부 펄스와 외부 펄스간의 일관성 동기가 지속적으로 유지된다.

상기한 과정을 제4도를 참조하여 보다 상세하게 설명하면 다음과 같다.

비교기(42)에 제4(a)도에 도시된(C)와 같은 내부 펄스가 먼저 들어오면 비교기(42)는 카운트를 시작하여 제4(a)도의 (B)와 같은 외부 펄스가 들어오는 시점에서 두 펄스간의 지연차인 제4(a)도의 (D)와 같은 OVF 신호와, 양 펄스간의 선후 입력 순서를 나타내는 제4(a)도의 (E)와 같은 SIGN 신호를 출력한다. 제4도에서는 내부 펄스가 먼저 들어왔고 제4(a)도의 (D)에 도시된 Δt만큼 차이가 생겼으므로 SIGN 신호와 OVF 신호는 '1'이 된다.

디코더(40)에서는 OVF 신호와 SIGN 신호를 입력받은 후 제4(a)도의 (F)와 같은 EN 신호가 '1'이 되는 시점에서 제4(a)도의 (I)와 같은 신호를 출력한다. 이 때, 카운터(41)는 이미 진행 중인 작업(32(N)카운트)이 종료되는 시점에서 새로운 값 즉, 31(N-M, 32-1)을 받아 카운트한다. 즉, 내부 펄스가 먼저 들어 왔을 때 외부 펄스와의 일관성 동기를 맞추기 위하여 내부 펄스의 출력은 늦추어져야 한다. 이를 위해 카운터(41)의 분주비를 N(32)에서 N-M(32-1)으로 줄이면 제5분주기(37)에 의해 1.6Khz보다 높은 주파수로 768 분주되어 위상 검출기(33)에 입력된다.

따라서, VCXO의 주파수는 낮아지고, 이는 다시 제4분주기(36)에 의해 2분주되어 제2카운터(39)의 클럭으로 제공되어 내부 펄스의 출력을 늦추게 하고, 상기한 과정은 내부 펄스와 외부 펄스간의 지연차(Δt)가 없어질 때까지 반복되어 외부 펄스와 내부 펄스간의 일관성 동기를 유지시켜 준다.

한편, 외부 펄스가 먼저 들어온 경우에 디코더(40)는 제4(c)도의 (G)와 같은 N+M 신호(33분주)를 출력하고, 상기한 바와 반대로 전압 제어 발진기(35)의 출력인 VCXO의 출력을 빠르게 함으로써 외부 펄스와 내부 펄스간의 일관성 동기를 유지시켜 준다.

상기한 바와 같이 구성되어 동작하는 본 발명은 외부 기준 클럭 또는 외부 펄스의 변동으로 인하여 내부 펄스와 시스템 클럭간의 주파수 비율 및 내부 펄스와 외부 펄스간의 동기가 깨질지라도 자동으로 일관성 동기를 복구하여 지속적으로 유지시켜 주는 효과를 제공한다.

따라서, 종래의 일관성 동기가 깨진 경우 이를 각 기지국간에 다시 GPS 위성으로부터 기준 신호를 받아서 재 시동시키는 불편을 해소할 수 있게 되었고, 또한, 무선 통신의 신뢰성을 향상시킬 수 있게 되었다.

Claims

입력되는 외부 기준 펄스와 루프 내의 발진 클럭(VCXO)에 기초하여 발생된 내부 비교 펄스의 위상을 비교하여 위상차 신호를 발생하는 위상 검출기(33)와, 상기 위상차 신호에 대응한 DC제어 전압을 발생하는 저역 통화 필터(34)와, 상기한 제어 전압 신호에 따라 이에 대응한 발진 클럭(VCXO)을 발생하는 전압 제어발진기(35)와, 상기 발진 클럭(VCXO)을 2분주하여 시스템 클럭(SYS-CLK)을 발생하는 제4분주기(36)와, 상기 시스템 클럭(SYS-CLK)을 카운트하여 외부 펄스와 동기되어 동일한 주파수를 갖는 내부 펄스를 발생하는 제2카운터(39)와, 상기한 시스템 클럭(SYS-CLK)을 동작 클럭으로 하여 상기한 내부 펄스와 외부 펄스를 입력받아 양 펄스를 비교하여 외부 펄스와 내부 펄스간의 지연차를 나타내는 지연차 신호(OVF)와 두 신호간의 입력 순서를 나타내는 사인 신호(SIGN)를 출력하는 비교기(42)와, 상기한 비교기(42)의 출력을 입력받아 인에이블 신호가 인가되는 동안 내부 펄스와 외부 펄스가 동시에 들어온 경우는 기준 값인 N 신호를 발생하고, 내부 펄스가 외부 펄스보다 먼저 들어온 경우는 기준 값(N)에서 변수 값(M)을 뺀 N-M값을 발생하고, 그 반대인 경우는 N+M 값을 발생시키는 디코더(40)와, 상기한 디코더(40)의 출력 신호를 분주비로 하여 상기 발진 클럭(VCXO)을 분주하여 출력하는 제1카운터(41)와, 상기 제1카운터(41)의 출력을 소정의 분주비로 분주하여 상기한 위상 검출기(33)에 입력되는 상기 외부 기준 펄스와 비교되는 내부 비교 펄스를 발생하는 제5분주기(37)로 구성되는 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.
제1항에 있어서, 상기 외부 기준 펄스는 GPS 위성으로부터 수신된 외부 기준 클럭을 분주하여 얻어진 것을 특징으로 하는 개선된 위상 루프 회로를 구비한 클럭 발생 회로.
제1항에 있어서, 상기 외부 펄스는 GPS 위성으로부터 수신된 1PPS 신호인 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.
제1항에 있어서, 상기 인에이블 신호는 지연차 신호(OVF)와 사인(SIGN) 신호가 발생되는 경우에만 공급되는 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.
제1항에 있어서, 상기 위상 검출기(33), 저역 통과 필터(34), 전압 제어 발진기(35), 제4 및 제5분주기(36, 37), 제1 및 제2 카운터(41, 39), 비교기(42), 디코더(40)는 위상 고정 루프(PLL)회로를 형성하여, 내부 펄스와 외부 펄스 사이의 동기 및 내부 펄스와 시스템 클럭간의 소정의 주파수 비가 유지되도록 피드백 제어되는 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 클럭 발생 회로는 CDMA 방식의 이동 통신 기지국에 적용되는 것을 특징으로 하는 개선된 위상 고정 루프 회로를 구비한 클럭 발생 회로.