KR0130379B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법Info
- Publication number
- KR0130379B1 KR0130379B1 KR1019930028858A KR930028858A KR0130379B1 KR 0130379 B1 KR0130379 B1 KR 0130379B1 KR 1019930028858 A KR1019930028858 A KR 1019930028858A KR 930028858 A KR930028858 A KR 930028858A KR 0130379 B1 KR0130379 B1 KR 0130379B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- interlayer insulating
- material layer
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 49
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 22
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 25
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 abstract 3
- 238000000059 patterning Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로, 하프 마이크론(half micron)이하의 반도체소자에 이용할 수 있는 미세 콘택 형성을 위해 반도체기판상에 트랜지스터를 형성하는 공정과, 상기 결과를 전면에 식각저지층을 형성하는 공정, 상기 식각저지층상에 층간절연막을 형성하는 공정, 상기 층간절연막상에 상기 층간절연막과 다른 식각선택비를 갖는 제1물질층을 형성하는 공정, 상기 제1물질층과 상기 층간절연막의 영역을 제거하여 콘택홀을 형성하는 공정, 상기 결과물 전면에 제2물질층을 형성한 후 식각하여 상기 콘택홀 측벽에 스페이서를 형성하는 공정, 상기 측벽스페이서와 제1물질층을 마스크로 하여 노출된 층간절연막을 제거하는 공정으로 이루어지는 반도체장치 제조방법을 제공한다.
Description
제1도는 종래의 반도체장치 콘택 형성방법을 도시한 공정순서도.
제2도는 본 발명의 반도체장치 콘택 형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체기판 1 : 필드산화막
2 : 게이트전 3 : 측벽스페이서
4 : 식각저지층 5 : 층간절연막
6 : 제1물질층 7 : 제2물질층
9 : 제3물질층 10 : 측벽스페이서.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체장치의 콘택 형성방법에 의한 것이다.
제1도를 참조하여 종래의 반도체 메모리장치 제조에 있어서의 콘택 형성방법을 설명하면 다음과 같다.
먼저, 제1도 (a)에 도시한 바와 같이 필드산화막(1)에 의해 활성영역과 소자분리영역으로 구분된 반도체기판(100)상에 통상의 MOS트랜지스터 제조공정을 통하여 게이트전극(2)과 소오스 및 드레인영역(도시되지 않음)을 형성하여 트랜지스터를 형성한 다음, 결과물 전면에 BPSG(Borophosphosilicate Glass)나 USG(Undoped silicate Glass) 등의 산화막을 증착하여 층간절연막(5)을 형성한다. 여기서, 미설명부호 3은 LDD(Lightly Doped Drain)구조의 소오스 및 드레인 형성을 위한 스페이서를 나타낸다.
다음에 제1도 (b)에 도시된 바와 같이 상기 층간절연막(5)상에 포트레지스트(PR)를 도포한 후 이를 사진식각공정을 통해 소정의 콘택홀 패턴으로 패터닝한다.
이어서 제1도 (c)에 도시된 바와 같이 상기 포토레지스트팬턴을 마스크로 하여 상기 층간절연막(5)을 삭각하여 콘택홀을 형성한 후, 결과물 전면에 CVD산화막(11)을 형성한다.
다음에 제1도 (d)에 도시된 바와 같이 상기 산화막(11)을 에치백하여 상기 형성된 콘택홀 측면에 측벽스페이서(11)를 형성한다.
상술한 종래 기술에 있어서는 0.4㎛정도의 크기를 갖는 콘택홀을 형성할 경우 사진식각공정시 콘택홀의 디파인(Define)이 어려운 문제 즉, 미스얼라인(mis-align)이 0.1㎛이상이 되면 콘택홀을 통해 기판과 접속되어 형성되는 도전층, 예를 들어 커패시터 스토리지노드 등과 게이트전극 또는 커패시터 스토리지노드와 비트라인간에 단락이 생기는 문제를 해결하기 위해 콘택홀 측면에 측벽스페이서를 형성하는 방법을 채용하였다.
그러나 상기 콘택홀 측벽스페이서 형성을 위한 에치백공정시 기판의 접합부분(소오스 및 드레인영역)에 손상을 줄 우려가 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로, 하프 마이크론(half micron)이하의 반도체소자에 이용할 수 있는 미세 콘택 형성방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체장치 제조방법은 반도체기판 상에 트랜지스터를 형성하는 공정과, 상기 결과물 전면에 식각저지층을 형성하는 공정, 상기 식각저지층상에 층간절연막을 형성하는 공정, 상기 층간절연막상에 상기 층간절연막과 다른 식각선택비를 갖는 제1물질층을 형성하는 공정, 상기 제1물질층과 상기 층간절연막의 일부 영역을 제거하여 콘택홀을 형성하는 공정, 상기 결과물 전면에 제2물질층을 형성한 후 식각하여 상기 콘택홀 측벽에 스페이서를 형성하는 공정, 상기 측벽스페이서와 제1물질층을 마스크로 하여 노출된 층간절연막을 제거하는 공정으로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 상세히 설명한다.
제2도에 본 발며의 일실시예에 의한 반도체장치의 제조방법을 공정순서에 따라 도시하였다.
먼저, 제2도 (a)에 도시된 바와 같이 반도체 기판(100)상에 일반적인 소자 분리공정을 통해 필드산화막(1)을 형성하여 활성영역과 소자분리영역을 정의한다.
이어서 통상의 MOS트랜지스터 제조공정을 통하여 게이트전극(2)과 소오스 및 드레인영역(도시되지 않음)을 형성하여 트랜지스터를 형성한 다음, 상기 게이트전극(2)측면에 측벽스페이서(3)를 형성한다. 계속해서 상기 결과물 전면에 후속공정인 콘택홀 형성시 식각저지층으로 이용하기 위해 얇은 질화막(4)을 500-100Å두께로 형성한 다음, 전면에 BPSG(Borophosphosilicate Glass)나 USG(Undoped silicate Glass)등의 산화막을 증착하여 층간절연막(5)을 형성한다.
다음에 제2도 (b)에 도시된 바와 같이 상기 층간절연막(5)상에 상기 층간절연막인 산화막과 어느정도의 식각선택비를 가지는 절연물질로서, 예컨대 질화막, 실리사이드, 다결정실리콘 또는 금속을 300Å이하의 두께로 증착하여 후속공정인 스페이서를 이용한 상기 층간절연막(5) 식각시의 장벽(barrier)이 될 수 있는 제1물질층(6)을 형성하고 이 위에 다시 제2물질층(7)으로서 산화막을 200Å 이내로 얇게 형성한다. 이어서 상기 산화막(7)상에 포토레지스트(PR)를 도포한 후 이를 사진식각공정을 통해 소정의 콘택홀 패턴으로 패터닝한다.
이어서 제2도 (c)에 도시한 바와 같이 상기 포토레지스트패턴을 마스크로 하여 상기 산화막(7)과 제1물질층(6)을 식각하고 계속해서 상기 층간절연막(5)을 일정두께만큼 식각해낸 다음 상기 포토레지스터패턴을 제거하고 결과물 전면에 상기 층간절연막(5)인 산화막과 어느 정도의 식각선택비를 갖는 물질(9)로서, 예컨대 질화막, 실리사이드, 다결정실리콘 또는 금속을 증착하여 제3물질층(9)을 형성한다.
다음에 제2도 (d)에 도시한 바와 같이 상기 제3물질층(9)를 에치백하여 측벽스페이서(10)를 형성한 후, 상기 측벽스페이서(10)와 제1물질층(6)을 이용하여 상기층간절연막(5)의 나머지 부분을 식각함으로써 콘택홀을 형성한다. 상기와 같이 얇은 질화막(4)을 콘택홀 형성을 위한 식각시 식각저지층으로 사용하면 콘택크기의 조절이 용이하고, 단차 따른 과도식각의 양도 줄일 수 있다.
또한, 상기 측벽스페이서(10)와 제1물질층(6)을 이용함으로써 콘택홀 형성을 위한 층간절연막(5) 식각시 CD(Critical Demension)의 조절이 용이하게 되며, 경사식각(slope etch)도 가능하게 되므로 콘택식각 후, 게이트전극 또는 비트라인과의 단락 방지용 스페이서 형성공정이 필요없게 되고, 콘택 부위의 식각에 의한 손상이 감소하게 된다.
Claims (7)
- 반도체기판상에 트랜지스터를 형성하는 공정과, 상기 결과물 전면에 식각저지층을 형성하는 공정, 상기 식각저지층상에 층간절연막을 형성하는 공정, 상기 층간절연막상에 상기 층간절연막과 다른 식각선택비를 갖는 제1물질층을 형성하는 공정, 상기 제1물질층과 상기 층간절연막의 일부 영역을 제거하여 콘택홀을 형성하는 공정, 상기 결과물 전면에 제2물질층을 형성한 후 식각하여 상기 콘택홀 측벽에 스페이서를 형성하는 공정, 상기 측벽스페이서와 제1물질층을 마스크로 하여 노출된 층간절연막을 제거하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 식각저지층은 상기 층간절연막과 식각선택비를 가지는 물질로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 식각저지층은 질화막으로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 층간절연막을 BPSG나 USG등의 산화막으로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제1물질층은 질화막, 실리사이드, 다결정실리콘 및 금속 중에 선택한 어느 하나를 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제2물질층은 상기 층간절연막과 식각선택비를 가지는 물질로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제6항에 있어서, 상기 제2물질층은 질화막, 실리사이드, 다결정 실리콘 및 금속 중에서 선택한 어느 하나로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028858A KR0130379B1 (ko) | 1993-12-21 | 1993-12-21 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028858A KR0130379B1 (ko) | 1993-12-21 | 1993-12-21 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021078A KR950021078A (ko) | 1995-07-26 |
| KR0130379B1 true KR0130379B1 (ko) | 1998-04-06 |
Family
ID=19371948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930028858A KR0130379B1 (ko) | 1993-12-21 | 1993-12-21 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0130379B1 (ko) |
-
1993
- 1993-12-21 KR KR1019930028858A patent/KR0130379B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021078A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000008401A (ko) | 디램 장치의 제조 방법 | |
| US20060128157A1 (en) | Semiconductor structure with partially etched gate and method of fabricating the same | |
| US6140168A (en) | Method of fabricating self-aligned contact window | |
| US6372641B1 (en) | Method of forming self-aligned via structure | |
| KR0130379B1 (ko) | 반도체장치의 제조방법 | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| US6586162B2 (en) | Simple photo development step to form TiSix gate in DRAM process | |
| KR100367400B1 (ko) | 복합반도체소자의제조방법 | |
| KR100277905B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100480905B1 (ko) | 반도체장치의제조방법 | |
| KR100537187B1 (ko) | 반도체소자 제조 방법 | |
| US6316311B1 (en) | Method of forming borderless contact | |
| KR100284071B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR100524813B1 (ko) | 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR0141949B1 (ko) | 반도체소자의 제조방법 | |
| KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 | |
| US6277734B1 (en) | Semiconductor device fabrication method | |
| JPH11135628A (ja) | 半導体装置の製造方法 | |
| KR100258368B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100464934B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0159018B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970007821B1 (ko) | 반도체 장치의 콘택 제조방법 | |
| KR100187660B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980060637A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |