KR0128857B1 - 윈도우 신호 발생장치 - Google Patents
윈도우 신호 발생장치Info
- Publication number
- KR0128857B1 KR0128857B1 KR1019920025237A KR920025237A KR0128857B1 KR 0128857 B1 KR0128857 B1 KR 0128857B1 KR 1019920025237 A KR1019920025237 A KR 1019920025237A KR 920025237 A KR920025237 A KR 920025237A KR 0128857 B1 KR0128857 B1 KR 0128857B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- window signal
- field
- output
- window
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/14—Systems for two-way working
- H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
- H04N7/148—Interfacing a video terminal to a particular transmission medium, e.g. ISDN
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronizing For Television (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
본 발명은 영상 전화기와 같은 저속의 화상 부호 및 복호 장치에서 영상 신호를 처리할때, 영상내에서 특정 화면 부부만을 윈도우로 형성하여 그 특정 화면 부분에 해당하는 신호만을 부호 및 복호할 수 있도록 한 윈도우 신호 발생 장치에 관한 것이다. 본 발명의 윈도우 신호 발생 장치에 따르면, 필드 윈도우 신호 출력 회로(20)는 사용자의 제어에 따라 소정 주기의 필드만을 선택하는 필드 윈도우 신호를 출력하고, 수직 윈도우 신호 출력회로(30)는 상기 필드 위도우 신호에 의해 선택된 필드의 화상중 사용자의 제어에 따른 소정 필드 주사 라인에 해당하는 화면 부분을 선택하는 수직 윈도우 신호를 출력한다. 수평 윈도우 신호 출력 회로(50)는 상기 수직 윈도우 신호 및 필드 윈도우 신호에 의해 선택된 필드의 라인들 중 사용자의 제어에 따른 윈도우 신호를 출력하므로 부호기 또는 복호 장치가 수평 윈도우 신호가 인가시만 구동하게 하면 사용자가 원하는 주기의 필드의 화면 중 소정 부분의 화상 신호만이 부호 또는 복호되게 할 수 있다.
Description
제1도는 본 발명에 따른 윈도우 신호 발생 장치의 블록도.
제2도는 본 발명에 따른 윈도우 발생 장치에 이루어지는 필드 윈도우 신호출력 회로도.
제3도는 본 발명에 따른 윈도우 발생 장치에 이루어지는 수직 윈도우 신호출력 회로도.
제4도는 본 발명에 따른 윈도우 발생 장치에 이루어지는 수평 윈도우 신호출력 회로도.
제5, 7, 9도는 본 발명에 따른 윈도우 발생 장치의 주요 부분 파형도.
제6도 및 제8도는 본 발명에 따른 윈도우 발생 장치에 의한 화면 상태도.
* 도면의 주요부분에 대한 부호의 설명
10 : 동기 분리부 20 : 필드 윈도우 신호 출력 회로
30 : 화소 클럭 출력 회로 40 : 수직 윈도우 신호 출력 회로
50 : 수평 윈도우 신호 출력 회로
본 발명은 영상 전화기와 같은 저속 화상 부호 및 복호 장치에 관한 것으로서, 더욱 상세하게는 영상내에서 원하는 특정 화면 부분만을 윈도우로 형성하여 그 특정 화면 부분에 해당하는 신호만을 부호 및 복호할 수 있도록 한 윈도우 신호 발생 장치에 관한 것이다.
영상 신호의 디자탈 전송에 있어서 전송대역폭을 줄이기 위한 많은 데이타 감축 방식들이 연구되어 왔다. 이러한 데이타 감축 방식중 프레임내 부호 방식은 공간 영역에서의 중복성을 줄이기 위한 방법이고, 프레임간 부호 방식은 시간 영역에서의 중복성을 줄여 데이타를 감축하는 방식이다. 그러나, 이들 방식을 행하기 위해서는 통상 고전송속도의 부호 복호화기를 채용하여야 하므로 CCITT의 H.261과 같은 저전송속도의 영상 부호 복호화기에서는 영상 신호들을 샘플링하여 부호화되는 화상신호들을 감축하는 방식을 사용하여 왔다. 그러나, 화상신호를 서브샘플링하게 되면, 결국 화질은 열화되므로 사용자가 원하는 화면이 식별 불가능 하게 되는 문제가 발생한다.
그러나, 이러한 문제는 화면내에서 사용자가 시청하고자 하는 부분이 존재한다는 것을 이용하면 해결이 가능할 것이다. 즉, 화면의 모든 화상 신호들을 부호 및 복호화하는 것이 아니라 사용자가 시청하고자 하는 특정 화상 부분에 해당하는 화상신호들만 부호 및 복호하게 되면 부호 및 복호화하여야 할 화상 데이타량을 감소시킬 수 있을 뿐 아니라 사용자가 시청하기 원하는 특정 화면 부분은 화질의 열화가 발생하지 않을 것이다.
또한 화면의 연속적인 필드 전체에 대해 화상 신호를 부호 및 복호화하는 것보다 사용자가 원하는 소정 필드 주기로 원하는 특정 화면 부분에 해당하는 화상 신호에 대해서만 부호 및 복호화한다면 부호 및 복호화하여야 할 화상 데이타량을 더욱 감소시킬 수 있을 것이다.
본 발명은 이러한 점에 착안한 것으로서, 본 발명의 목적은 저속 화상 부호 및 복호화 시스템에서 사용자가 원하는 소정 주기의 필드 화면중 사용자가 원하는 특정 화면 부분의 화상신호만을 부호 및 복호화 할 수 있게하는 윈도우 신호 발생 장치를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명에 따르면, 인터레이스된 우수 및 기수필드로 구성되고, 각각의 우수 및 기수 필드는 비디오 라인을 가지며, 각각의 비디오 라인은 픽셀들로 이루어진 영상 신호를 처리하여 상기 영상 신호내에 선택적으로 윈도우를 규정하는 윈도우 신호를 생성하는 장치는: 상기 영상 신호로부터 수평 동기 신호와 상기 우수 및 기수 필드를 판별하는 우수/기수 판별 신호를 검출하는 동기 분리 수단과; 상기 동기 분리 수단에 의해 검출된 수평 동기 신호를 분주하여 소정 주파수의 화소 클럭을 생성하는 화소 클럭 생성 수단과; 상기 동기 분리 수단에 의해 검출된 우수/기수 판별 신호를 이용하여 소정 주기의 필드만을 선택케하는 필드 윈도우 신호를 생성하는 필드 윈도우 신호 출력 수단과; 상기 필드 윈도우 신호가 제공될때, 상기 수평 동기 신호를 제1 값부터 제2 값까지 계수하여 상기 선택된 및 기수 필드내에서 상기 계수 범위에 속하는 라인들을 지정하는 수직 윈도우 신호를 출력하는 수직 윈도우 신호 출력 수단과; 상기 수직 윈도우 신호가 제공될때, 상기 소정 주파수의 클럭을 제3 값부터 제4 값까지 계수하여 상기 지정된 라인들내에서 상기 계수 범위에 속하는 화소들을 지정하는 수평 윈도우 신호를 출력하는 수평 윈도우 신호 출력 수단을 포함하는 것을 특징으로한다.
이하 본 발명의 일실시예를 첨부된 도면에 따라 상세히 설명한다.
제1도는 본 발명에 따른 영상 전화기등과 같은 저속의 영상 신호 부호 및 복호화 장치에서 사용하기 위한 윈도우 신호 발생 장치의 블록도를 도시한다. 본 발명의 설명에 앞서, 본 발명에서 언급되는 영상 신호의 프레임은 우수/기수 판별 신호에 의해 상호 인터레이스된 우수와 기수 필드로 판별되며, 각각의 우수 및 기수 필드는 수평 동기 신호에 의해 분리되는 연속 비디오 라인으로 구성되며, 각각의 비디오 라인은 픽셀들로 이루어지는 표준 영상 신호로서 규정된다.
동기 분리부(10)는 수신된 영상 신호로부터 수평 동기 신호와 우수 또는 기수 필드를 로직 신호로소 판별하는 우수/기수 판별 신호를 검출한다. 그리고, 동기 분리부(10)에 연결되는 필드 윈도우 신호 출력 회로(20)는 사용자의 필드 선택 신호에 따라 소정 주기의 필드만이 선택되게 하기 위한 것으로서, 제2도에 구체 회로도가 도시되어 있다.
제2도에 도시된 바와 같이 필드 윈도우 신호 출력 회로(20)는 동기 분리부(10)의 우수 및 기수 판별 신호를 파형 정형하는 슈미트 트리거(SH1)에, 우수/기수 판별 신호를 클럭(CK)으로 사용하는 동기형 카운터(21)가 연결된다. 이때, 통상적인 동기형 카운터(21)는 클럭단자(CK)에 인가되는 클력 신호의 상승 에지에 동기되어 클럭 신호의 주파수에 대해 각각및 1/16 의 주파수를 갖는 클럭을 단자(QA), (QB), (QC), (QD)를 통해 각각 출력하게 구성된다. 그리고, 동기형 카운터(21)는 클리어 단자(/CLR)에 로우레벨의 신호가 인가시, 그의 클럭단자(CK)에 인가되는 클럭 신호의 상승에지에 동기되어 클리어되도록 구성된다. 그리고, 필드 윈도우 신호 출력 회로(20)는 동기형 카운터(21)의 단자(QB), (QC)의 출력을 이용하여 동기형 카운터(21)를 선택적으로 클리어 시키기 위한 클리어 제어부(22)를 구비하며, 클리어 제어부(22)는 동기형 카운터(21)의 단자 (Q2), (Q3)로부터 인가되는 클럭을 사용자의 제어에 따라 선택적으로 출력하는 선택기(SEL1)와, 선택기(SEL1)의 출력을 반전하여 동기형 카운터(21)의 클리어 단자(/CLR)에 인가하는 인버터(11)를 구비한다. 동기형 카운터(21)에 연결되는 필드 선택부(23)는 동기형 카운터(21)의 단자(Q1, Q2, Q3, Q4)로부터의 출력 및 우/기수 필드 신호를 선택적으로 조합하여, 소정 주기의 우/기수 필드 신호를 필드 윈도우 신호로서 출력하기 위한 것으로서, 동기형 카운터(21)의 단자(QA) 클럭을 반전시키는 인버터(I2) 구비한다. 그리고, 필드 선택부(23)는 동기형 카운터(21)의 단자(QB)의 출력 펄스와 인버터(I2)의 출력을 조합하는 앤드 게이트(A1)를 구비하며, 사용자의 제어에 따라 우수 및 기수 필드 신호, 동기형 카운터(21)의 단자(QA, QB, QC)로부터의 출력 클럭, 또는 앤드 게이트(A1)의 출력을 선택 신호(S0, S1, S0)에 따라 선택적으로 출력하는 선택기(SEL2)를 구비한다. 선택기(SEL2)는 하기의 표 1에서와 같이 선택신호(S0, S1, S2)에 따라 출력하는 신호를 선택할 수 있을 것이다.
표 1
그리고, 필드 선택부(23)는 선택기(SEL2)의 출력과 우수/기수 판별 신호를 조합하여 필드 선택 신호로 출력하는 앤드 게이트 (A2)를 포함한다.
동기 분리부(10) 및 필드 윈도우 신호 출력회로(20)에 연결되는 수직 윈도우 신호 출력 회로(30)는 필드 선택 신호의 인가시 수평 동기 신호를 계수하여, 계수값이 소정 계수값으로 부터 소정 계수값이 될때 까지만 수직 윈도우 신호를 출력하기 위한 것으로 제3도와 같이 제1 계수기(31)와, 수직 윈도우 발생 위치 제어부(32)로 구성되며, 필요에 따라서 반전 슈미트 트리거부(33)를 부가 할 수도 있다.
이때, 상기 반전 슈미트 트리거부(33)는 통상적인 슈미트 트리거(ST2)와, 슈미트 트리거(ST2)의 출력을 반전시키는 인버터(I3)로 구성된다. 그리고, 제1 계수기(31)는 상기 반전 슈미트 트리거부(33)로 부터 로우 레벨 신호의 인가시 인에이블 상태로 되어, 동기 분기부(10)의 수평 동기 신호를 계수하도록 구성된다. 즉 인버터(I3)는 본 실시예의 상기 제1 계수기(31)가 로우 레벨일때 인에이블되므로 필요한 것이다.
수직 윈도우 발생 위치 제어부(32)는 사용자의 제어에 따라 수직 윈도우 신호를 발생시키고자 하는 화면의 상, 하 수직 위치를 지정하기 위한 것으로서, 제1 계수기(31)의 계수값과 사용자가 지정한 (인가하는) 계수 값들을 조합하는 앤드 게이트(A3), (A4)들과, 앤드게이트(A3), (A4)의 출력 값을 조합하는 오아 게이트(O1)로 이루어진다. 그리고, 수직 윈도우 발생 위치 제어부(32)는 오아 게이트(O1)의 출력을 클럭으로 사용하며, 반전 출력단자(/Q)가 입력 단자(D)에 연결된 D 플립플롭(D1)을 구비한다.
동기 신호 분리부(10)에 연결된 화소 클럭 출력 회로(40)는 동기 신호 분리부(10)의 수평 동기 신호 주파수에 따라 CIR 601에 규정된 소정 주파수(예로, 13.5MHz) 화소 클럭을 출력하는 체배부(41)를 구비한다. 이때, 필요에 따라서는 후단 디코더부를 QIF 또는 QCIF에 따라 설계할 수도 있으므로, 체배부(41)에 13.5MHz의 화소 클럭을 분배하여 QIF에 의한 6.75Mz의 화소 클럭과 QCIF에 의한 3.375MHz의 화소 클럭을 각각 출력하는 분주부(42)를 구성하고, 사용자의 제어에 따라 선택기(SEL3)가 상기 13.5MHz, 6.75MHz, 또는 3.375MHz의 화소 클럭을 선택적으로 출력하도록 구성한다.
수직 윈도우 신호 출력 회로(30) 및 화소 클럭 출력 회로(40)에 연결되는 수평 윈도우 신호 출력 회로(50)는 제4도와 같이 수직 윈도우 신호의 인가시 화소클럭을 계수하여 그 계수 값이 소정 계수값이 될때까지 수평 윈도우 신호를 출력하기 위한 것으로 제2 계수기(51)와 수평 윈도우 발생위치 제어부(52)로 구성된다. 이때 본 실시예의 계수기(51)는 로우 레벨 신호의 인가시 인에이블 상태로 되어 상기 화소클럭 출력 회로(40)의 화소 클럭을 계수하도록 구성되므로, 제1도와 같이 인버터(I1)를 이용해 수직 윈도우 신호를 반전시켜 계수기(51)를 인에이블시키게 한다.
수평 윈도우 발생 위치 제어부(52)는 사용자의 제어에 따라 수평 윈도우 신호를 발생시키고자 하는 화면의 좌/우 수평 위치를 지정하기 위한 것으로서, 제2 계수기(51)의 계수값과 사용자가 지정하는 계수 값들을 조합하는 앤드 게이트(A5), (A6)들과, 앤드게이트(A5), (A6)들의 출력 값을 조합하는 오아 게이트(O2)로 구성된다. 그리고, 수평 윈도우 발생위치 제어부(52)는 오아 게이트(O2)의 출력을 클럭으로 사용하며 반전출력단자(/Q)가 그의 입력 단자(D)에 연결된 D 플립 플롭(D2)을 구비한다.
이와같이 구성된 본 발명에 따른 윈도우 신호 발생 장치는 사용자가 원하는 소정 주기의 필드에 해당하는 화면의 특정 부분만을 선택하는 수평 및 수직 윈도우 신호를 발생시킬 수 있어, 정보량을 감소시키면서 원하는 화면부분은 선명한 화상을 유지시킬 수 있게 된다.
이를 구체적으로 설명하면, 동기 분리부(10)는 입력되는 화상 신호로부터 수평 동기 신호외에 제5도의 펄스(P1)와 같은 우수 및 기수 필드 신호를 출력한다.
예로, 본 발명에서는 하이 레벨 상태일때 우수 필드의 라인을 나타내며, 로우 레벨일때 기수 필드의 라인을 의미한다고 가정한다.
그리고, 우수 및 기수 필드 신호(P1)는 슈미트 트리거(ST1)에서 파형 정형된 후 동기형 카운터(21)의 클럭단자(CK)에 인가되므로, 동기형 카운터(21)의 단자(QA), (QB), (QC)는 각각 펄스(P2), (P3), (P4)를 출력하게 될 것이다. 이때, 사용자가 화면 우수 필드의 화상만을 선택하고자하는 경우, 선택기(SEL1)가 슈미트 트리거(ST1)로 부터 인가되는 펄스(P1), 즉, 우수/기수 판별 신호를 출력하도록 선택신호(S0, S1, S2)를 제어하면 앤드 게이트(A2)는 펄스(P1)를 출력하게 된다. 그러나, 사용자가 우수 필드의 화상 중 2장의 우수 필드당 한 필드만을 윈도우 처리하고자하는 경우, 즉, 우수 및 기수 필드의 전체 라인에 대해서는 4 필드당 1 필드만을 처리하고자하는 경우, 동기형 카운터(21)의 단자(QA)출력 펄스(P2)를 출력하도록 선택신호(S0, S1, S2)를 제어하면 앤드 게이트(A2)는 펄스(P5)를 출력하게 된다. 이때, 사용자가 우수 필드의 화상중 3장의 우수 필드당 한 필드를 윈도우 처리하고자 하는 경우, 즉, 우수 및 기수 필드 전체에 대해서 6 필드당 1필드를 윈도우 처리하고자하는 경우, 선택기(SEL2)가 동기형 카운터(21)의 단자(QB) 출력 펄스(P3)를 출력하도록 선택신호(S0, S1, S2)를 제어하고, 선택기(SEL1) 단자(QB)의 펄스(P3)를 출력하도록 한다. 이때, 동기형 카운터(21)의 단자(QB)에서 출력되는 펄스(P3)는 인버터(I1)에 의해 반전된 후 동기형 카운터(21)의 클리어 단자(CLR바)에 인가되어 동기형 카운터(21)를 클리어시키나, 클리어되는 시점은 상술한 바와 같이 클리어 단자(/CLR)에 로우 레벨 신호가 인가된 후 클럭단자(CK)에 인가되는 클럭(P1)이 상승에지가 되는 시점이므로 일단 클리어된 후, 동기형카운터(21)는 다시 클럭 단자(CK)의 상승 에지에서 동기되어 다시 계수를 개시하므로 결국 동기형 카운터(21)의 단자(QB)가 출력하는 펄스는 펄스(P6)가 될 것이다. 이때, 상기 펄스(P6)는 앤드 게이트(A2)에서 펄스(P1)와 조합되므로 앤드 게이트(A2)는 펄스(P7)를 출력하게 될것이다.
또한, 사용자가 우수 필드의 화상중 4장의 우수 필드당 한 필드를 윈도우 처리하고자하는 경우, 즉, 우수 및 기수 필드 전체에 대해서 8 필드당 1 필드를 윈도우 처리하고자하는 경우, 선택기(SEL2)가 앤드 게이트(A1)의 출력을 선택하도록 선택 신호(S0, S1, S2)를 제어하면 된다. 즉, 단자(QA)의 출력 펄스(P2)는 인버터(I2)에서 반전되어 앤드 게이트(A1)에서 펄스(P3)와 조합되면, 앤드 게이트(A1)는 펄스(P8)을 출력하므로 앤드 게이트(A2)는 펄스(P9)를 출력하게 된다.
사용자가 우수 필드의 화상중 5장의 우수 필드당 한 필드를 윈도우 처리하고자하는 경우, 즉, 우수 및 기수 필드 전체에 대하여 10 필드당 1 필드를 윈도우 처리하고자하는 경우, 선택기(SEL1)는 단자(QC)의 출력을 선택하게 하고, 선택기(SEL2)는 단자(QB)의 출력을 선택하게 하면된다. 즉, 선택기 (SEL1)에서 출력되는 단자(QC)의 출력 펄스(P4)는 인버터(I1)에서 반전되어 동기형 카운터(21)를 클리어 시킴으로 동기형 카운터(21)는 펄스(P10)를 출력하게 된다. 이때, 펄스(P10)는 펄스(P1)와 앤드 게이트(A2)에서 조합되므로 앤드 게이트(A2)는 펄스(P11)를 출력하게 된다.
필드 윈도우 신호 출력 회로(20)로부터 출력되는 펄스(P1, P5, P7, P9, P11)는 슈미트 트리거(ST2)에서 파형 정형된 후, 인버터(I2)에서 반전되어 로우 레벨 상태로 되므로 제1 계수기(31)는, 필드 윈도우 신호 출력 회로(20)에서 선택된 필드에 한해서 입력되는 수평동기 신호를 카운팅하는 것이다. 이때, 사용자는 필드 화면중 윈도우 처리하고자하는 특정 화면 부분이 몇번째 필드 라인으로부터 시작되어 몇번째 필드라인에서 종료되는 지를 판단하여, 윈도우 처리하고자하는 특정 화면 부분이 시작되는 필드 라인의 번호를 앤드 게이트(A1)에 인가하고, 윈도우 처리하고자하는 특정 화면 부분이 종료되는 필드 라인의 번호를 앤드 게이트(A2)에 인가하면, 윈도우 처리하기 원하는 특정 화면의 수직 부분만을 지정하는 수직 윈도우 신호가 수직 윈도우 신호 출력 회로(30)로 부터 출력되는 것이다.
예를 들어, NTSC 신호의 경우 1프레임당 라인수는 525개이므로 1 필드당 라인수는 262.5 개가 될 것이다. 이때, 사용자가 원하는 필드 화면의 수직 화면이 제6도에 도시된 바와 같이 100라인부터 200라인인 경우 사용자는 앤드 게이트(A3)에 100을 인가하고, 앤드 게이트(A4)에 200을 인가하면 된다. 즉, 제1 계수기(31)는 수평 동기 신호를 계수하여 앤드 게이트(A3), (A4)에 인가하므로, 앤드 게이트(A3), (A4)는 각각 제1 계수기(31)가 100번째의 수평 동기 신호를 계수했을때와, 200 번째의 수평 동기 신호를 계수하였을 때, 로직 하이를 출력하게 될 것이다. 앤드 게이트(A3), (A4)의 출력은 오아 게이트(O1)에서 다시 조합되므로, 오아 게이트(O1)는 계수기(31)가 100 번째 및 200 번째의 수평 동기 신호를 계수하였을 때 제7도의 펄스(P21)과 같이 하이 레벨의 로직을 출력하게 된다. 이때, 오아 게이트(O1)의 출력은 D 플립플롭(D1)의 클럭으로 작동하므로, D플립플롭(D1)은 단자(Q)를 통해 펄스(P22)를 출력하게 될 것이다. 펄스(P22)는 사용자가 윈도우 처리하고자하는 필드 화면의 라인(100-200)에서만 하이 레벨의 상태를 유지하므로, 펄스(P22)가 하이 레벨 상태일 때만 부호기 또는 복호기를 구동시키면 원하는 필드 화면의 라인(100-200)만 부호 및 복호될 것이다.
또한, 본 발명은 수평 윈도우 신호 출력 회로(50)를 이용하여 사용자가 윈도우 처리하고자하는 필드 화면의 수평 부분을 지정할 수 있게 된다. 즉, 화소 클럭 출력 회로(40)는 소정 주파수(NTSC의 경우 15.734KHz)를 갖는 동기 분리부(10)의 수평 동기 신호를 CCIR 601에 의한 13.5MHZ의 화소 클럭으로 체배부(41)에서 체배하고, 주파수 분주부(42)는 13.5MHZ의 화소 클럭을 CIF 및 QCIF에 의한 6.75MHZ 및 3.375MHZ로 각각 분주하게 된다. 따라서 사용자가 선택기(SEL3)의 선택 신호(S0, S1)를 제어하여, 제2 계수기(51)에 인가되는 화소 클럭(13.5MHZ, 6.75MHZ 또는 3.375MHZ)을 선택할 수 있게 된다.
이때, 수직 윈도우 신호 출력 회로(30)의 수직 윈도우 신호는 인버터(I3)에서 반전되어 제2 계수기(51)에 인가하므로, 제2 계수기(51)는 수직 윈도우 신호 발생회로(30)가 수직 윈도우 신호를 출력할때만 선택기(SEL3)로 부터 인가되는 화소 클럭을 계수하게 되는 것이다.
본 명세서에서는 선택기(SEL3)가 출력하는 화소 클럭은 CCIR 601에 의한 13.5MHZ라고 가정한다. 13.5MHZ의 화소클럭에 의해 수평, 즉, 1 라인당 형성되는 화소 수는 제8도에 도시된 바와 같이 720개가 될 것이다. 따라서, 사용자는 필드 화면중 윈도우 처리하고자하는 특정 화면 부분이 몇 번째 화소에서 시작되는가를 앤드 게이트(A5)에 인가하고, 몇 번째 화소에서 종료하는가를 앤드 게이트(A6)에 인가하면 사용자가 원하는 화면의 수평 부분을 지정하는 수평 윈도우 신호가 출력된다. 예를 들어, 사용자가 필드 화면중 200 번째 화소로부터 400번째 화소까지만 윈도우 처리하고자하면, 앤드 게이트(A5)에 200을 인가하고, 앤드 게이트(A6)에 400을 인가한다. 이와같이 각각의 앤드 게이트(A5), (A6)에 200과 400이라는 값이 인가되면, 앤드 게이트(A5), (A6)는 제2 계수기(51)가 화소 클럭을 200과 400을 계수하였을때, 제9도와 같이 하이 레벨의 펄스(P23)을 출력할 것이다.
이때, 오아 게이트(O2)의 출력은 D 플립플롭(D2)의 클럭으로 작용하므로 D 플립플롭(D2)은 펄스(P24)를 출력하게 된다. 펄스(P24)는 사용자가 윈도우 처리하고자하는 화면의 수평 부분(200-400)에서만 하이 레벨의 상태를 유지하므로 펄스(P24)가 하이 레벨 상태일때만 후단의 부호기 또는 복호기를 구동하게 하면 원하는 화면 부분만이 부호 또는 복호될 것이다.
상술한 바와 같이, 제2 계수부(51)는 수직 윈도우 신호에 의하여 구동하므로 결국 수평 윈도우 출력 회로(50)가 출력하는 수평 윈도우 신호는 수직 윈도우 신호에 의하여 결정된 화면의 수직 부분에 한하여 출력될 것이다. 따라서, 수평 윈도우 신호에 의해 부호 또는 복호되는 화면 부분은 수직 윈도우 신호에 의한 화면의 수직부분과 사용자가 지정한 화면의 수평 부분이 될 것이다. 또한, 수직 윈도우 신호 출력 회로(30)의 제1 계수부(31)는 필드 윈도우 신호 출력 회로(20)의 필드 윈도우 신호에 의해 구동이 제어된다. 따라서, 후단의 부호 또는 복호화기가 부호 또는 복호하는 화상 신호는 필드 윈도우 신호에 의해 규정된 필드의 화면에서 수평 윈도우 신호에 의해 규정된 화면 부분이 될 것이다.
즉, 본 발명에 따르면, 사용자의 제어에 따라 필드 윈도우 신호 출력 회로는 소정 주기 필드만을 선택하는 필드 윈도우 신호를 출력하고, 수직 윈도우 신호 출력 회로는 필드 윈도우 신호에 의해 선택된 필드의 화상중 사용자의 제어에 따른 소정 라인들에 해당하는 화면 부분을 선택케하는 수직 윈도우 신호를 출력한다. 그리고, 수평 윈도우 신호 출력 회로는 수직 윈도우 신호 및 필드 윈도우 신호에 의해 선택된 필드의 라인들 중 사용자의 제어에 따른 소정 화소들에 해당하는 화면 부분만을 선택케하는 수평 윈도우 신호를 출력하므로, 후단의 부호 복호화기가 수평 윈도우 신호의 인가시만 화상 신호를 부호 복호하게 하면 사용자가 원하는 주기의 필드 화면중 소정 부분의 화상 신호만이 부호 복호화되므로, 부호 또는 복호화하여야 하는 데이타량을 감소시킬 수 있을 뿐 아니라, 사용자가 원하는 화면 부분은 선명한 화질을 유지할 수 있는 효과가 있다.
Claims (8)
- 인터레이스된 우수 및 기수 필드로 구성되고, 각각의 우수 및 기수 필드는 비디오 라인을 가지며, 각각의 비디오 라인은 픽셀들로 이루어진 영상 신호를 처리하여 상기 영상 신호내에 선택적으로 윈도우를 규정하는 윈도우 신호를 생성하는 장치에 있어서, 상기 영상 신호로부터 수평 동기 신호와 상기 우수 및 기수 필드를 판별하는 우수/기수 판별 신호를 검출하는 동기 분리 수단과; 상기 동기 분리 수단에 의해 검출된 수평 동기 신호를 분주하여 소정 주파수의 화소 클럭을 생성하는 화소 클럭 생선 수단과; 상기 동기 분리 수단에 의해 검출된 우수/기수 판별 신호를 이용하여 소정 주기의 필드만을 선택케하는 필드 윈도우 신호를 생성하는 필드 윈도우 신호 출력 수단과; 상기 필드 윈도우 신호가 제공될때, 상기 수평 동기 신호를 제1 계수값부터 제2 계수값까지 계수하여 상기 선택된 및 기수 필드내에서 상기 계수값들 범위에 속하는 라인들을 지정하는 수직 윈도우 신호를 출력하는 수직 윈도우 신호 출력 수단과; 상기 수직 윈도우 신호가 제공될때, 상기 소정 주파수의 클럭을 제3 계수값부터 제4 계수값까지 계수하여 상기 지정된 라인들내에서 상기 계수값들 범위에 속하는 화소들을 지정하는 수평 윈도우 신호를 출력하는 수평 윈도우 신호 출력 수단을 포함하는 것을 특징으로하는 윈도우 신호 발생장치.
- 제1항에 있어서, 상기 필드 윈도우 신호 출력 수단은, 상기 우수/기수 판별 신호의 상승 에지에 동기되어 동작하며, 상기 우수 및 기수 필드 신호의 주파수에이 되는 클럭을 각각 제 1, 2, 3 단자를 통해 출력하는 동기형 카운터와; 상기 제2 또는 제3 단자의 클럭을 상기 동기형 카운터에 선택적으로 인가하여, 상기 동기형 카운터를 선택적으로 클리어 시키는 클리어 제어 수단과; 상기 동기형 카운터의 제2, 3 단자 클럭과 상기 우수 및 기수 필드 신호를 선택적으로 조합하여 상기 필드 윈도우 신호를 출력하는 필드 선택 수단을 구비하는 것을 특징으로하는 윈도우 신호 발생 장치.
- 제2항에 있어서, 상기 필드 선택 수단은, 상기 동기형 카운터의 제1 단자 클럭을 반전시키는 제1 인버터와; 상기 제1 인버터의 출력과 상기 동기형 카운터의 제3 단자의 클럭을 조합하는 제1 앤드 게이트와; 상기 우수 및 기수 필드 신호, 상기 동기형 카운트의 제 1, 2, 3 단자의 출력, 또는 상기 제1 앤드 게이트의 출력을 선택적으로 출력하는 제1 선택 수단과; 상기 제1 선택 수단의 출력과 상기 제1 앤드 게이트의 출력을 조합하는 제2 앤드 게이트를 구비하는 것을 특징으로하는 윈도우 신호 발생 장치.
- 제1항에 있어서, 상기 수직 윈도우 신호 출력 수단은, 상기 필드 윈도우 신호의 인가시 구동하여 상기 동기 분리 수단의 수평 동기 신호를 계수하는 제1 계수 수단과; 상기 제1 계수 수단의 계수값과 상기 제1 및 제2 계수 값들을 조합하여 상기 제1 계수값과 상기 제2 계수값 사이에 해당하는 주사 라인들을 지정하는 상기 수직 윈도우 신호를 출력하는 수직 윈도우 발생 위치 제어 수단을 구비하는 것을 특징으로 하는 윈도우 신호 발생 장치.
- 제4항에 있어서, 상기 수직 윈도우 발생위치 제어 수단은, 상기 제1 계수 수단에 의해 계수된 계수값과 상기 제1 계수값을 조합하는 제3 앤드 게이트와; 상기 제1 계수 수단에 의해 계수된 계수값과 상기 제2 계수값을 조합하는 제4 앤드 게이트와; 상기 제3 및 제4 앤드 게이트의 출력을 조합하는 제1 오아 게이트와; 상기 제1 오아 게이트의 출력을 클럭으로 반전 출력 단자가 입력 단자에 연결되는 제1 플립플롭을 구비하는 것을 특징으로하는 윈도우 신호 발생 장치.
- 제1항에 있어서, 상기 화소 클럭 출력 수단은, 상기 동기 분리 수단의수평 동기 신호의 주파수를 체배하여 13.5 MHz의 클럭을 출력하는 체배 수단과; 상기 체배 수단의 13.5 MHz 클럭을 분주하여 6.75 MHz 및 3.375 MHz의 화소 클럭을 출력하는 분주 수단과; 상기 13.5 MHz, 6.75 MHz 또는 3.375 MHz의 화소 클럭을 선택적으로 출력하는 제2 선택 수단을 구비하는 윈도우 신호 발생 장치.
- 제1항에 있어서, 상기 수평 윈도우 신호 출력 수단은, 상기 수직 윈도우 신호에 응답하여, 상기 화소 클럭 출력 수단의 화소 클럭을 계수하는 제2 계수 수단과; 상기 제2 계수 수단에 의해 계수된 계수값과 상기 제3 및 제4 계수값을 조합하여 상기 제3 계수값과 상기 4 계수값 사이에 해당하는 화소들을 지정하는 상기 수평 윈도우 신호를 출력하는 수평 윈도우 발생 위치 제어 수단을 구비하는 것을 특징으로하는 윈도우 신호 발생 장치.
- 제7항에 있어서, 상기 수평 윈도우 발생 위치 제어 수단은, 상기 제2 계수 수단에 의해 계수된 계수값과 상기 제3 계수값을 조합하는 제5 앤드 게이트와; 상기 제2 계수 수단에 의해 계수된 계수값과 상기 제4 계수값을 조합하는 제6 앤드 게이트와; 상기 제5 및 제6 앤드 게이트의 출력을 조합하는 제2 오아 게이트와; 상기 제2 오아 게이트의 출력을 클럭으로 사용하며 반전 출력 단자가 입력 단자에 연결되는 제2 D 플립플롭을 구비하는 것을 특징으로하는 윈도우 신호 발생 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920025237A KR0128857B1 (ko) | 1992-12-23 | 1992-12-23 | 윈도우 신호 발생장치 |
US08/172,036 US5446499A (en) | 1992-12-23 | 1993-12-22 | Window signal generating apparatus |
JP32889693A JP3522811B2 (ja) | 1992-12-23 | 1993-12-24 | ウィンドウ信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920025237A KR0128857B1 (ko) | 1992-12-23 | 1992-12-23 | 윈도우 신호 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940017870A KR940017870A (ko) | 1994-07-27 |
KR0128857B1 true KR0128857B1 (ko) | 1998-04-10 |
Family
ID=19346408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920025237A KR0128857B1 (ko) | 1992-12-23 | 1992-12-23 | 윈도우 신호 발생장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5446499A (ko) |
JP (1) | JP3522811B2 (ko) |
KR (1) | KR0128857B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100211056B1 (ko) * | 1995-12-23 | 1999-07-15 | 이계철 | 다수개의 비디오에 대한 윈도우 제어방법 |
US6251418B1 (en) * | 1997-12-18 | 2001-06-26 | C.R. Bard, Inc. | Systems and methods for local delivery of an agent |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4400728A (en) * | 1981-02-24 | 1983-08-23 | Everett/Charles, Inc. | Video process control apparatus |
JPS58142487A (ja) * | 1982-02-18 | 1983-08-24 | Fuji Electric Co Ltd | 特徴抽出装置 |
US4780710A (en) * | 1983-07-08 | 1988-10-25 | Sharp Kabushiki Kaisha | Multiwindow display circuit |
US4660154A (en) * | 1984-04-06 | 1987-04-21 | Tektronix, Inc. | Variable size and position dialog area display system |
GB8518803D0 (en) * | 1985-07-25 | 1985-08-29 | Rca Corp | Locating target patterns within images |
US4959802A (en) * | 1985-08-30 | 1990-09-25 | Texas Instruments Incorporated | Video bus for a vision system |
US4814884A (en) * | 1987-10-21 | 1989-03-21 | The United States Of America As Represented By The Secretary Of The Air Force | Window generator |
JPH01302982A (ja) * | 1988-05-31 | 1989-12-06 | Sony Corp | 静止画の伝送装置 |
US5185597A (en) * | 1988-06-29 | 1993-02-09 | Digital Equipment Corporation | Sprite cursor with edge extension and clipping |
US4953027A (en) * | 1989-04-24 | 1990-08-28 | Motorola Inc. | OSD in a TV receiver including a window, smoothing and edge enhancing |
US5115314A (en) * | 1990-04-26 | 1992-05-19 | Ross Video Limited | Video keying circuitry incorporating time division multiplexing |
JPH04334188A (ja) * | 1991-05-08 | 1992-11-20 | Nec Corp | 動画像信号の符号化方式 |
KR940007846B1 (ko) * | 1991-12-09 | 1994-08-25 | 주식회사 금성사 | 움직임 검출장치 |
US5253059A (en) * | 1992-05-15 | 1993-10-12 | Bell Communications Research, Inc. | Method and circuit for adjusting the size of a video frame |
-
1992
- 1992-12-23 KR KR1019920025237A patent/KR0128857B1/ko not_active IP Right Cessation
-
1993
- 1993-12-22 US US08/172,036 patent/US5446499A/en not_active Expired - Lifetime
- 1993-12-24 JP JP32889693A patent/JP3522811B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5446499A (en) | 1995-08-29 |
JPH0749672A (ja) | 1995-02-21 |
JP3522811B2 (ja) | 2004-04-26 |
KR940017870A (ko) | 1994-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940011063B1 (ko) | 연속 주사 표시 시스템 | |
FI75709B (fi) | Transmission av televisionsignal. | |
US3982063A (en) | Methods and apparatus for reducing the bandwidth of a video signal | |
EP0743791A2 (en) | Image scanning format converter suitable for a high definition television system | |
JPH0771219B2 (ja) | フィルムから得たビデオの順次走査表示システム | |
EP0123174A1 (en) | Television system | |
EP0252563A2 (en) | System for transmitting and receiving a television signal, and also a transmitting section and a receiving section for said system | |
US4266240A (en) | Television system | |
JPH01189285A (ja) | フリツカ障害抑圧装置を備えているテレビジョン受信機 | |
KR0128857B1 (ko) | 윈도우 신호 발생장치 | |
US4608602A (en) | Circuit for generating a control signal for the field deflection in a picture display device | |
JPH09501806A (ja) | テレビジョン装置に対するフリッカを低減する方法および回路装置 | |
US4517592A (en) | Television system | |
KR0147851B1 (ko) | 위상 고정 부반송파 재생기 | |
EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
JPS5879390A (ja) | テレビジヨン送受信方式 | |
US4390899A (en) | Television signal processing system | |
JPS5954394A (ja) | テレビジヨン方式 | |
JP2000165742A (ja) | 映像信号処理装置 | |
EP0343732A2 (en) | Method and apparatus for introducing a pan and scan feature to high definition television systems | |
KR0164161B1 (ko) | 필드 분리 장치 | |
JP3304896B2 (ja) | Pal方式カラーフレーム検出回路 | |
JPH0654971B2 (ja) | 高品位テレビ受像機 | |
JP3118809B2 (ja) | 同期回路 | |
JPS6284669A (ja) | ビデオプリンタ用のフイ−ルド順序判定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |