KR940011063B1 - 연속 주사 표시 시스템 - Google Patents

연속 주사 표시 시스템 Download PDF

Info

Publication number
KR940011063B1
KR940011063B1 KR1019860006247A KR860006247A KR940011063B1 KR 940011063 B1 KR940011063 B1 KR 940011063B1 KR 1019860006247 A KR1019860006247 A KR 1019860006247A KR 860006247 A KR860006247 A KR 860006247A KR 940011063 B1 KR940011063 B1 KR 940011063B1
Authority
KR
South Korea
Prior art keywords
signal
line
video
field
continuous
Prior art date
Application number
KR1019860006247A
Other languages
English (en)
Other versions
KR870001724A (ko
Inventor
아담스 디스쳐트 로버트
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR870001724A publication Critical patent/KR870001724A/ko
Application granted granted Critical
Publication of KR940011063B1 publication Critical patent/KR940011063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0147—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes the interpolation using an indication of film mode or an indication of a specific pattern, e.g. 3:2 pull-down pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/911—Line doubler adapted for reproducing program originally from film, e.g. 24 frame per second

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

연속 주사 표시 시스템
제 1 도는 본 발명을 구현하는 수상기의 블럭선도.
제 2 도 및 제 3 도는 제 1 도의 수상기가 적절하게 사용될 수 있는 카메라 및 텔리시니(telecine)소오스의 블럭선도.
제 4 도는 제 2 도 및 3 도의 소오스가 적절하게 사용될 수 있는 플래그 인코더의 블럭선도.
제 5 및 6 도는 제 1 도의 수상기에 적절하게 사용될 수 있는 라인 및 프레임 타입의 연속 주사 프로세서의 블럭선도.
제 7 도는 제 1 도의 수상기에 적절하게 사용될 수 있는 플래그 신호 디코더의 블럭선도.
제 8 도는 제 6 도의 프레임 기억 프로세서에 사용하기에 적절한 스위치 동기기의 블럭선도.
* 도면의 주요부분에 대한 부호의 설명
10 : 튜너, 증폭기 및 검출기 14 : 휘도/색도 분리기
16 : 색도 처리기 18 : 매트릭스
26 : 라인 처리기 28 : 프레임 처리기
32 : 플래그 검출기 302 : 텔리시니(Telecine)
304 : 스프로키트(sprocket)홀 카운터 403 : 기수 필드 검출기
410 : 플래그 신호 발생기 604 : 필드 메모리
806 : 수직 동기 검증기
본 발명은 텔레비젼 표시 시스템에 관한 것으로, 특히, 표시된 영상중의 수직 라인 구성에 대한 가시도를 감소시키기 위해 "연속주사"를 사용하는 형태의 수상기 또는 모니터에 관한 것이다.
수평 주사 속도가 이중으로 되고 각 비데오 라인이 두번 표시됨으로써 보통 주사 라인의 두배인 표시 영상을 제공하고 따라서 수직 라인 구성에 대한 가시도를 감소시키는 연속 주사 텔레비젼 수상기가 제안되었다. 전형적인 연속 주사 수상기에서 비데오 신호의 각 인입 수평 라인은 두개의 메모리중 하나에 기억된다. 하나의 라인이 하나의 메모리에 기억될 때, 다른 메모리에 먼저 기억된 라인이 재생되거나 두번 "판독"됨으로써 하나의 표준 라인 간격내에 두 라인의 시간 압축 비데오를 제공하게 된다. 메모리의 판독과 동기된 두배의 수평 스위프(sweep) 속도를 가지며, 따라서 비데오 신호의 표시 라인수가 두배가 된 메모리 출력이 표시기에 인가된다.
표시기에 부가된 부가 주사 라인이 원래의 주사 라인으로부터 보간법에 의해 얻어지는 연속 주사 수상기의 예는 1983년 8월 23일에 허여된 미합중국 특허원 제4,400,719호 "감소된 라인-주사 아티팩트를 갖는 텔레비젼 디스플레이 시스템"에 언급되어 있다. 부가된 라인이 원래 라인의 사본인 수상기는 1983년 11월 15일에 허여된 미합중국 특허원 제4,415,931호 "두배의 수평 라인을 갖는 텔레비젼 디스플레이"에 언급되어 있다. 이들 특허에 언급된 구성은 본원 설명에 참고로 이용된다.
상술한 특허에 있어서, 필드 또는 프레임 메모리는 연속 주사 수상기내에서 라인 속도를 2배로 하기 위해 사용된다. 상기 시스템에서, 비데오 입력 신호의 전 프레임은 메모리내에 기억되며 1필드 간격 동안에 표시기에 재생되어 표시된 신호의 각 필드 동안에 도입 비데오 신호의 전 프레임 라인(예로서 525 또는 626라인)을 제공한다. 상기 장치의 장점은 표시된 신호가 보간된 에러를 가지지 않으며 전송된 신호의 전 해상도를 유지시킨다. 상기 장치의 결점은 가시 아티팩트가 2중 영상을 형성시키며 메모리내에 기억된 정보가 필드와 필드 사이가 다르므로 장면 이동이 있을때 단부가 톱니형이 되는 단점을 가진다. 이동 아티팩트의 문제점에 대한 파워가 제의한 해결책은 비데오 입력 신호를 이동 검출기에 인가시키며 이동 검출기의 출력을 사용하여, 이동이 될때 프레임 기억 연속 주사 프로세싱과 라인 기억 연속 주사 프로세싱으로 자동적으로 절환되게 한다.
최근에 수신된 화상 소자(픽셀)와 1필드 지연된 대응 화상 소자를 비교하여 비교된 결과를 합산하여 웨이트된 평균을 형성하는 파워의 장치에 의해 이동이 검출된다. 상기 평균은 라인 및 프레임 타입의 연속 주사 프로세싱을 선택하기 위해 이동 지시 출력 신호를 발생하는 최소 이동 임계치와 비교된다.
프레임 타입 프로세싱과 필드 타입 프로세싱 사이를 자동적으로 절환하기 위해 인터필드 이동을 검출하는 "적절한"연속 주사 시스템은 어떤 문제점을 가지는 것을 인식해야 한다. 특히, 낮은 신호 대 잡음비 조건하에서, 실제로 장면내에서 이동이 되어도 이동에 대한 검출 임계치에 도달하지 않는다. 상기 효과는 시스템이 프레임 타입 프로세싱으로부터 라인 타입 프로세싱으로 절환시키는 것을 실패하게 하여 표시된 화상에 스노우 현상뿐 아니라 추가로 이중 영상, 톱니형 단부 및 다른 이동 아티팩트를 형성하게 한다. 상기 문제점을 해결하기 위한 한 방법으로서, 비데오 입력 신호의 신호 대 잡음비를 검출하며 신호 대 잡음비가 어떤 최소 임계치 이하일때 프레임 기억 타입 프로세서가 단순히 작동하지 않게 하는 방법이 고려되었다. 그러나 상기 방법은 단지 일시적인 것이고 근본적인 해결책은 아니었다. 본 발명은, 필드 대 필드 이동의 함수로서 프레임 기억 타입과 라인 기억 타입의 프로세싱 사이에서 자동적으로 절환되며 비데오 입력 신호에 수반될수 있는 잡음에 비교적 무관한 적절한 연속 주사 표시 시스템을 제공하기 위한 것이다.
본 발명을 구현하는 연속 주사 표시 시스템은 주어진 라인 속도의 비데오 입력 신호를 수신하며, 공동 장면으로부터 추출되는 최소한 두 연속 필드의 비데오 입력 신호의 출현을 나타내기 위한 검증 신호를 포함하는 입력 수단을 구비한다. 제 1 연속 주사 프로세서는 1라인 간격 동안에 각 라인을 기억시키며 기억된 라인을 2번 재생시킴으로 비데오 입력 신호의 라인 속도를 2배로 하여 제 1 비데오 출력 신호를 제공한다. 제 2 연속 주사 프로세서는 1프레임 간격 동안에 각 프레임을 기억시키며 기억된 프레임을 2번 재생시킴으로 비데오 입력 신호의 라인 속도를 2배로 하여 제 2 비데오 출력 신호를 제공한다. 입력 장치에 접속된 검출기는 검증 신호를 검출하며 스위치 수단에 제어 신호를 제공하여 비데오 출력 신호를 표시 장치에 선택적으로 접속시킨다.
이하, 본 발명을 첨부된 도면으로 설명하며, 여기서 동일 소자는 동일 참조 번호로 나타내었다.
제 1 도의 수상기는 비데오 입력 신호 S1의 소오스(예로서, 안테나, 케이블 등)에 접속되기 위한 입력단자(12)를 가지며 출력은 휘도/색도 분리기(Y/C, 14)에 기본 비데오 출력 신호 S2를 제공하는 종래의 튜너, IF증폭기 및 검출기 유닛(10)을 포함한다. 유닛(14)은 색도 출력 신호(C)를 색도 신호의 라인 속도를 2배가 되게 하는 색도 처리 유닛(16)에 제공한다. 본 발명은 유닛(16)은 상술한 디스챠트 특허에 기술되어 있으며 제 5 도에 도시되어 있는 라인 반복 타입의 연속 주사 프로세서를 구비한다. 제 5 도에 있어서, 비데오 입력 신호는 비데오 입력 스위치(502)에 의해 1쌍의 1라인 메모리(504) 및 (506)에 교번되어 인가되며 출력 스위치(508)에 의해 메모리로부터 재생된다. 따라서 스위치 위치는 메모리(506)에 기억되는 비데오 입력 신호로 역전되며 메모리(504)로부터 판독된다. 메모리 판독/수록 작동을 제어하기 위한 클럭 신호는 수록 클럭 신호의 주파수를 2배로 하는 증배기(512)에 수록 클럭 신호 FW를 제공하는 클럭원(510)에 의해 제공되어서 판독 클럭 신호 FR을 생성한다. 판독 및 수록 클럭 신호 FW 및 FR은 입력 및 출력 스위치(502) 및 (508)와 동기화되는 수록 클럭 스위치(514)에 의해 메모리(504) 및 (506)에 각각 인가되어서 판독되는 메모리는 수록되는 메모리의 클럭수의 2배가 되어 비데오 출력 신호의 라인 속도를 2배로 한다.
프로세서(16)에 의해 생성되는 2중 라인 속도 색도 신호 C'는 종래의 매트릭스 유닛(18)에서 2중 라인 속도 휘도 신호 Y'와 결합된다. 상기 유닛(18)은 다음에 표시 유닛(20)에 R, G, B성분 형태로 2중라인 속도 비데오 출력 신호 S3을 제공한다. 휘도/색도 분리기(14)에 의해 제공되는 휘도 신호는 라인 속도(FH) 및 필드 속도(FV) 동기 신호를 표시기(20)에 제공하는 동기 분리기(22)에 인가된다. 주파수 2중기(24)는 라인 속도 동기 신호 FH의 주파수를 2중으로 하게 하여 연속 주사(인터레이스 되지 않음) 형태로 2중 라인 속도 RGB성분 신호를 나타내기 위해 단위 필드당 525라인을 가진 표시기(20)상에 레스트를 제공한다.
휘도 신호 Y의 라인 속도는 선택기 스위치(30)를 거쳐 매트릭스(18)에 결합되어 있는 출력을 가진 라인 타입의 연속 주사 프로세서(26) 및 프레임 타입의 연속 주사 프로세서(28) (예로서 제 5 도 및 6 도에 각각 도시되어 있음)에 의해 2중으로 된다. 스위치(30)는 비데오 입력 신호 S1의 각 쌍의 필드를 위해 프로세서(28)의 출력을 선택하기 위해 제어되며, 각 필드는 동일 장면을 나타내며 그렇지 않으면, 프로세서(26)의 출력을 선택한다. 입력 신호의 수직 브랭킹 간격내에 존재하는 검증 신호(이하, 플랙이라 칭함)를 검출하는 플래그 검출기(제 7 도)에 의해 스위치(30)가 제어된다. 여기서, 입력 신호의 수직 브랭킹 간격은 선행 두 프레임이 정확하게 동일 장면으로부터 취해지며 스위치(30)를 제어하는 플립플롭(34)의 세트 입력에 세트 신호를 제공한다. 여기서 세트될때는 플립플롭(34)은 프로세서(28)의 출력을 선택하며, 리세트 될때는 프로세서(26)의 출력을 선택한다. 플립플롭(34)은 동기 분리기(22)로부터 수직 동기 신호 FV를 수신하기 위해 결합되어 있는 검출기(36)에 의해 각 기수 필드의 개시부에 먼저 리세트된다. 따라서, 플래그 신호가 존재하지 않으면, 작동은 라인 연속 주사 프로세싱으로 변환된다.
제 1 도의 시스템에 있어서, 불명확하게 하는 인터-프레임 이동은 검출되지 않는다. 검출되는 것은 동일 장면, 또는 다른 장면으로부터 추출되는 특정 필드의 동일성이 검출된다. 따라서, 상시 시스템은 매우 높은 레벨의 잡음을 제거한다. 왜냐하면, 단지 플래그 신호의 존재 여부만을 검출하는 것이 필요하며, 상대 이동의 예상 임계치를 검출하는 것은 필요하지 않기 때문이다. 수평(FH) 동기 신호를 수신하기 위해 동기 신호 발생기(208)에 결합된 형상기(206)를 구비한다.
스위치(30)를 제어하기 위한 플래그 신호는 제 2 도 또는 제 3 도에 도시된 바와같이 발생될 수 있다. 제 2 도에 있어서, 카메라(202)가 특별히 변형되어 단위 필드당 262.5라인 및 단위 초당 60필드를 가진 인터레이스 된 비데오 출력 신호를 제공하며 여기서 기수 및 우수 필드의 각 쌍은 정확하게 동일 장면으로부터 추출된다. 플래그 인코더(제 4 도, 204)는 플래그상의 검증 신호를 카메라(202)가 제공하는 기수 필드의 수직 브랭킹 간격내의 라인(즉, 라인 21)에 추가한다. 카메라(202)는 수직(FV) 및 수평(FH) 동기 신호를 수신하기 위해 동기 신호 발생기(208)에 결합된 형상기 (206)를 구비한다. 수직 동기 신호 FV는 분배기(210) 수단에 의해 2부분으로 나누어진다. 발생기(208)에 의해 제공되는 NTSC 표준 동기 신호는 단위 필드당 525라인을 가지며 필드 속도가 30헬즈인 비인터레이스된 출력 신호를 제공한다. 종래의 인터레이스된 콘버터(212)는 형상기(206)의 출력을 단위 필드당 262.5라인으로, 단위 초당 60필드의 인터레이스 형태로 변환시킨다. 따라서, 콘버터(212)에 의해 생성된 각 필드의 쌍은 형상기(206)의 단일 525라인 주사로부터 추출된다. 상기 필드쌍은 인코더(204)에 의해 검증되며 상기 인코더는 인터레이스된 콘버터(212)에 의해 제공되는 모든 다른 필드 신호의 수직 브랭킹 간격내에 검증 신호를 삽입시킨다.
인코더(204)는 제 4 도에 도시된 바와같이 구성된다. 인코더는 카메라(202)의 출력을 다른 스튜디오 장치에 통상 결합시키나, 앤드 게이트(406)에 의해 기수 필드의 라인(21)이 인에이블될때 플래그 신호 발생기(410)의 출력을 선택하는 스위치(408)를 포함한다. 게이트(406)의 한 입력은 인에이블(하이)/방해(로우) 제어 신호를 수신하기 위해 제어단자에 결합되어 있다. 다른 입력은 디코더의 출력에 결합되며, 상기 디코더는 신호 FH에 의해 클럭되며 신호 FV에 의해 리세트되는 카운터(402)의 출력을 디코딩함으로 라인(21)을 검증한다. 게이트(406)의 제 3 입력은 기수 필드 검출기(403)로부터 기수 필드 검증 신호를 수신하기 위해 결합되어 있으며 상기 검출기는 비데오 입력 신호의 반 라인 오프셋을 검출함으로 기수 필드를 검증한다. 제 2 도의 카메라를 사용할 때, 게이트(406)의 제 2 입력은 포지티브 전압원에 접속되어 게이트(406)의 출력 신호가 기수 필드의 수직 브랭킹 간격의 라인(21)내에 플래그 신호가 삽입되게 한다. 단자(407)의 목적은 "혼합"필드를 위해 플래그 인코더의 작동을 방해한다. 여기서 "혼합"필드는 다른 장면으로부터 나타나는 한쌍의 필드를 의미한다. 이것은 비데오원이 카메라 보다는 텔리시네 기계이며 필름을 NTSC 포맷 출력 신호로 변환시킬 때는 상술한 바와같이 상당히 고려해야 한다. 스위치(408)는 출력 카메라(202)를 제 1 도의 수신기에 전송시키기 위해 레코더 또는 방송 전송기에 통상 결합시키며, 수직 브랭킹 간격의 우수 필드의 선택된 라인(21) 동안에 게이트(406)가 인에이블될때 신호 발생기(410)의 출력을 전송기 또는 레코더에 결합시킨다. 신호 발생기(40)는 종래의 형태가 될 수 있으나 최대로 잡음을 제거하기 위해 플래그 신호의 잡음 제거를 강화시키기 위한 에러체크 인코딩 회로를 포함할 수 있다.
제 3 도의 신호원은 기계에 의해 주사된 각 필름 프레임을 검증하는 스프로키트(sprocket)홀 카운터(304)를 가진 텔레시니 기계를 구비한다. 필름 프레임 신호는 "혼합"필드 동안에 플래그 신호의 삽입을 방지하기 위해 두 필드 지연 라인(예로서, 단안정 멀티바이브레이터)만큼 인코더(204)의 단자(407)에 제공된다.
더욱 상세하게, PAL 포맷 신호를 위해, 필름에서 비데오로의 변환은 스프로키트 홀 카운터(304)를 요구하지 않는다. 왜냐하면 PAL 시스템(2)에서는 비데오의 필드는 필름의 각 프레임에서 형성되기 때문이다. 그러나, NTSC 신호 포맷으로의 변환을 위해, 스프로키트 홀 카운터는 소자(306)에서 두 필드만큼 지연되는 필름 프레임 검증 신호를 제공하여 텔레시니 기계(302)에 의해 형성되는 각 필름 프레임으로부터의 제 1 필드쌍을 플래그 인코더(204)가 검증한다. 작동에 있어서(NTSC 변환용), 텔레시니 기계(302)는 필름의 제 1 프레임으로부터 2비데오 필드를 제공하며 필름의 제 2 프레임으로부터 3비데오 필드를 제공한다. 따라서, 필름의 어느 프레임용으로, 처음의 2필드는 동일 프레임으로부터 항상 취해지며 수직 브랭킹 간격내에 있는 특정 검증 신호로 플래그 인코더(204)에 의해 인코더된다. "혼합 필드"용의 플래그의 부재는 상술한 수신기내에서 스위치(30)를 작동시키기 위해 검출된다.
만약 요구된다면, 텔레시니 기계(302)는 필름내의 다수의 혼합 필드를 2-3-2-3으로부터 다른 요소로 "풀 다운 요소"로 변환시키는 NTSC 변환으로 변형될 수 있다. 예로서, 2-3-3-2의 풀 다운 연속은 5프레임에서 단지 하나만 혼합하게 한다. 만약, 2-2-4-2의 풀 다운 시퀀스가 사용된다면, 혼합 프레임이 형성되지 않으며 동일 필름 프레임으로부터 4필드가 취해지므로 동일 이유로 이동 아티팩트가 발생될 수 있다.
프로세서(28)는 제 6 도에 도시된 바와같이 구성된다. 휘도 신호 Y는 입력 신호 스위치(602)에 의해 4개의 1필드 메모리(604) 내지 (610)에 인가된다. 스위치(602)는 스위치 동기기(611)에 의해 동기화되어 필드메모리(604) 및 (608)내에 기수 라인을 기억시키며 필드 메모리(606) 및 (610)내에 우수 라인을 기억시킨다. 스위칭 회로(통상 612로 표시)는 스위치(602)와 동기화되게 메모리(604) 내지 (610)에 판독 및 수록 클럭 신호 FR 및 FW를 각각 제공한다. 수록 클럭 신호는 클럭 발생기(614)에 의해 생성되며 판독 클럭 신호는 클럭(614)의 출력을 이중으로 하는 주파수 이중기(616)에 의해 생성된다. 스위치(602)가 도시된 (a)위치에 있을 때, 스위치(612)는 수록 클럭 신호를 필드 메모리(604)에 제공하며 또한 판독 클럭 신호를 메모리(608) 및 (610)에 제공한다. 상기 메모리는 기수 라인이 메모리(608)에 기억되며 우수 라인이 메모리(610)에 기억되는 선행되는 두 필드의 비데오 입력 신호를 포함한다. 출력 스위치(통상 618로 표시)는 기수 및 우수 라인의 메모리(608) 및 (610)를 출력 단자(620)에 결합시켜 2중 라인 속도 비데오 출력 신호 Y'를 제공한다. 스위치(602)는 비데오 입력 신호의 필드 속도에서 작동되어 메모리(604) 및 (606)에 기수 프레임을, 메모리(608) 및 (610)에 우수 프레임을 연속적으로 기억시킨다. 비데오 입력 신호의 한 프레임이 메모리(604) 및 (606)에 기억된 후, 출력 스위치는 상기 메모리를 출력 단자에 접속시켜 2중 라인 속도 비데오 출력 신호를 생성시키며 필드 메모리(608) 및 (610)에 다음의 프레임 개시부를 기억시킨다.
스위치 동기기(611)는 제 8 도에 도시된 바와같이 구성된다. 스위치(602) 및 (612)용 제어 신호 A, B, C 및 D는 수직 동기 신호 FV에 의해 클럭되는 ÷4 카운터(804)의 출력에 결합된
Figure kpo00001
카운터(804)에 의해 제공된다. 다른 기수 필드 개시부에서 스위치가 위치 A에 확실하게 배치되기 위해, 카운터(804)는 수직 동기 검출기(806)에 의해 리세트된다. 검출기(806)의 출력은 비데오 입력 신호 Y의 각 기수 필드에 대한 펄스를 구비한다. 상기 출력이 플립플롭(808)에 인가되며, 상기 플립플롭은 모든 다른 기수 동기 펄스에 대한 상태를 변경시키며 카운터(804)를 리세트시키는 단안정 멀티바이브레이터(810)를 트리거시킨다. 카운터(804)가 기수 필드에 리세트되어 기수 라인은 항상 메모리(604) 및 (608)에 기억되며 우수 라인은 메모리(606) 및 (610)에 기억된다.
상술한 플래그 신호는 수직 브랭킹 간격과는 다른 비데오 신호 부분(예로서, 수평 브랭킹 간격, 사운드 캐리어 등)에 이동될 수 있다. 또, 여기서는 기수 필드에서만 플래그가 나타나 있지만, 플래그는 우수 에러 필드내에 배치될 수도 있다. 또, 상술한 카메라 및 텔레시니 기계와 다른 비데오원이 비데오 신호를 발생시키기 위해 사용될 수 있으며, 상기 비데오 신호는 플래그 신호가 동일 장면으로부터 추출되는 필드와 연관되게 한다. 프로세서(16), (26) 및 (28)의 2중 라인 속도 비데오 출력 신호가 적절하게 표시하기 위해, 프로세서(16) 및 (26)의 비데오 입력 또는 출력 신호는 전체 지연이 프레임 프로세서(28)의 프로세싱 지연과 거의 동일한 정도로 지연된다.
비록, 제 5 도에서는 두 라인이 입력 비데오 신호의 한 라인 간격의 시간에 제공되는 라인 반복 타입의 연속 주사 프로세서가 도시되어 있지만, 다른 타입의 프로세서도 가능하다. 예로서, 본래의 입력 신호 라인을 주어진 입력 라인과 기억된 선행 라인 사이의 보간 또는 추정에 의해 추출되는 틈이 있는 라인으로 교체시킴으로 연속 주사가 가능하다.

Claims (7)

  1. 연속 주사 표시 시스템에 있어서, (1) 주어진 라인 속도의 비데오 입력 신호(Y)를 수신하며, 공동 장면을 대표하는 최소한 2연속 필드의 상기 비데오 신호에, 존재하는 것을 나타내기 위한 검증 신호(플래그)를 포함하는 입력 수단(12, 10)과, (2) 제 1 처리기 수단(26)은 최소한 상기 비데오 신호의 한 라인을 기억하기 위한 라인 기억 수단(504) 및 상기 라인 기억 수단에 접속되어 상기 입력 신호의 한 라인 간격의 시간 동안의 두 비데오 라인을 포함하는 제 1 비데오 출력 신호를 제공하는 수단(508)을 포함하며, 제 2 처리기 수단(28)은 상기 비데오 입력 신호의 최소한 한 프레임을 기억하기 위한 프레임 기억 수단(604, 606) 및 상기 수단에 접속되어 상기 입력 신호의 한 프레임 간격의 시간 동안에 두 비데오 프레임을 포함하는 제 2 비데오 출력 신호를 제공하는 수단(618)을 포함하며, 상기 비데오 입력 신호의 라인 속도를 이중으로 하기 위해 상기 입력 수단에 결합되어 있는 제 1 및 제 2 연속 주사 처리기 수단(26, 28)과, (3) 상기 검증 신호를 검출하며 제어 신호(S)를 제공하기 위해 상기 입력 수단에 접속된 검출기 수단(32)과, (4) 상기 비데오 출력 신호를 표시기 수단에 선택적으로 접속시키기 위해 상기 제어 신호에 응답하는 스위치 수단(34, 30)의 조합으로 구성되어 있는 것을 특징으로 하는 연속 주사 표시 시스템.
  2. 제 1 항에 있어서, 프레임 기억 수단은 상기 비데오 입력 신호의 기수 라인을 기억하기 위한 제 1 필드 기억 수단(604)과, 상기 비데오 입력 신호의 우수 라인을 기억하기 위한 제 2 필드 기억 수단(606)과, 상기 제 2 비데오 출력 신호를 발생시키기 위해 상기 제1 및 제 2 필드 기억 수단의 출력 사이를 교번적으로 선택하는 스위치 수단(618)을 포함하는 것을 특징으로 하는 연속 주사 표시 시스템.
  3. 제 1 항에 있어서, 상기 라인 기억 수단은 상기 입력 신호의 연속 라인을 기억하기 위해 제 1 및 제 2 라인 메모리(504, 506) 및 상기 제 1 출력 신호를 발생시키기 위해 상기 제 1 및 제 2 라인 메모리(504,506)를 구비하는 것을 특징으로 하는 연속 주사 표시 시스템.
  4. 제 1 항 또는 2 항에 있어서, 상기 제 1 처리기 수단은 최소한 한 라인 메모리와, 입력 신호의 주어진 라인 및 틈이 있는 라인을 발생시키기 위해 상기 메모리로부터 판독되는 선행 라인에 응답하는 보간기 또는 추정기 및 상기 제 1 출력 신호를 발생시키기 위해 상기 주어진 라인과 틈이 있는 라인 사이에서 교번적으로 선택하기 위한 스위치 수단을 포함하는 것을 특징으로 하는 연속 주사 표시 시스템.
  5. 제 1 항에 있어서, 상기 검출기 수단은 특정 필드의 특정 라인을 검증하며, 상기 필드에서의 상기 라인 동안에 상기 검증 신호의 검출은 인에이블하며, 그렇지 않으며 상기 검증 신호의 검출을 방해하기 위한 수단을 구비하는 것을 특징으로 하는 연속 주사 표시 시스템.
  6. 제 1 항에 있어서, 상기 스위치 수단은 상기 검출기 수단에 의해 상기 검증 신호를 검출할때 상기 제 2 비데오 출력 신호의 최소한 두 필드를 상기 출력 단자에 접속시킴으로 상기 제어 신호에 응답하는 것을 특징으로 하는 연속 주사 표시 시스템.
  7. 텔레비젼 수상기에 있어서, 소정 라인 비를 갖는 비데오 입력 신호를 수신함과 아울러, 공동 장면을 나타내는 연속 필드의 각 쌍을 식별하기 위한 제 1 조건과 공동 장면을 나타내지 못하는 필드를 식별하기 위한 제 2 조건을 지니는 식별 신호를 포함하고 있는 입력 수단과, 디스플레이 수단과, 상기 비데오 입력 신호를 수신하는 입력 수단과 그리고 상기 소정 라인 비를 배가하여 처리된 비데오 출력 신호를, 연속 주사 방식으로 디스플레이 하는 디스플레이 수단에 공급하도록 결합된 출력 수단을 포함함과 아울러, 상기 비데오 입력 신호의 연속 필드로부터 상기 비데오 출력 신호를 유도하는 프레임 기억 처리 모드와 상기 비데오 입력 신호의 연속 라인으로부터 상기 비데오 출력 신호를 유도하여 상기 비데오 출력 신호가 발생되도록 하는 라인 기억 처리 모드를 갖는 2중 모드 프로세서 수단과, 상기 입력 수단에 결합되어 상기 식별 신호를 검출함과 아울러, 상기 프로세서 수단에 결합되어 상기 연속 필드쌍이 상기 공동 장면을 나타내는 경우 상기 프로세서 수단을 상기 제 1 처리 모드에 있게 하고 그리고 공동 장면을 나타내지 못하는 경우 상기 프로세서 수단을 상기 제 2 처리 모드에 있게 하는 모드 제어 수단을 포함하는 것을 특징으로 하는 텔레비젼 수상기.
KR1019860006247A 1985-07-31 1986-07-30 연속 주사 표시 시스템 KR940011063B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US760,909 1985-07-31
US06/760,909 US4641188A (en) 1985-07-31 1985-07-31 Progressive scan display system employing line and frame memories

Publications (2)

Publication Number Publication Date
KR870001724A KR870001724A (ko) 1987-03-17
KR940011063B1 true KR940011063B1 (ko) 1994-11-22

Family

ID=25060540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006247A KR940011063B1 (ko) 1985-07-31 1986-07-30 연속 주사 표시 시스템

Country Status (7)

Country Link
US (1) US4641188A (ko)
JP (1) JPH0783466B2 (ko)
KR (1) KR940011063B1 (ko)
CA (1) CA1282165C (ko)
DE (1) DE3625932C2 (ko)
FR (1) FR2585914B1 (ko)
GB (1) GB2178922B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843485A (en) * 1983-12-23 1989-06-27 General Electric Company Multiple format digital video tape record and replay system
US4698675A (en) * 1986-09-29 1987-10-06 Rca Corporation Progressive scan display system having intra-field and inter-field processing modes
JPH0813120B2 (ja) * 1987-04-30 1996-02-07 株式会社日立製作所 静止画再生可能な映像信号処理回路
EP0291252A3 (en) * 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
DE3722170A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur verminderung der sichtbarkeit der zeilenstruktur eines fernsehbildes
DE3803835A1 (de) * 1988-02-09 1989-08-17 Thomson Brandt Gmbh Transcoder
US4933765A (en) * 1988-08-30 1990-06-12 General Electric Company Enhanced TV system using transmitted error signals
DE68925011T2 (de) * 1988-09-16 1996-06-27 Philips Electronics Nv Hochauflösungs-Fersehsystem.
US4881125A (en) * 1988-10-14 1989-11-14 General Instrument Corporation Progressive scan display of video derived from film
US4998287A (en) * 1988-10-14 1991-03-05 General Instrument Corporation Determination of sequential positions of video fields derived from film
DE3838204A1 (de) * 1988-11-11 1990-05-17 Grundig Emv Anordnung zur reduzierung des flimmerns in fernsehempfaengern
DE3839437A1 (de) * 1988-11-23 1990-05-31 Grundig Emv Schaltungsanordnung zur umsteuerung zwischen verschiedenen flimmerreduktionsverfahren in einem fernsehempfaenger
JP2805860B2 (ja) * 1989-07-06 1998-09-30 キヤノン株式会社 静止画像再生装置
US5187575A (en) * 1989-12-29 1993-02-16 Massachusetts Institute Of Technology Source adaptive television system
JP2544715Y2 (ja) * 1990-02-21 1997-08-20 京セラ株式会社 日照センサ
US5072296A (en) * 1990-02-23 1991-12-10 Massachusetts Institute Of Technology Video frame reduction/reconstruction method and apparatus
JPH0416331U (ko) * 1990-05-31 1992-02-10
US5161006A (en) * 1990-07-26 1992-11-03 Massachusetts Institute Of Technology Method for separating chrominance and luminance components of a television signal
US5140420A (en) * 1990-10-05 1992-08-18 General Electric Company Information in vertical blanking interval of video sync signal
US5260787A (en) * 1991-05-14 1993-11-09 Sony Electronics Inc. Film-to-video frame image conversion apparatus and method for selectively identifying video fields and frames
JP2977104B2 (ja) * 1991-07-26 1999-11-10 ソニー株式会社 動画像データエンコード方法および装置、並びに動画像データデコード方法および装置
US5355178A (en) * 1991-10-24 1994-10-11 Eastman Kodak Company Mechanism for improving television display of still images using image motion-dependent filter
JPH06153069A (ja) * 1992-10-30 1994-05-31 Sony Corp 画像の変換装置、複製装置、再生装置、および表示装置
US5444491A (en) * 1993-02-26 1995-08-22 Massachusetts Institute Of Technology Television system with multiple transmission formats
US5828786A (en) * 1993-12-02 1998-10-27 General Instrument Corporation Analyzer and methods for detecting and processing video data types in a video data stream
US5452011A (en) * 1994-03-14 1995-09-19 Thomson Consumer Electronics, Inc. Method and device for film-mode detection and field elimination
US5406333A (en) * 1994-03-14 1995-04-11 Thomson Consumer Electronics, Inc. Method and device for film-mode detection
US5978041A (en) * 1994-10-24 1999-11-02 Hitachi, Ltd. Image display system
US6791623B1 (en) * 1994-10-24 2004-09-14 Hitachi, Ltd. Image display system
US5596371A (en) * 1995-02-02 1997-01-21 Dwin Electronics Inc. Film-mode video line-doubler motion detectors
JPH08275117A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 画像処理装置
US5771073A (en) * 1995-06-07 1998-06-23 Massachusetts Institute Of Technology Advanced television system using a different encoding technique for non-image areas
GB9703107D0 (en) 1997-02-14 1997-04-02 Digital Projection Ltd Display device
US6166772A (en) * 1997-04-01 2000-12-26 Compaq Computer Corporation Method and apparatus for display of interlaced images on non-interlaced display
US6437828B1 (en) * 1997-09-30 2002-08-20 Koninklijke Philips Electronics N.V. Line-quadrupler in home theater uses line-doubler of AV-part and scaler in graphics controller of PC-part
US6108041A (en) * 1997-10-10 2000-08-22 Faroudja Laboratories, Inc. High-definition television signal processing for transmitting and receiving a television signal in a manner compatible with the present system
US6014182A (en) 1997-10-10 2000-01-11 Faroudja Laboratories, Inc. Film source video detection
US7312830B2 (en) * 2000-12-20 2007-12-25 Thomson Licensing Decoding information for interlaced to progressive scan conversion
KR100726819B1 (ko) * 2002-03-20 2007-06-12 마쓰시타 덴키 산교 가부시끼 가이샤 촬영 장치, 영상 변환 장치 및 영상 편집 장치
US9292904B2 (en) * 2004-01-16 2016-03-22 Nvidia Corporation Video image processing with parallel processing
US7760968B2 (en) * 2004-01-16 2010-07-20 Nvidia Corporation Video image processing with processing time allocation
US7653265B2 (en) * 2004-01-16 2010-01-26 Nvidia Corporation Video image processing with utility processing stage
US7308159B2 (en) * 2004-01-16 2007-12-11 Enuclia Semiconductor, Inc. Image processing system and method with dynamically controlled pixel processing
US7528887B2 (en) * 2004-10-08 2009-05-05 Broadcom Corporation System and method for performing inverse telecine deinterlacing of video by bypassing data present in vertical blanking intervals
US7738740B2 (en) * 2005-01-13 2010-06-15 Nvidia Corporation Video processing system and method with dynamic tag architecture
US7869666B2 (en) * 2005-01-13 2011-01-11 Nvidia Corporation Video processing system and method with dynamic tag architecture
US20060152627A1 (en) * 2005-01-13 2006-07-13 Ruggiero Carl J Video processing system and method with dynamic tag architecture
US7853044B2 (en) * 2005-01-13 2010-12-14 Nvidia Corporation Video processing system and method with dynamic tag architecture
JP4863767B2 (ja) * 2006-05-22 2012-01-25 ソニー株式会社 映像信号処理装置及び画像表示装置
JP4746514B2 (ja) * 2006-10-27 2011-08-10 シャープ株式会社 画像表示装置及び方法、画像処理装置及び方法
US12044421B2 (en) 2016-06-08 2024-07-23 Semco Llc Air conditioning with recovery wheel, dehumidification wheel, cooling coil, and secondary direct-expansion circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB123174A (en) * 1918-02-18 1919-02-18 Dunlop Rubber Co Improvements in or relating to Under-carriages for Aircraft.
US4007486A (en) * 1974-10-05 1977-02-08 Nippon Electric Co., Ltd. Phase locking system for television signals using a digital memory technique
US4198651A (en) * 1978-06-01 1980-04-15 Fairchild Camera And Instrument Corporation Television reference signal digital indentification system
US4272787A (en) * 1978-09-07 1981-06-09 Micro Consultants Limited T.V. Picture freeze system
US4400719A (en) * 1981-09-08 1983-08-23 Rca Corporation Television display system with reduced line-scan artifacts
US4415931A (en) * 1982-03-18 1983-11-15 Rca Corporation Television display with doubled horizontal lines
JPS5954394A (ja) * 1982-09-22 1984-03-29 Hitachi Ltd テレビジヨン方式
JPS59185485A (ja) * 1983-04-07 1984-10-22 Hitachi Ltd テレビジヨン方式

Also Published As

Publication number Publication date
JPS6231287A (ja) 1987-02-10
FR2585914A1 (fr) 1987-02-06
JPH0783466B2 (ja) 1995-09-06
DE3625932C2 (de) 1997-09-04
GB2178922A (en) 1987-02-18
DE3625932A1 (de) 1987-02-12
GB2178922B (en) 1989-08-16
GB8618102D0 (en) 1986-09-03
CA1282165C (en) 1991-03-26
KR870001724A (ko) 1987-03-17
FR2585914B1 (fr) 1991-01-18
US4641188A (en) 1987-02-03

Similar Documents

Publication Publication Date Title
KR940011063B1 (ko) 연속 주사 표시 시스템
US4881125A (en) Progressive scan display of video derived from film
EP0438507B1 (en) Method and apparatus for improving vertical definition of a television signal by scan conversion
CA2000704C (en) Determination of sequential positions in video fields derived from film
EP0076547B1 (en) Television system for high-definition television and a television transmitter and receiver suitable therefor
US5353065A (en) Apparatus for receiving wide/standard picture plane television signal
US20050001929A1 (en) Video signal converting apparatus and method
JP2952631B2 (ja) ビデオメモリ装置
EP0860992B1 (en) Television receiver with a scan converter and corresponding method
JPH0614736B2 (ja) テレビジョン表示装置
KR20060047630A (ko) 움직임 보상된 출력 이미지 데이터를 생성하는 방법 및움직임 보상기
EP1503582A1 (en) Video signal conversion apparatus
KR920006168B1 (ko) 주사형식 변환방식의 텔레비젼 신호 전송/수신 시스템
WO1999052281A3 (en) Hdtv up converter
JP3398396B2 (ja) 映像信号処理回路
JPH09501806A (ja) テレビジョン装置に対するフリッカを低減する方法および回路装置
EP0746154B1 (en) A subpicture signal vertical compression circuit
US4517592A (en) Television system
JP4074306B2 (ja) ２−２プルダウン信号検出装置及び２−２プルダウン信号検出方法
JP2577745B2 (ja) 受信装置
JP2923966B2 (ja) 高品位テレビジョン表示装置
JP2615706B2 (ja) 倍速変換装置
JP4656759B2 (ja) 走査線変換装置
JPS6314587A (ja) テレビジヨン伝送方式
US5021871A (en) Conversion circuit for removing line-by-line phase alternation

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041004

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee