KR0122847B1 - 집적회로 패키지의 휨현상 감소방법 - Google Patents

집적회로 패키지의 휨현상 감소방법

Info

Publication number
KR0122847B1
KR0122847B1 KR1019970010103A KR19970010103A KR0122847B1 KR 0122847 B1 KR0122847 B1 KR 0122847B1 KR 1019970010103 A KR1019970010103 A KR 1019970010103A KR 19970010103 A KR19970010103 A KR 19970010103A KR 0122847 B1 KR0122847 B1 KR 0122847B1
Authority
KR
South Korea
Prior art keywords
circuit board
die pad
package
semiconductor chip
circuit
Prior art date
Application number
KR1019970010103A
Other languages
English (en)
Inventor
허영욱
한경희
심일권
류재진
염동신
손주영
김진천
황인선
음세진
전춘배
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Application granted granted Critical
Publication of KR0122847B1 publication Critical patent/KR0122847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 집적회로패키지의 휨현상 감소방법에 관한 것으로, 집적회로 패키지중에 BGA(Ball Grid Array; 볼그리드어레이) 및 COB(Chip On Board; 보드상의 칩) 패키지를 패키지화하기 위한 몰딩시에 불평형한 몰딩으로 인하여 발생하는 휨현상을 패키지 및 다이패드(Die Pad)의 디자인을 변경함으로써 휨현상을 최소화한 것이다.
즉, 패키지 회로기판상의 다이패드의 협상을 변형시켜 열팽창에 대한 휨을 최소화하는 형상으로 하거나 다이패드에 솔더마스크를 입혀 외부 패키지의 열변화에 대한 영향을 받지 않도록 한 것으로 보다 향상된 집적회로패키지를 제조할 수 있어 제조공정상에서 발생되는 반도체칩의 기능 및 신뢰성을 높일 수 있는 것이다.

Description

집적회로 패키지의 휨현상 감소방법
본 발명은 집적회로패키지에 있어서, BGA(Ball Grid Array; 볼 그리드 어레이) 및 COB(Chip On Board; 회로기판상의 칩)를 패키지화하기 위한 몰딩시에 회로기판의 휨현상을 최소화한 집적회로패키지의 휨현상 감소방법에 관한 것이다.
일반적으로 집적회로패키지(IC Pakage)의 제조공정은, 회로기판(PCB)의 다이패드상에 실리콘재의 반도체칩을 부착하고, 와이어 본딩한 다음에, 몰딩공정에서 몰딩수지물로 집적회로를 패키지화하는 공정을 포함하여 이루어진다. 즉, 첨부도면의 제1도(a)(b)에 도시되어 있는 바와 같이, 종래의 BGA 패키지(100)는 상면중앙에 다이패드(11)가 형성되어 있고 표면에는 회로패턴(12)이 형성되어 있으며 상기 회로패턴(12)을 보호하기 위해 솔더마스크(13)가 코팅되어 있는 회로기판(10)과, 상기 회로기판(10)의 상면 중앙에 부착되어 있는 반도체칩(20)과, 상기 반도체칩(20)과 상기 회로기판(10)의 회로패턴(12)을 연결하여 신호를 전달하는 와이어(30)와, 상기 회로기판(10)의 회로패턴(12)에 융착되어 외부로 신호를 전달하는 솔더볼(40)과, 상기 반도체칩(20)과 그외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 몰딩 수지물(50)로 구성된다. 이 경우에, 상기한 종래의 BGA 패키지(100)는, 몰딩 수지물(50)의 형상이 단순히 정사각형이나 직사각형의 모양을 가지고 있을 뿐만 아니라, 상기한 몰딩 수지물(50)의 측벽이 7~12°범위의 각도(α)로 되어 있으며, 또한 반도체칩(20)이 부착되는 다이패드(11)의 형상도 단순한 정사각형이나 직사각형의 평면으로 되어 회로기판(10)의 상면에만 형성되는 구조로 이루어진다.
그러나, 이와 같은 형상 및 구조를 갖는 종래의 BGA패키지 및 COB패키지는, 회로기판(10)의 일측면만을 몰딩하는 원사이드(One-Side) 몰딩방식이기 때문에 몰딩공정후에 회로기판(10)과 몰딩 수지물(50)과의 서로 다른 열팽창 계수로 인하여 발생되는 응력(스트레스; Stress)을 충분히 감쇄시켜 줄 수 없으므로 열을 가하는 공정때마다 자재의 휨현상이 심화되는 문제점이 있다.
상기한 휨현상은 패키지의 몰딩수지물(50)의 경화시 발생되는 수축에 의해서 패키지(100)에 발생되는 응력에 의해서 유발되는데, 이러한 휨현상은 패캐지의 측벽에서 발생되며, 특히 패키지의 측벽이 서로 만나는 각각의 코너부(A)에서 가장 심하게 발생된다. 이에따라, 몰딩수지물(50)의 내부에 있는 다이패드(11)가 휘고, 회로기판(10)의 회로패턴(12)에 융착된 솔더볼(40)(Solder Ball; 납공, 집적회로의 리드핀 역할)의 평탄성이 문제가 된다.
특히, 다이패드(11)의 휨은 반도체칩(20)과의 접착력을 저하시켜 계면박리 및 크랙을 가져오므로 집적회로패키지(100)의 기능 및 신뢰성에 큰 문제로 대두되며, 또한 솔더볼(40)의 비평탄성으로 인하여 마더보드에 BGA패키지 및 COB패키지를 실장시 솔더볼(40)이 마더보드에 접속되지 않아 패키지(100)의 기능수행에 문제가 발생된다.
본 발명의 목적은 상기한 바와 같은 종래의 문제점을 해소하기 위한 것으로서, 회로기판의 다이패드에 솔더마스크를 덮어씌우거나, 회로기판의 저면에 별도의 다이패드를 형성함으로써 열가공 공정에서 패키지의 휨을 방지하고, 다이패드 상에 부착된 반도체칩의 계면박리 및 크랙을 방지할 수 있는 집적회로패키지의 휨현상 감소방법을 제공하는데 있다.
제1도는 일반적인 집적회로패키지를 도시한 것으로,
a도는 집적회로패키지의 단면도.
b도는 집적회로패키지의 평면도.
제2a,b도는 본 발명의 제1실시예에 따른 회로기판의 저면 및 단면도.
제3도는 본 발명의 제2실시예에 따른 회로기판을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
100 : 집적회로패키지 10 : 회로기판
11 : 다이패드 12 : 회로패턴
13 : 솔더마스크 20 : 반도체칩
30 : 와이어 40 : 솔더볼
50 : 몰딩수지물
본 발명의 목적을 달성하기 위하여, 회로기판(10)의 저면에 다이패드(11)와 동일한 재질로 다이패드(11)와 유사한 표면적을 갖는 또 다른 다이패드(11a)를 형성하여 열팽창에 대한 휨을 최소화 하거나, 다이패드(11)에 솔더마스크(13)를 입혀 외부 패키지(100)의 열변화에 대한 영향을 받지 않도록 하였다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
제2도의 (a)는 본 발명의 제1실시예에 따른 회로기판(10)의 저면도이고, 제2도의 (b)는 제2도(a)의 I-I선 단면도이다. 본 발명의 제1실시예에서는, 제2도에 도시되어 있지 않은 부분은 제1도에 도시되어 있는 부분과 동일한 구조를 가지므로 편의상 이에 대한 도시를 생략하여 표현하였다.
제2도에 도시되어 있는 바와 같이 본 발명의 제1실시예에서, 상기 회로기판(10)상의 다이패드(11)는 몰딩수지물(50)로 몰딩하거나 열이 가해지면 상기 회로기판(10)과 다이패드(11)의 재질이 상이하여 열팽창이 다르므로 회로기판(10) 자체의 형상이 휘게 되는데, 이를 방지하기 위하여 회로기판(10) 상에 형성된 다이패드(11)와 동일한 재질로 회로기판(10)의 저면에 또 다른 다이패드(11a)를 형성함으로서 열팽창에 의한 회로기판의 휨을 감소시켰다.
이때, 상기 회로기판(10)의 상하면에 형성된 다이패트(11)(11a)의 재질은 구리(Cu)를 사용하는 것이 일반적이며, 회로기판(10) 상에 형성된 다이패드(11)의 표면적과 유사한 표면적을 갖도록 회로기판(10)의 저면에도 다이패드(11a)를 형성함으로서 열팽창에 의해서 회로기판(10)이 변형될 때 상기 회로기판(10)의 상하면에 형성된 다이패드(11)(11a)에 의해 회로기판(10)의 상하면이 동일한 열팽창이 이루어짐으로써 휨을 방지한다.
제3도는 본 발명의 제2실시예에 따른 회로기판(10)의 단면도를 나타낸다. 본 발명의 제2실시예에서도, 제3도에 도시되어 있지 않은 부분은 제1도에 도시되어 있는 부분과 동일한 구조를 가지므로 편의상 이에 대한 도시를 생략하여 표현하였다.
제3도에 도시되어 있는 바와 같이 본 발명의 제2실시예는, 상기 회로기판(10)의 다이패드(11)에 솔더마스크(13)로 덮어 씌어 다이패드(11)의 열팽창을 억제시키고 다이패드(11)상에 반도체칩(20) 정착시 접착수지의 두께를 균일하게 유지할 수 있다. 즉, 상기 회로기판(10)의 저면에는 솔더마스크(13)가 도포되어 있고, 회로기판(10)의 상면 외측부에도 솔더마스크(13)가 도포되어 잇다.
이와 같이 회로기판(10)상의 다이패드(11)에 솔더마스크(13)를 도포함으로써 열팽창에 의해서 회로기판(10)이 변형될 때 회로기판 상하부에 도포된 솔더마스크의 표면적이 비슷함으로서 변형을 방지한다. 즉, 회로기판(10) 상면의 솔더마스크에 의한 열팽창과 하면의 솔더마스크에 의한 열팽창이 동일함으로서 회로기판의 변형이 최소화 되는 것이다.
이상의 설명에서와 같이 본 발명은 BGA 및 COB패키지의 몰딩시나 열가공공정에서 발생하는 패키지의 휨현상을, 회로기판의 다이패드에 솔더마스크를 덮어 씌우거나, 회로기판의 저면에 별도의 다이패드를 형성하여 억제함으로써 회로기판과 다이패드의 열팽창에 따른 반도체칩의 파손이나 솔더볼의 비평탄성 문제등을 해결할 수 있는 것이다. 또한 패키지화되는 여타의 집적회로패키지에 본 발명의 디자인을 적용함으로써 보다 향상된 집적회로패키지를 제조할 수가 있어 제조공정상에서 발생되는 반도체칩의 기능 및 신뢰성을 높일 수가 있다.

Claims (2)

  1. 상면 중앙에는 다이패드(11)가 형성되고, 표면에는 회로패턴(12)이 형성되며 상기 회로패턴(12)을 보호하기 위해 솔더마스크(13)가 코팅된 회로기판(10)과, 상기 회로기판(10)의 다이패드(11)에 부착된 반도체칩(20)과, 상기 반도체칩(20)과 회로기판(10)의 회로패턴(12)을 연결하여 신호를 전달하는 와이어(30)와, 상기 회로기판(10)의 회로패턴(12)에 융착되어 외부로 신호를 전달하는 솔더볼(40)과, 상기 반도체칩(20)과 그외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 몰딩수지물(50)을 포함하는 집적회로패키지에 있어서, 상기 회로기판(10)상의 다이패드(11)와 동일한 재질로 다이패드(11)와 유사한 표면적을 가지도록 회로기판(10)의 저면에 또 다른 다이패드(11a)를 형성함으로써 열팽창에 대한 패키지의 휨현상을 최소화시키는 것을 특징으로 하는 집적회로패키지의 휨현상 감소방법.
  2. 상면 중앙에는 다이패드(11)가 형성되고, 표면에는 회로패턴(12)이 형성되며 상기 회로패턴(12)을 보호하기 위해 솔더마스크(13)가 코팅된 회로기판(10)과, 상기 회로기판(10)의 다이패드(11)에 부착된 반도체칩(20)과, 상기 반도체칩(20)과 회로기판(10)의 회로패턴(12)을 연결하여 신호를 전달하는 와이어(30)와, 상기 회로기판(10)의 회로패턴(12)에 융착되어 외부로 신호를 전달하는 솔더볼(40)과, 상기 반도체칩(20)과 그외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 몰딩수지물(50)을 포함하는 집적회로패키지에 있어서, 상기 회로기판(10)상의 다이패드(11) 위에 솔더마스크를 덮어 씌워 회로기판(10)의 상면과 하면에 도포된 각각의 솔더마스크(13)의 표면적을 유사하게 하여 줌으로써 열에 의한 패키지의 휨현상을 최소화시키는 것을 특징으로 하는 집적회로패키지의 휨현상 감소방법.
KR1019970010103A 1993-08-18 1997-03-24 집적회로 패키지의 휨현상 감소방법 KR0122847B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93015984A KR970009030B1 (en) 1993-08-18 1993-08-18 Ic package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR93015984A Division KR970009030B1 (en) 1993-08-18 1993-08-18 Ic package

Publications (1)

Publication Number Publication Date
KR0122847B1 true KR0122847B1 (ko) 1997-11-26

Family

ID=19361454

Family Applications (2)

Application Number Title Priority Date Filing Date
KR93015984A KR970009030B1 (en) 1993-08-18 1993-08-18 Ic package
KR1019970010103A KR0122847B1 (ko) 1993-08-18 1997-03-24 집적회로 패키지의 휨현상 감소방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR93015984A KR970009030B1 (en) 1993-08-18 1993-08-18 Ic package

Country Status (1)

Country Link
KR (2) KR970009030B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000701A (ko) * 1997-06-10 1999-01-15 윤종용 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
KR20020043671A (ko) * 2000-12-02 2002-06-12 마이클 디. 오브라이언 반도체 패키지 제조용 히트싱크의 워피지 감소 구조

Also Published As

Publication number Publication date
KR950007041A (ko) 1995-03-21
KR970009030B1 (en) 1997-06-03

Similar Documents

Publication Publication Date Title
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
JPH10308466A (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US6078506A (en) Tape-ball grid array type semiconductor device having reinforcement plate with slits
EP0710982A2 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR0170316B1 (ko) 반도체 장치의 패드 설계 방법
KR0122847B1 (ko) 집적회로 패키지의 휨현상 감소방법
KR100225237B1 (ko) 반도체 패키지
KR100400826B1 (ko) 반도체패키지
KR100337455B1 (ko) 반도체패키지
KR100891649B1 (ko) 반도체 패키지 제조방법
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
JP4677152B2 (ja) 半導体装置
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
JPH06101493B2 (ja) プラスチツクチツプキヤリア
KR940010548B1 (ko) 반도체 리드 프레임
KR100321149B1 (ko) 칩사이즈 패키지
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR20000040592A (ko) 더미 솔더 볼을 포함하는 웨이퍼 레벨 칩 스케일 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR100476667B1 (ko) 리드프레임및이를이용한반도체칩패키지
KR20010111799A (ko) 반도체 패키지
KR20030032152A (ko) 패키지용 인쇄회로기판
KR19980057885A (ko) 칩 스케일 패키지
JPH0542791A (ja) Ｉｃカード

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 16

EXPY Expiration of term