JPWO2019049545A1 - マルチプレクサ、高周波フロントエンド回路及び通信装置 - Google Patents

Abstract

マルチプレクサ（１）は、共通端子（１１０ｃ）、個別端子（１１１及び１１２）を有する分波回路（１１）と、個別端子（１１１）に接続されたフィルタ（２１）と個別端子（１１２）に接続されたフィルタ（２２）とを備える。分波回路（１１）は、さらに、共通端子（１１０ｃ）と個別端子（１１１）とを接続する経路（ｒ１）上に直列に設けられたインピーダンス回路（Ｚ１）と、共通端子（１１０ｃ）と個別端子（１１２）とを接続する経路（ｒ２）上に直列に設けられたインピーダンス回路（Ｚ２）と、インピーダンス回路（Ｚ３）及びスイッチ回路（１２）と、を備える。スイッチ回路（１２）は、インピーダンス回路（Ｚ１）と個別端子（１１１）との間の経路（ｒ１）上のノード（Ｎ１）、及び、インピーダンス回路（Ｚ２）と個別端子（１１２）との間の経路（ｒ２）上のノード（Ｎ２）のうち一方のみを、インピーダンス回路（Ｚ３）を介してグランドに接続する。

Description

本発明は、マルチプレクサ、ならびに、これを備える高周波フロントエンド回路及び通信装置に関する。

複数の周波数帯域（以降、「バンド」と称する場合あり）に対応する高周波フロントエンド回路として、スイッチと複数のバンドに対応する複数のフィルタとを備える高周波モジュールが開示されている（例えば、特許文献１参照）。この高周波モジュールによれば、入力端子と出力端子との間で高周波信号を伝達する主経路上に設けられたスイッチが切り替えられることにより、高周波信号を通過させるフィルタが切り替えられる。

米国特許出願公開第２０１６／０１２７０１５号明細書

上記従来のスイッチと複数のフィルタとを備える回路構成は、高周波フロントエンド回路に用いられるマルチプレクサに適用することができる。このようなマルチプレクサには、通過帯域内の低損失化が求められる。

しかしながら、上記従来の構成を用いたマルチプレクサでは、入力端子と出力端子との間で高周波信号を伝達する主経路上にスイッチが設けられているため、アイソレーションは確保されるものの、当該スイッチのオン抵抗により生じる損失によって通過帯域内の低損失化が妨げられる、という問題がある。

そこで、本発明は、マルチプレクサ、ならびに、これを備える高周波フロントエンド回路及び通信装置について、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることを目的とする。

上記目的を達成するために、本発明の一態様に係るマルチプレクサは、第１共通端子、第１個別端子及び第２個別端子を有する分波回路と、前記第１個別端子に接続され、第１周波数帯域の高周波信号を通過させる第１フィルタと、前記第２個別端子に接続され、前記第１周波数帯域に少なくとも一部重複する第２周波数帯域の高周波信号を通過させる第２フィルタと、を備え、前記分波回路は、さらに、前記第１共通端子と前記第１個別端子とを接続する第１経路上に直列に設けられた第１インピーダンス回路と、前記第１共通端子と前記第２個別端子とを接続する第２経路上に直列に設けられた第２インピーダンス回路と、第３インピーダンス回路及びスイッチ回路と、を備え、前記スイッチ回路は、前記第１インピーダンス回路と前記第１個別端子との間の前記第１経路上の第１ノード、及び、前記第２インピーダンス回路と前記第２個別端子との間の前記第２経路上の第２ノードのうち一方のみを、前記第３インピーダンス回路を介してグランドに接続する。

このような構成により、第１インピーダンス回路、第２インピーダンス回路及び第３インピーダンス回路を適宜設計することにより、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。具体的には、分波回路は、スイッチ回路によって第１ノードが第３インピーダンス回路を介してグランドに接続されている場合、第１個別端子に出力される高周波信号について、第２個別端子に出力される高周波信号とのアイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。一方、分波回路は、スイッチ回路によって第２ノードが第３インピーダンス回路を介してグランドに接続されている場合、第２個別端子に出力される高周波信号について、第１個別端子に出力される高周波信号とのアイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。したがって、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができるマルチプレクサを実現できる。

また、前記第１経路及び前記第２経路は、前記第１共通端子から分岐点まで共通化されており、前記第１インピーダンス回路は、前記分岐点と前記第１個別端子との間の前記第１経路上に設けられ、前記第２インピーダンス回路は、前記分岐点と前記第２個別端子との間の前記第２経路上に設けられていることにしてもよい。

また、前記スイッチ回路によって前記第２ノードが前記第３インピーダンス回路を介してグランドに接続されている場合、前記第１個別端子における前記分波回路のインピーダンスは、前記第１周波数帯域において基準化インピーダンスに略等しく、前記第２個別端子における前記分波回路のインピーダンスは、前記第２周波数帯域において０Ωまたは無限大に略等しいことにしてもよい。

このように、上記の場合、第１個別端子における分波回路のインピーダンスは、第１周波数帯域において基準化インピーダンスに略等しい。これにより、第１周波数帯域の高周波信号について、第１個別端子におけるインピーダンス不整合（以降、単に「不整合」と称する）による反射損を抑制することが可能となる。また、上記の場合、第２個別端子における分波回路のインピーダンスは、第２周波数帯域において０Ωまたは無限大に略等しい。これにより、第２周波数帯域の高周波信号について、第２個別端子の通過を妨げることができる。つまり、第２個別端子を通過し得る第２周波数帯域の高周波信号を減衰させることができる。したがって、第１周波数帯域の使用時、すなわち第１周波数帯域の高周波信号を通過させる場合に、第１周波数帯域内の低損失化かつ第２周波数帯域の高減衰化が可能となる。

また、前記スイッチ回路によって前記第１ノードが前記第３インピーダンス回路を介してグランドに接続されている場合、前記第２個別端子における前記分波回路のインピーダンスは、前記第２周波数帯域において基準化インピーダンスに略等しく、前記第１個別端子における前記分波回路のインピーダンスは、前記第１周波数帯域において０Ωまたは無限大に略等しいことにしてもよい。

このように、上記の場合、第２個別端子における分波回路のインピーダンスは、第２周波数帯域において基準化インピーダンスに略等しい。これにより、第２周波数帯域の高周波信号について、第２個別端子における不整合による反射損を抑制することが可能となる。また、上記の場合、第１個別端子における分波回路のインピーダンスは、第１周波数帯域において０Ωまたは無限大に略等しい。これにより、第１周波数帯域の高周波信号について、第１個別端子の通過を妨げることができる。つまり、第１個別端子を通過し得る第１周波数帯域の高周波信号を減衰させることができる。したがって、第２周波数帯域の使用時、すなわち第２周波数帯域の高周波信号を通過させる場合に、第２周波数帯域内の低損失化かつ第１周波数帯域の高減衰化が可能となる。よって、このような第２周波数帯域の使用時に奏される効果、及び、上述した第１周波数帯域の使用時に奏される効果を鑑みると、第１周波数帯域及び第２周波数帯域のいずれの使用時についても、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。

また、前記第１インピーダンス回路は、前記第１経路上に直列に設けられた第１キャパシタであることにしてもよい。

ここで、インダクタはキャパシタに比べてＱ値が悪いことが多い。このため、第１インピーダンス回路が第１キャパシタであることにより、第１周波数帯域の使用時に通過帯域内の低損失化を図ることができる。

また、前記第２インピーダンス回路は、前記第２経路上に直列に設けられた第２キャパシタであることにしてもよい。

上述したように、インダクタはキャパシタに比べてＱ値が悪いことが多い。このため、第２インピーダンス回路が第２キャパシタであることにより、第２周波数帯域の使用時に通過帯域内の低損失化を図ることができる。

また、前記第３インピーダンス回路は、第１インダクタと第３キャパシタとが直列接続されたＬＣ直列共振回路であり、前記第１周波数帯域と前記第２周波数帯域とが重複する周波数帯域内または近傍にインピーダンスが極小となる共振周波数を有することにしてもよい。

このような共振周波数を第３インピーダンス回路が有することにより、第１周波数帯域の使用時に第２周波数帯域をさらに高減衰化することができ、第２周波数帯域の使用時に第１周波数帯域をさらに高減衰化することができる。よって、第１周波数帯域及び第２周波数帯域のいずれの使用時についても、アイソレーションを向上することができる。

また、前記第１経路及び前記第２経路は、前記第１共通端子から分岐点まで共通化されており、前記分波回路は、さらに、前記第１経路及び前記第２経路が共通化された共通接続部分に設けられた第４インピーダンス回路を備えることにしてもよい。

このような第４インピーダンス回路を備えることにより、第１共通端子における分波回路のインピーダンスを所望のインピーダンスに調整することができる。よって、第１共通端子における不整合による反射損を抑制することが可能となるので、通過帯域内のさらなる低損失化を図ることができる。

また、前記第４インピーダンス回路は、前記共通接続部分に直列に設けられた第４キャパシタであることにしてもよい。

上述したように、インダクタはキャパシタに比べてＱ値が悪いことが多い。このため、第４インピーダンス回路が第４キャパシタであることにより、第１周波数帯域及び第２周波数帯域のいずれの使用時についても、通過帯域内の低損失化を図ることができる。

また、前記第４インピーダンス回路は、前記共通接続部分のノードとグランドとを接続する第２インダクタであることにしてもよい。

これにより、第４インピーダンス回路を設けない場合に第１共通端子のインピーダンスが容量性を示す場合に、第２インダクタである第４インピーダンス回路を設けることで、第１共通端子のインピーダンスを基準化インピーダンスに近づけることができる。よって、第１共通端子において、不整合による反射損を抑制することができるので、通過帯域内の低損失化を図ることができる。このことは、第１フィルタ及び第２フィルタとしてインピーダンスが容量性を示すことが多い弾性波フィルタ等を用いた場合に、特に有用である。

また、前記第４インピーダンス回路は、前記共通接続部分に直列に設けられた第４キャパシタと、前記共通接続部分のノードとグランドとを接続する第２インダクタと、を有することにしてもよい。

これにより、第１共通端子における分波回路のインピーダンスの調整範囲を広げることができる。よって、第１共通端子において、より高精度に整合をとることで不整合による反射損をさらに抑制することができるので、通過帯域内のさらなる低損失化を図ることができる。

また、前記スイッチ回路は、一方の端子が前記第１ノードに接続され、他方の端子が前記第３インピーダンス回路を介してグランドに接続された第１スイッチ素子と、一方の端子が前記第２ノードに接続され、他方の端子が前記第３インピーダンス回路を介してグランドに接続された第２スイッチ素子と、を有し、前記第１スイッチ素子及び前記第２スイッチ素子の導通及び非導通が排他的に切り替えられることにより、前記第１ノード及び前記第２ノードの一方のみを、前記第３インピーダンス回路を介してグランドに接続することにしてもよい。

これにより、第３インピーダンス回路を第１スイッチ素子及び第２スイッチ素子で共有することで個数を削減できるため、分波回路の小型化が図られる。よって、マルチプレクサ全体についても小型化が図られる。

また、前記マルチプレクサは、さらに、前記第１周波数帯域及び前記第２周波数帯域に少なくとも一部重複する第３周波数帯域の高周波信号を通過させる第３フィルタを備え、前記分波回路は、さらに、前記第３フィルタに接続された第３個別端子と、前記第１共通端子と前記第３個別端子とを接続する第３経路上に直列に設けられた第５インピーダンス回路と、を備え、前記スイッチ回路は、前記第１ノード、前記第２ノード、及び、前記第５インピーダンス回路と前記第３個別端子との間の前記第３経路上の第３ノードのうちいずれか１つ以外を、前記第３インピーダンス回路を介してグランドに接続することにしてもよい。

これにより、３つの周波数帯域に対応するマルチプレクサについても、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。

また、前記分波回路、前記第１フィルタ及び前記第２フィルタからなる組を複数組と、さらに整合回路と、を備え、前記複数組のうち第１組における前記第１周波数帯域及び前記第２周波数帯域を包含する周波数帯域は、前記複数組のうち第２組における前記第１周波数帯域及び前記第２周波数帯域を包含する周波数帯域よりも周波数が高く、前記整合回路は、前記第１組が有する前記第１共通端子と前記第２組が有する前記第１共通端子とが共通に接続される第２共通端子と、前記第２共通端子と前記第１組が有する前記第１共通端子とを接続する第４経路上に直列に設けられた第５キャパシタと、前記第５キャパシタと前記第１組が有する前記第１共通端子との間の前記第４経路上のノードとグランドとの間に接続された第３スイッチ素子と、前記第２共通端子と前記第２組が有する前記第１共通端子とを接続する第５経路上に直列に設けられた第３インダクタと、前記第３インダクタと前記第２組が有する前記第１共通端子との間の前記第５経路上のノードとグランドとの間に接続された第４スイッチ素子と、を有することにしてもよい。

このように分波回路、第１フィルタ及び第２フィルタからなる組を複数組備え、さらに、上記整合回路を備える。これにより、第３スイッチ素子がオフの場合に第２共通端子から見たインピーダンス、及び、第３スイッチ素子がオフの場合に第２共通端子から見たインピーダンスを適宜調整することにより、次のような効果が奏される。すなわち、第１組における第１周波数帯域または第２周波数帯域と第２組における第１周波数帯域または第２周波数帯域とのＣＡ（Carrier-Aggregation：キャリアアグリゲーション）動作時、及び、第１組における第１周波数帯域または第２周波数帯域あるいは第２組における第１周波数帯域または第２周波数帯域の非ＣＡ動作時のいずれにおいても、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。

また、本発明の一態様に係る高周波フロントエンド回路は、上記いずれかのマルチプレクサと、前記マルチプレクサに接続された増幅回路と、を備える。

このような高周波フロントエンド回路によれば、通過帯域内が低損失化されたマルチプレクサを備えることにより、通信品質の向上を図ることができる。

また、本発明の一態様に係る通信装置は、上記の高周波フロントエンド回路と、前記高周波フロントエンド回路に出力する高周波信号、及び、前記高周波フロントエンド回路から入力された高周波信号の少なくとも一方を信号処理するＲＦ信号処理回路と、を備え、前記ＲＦ信号処理回路は、さらに、前記スイッチ回路による接続を切り替える。

このような通信装置によれば、通過帯域内が低損失化されたマルチプレクサを備えることにより、通信品質の向上を図ることができる。

本発明によれば、マルチプレクサ、ならびに、これを備える高周波フロントエンド回路及び通信装置について、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。

図１は、実施の形態１に係るマルチプレクサの構成を示す図である。 図２は、実施例に係る分波回路の構成を示す図である。 図３は、実施例に係る分波回路について、スイッチのオン及びオフが異なる２つの状態を示す図である。 図４は、実施例において、一方のスイッチがオフかつ他方のスイッチがオンの場合における分波回路のインピーダンス特性を示すスミスチャートである。 図５は、実施例において、一方のスイッチがオフかつ他方のスイッチがオンの場合における分波回路の通過特性を示すグラフである。 図６は、実施例において、一方のスイッチがオンかつ他方のスイッチがオフの場合における分波回路のインピーダンス特性を示すスミスチャートである。 図７は、実施例において、一方のスイッチがオンかつ他方のスイッチがオフの場合における分波回路の通過特性を示すグラフである。 図８は、比較例に係るマルチプレクサの構成を示す図である。 図９は、Ｂａｎｄ３８用のフィルタの使用時におけるマルチプレクサの通過特性を、実施例及び比較例で比較して示すグラフである。 図１０は、Ｂａｎｄ４１用のフィルタの使用時におけるマルチプレクサの通過特性を、実施例及び比較例で比較して示すグラフである。 図１１は、実施の形態１の変形例１に係るマルチプレクサの構成を示す図である。 図１２は、実施の形態１の変形例２に係るマルチプレクサの構成を示す図である。 図１３は、実施の形態１の変形例２において、一方のスイッチがオフかつ他方のスイッチがオンの場合における分波回路のインピーダンス特性を示すスミスチャートである。 図１４は、実施の形態１の変形例２において、一方のスイッチがオフかつ他方のスイッチがオンの場合における分波回路の通過特性を示すグラフである。 図１５は、実施の形態１の変形例３に係るマルチプレクサの構成を示す図である。 図１６は、実施の形態１の変形例３に係るマルチプレクサの通過特性を示すグラフである。 図１７は、実施の形態２に係る通信装置の構成を示すブロック図である。 図１８は、実施の形態２の変形例に係る通信装置の構成を示す図である。 図１９は、実施の形態２の変形例において、ある条件の場合におけるＨＢ２用の分波回路のインピーダンス特性を示すスミスチャートである。 図２０は、実施の形態２の変形例に係るマルチプレクサの通過特性を示すグラフである。

以下、本発明の実施の形態に係るマルチプレクサ等について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ、または大きさの比は、必ずしも厳密ではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する場合がある。また、キャパシタ及びインダクタ等の回路素子の素子値は、要求仕様に応じて適宜調整され得る。

（実施の形態１）
［１． マルチプレクサの全体構成］
図１は、実施の形態１に係るマルチプレクサ１の構成を示す図である。なお、同図には、マルチプレクサ１に接続されるアンテナ素子２も示されている。

マルチプレクサ１は、周波数帯域が少なくとも一部重複する複数のバンドに対応し、ＲＦＩＣ（Radio Frequency Integrated Circuit）等の制御部（図示せず）からの制御信号にしたがって、複数のバンドのうちいずれか１つのバンドの高周波信号を伝達する。本実施の形態では、マルチプレクサ１は、ＢａｎｄＡ及びＢａｎｄＢの２つのバンドに対応する受信用のマルチプレクサである。

例えば、ＢａｎｄＡ及びＢａｎｄＢは、それぞれ、６９９−９６０ＭＨｚ、１．２−２．７ＧＨｚ及び３．３−５ＧＨｚのうちの少なくとも１つを通過帯域に含むバンドである。

なお、マルチプレクサ１は、受信用のマルチプレクサに限らず、送信用のマルチプレクサであってもかまわない。このため、マルチプレクサ１の使用態様によっては、後述する入力端子が出力端子となり、後述する出力端子が入力端子となることがある。また、マルチプレクサ１は、増幅回路等で増幅された高周波信号を合波してＲＦＩＣ等に出力するコンバイナとして用いられてもかまわない。

具体的には、マルチプレクサ１は、アンテナ素子２に接続された入力端子１００ｃと、ＢａｎｄＡ用の出力端子１０１と、ＢａｎｄＢ用の出力端子１０２と、を有する。また、マルチプレクサ１は、さらに、分波回路１１と、ＢａｎｄＡ用のフィルタ２１と、ＢａｎｄＢ用のフィルタ２２と、を備える。

分波回路１１は、第１共通端子の一例である共通端子１１０ｃ、第１個別端子の一例である個別端子１１１、及び、第２個別端子の一例である個別端子１１２、を有する。この分波回路１１は、制御部（図示せず）からの制御信号にしたがって、共通端子１１０ｃに入力された高周波信号を個別端子１１１及び１１２のいずれか一方から選択的に出力する選択回路である。つまり、分波回路１１は、制御信号にしたがって、高周波信号を出力する端子が切り替えられる切替回路としての機能を果たす。なお、分波回路１１の詳細については、後述する。

フィルタ２１は、第１周波数帯域の高周波信号を通過させる第１フィルタの一例であり、本実施の形態ではＢａｎｄＡの高周波信号を通過させる。フィルタ２２は、第２周波数帯域の高周波信号を通過させる第２フィルタの一例であり、本実施の形態ではＢａｎｄＢの高周波信号を通過させる。これらフィルタ２１及び２２それぞれの構成は特に限定されないが、例えば、弾性波フィルタ、ＬＣフィルタ及び誘電体フィルタ等が用いられる。

ここで、ＢａｎｄＡ及びＢａｎｄＢは、周波数帯域が一部重複しており、本実施の形態では、一方の周波数帯域が他方の周波数帯域を包含する。なお、ＢａｎｄＡ及びＢａｎｄＢの周波数関係は、これに限らず、例えば、一方の周波数帯域の高域部分と他方の周波数帯の低域部分とが重複していてもかまわない。

また、分波回路１１に入力され得る高周波信号、及び、分波回路１１から出力され得る高周波信号は、ＢａｎｄＡ及びＢａｎｄＢを包含する広帯域の高周波信号である。よって、マルチプレクサ１は、分波回路１１の個別端子１１１から出力された高周波信号をフィルタ２１によってフィルタリングすることにより、ＢａｎｄＡの高周波信号を出力端子１０１から出力する。一方、マルチプレクサ１は、分波回路１１の個別端子１１２から出力された高周波信号をフィルタ２２によってフィルタリングすることにより、ＢａｎｄＢの高周波信号を出力端子１０２から出力する。つまり、マルチプレクサ１は、制御信号に応じて、ＢａｎｄＡの高周波信号を出力端子１０１から出力する第１状態と、ＢａｎｄＢの高周波信号を出力端子１０２から出力する第２状態とを切り替えることができる。

［２． 分波回路の詳細］
次いで、分波回路１１の詳細について、説明する。

分波回路１１は、さらに、インピーダンス回路Ｚ１〜Ｚ３と、スイッチ回路１２と、を備える。また、本実施の形態では、分波回路１１は、さらに、インピーダンス回路Ｚ４を備える。

インピーダンス回路Ｚ１は、共通端子１１０ｃと個別端子１１１とを接続する第１経路である経路ｒ１上に直列に設けられた第１インピーダンス回路である。具体的には、インピーダンス回路Ｚ１は、後述する分岐点ｎと個別端子１１１との間の経路ｒ１上に設けられている。インピーダンス回路Ｚ２は、共通端子１１０ｃと個別端子１１２とを接続する第２経路である経路ｒ２上に直列に設けられた第２インピーダンス回路である。具体的には、インピーダンス回路Ｚ２は、分岐点ｎと個別端子１１２との間の経路ｒ２上に設けられている。インピーダンス回路Ｚ３は、経路ｒ１とグランドとを結ぶ経路上、及び、経路ｒ２とグランドとを結ぶ経路上、に直列に設けられた第３インピーダンス回路である。ここで、経路ｒ１及びｒ２は、共通端子１１０ｃから分岐点ｎまで共通化されている。インピーダンス回路Ｚ４は、経路ｒ１及び経路ｒ２が共通化された共通接続部分に設けられた第４インピーダンス回路である。つまり、インピーダンス回路Ｚ４は、経路ｒ１及びｒ２の分岐点ｎと共通端子１１０ｃとの間に設けられている。

スイッチ回路１２は、インピーダンス回路Ｚ３に接続され、当該インピーダンス回路Ｚ３を介してグランドに接続されるノードを切り替える。具体的には、スイッチ回路１２は、経路ｒ１上のノードＮ１及び経路ｒ２上のノードＮ２のうちいずれか１つを、インピーダンス回路Ｚ３を介してグランドに接続する。ここで、ノードＮ１は、インピーダンス回路Ｚ１と個別端子１１１との間の経路ｒ１上の第１ノードである。ノードＮ２は、インピーダンス回路Ｚ２と個別端子１１２との間の経路ｒ２上の第２ノードである。

本実施の形態では、スイッチ回路１２は、インピーダンス回路Ｚ３とノードＮ１及びＮ２との間に接続されている。具体的には、スイッチ回路１２は、インピーダンス回路Ｚ３とノードＮ１との導通及び非導通を切り替える第１スイッチ素子の一例であるＳＰＳＴ（Single-Pole Single -Throw）型のスイッチＳＷ１と、インピーダンス回路Ｚ３とノードＮ２との導通及び非導通を切り替える第２スイッチ素子の一例であるＳＰＳＴ型のスイッチＳＷ２と、を有する。これらスイッチＳＷ１及びＳＷ２は、導通（オン）及び非導通（オフ）が排他的に切り替えられることにより、ノードＮ１及びＮ２のいずれか一方を、インピーダンス回路Ｚ３を介してグランドに接続する。

なお、スイッチ回路１２は、上記の構成に限らず、例えば、共通端子がインピーダンス回路Ｚ３を介してグランドに接続され、２つの個別端子がノードＮ１及びＮ２に個別に接続されたＳＰＤＴ（Single-Pole Double-Throw）型のスイッチで構成されてもかまわない。

本実施の形態では、経路ｒ１及び経路ｒ２は、分岐点ｎで互いに接続されて共通端子１１０ｃに接続されている。なお、経路ｒ１及び経路ｒ２は、これに限らず、個別に共通端子１１０ｃに接続されていてもかまわない。つまり、共通端子１１０ｃと分岐点ｎとは、一致していてもかまわない。この場合、インピーダンス回路Ｚ４は、共通端子１１０ｃとグランドとを結ぶ経路上に配置された回路素子によって構成される。このような回路素子としては、例えば、一方の端子が共通接続点に接続され、他方の端子がグランドに接続されたインダクタ等を用いることができる。

このように構成された分波回路１１の共通端子１１０ｃ、個別端子１１１及び１１２のインピーダンスは、インピーダンス回路Ｚ１〜Ｚ４によって以下を満たすように調整されている。

スイッチ回路１２によってノードＮ２がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１１における分波回路１１のインピーダンスは、ＢａｎｄＡにおいて５０Ω等の基準化インピーダンスに略等しい。また、この場合、個別端子１１２における分波回路１１のインピーダンスは、ＢａｎｄＢにおいて０Ωまたは無限大に略等しい。一方、スイッチ回路１２によってノードＮ１がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１２における分波回路１１のインピーダンスは、ＢａｎｄＢにおいて基準化インピーダンスに略等しい。また、この場合、個別端子１１１における分波回路１１のインピーダンスは、ＢａｎｄＡにおいて０Ωまたは無限大に略等しい。

言い換えると、インピーダンス回路Ｚ１〜Ｚ４は次の機能を果たす。

インピーダンス回路Ｚ１は、分波回路１１が個別端子１１１から高周波信号を出力する場合に、個別端子１１１における分波回路１１のインピーダンスを、ＢａｎｄＡにおいて基準化インピーダンスに近づける。インピーダンス回路Ｚ２は、分波回路１１が個別端子１１２から高周波信号を出力する場合に、個別端子１１２における分波回路１１のインピーダンスを、ＢａｎｄＢにおいて基準化インピーダンスに近づける。インピーダンス回路Ｚ３は、分波回路１１が個別端子１１１から高周波信号を出力する場合に、個別端子１１２における分波回路１１のインピーダンスを、ＢａｎｄＡにおいて０Ωまたは無限大に近づける。一方、インピーダンス回路Ｚ３は、分波回路１１が個別端子１１２から高周波信号を出力する場合に、個別端子１１１における分波回路１１のインピーダンスを、ＢａｎｄＢにおいて０Ωまたは無限大に近づける。インピーダンス回路Ｚ４は、共通端子１１０ｃにおける分波回路のインピーダンスを、ＢａｎｄＡ及びＢａｎｄＢにおいて基準化インピーダンスに近づける。

これら分波回路１１のインピーダンスに関する事項については、インピーダンス回路Ｚ１〜Ｚ４の詳細な構成と合わせて、実施例を用いて後述する。

なお、「インピーダンスが略等しい」とは、完全に等しいことだけでなく、概ね等しいことも含む。また、「一の周波数帯域においてインピーダンスが略等しい」とは、当該一の周波数帯域全体にわたってインピーダンスが略等しいことだけでなく、当該周波数帯域の少なくとも一部においてインピーダンスが略等しいことも含む。

また、「基準化インピーダンス」は、５０Ωに限らず、マルチプレクサ１の伝送系のインピーダンスと略等しければよい。つまり、マルチプレクサ１を構成する伝送線路の特性インピーダンス、及び、マルチプレクサ１に接続される伝送線路の特性インピーダンスは、５０Ωに限られない。

さらに、「基準化インピーダンス」は、伝送系のインピーダンスと略等しいインピーダンスに限らず、「分波回路１１の前後に接続される回路と整合のとれたインピーダンス」であればよい。例えば、フィルタ２１の入力インピーダンス（すなわち、分波回路１１側端子におけるインピーダンス）がＢａｎｄＡにおいて５０Ωと異なる場合、個別端子１１１における基準化インピーダンスは、ＢａｎｄＡにおいて当該入力インピーダンスと複素共役関係となるようなインピーダンスであってもかまわない。また、例えば、フィルタ２２の入力インピーダンスがＢａｎｄＢにおいて５０Ωと異なる場合、個別端子１１２における基準化インピーダンスは、ＢａｎｄＢにおいて当該入力インピーダンスと複素共役関係となるようなインピーダンスであってもかまわない。なお、複素共役関係とは、複素成分がキャンセルされるような関係であればよい。

［３． 実施例］
以下、分波回路１１の詳細な構成及び特性について、本実施の形態の一例である実施例を用いて説明する。

［３−１． 構成］
図２は、実施例に係る分波回路１１の構成を示す図である。なお、同図には、分波回路１１の周囲のフィルタ２１及び２２等も示されている。

本実施例に係る分波回路１１は、共通端子１１０ｃに入力されたＨＢ２帯（2496-2690MHz）の高周波信号を、個別端子１１１及び１１２のいずれか一方から出力する。また、本実施例に係るフィルタ２１は、ＨＢ２帯に包含されるＢａｎｄ３８（2570-2620MHz）の高周波信号を通過させる。また、本実施例に係るフィルタ２２は、ＨＢ２帯に包含されるＢａｎｄ４１（2496-2690MHz）の高周波信号を通過させる。

つまり、本実施例において、分波回路１１の個別端子１１１は、Ｂａｎｄ３８用のフィルタ２１に接続されるＢａｎｄ３８用の個別端子である。また、分波回路１１の個別端子１１２は、Ｂａｎｄ４１用のフィルタ２２に接続されるＢａｎｄ４１用の個別端子である。

なお、図中では、例えば「Ｂａｎｄ３８」を「Ｂ３８」のようにＢとこれに続く数字とで表す。このことは、以降の図においても同様である。

また、実施例に係る分波回路１１において、インピーダンス回路Ｚ１は、経路ｒ１上に直列に設けられた第１キャパシタの一例であるキャパシタＣ１１である。また、インピーダンス回路Ｚ２は、経路ｒ２上に直列に設けられた第２キャパシタの一例であるキャパシタＣ２１である。また、インピーダンス回路Ｚ３は、第１インダクタの一例であるインダクタＬ３１と第３キャパシタの一例であるキャパシタＣ３１とが直列接続されたＬＣ直列共振回路である。このインピーダンス回路Ｚ３は、Ｂａｎｄ３８とＢａｎｄ４１とが重複する周波数帯域内または近傍にインピーダンスが極小となる共振周波数を有する。また、インピーダンス回路Ｚ４は、経路ｒ１と経路ｒ２との共通接続部分に直列に設けられた第４キャパシタの一例であるキャパシタＣ４１と、当該共通接続部分のノードとグランドとの間に接続された第２インダクタの一例であるインダクタＬ４１と、を有する。

図３は、実施例に係る分波回路１１について、スイッチＳＷ１及びスイッチＳＷ２のオン及びオフが異なる２つの状態を示す図である。具体的には、同図の上段には、スイッチＳＷ１がオフかつスイッチＳＷ２がオンとなっている場合の回路図が示されている。同図の下段には、スイッチＳＷ１がオンかつスイッチＳＷ２がオフとなっている場合の回路図が示されている。ここで、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合には、Ｂａｎｄ３８用のフィルタ２１が使用される。一方、スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合には、Ｂａｎｄ４１用のフィルタ２２が使用される。なお、同図には、分波回路１１を流れる高周波信号についても模式的に示されている。

まず、同図の上段を参照して、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合について説明する。

この場合、共通端子１１０ｃとＢａｎｄ３８用の個別端子１１１とを結ぶ経路ｒ１上には、インピーダンス回路Ｚ１及びインピーダンス回路Ｚ４が位置する。一方、経路ｒ１とグランドとを接続する経路上には、インピーダンス回路Ｚ２及びインピーダンス回路Ｚ３が位置する。つまり、個別端子１１１に対して高周波信号を伝達する主経路である直列腕について、インピーダンス回路Ｚ１及びＺ４の合成特性が付与される。一方、当該直列腕とグランドとを接続する並列腕について、インピーダンス回路Ｚ２及びＺ３の合成特性が付与される。

また、この場合、共通端子１１０ｃとＢａｎｄ４１用の個別端子１１２とを結ぶ経路ｒ２上には、インピーダンス回路Ｚ２及びインピーダンス回路Ｚ４が位置する。一方、経路ｒ２とグランドとを接続する経路上には、インピーダンス回路Ｚ３が位置する。つまり、個別端子１１２に対して高周波信号を伝達する主経路である直列腕について、インピーダンス回路Ｚ２及びＺ４の合成特性が付与される。一方、当該直列腕とグランドとを接続する並列腕について、インピーダンス回路Ｚ３の特性が付与される。

次いで、同図の下段を参照して、スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合について説明する。

この場合、共通端子１１０ｃとＢａｎｄ４１用の個別端子１１２とを結ぶ経路ｒ２上には、インピーダンス回路Ｚ２及びインピーダンス回路Ｚ４が位置する。一方、経路ｒ２とグランドとを接続する経路上には、インピーダンス回路Ｚ１及びインピーダンス回路Ｚ３が位置する。つまり、個別端子１１２に対して高周波信号を伝達する主経路である直列腕について、インピーダンス回路Ｚ２及びＺ４の合成特性が付与される。一方、当該直列腕とグランドとを接続する並列腕について、インピーダンス回路Ｚ１及びＺ３の合成特性が付与される。

また、この場合、共通端子１１０ｃとＢａｎｄ３８用の個別端子１１１とを結ぶ経路ｒ１上には、インピーダンス回路Ｚ１及びインピーダンス回路Ｚ４が位置する。一方、当該経路ｒ１とグランドとを接続する経路上には、インピーダンス回路Ｚ３が位置する。つまり、個別端子１１１に対して高周波信号を伝達する主経路である直列腕について、インピーダンス回路Ｚ１及びＺ４の合成特性が付与される。一方、当該直列腕とグランドとを接続する並列腕について、インピーダンス回路Ｚ３の特性が付与される。

これにより、分波回路１１は、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合に図４及び図５に示す特性を有し、スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合に図６及び図７に示す特性を有する。以下、これら特性について具体的に説明する。

なお、以下で説明するインピーダンス特性を示すスミスチャート及び通過特性を示すグラフには、ＨＢ２帯の低域端近傍及び高域端近傍にマーカーを付加している。また、インピーダンス特性を示すスミスチャートの右には、グラフ中のマーカーｍ＊（ここで、＊はグラフ中のｍに続く数値）における周波数、反射係数Γの大きさρ及び位相θ、ならびに、インピーダンス（係数のＺ０は例えば５０Ω）が示されている。また、通過特性を示すグラフの下には、グラフ中のマーカーｍ＊における周波数及び挿入損失（Insertion Loss：I.L.）が示されている。このことは、以降のインピーダンス特性を示すスミスチャート及び通過特性を示すグラフのマーカーについても同様である。

［３−２． 特性］
［３−２−１． スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合］
まず、図４及び図５を参照して、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合について説明する。

図４は、本実施例において、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合における分波回路１１のインピーダンス特性を示すスミスチャートである。図５は、本実施例において、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合における分波回路１１の通過特性を示すグラフである。具体的には、同図には、共通端子１１０ｃとＢａｎｄ３８用の個別端子１１１の間の挿入損失、及び、共通端子１１０ｃとＢａｎｄ４１用の個別端子１１２の間の挿入損失が示されている。このことは、以降の分波回路の通過特性を示すグラフについても、同様である。

図４から明らかなように、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合、共通端子１１０ｃのＨＢ２帯におけるインピーダンス、及び、Ｂａｎｄ３８用の個別端子１１１のＨＢ２帯におけるインピーダンスは、５０Ωに近づいている。これに対し、Ｂａｎｄ４１用の個別端子１１２のＨＢ２帯におけるインピーダンスは、０Ωに近づいている。

これにより、この場合、図５に示すように、共通端子１１０ｃに入力されたＨＢ２帯の高周波信号は、Ｂａｎｄ３８用の個別端子１１１から低損失で出力され、Ｂａｎｄ４１用の個別端子１１２からはほとんど出力されないこととなる。

具体的には、共通端子１１０ｃとＢａｎｄ３８用の個別端子１１１の間の挿入損失は、ＨＢ２帯において次の値となる。つまり、Ｂａｎｄ３８使用時において、Ｂａｎｄ３８用の個別端子１１１に出力されるＨＢ２帯の高周波信号について、低損失化が図られている。

ＨＢ２帯低域端近傍：０．５３３ｄＢ
ＨＢ２帯高域端近傍：０．５６９ｄＢ

また、Ｂａｎｄ３８用の個別端子１１１に出力される高周波信号は、インピーダンス回路Ｚ１及びＺ４の合成回路による減衰特性の影響により、ＨＢ２帯より低域側において減衰される。つまり、当該高周波信号は、インピーダンス回路Ｚ１が有するキャパシタＣ１１とインピーダンス回路Ｚ４が有するキャパシタＣ４１及びインダクタＬ４１とで構成されるハイパスフィルタ回路により、ＨＢ２帯より低域側において減衰される。

また、当該高周波信号は、インピーダンス回路Ｚ２及びＺ３の合成回路による減衰特性の影響により、ＨＢ２帯より高域側において減衰される。つまり、当該高周波信号は、インピーダンス回路Ｚ２が有するキャパシタＣ２１とインピーダンス回路Ｚ３が有するキャパシタＣ３１及びインダクタＬ３１とで構成されるＬＣ直列共振回路により、ＨＢ２帯より高域側において減衰される。

これに対して、共通端子１１０ｃとＢａｎｄ４１用の個別端子１１２の間の挿入損失は、ＨＢ２帯において次の値となる。つまり、Ｂａｎｄ３８使用時において、Ｂａｎｄ４１用の個別端子１１２には、ＨＢ２帯の高周波信号がほぼ出力されない。

ＨＢ２帯低域端近傍：１９．０５３ｄＢ
ＨＢ２帯高域端近傍：２３．２６８ｄＢ

このことは、Ｂａｎｄ４１用の個別端子１１２の並列腕について特性を付与するインピーダンス回路Ｚ３の減衰特性の影響による。

また、Ｂａｎｄ４１用の個別端子１１２に出力される高周波信号は、インピーダンス回路Ｚ２及びＺ４の合成回路による減衰特性の影響により、ＨＢ２帯より低域側において減衰される。つまり、当該高周波信号は、インピーダンス回路Ｚ２が有するキャパシタＣ２１とインピーダンス回路Ｚ４が有するキャパシタＣ４１及びインダクタＬ４１とで構成されるハイパスフィルタ回路により、ＨＢ２帯より低域側において減衰される。

［３−２−２． スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合］
次いで、図６及び図７を参照して、スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合について説明する。

ここで、本実施例では、インピーダンス回路Ｚ１とインピーダンス回路Ｚ２とは、同一の素子値を有する回路素子による同一の回路構成を有する。つまり、キャパシタＣ１１のキャパシタンス値とキャパシタＣ２１のキャパシタンス値とは、等しい。このため、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合とスイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合とを比べると、個別端子１１１及び１１２とこれに関する事項について特性が入れ替わる点が異なる。よって、以下では、特性について簡略化して説明する。

図６は、本実施例において、スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合における分波回路１１のインピーダンス特性を示すスミスチャートである。図７は、本実施例において、スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合における分波回路１１の通過特性を示すグラフである。具体的には、同図には、共通端子１１０ｃとＢａｎｄ３８用の個別端子１１１の間の挿入損失、及び、共通端子１１０ｃとＢａｎｄ４１用の個別端子１１２の間の挿入損失が示されている。

図６から明らかなように、スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合におけるインピーダンス特性は、図４に示したインピーダンス特性に比べて、個別端子１１１におけるインピーダンスと個別端子１１２におけるインピーダンスとが入れ替わっている。

これにより、この場合、図７に示すように、共通端子１１０ｃに入力されたＨＢ２帯の高周波信号は、Ｂａｎｄ４１用の個別端子１１２から低損失で出力され、Ｂａｎｄ３８用の個別端子１１１からはほとんど出力されないこととなる。つまり、図７に示す通過特性は、図５に示した通過特性が入れ替わった特性を示す。

具体的には、Ｂａｎｄ４１使用時において、Ｂａｎｄ４１用の個別端子１１２に出力されるＨＢ２帯の高周波信号について、低損失化が図られている。

ここで、Ｂａｎｄ４１用の個別端子１１２に出力される高周波信号は、インピーダンス回路Ｚ２及びＺ４の合成回路による減衰特性の影響により、ＨＢ２帯より低域側において減衰される。また、当該高周波信号は、インピーダンス回路Ｚ１及びＺ３の合成回路による減衰特性の影響により、ＨＢ２帯より高域側において減衰される。

これに対して、Ｂａｎｄ４１使用時において、Ｂａｎｄ３８用の個別端子１１１には、ＨＢ２帯の高周波信号がほぼ出力されない。このことは、Ｂａｎｄ３８用の個別端子１１１の並列腕について特性を付与するインピーダンス回路Ｚ３の減衰特性の影響による。

また、Ｂａｎｄ３８用の個別端子１１１に出力される高周波信号は、インピーダンス回路Ｚ１及びＺ４の合成回路による減衰特性の影響により、ＨＢ２帯より低域側において減衰される。

［４． 効果等］
以上実施例を用いて説明した本実施の形態に係るマルチプレクサ１によって奏される効果について、比較例と対比して説明する。

まず、比較例に係るマルチプレクサについて説明する。図８は、比較例に係るマルチプレクサ９の構成を示す図である。

同図に示すマルチプレクサ９は、実施例に係るマルチプレクサ１に比べて、分波回路１１に代わり、スイッチＳＷ９を有する分波回路９１を備える点が異なる。

スイッチＳＷ９は、ＳＰＤＴ型のスイッチ素子であり、共通端子ａ０が分波回路９１の共通端子１１０ｃに接続され、一方の選択端子ａ１が分波回路９１の個別端子１１１に接続され、他方の選択端子ａ２が分波回路９１の個別端子１１２に接続されている。

このような分波回路９１は、制御信号に応じてスイッチＳＷ９が切り替えられることにより、共通端子１１０ｃに入力されたＨＢ２帯の高周波信号を、個別端子１１１または１１２から出力する。つまり、比較例に係るマルチプレクサ９は、制御信号に応じて、Ｂａｎｄ３８の高周波信号を出力端子１０１から出力する第１状態と、Ｂａｎｄ４１の高周波信号を出力端子１０２から出力する第２状態とを切り替えることができる。ここで、第１状態では、Ｂａｎｄ３８用のフィルタ２１が使用されており、一方、第２状態では、Ｂａｎｄ４１用のフィルタ２２が使用されている。

図９は、Ｂａｎｄ３８用のフィルタ２１の使用時におけるマルチプレクサの通過特性を、実施例及び比較例で比較して示すグラフである。図１０は、Ｂａｎｄ４１用のフィルタ２２の使用時におけるマルチプレクサの通過特性を、実施例及び比較例で比較して示すグラフである。具体的には、これらの図の左列には実施例に係るマルチプレクサ１の通過特性が示されており、これらの図の右列には比較例に係るマルチプレクサ９の通過特性が示されている。また、これらの図の上段には通過特性全体が示されており、これらの図の下段には上段に示す通過特性のうち通過帯域及びその周辺が拡大して示されている。

これらの図から明らかなように、実施例に係るマルチプレクサ１は、比較例に係るマルチプレクサ９に比べて、Ｂａｎｄ３８用のフィルタ２１の使用時（図９参照）及びＢａｎｄ４１用のフィルタ２２の使用時（図１０参照）のいずれにおいても、通過帯域内における挿入損失（すなわちロス）が低減されている。

つまり、比較例に係るマルチプレクサ９では、入力端子１００ｃと出力端子１０１及び１０２とを接続する主経路上に設けられたスイッチＳＷ９によって、高周波信号が出力される端子を切り替えている。このため、出力される高周波信号がスイッチＳＷ９のオン抵抗の影響を受けてしまうので、通過帯域内の低損失が妨げられる。

これに対して、実施例に係るマルチプレクサ１によれば、主経路とグランドとを接続する経路に設けられたスイッチ回路１２によって、高周波信号が出力される個別端子１１１及び１１２を切り替えている。このため、出力される高周波信号がスイッチ回路１２を構成するスイッチ素子のオン抵抗の影響を受けにくくなるので、Ｂａｎｄ３８使用時及びＢａｎｄ４１使用時のいずれにおいても、通過帯域内の低損失化が図られる。

また、実施例に係るマルチプレクサ１によれば、インピーダンス回路Ｚ１及びＺ４の合成回路による減衰特性の影響、ならびに、インピーダンス回路Ｚ２及びＺ４の合成回路による減衰特性の影響により、比較例に比べて、ＨＢ２帯より低域側において減衰量を大きく確保することができる。また、実施例に係るマルチプレクサ１によれば、インピーダンス回路Ｚ１及びＺ３の合成回路による減衰特性の影響、ならびに、インピーダンス回路Ｚ２及びＺ３の合成回路による減衰特性の影響により、比較例に比べて、ＨＢ２帯より高域側において減衰量を大きく確保することができる。つまり、実施例に係るマルチプレクサ１によれば、比較例に比べて、Ｂａｎｄ３８使用時及びＢａｎｄ４１使用時のいずれにおいても、通過帯域外の減衰の向上が図られる。

以上、実施例を用いて説明した本実施の形態に係るマルチプレクサ１によれば、分波回路１１が、共通端子１１０ｃと個別端子１１１とを接続する経路ｒ１上に直列に設けられたインピーダンス回路Ｚ１と、共通端子１１０ｃと個別端子１１２とを接続する経路ｒ２上に直列に設けられたインピーダンス回路Ｚ２と、インピーダンス回路Ｚ３及びスイッチ回路１２と、を備える。スイッチ回路１２は、インピーダンス回路Ｚ１と個別端子１１１との間の経路ｒ１上のノードＮ１、及び、インピーダンス回路Ｚ２と個別端子１１２との間の経路ｒ２上のノードＮ２のうち一方のみを、インピーダンス回路Ｚ３を介してグランドに接続する。

このような構成により、インピーダンス回路Ｚ１、インピーダンス回路Ｚ２及びインピーダンス回路Ｚ３を適宜設計することにより、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。具体的には、分波回路１１は、スイッチ回路１２によってノードＮ１がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１１に出力される高周波信号について、個別端子１１２に出力される高周波信号とのアイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。一方、分波回路１１は、スイッチ回路１２によってノードＮ２がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１２に出力される高周波信号について、個別端子１１１に出力される高周波信号とのアイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。したがって、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができるマルチプレクサを実現できる。

また、本実施の形態に係るマルチプレクサ１によれば、スイッチ回路１２によってノードＮ２がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１１における分波回路１１のインピーダンスは、第１周波数帯域（ＢａｎｄＡ、実施例ではＢａｎｄ３８）において基準化インピーダンスに略等しい。これにより、第１周波数帯域の高周波信号について、個別端子１１１における不整合による反射損を抑制することが可能となる。また、上記の場合、個別端子１１２における分波回路１１のインピーダンスは、第２周波数帯域（ＢａｎｄＢ、実施例ではＢａｎｄ４１）において０Ωまたは無限大に略等しい。これにより、第２周波数帯域の高周波信号について、個別端子１１２の通過を妨げることができる。つまり、個別端子１１２を通過し得る第２周波数帯域の高周波信号を減衰させることができる。したがって、第１周波数帯域の使用時、すなわち第１周波数帯域の高周波信号を通過させる場合に、第１周波数帯域内の低損失化かつ第２周波数帯域の高減衰化が可能となる。

また、本実施の形態に係るマルチプレクサ１によれば、スイッチ回路１２によってノードＮ１がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１２における分波回路１１のインピーダンスは、第２周波数帯域において基準化インピーダンスに略等しい。これにより、第２周波数帯域の高周波信号について、個別端子１１２における不整合による反射損を抑制することが可能となる。また、上記の場合、個別端子１１１における分波回路１１のインピーダンスは、第１周波数帯域において０Ωまたは無限大に略等しい。これにより、第１周波数帯域の高周波信号について、個別端子１１１の通過を妨げることができる。つまり、個別端子１１１を通過し得る第１周波数帯域の高周波信号を減衰させることができる。したがって、第２周波数帯域の使用時、すなわち第２周波数帯域の高周波信号を通過させる場合に、第２周波数帯域内の低損失化かつ第１周波数帯域の高減衰化が可能となる。よって、このような第２周波数帯域の使用時に奏される効果、及び、上述した第１周波数帯域の使用時に奏される効果を鑑みると、第１周波数帯域及び第２周波数帯域のいずれの使用時についても、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。

また、具体的には、本実施の形態の実施例に係るマルチプレクサ１によれば、インピーダンス回路Ｚ１は、経路ｒ１上に直列に設けられたキャパシタＣ１１である。ここで、インダクタはキャパシタに比べてＱ値が悪いことが多い。このため、インピーダンス回路Ｚ１がキャパシタＣ１１であることにより、第１周波数帯域の使用時に通過帯域内の低損失化を図ることができる。

また、具体的には、本実施の形態の実施例に係るマルチプレクサ１によれば、インピーダンス回路Ｚ２は、経路ｒ２上に直列に設けられたキャパシタＣ２１である。上述したように、インダクタはキャパシタに比べてＱ値が悪いことが多い。このため、インピーダンス回路Ｚ２がキャパシタＣ２１であることにより、第２周波数帯域の使用時に通過帯域内の低損失化を図ることができる。

また、具体的には、本実施の形態の実施例に係るマルチプレクサ１によれば、インピーダンス回路Ｚ３は、インダクタＬ３１とキャパシタＣ３１とが直列接続されたＬＣ直列共振回路であり、第１周波数帯域と第２周波数帯域とが重複する周波数帯域内または近傍にインピーダンスが極小となる共振周波数を有する。これにより、第１周波数帯域の使用時に第２周波数帯域をさらに高減衰化することができ、第２周波数帯域の使用時に第１周波数帯域をさらに高減衰化することができる。よって、第１周波数帯域及び第２周波数帯域のいずれの使用時についても、アイソレーションを向上することができる。

また、本実施の形態に係るマルチプレクサ１によれば、インピーダンス回路Ｚ４を備えることにより、共通端子１１０ｃにおける分波回路１１のインピーダンスを所望のインピーダンスに調整することができる。よって、共通端子１１０ｃにおける不整合による反射損を抑制することが可能となるので、通過帯域内のさらなる低損失化を図ることができる。

また、具体的には、本実施の形態の実施例に係るマルチプレクサ１によれば、インピーダンス回路Ｚ４は、経路ｒ１と経路ｒ２との共通接続部分に直列に設けられたキャパシタＣ４１と、共通接続部分のノードとグランドとを接続するインダクタＬ４１と、を有する。これにより、共通端子１１０ｃにおける分波回路１１のインピーダンスの調整範囲を広げることができる。よって、共通端子１１０ｃにおいて、より高精度に整合をとることで不整合による反射損をさらに抑制することができるので、通過帯域内のさらなる低損失化を図ることができる。

また、本実施の形態に係るマルチプレクサ１によれば、スイッチ回路１２は、一方の端子がノードＮ１に接続され、他方の端子がインピーダンス回路Ｚ３を介してグランドに接続されたスイッチＳＷ１と、一方の端子がノードＮ２に接続され、他方の端子がインピーダンス回路Ｚ３を介してグランドに接続されたスイッチＳＷ２と、を有する。これにより、インピーダンス回路Ｚ３をスイッチＳＷ１及びＳＷ２で共有することで個数を削減できるため、分波回路１１の小型化が図られる。よって、マルチプレクサ１全体についても小型化が図られる。

なお、本実施の形態に係るマルチプレクサは、上述の構成に限られない。そこで、以下、各種変形例の一例として、上述した実施例の変形例１〜３を用いて説明する。

（実施の形態１の変形例１）
上記実施の形態では、インピーダンス回路Ｚ３は経路ｒ１及びｒ２に共通に設けられていた。つまり、スイッチ回路１２は、同一のインピーダンス回路Ｚ３を介して、ノードＮ１及びＮ２をグランドに接続した。しかし、インピーダンス回路Ｚ３は経路ｒ１及びｒ２に個別に設けられていてもかまわない。

図１１は、実施の形態１の変形例１に係るマルチプレクサ１Ａの構成を示す図である。

同図に示すマルチプレクサ１Ａが備える分波回路１１Ａは、図２に示した分波回路１１に比べ、インピーダンス回路Ｚ３が経路ｒ１及びｒ２に個別に設けられている点が異なる。

つまり、分波回路１１Ａは、スイッチＳＷ１と一のインピーダンス回路Ｚ３との直列回路と、スイッチＳＷ２と他の一のインピーダンス回路Ｚ３との直列回路と、を有する。スイッチＳＷ１と一のインピーダンス回路Ｚ３との直列回路は、ノードＮ１とグランドとを接続する経路上に設けられている。スイッチＳＷ２と他の一のインピーダンス回路Ｚ３との直列回路は、ノードＮ２とグランドとを接続する経路上に設けられている。

このように構成されたマルチプレクサ１Ａであっても、スイッチＳＷ１及びＳＷ２が、ノードＮ１及びＮ２のうち一方のみをインピーダンス回路Ｚ３を介してグランドに接続するため、上述したマルチプレクサ１と同様の効果を奏することができる。

なお、このような構成において、スイッチＳＷ１とこれに直列に接続されるインピーダンス回路Ｚ３との接続順序は、特に限定されず、スイッチＳＷ１がノードＮ１側であってもかまわないし、インピーダンス回路Ｚ３がノードＮ１側であってもかまわない。また、スイッチＳＷ１は、インピーダンス回路Ｚ３を構成するキャパシタＣ３１とインダクタＬ３１との間に接続されていてもかまわない。これらの事項は、スイッチＳＷ２とこれに直列に接続されるインピーダンス回路Ｚ３との接続順序についても、同様である。

（実施の形態１の変形例２）
上記実施の形態及びその変形例１では、分波回路は、インピーダンス回路Ｚ４を有したが、これを有さなくてもかまわない。

図１２は、実施の形態１の変形例２に係るマルチプレクサ１Ｂの構成を示す図である。

同図に示すマルチプレクサ１Ｂが備える分波回路１１Ｂは、図２に示した分波回路１１に比べ、インピーダンス回路Ｚ４が設けられていない点が異なる。

図１３は、本変形例において、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合における分波回路１１Ｂのインピーダンス特性を示すスミスチャートである。図１４は、本変形例において、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合における分波回路１１Ｂの通過特性を示すグラフである。

図１３から明らかなように、この場合、本変形例では、図４に示した実施例に比べて、共通端子１１０ｃのＨＢ２帯におけるインピーダンス、及び、Ｂａｎｄ３８用の個別端子１１１のＨＢ２帯におけるインピーダンスは、５０Ωからずれている。つまり、共通端子１１０ｃ及び個別端子１１１では、インピーダンスがＨＢ２帯においてミスマッチング（不整合）となっている。

このミスマッチングの影響によって、図１４に示す本変形例では、図５に示した実施例に比べて、共通端子１１０ｃとＢａｎｄ３８用の個別端子１１１の間の挿入損失がＨＢ２帯において大きくなり、具体的には次の値となる。

ＨＢ２帯低域端近傍：３．５６０ｄＢ
ＨＢ２帯高域端近傍：３．５８４ｄＢ

また、本変形例では、インピーダンス回路Ｚ４が設けられていない。このため、Ｂａｎｄ３８用の個別端子１１１に出力される高周波信号は、インピーダンス回路Ｚ１及びＺ４の合成回路による減衰特性の影響を受けないことにより、ＨＢ２帯より低域側において減衰しにくくなる。同様に、Ｂａｎｄ４１用の個別端子１１２に出力される高周波信号は、インピーダンス回路Ｚ２及びＺ４の合成回路による減衰特性の影響を受けないことにより、ＨＢ２帯より低域側において減衰しにくくなる。

なお、スイッチＳＷ１がオフかつスイッチＳＷ２がオンの場合とスイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合とを比べると、個別端子１１１及び１１２とこれに関する事項について特性が入れ替わる点が異なる。よって、スイッチＳＷ１がオンかつスイッチＳＷ２がオフの場合の特性については説明を省略する。

以上のように構成されたマルチプレクサ１Ｂであっても、インピーダンス回路Ｚ１〜Ｚ３及びスイッチ回路１２を備えることにより、上述したマルチプレクサ１と同様の効果を奏することができる。すなわち、入力端子１００ｃと個別端子１１１及び１１２とを接続する主経路上にスイッチを設けることなく、高周波信号が出力される個別端子１１１及び１１２を切り替えることができるので、通過帯域内の低損失化が図られる。

これに関し、本変形例では、実施例に比べて、インピーダンス回路Ｚ４が設けられていないことにより、共通端子１１０ｃにおける分波回路１１ＢのインピーダンスがＨＢ２帯において５０Ωからずれている。つまり、分波回路１１Ｂの共通端子１１０ｃ側の基準化インピーダンスが５０Ωの場合、ＨＢ２帯では、共通端子１１０ｃにおいてミスマッチングとなる。よって、この場合、本変形例では、実施例と同様に主経路上に設けられたスイッチのオン抵抗による損失を抑制することはできるものの、当該ミスマッチングによる損失（反射損）の影響によって実施例よりも損失が大きくなる。

しかし、本変形例の構成であっても、共通端子１１０ｃにおける分波回路１１Ｂのインピーダンスが共通端子１１０ｃに接続される回路とＨＢ２帯においてマッチングがとれている場合には、上記ミスマッチングによる損失することができる。つまり、分波回路１１Ｂの共通端子１１０ｃ側の基準化インピーダンスが５０Ωからずれており、かつ、共通端子１１０ｃにおける分波回路１１ＢのインピーダンスがＨＢ２帯において当該基準化インピーダンスと略等しい場合、ＨＢ２帯では、共通端子１１０ｃにおいてマッチングをとることができる。よって、この場合、本変形例であっても、実施例と同程度に通過帯域内の低損失化を図ることができる。

（実施の形態１の変形例３）
ここまで、２つのバンドに対応するマルチプレクサについて説明したが、上記の構成は３以上のバンドに対応するマルチプレクサに適用することもできる。そこで、本変形例では、３つのバンドに対応するマルチプレクサについて説明する。

図１５は、実施の形態１の変形例３に係るマルチプレクサ１Ｃの構成を示す図である。

同図に示すマルチプレクサ１Ｃは、実施例に係るマルチプレクサ１に比べ、さらに、ＨＢ２帯に包含されるＢａｎｄ７Ｒｘ（Ｂａｎｄ７の受信帯域：2620-2690MHz）に対応する。

具体的には、マルチプレクサ１Ｃは、実施例に係るマルチプレクサ１に比べ、さらに、第１周波数帯域の一例であるＢａｎｄ３８及び第２周波数帯域の一例であるＢａｎｄ４１に少なくとも一部重複する第３周波数帯域の一例であるＢａｎｄ７Ｒｘの高周波信号を通過させるフィルタ２３を備える。ここで、フィルタ２３は、第３フィルタの一例である。フィルタ２３を通過した高周波信号は、マルチプレクサ１Ｃの出力端子１０３から出力される。

また、マルチプレクサ１Ｃは、実施例に係るマルチプレクサ１に比べ、２つの個別端子１１１及び１１２を有する分波回路１１に代わり、３つの個別端子１１１〜１１３を有する分波回路１１Ｃを備える。

具体的には、分波回路１１Ｃは、分波回路１１に比べ、さらに、フィルタ２３に接続された第３個別端子の一例である個別端子１１３と、共通端子１１０ｃと個別端子１１３とを接続する第３経路である経路ｒ３上に直列に設けられた第５インピーダンス回路であるインピーダンス回路Ｚ５と、を備える。具体的には、インピーダンス回路Ｚ５は、分岐点ｎと個別端子１１３との間の経路ｒ３上に設けられている。本変形例では、インピーダンス回路Ｚ５は、経路ｒ３上に直列に設けられたキャパシタＣ５１である。なお、インピーダンス回路Ｚ５の構成は、これに限られない。

また、分波回路１１Ｃは、分波回路１１に比べ、ＳＰＳＴ型の２つのスイッチＳＷ１及びＳＷ２で構成されたスイッチ回路１２に代わり、ＳＰＳＴ型の３つのスイッチＳＷ１〜ＳＷ３で構成されたスイッチ回路１２Ｃを有する。スイッチＳＷ３は、インピーダンス回路Ｚ３とノードＮ３との導通及び非導通を切り替える。ここで、ノードＮ３は、インピーダンス回路Ｚ５と個別端子１１３との間の経路ｒ３上の第３ノードである。このスイッチ回路１２Ｃは、ノードＮ１〜Ｎ３のうちいずれか１つ以外を、インピーダンス回路Ｚ３を介してグランドに接続する。つまり、スイッチＳＷ１〜ＳＷ３は、制御信号に応じて、いずれか１つのみが非導通（オフ）となり、他が導通（オン）となる。

このように構成された分波回路１１Ｃの共通端子１１０ｃ、個別端子１１１〜１１３のインピーダンスは、インピーダンス回路Ｚ１〜Ｚ５によって以下を満たすように調整されている。

スイッチ回路１２ＣによってノードＮ２及びＮ３がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１１における分波回路１１Ｃのインピーダンスは、ＨＢ２帯において５０Ω等の基準化インピーダンスに略等しい。つまり、この場合、当該インピーダンスは、ＨＢ２帯に包含されるＢａｎｄ３８において基準化インピーダンスに略等しい。また、この場合、個別端子１１２及び１１３それぞれにおける分波回路１１Ｃのインピーダンスは、ＨＢ２帯において０Ωまたは無限大に略等しい。つまり、この場合、個別端子１１２における分波回路１１Ｃのインピーダンスは、ＨＢ２帯に包含されるＢａｎｄ４１において０Ωまたは無限大に略等しい。同様に、個別端子１１３における分波回路１１Ｃのインピーダンスは、ＨＢ２帯に包含されるＢａｎｄ７Ｒｘにおいて０Ωまたは無限大に略等しい。

一方、スイッチ回路１２ＣによってノードＮ１及びＮ３がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１２における分波回路１１Ｃのインピーダンスは、ＨＢ２帯において５０Ω等の基準化インピーダンスに略等しい。つまり、この場合、当該インピーダンスは、ＨＢ２帯に包含されるＢａｎｄ４１において基準化インピーダンスに略等しい。また、この場合、個別端子１１１及び１１３それぞれにおける分波回路１１Ｃのインピーダンスは、ＨＢ２帯において０Ωまたは無限大に略等しい。つまり、この場合、個別端子１１１における分波回路１１Ｃのインピーダンスは、ＨＢ２帯に包含されるＢａｎｄ３８において０Ωまたは無限大に略等しい。同様に、個別端子１１３における分波回路１１Ｃのインピーダンスは、ＨＢ２帯に包含されるＢａｎｄ７Ｒｘにおいて０Ωまたは無限大に略等しい。

さらに、スイッチ回路１２ＣによってノードＮ１及びＮ２がインピーダンス回路Ｚ３を介してグランドに接続されている場合、個別端子１１１における分波回路１１Ｃのインピーダンスは、ＨＢ２帯において５０Ω等の基準化インピーダンスに略等しい。つまり、この場合、当該インピーダンスは、ＨＢ２帯に包含されるＢａｎｄ７Ｒｘにおいて基準化インピーダンスに略等しい。また、この場合、個別端子１１１及び１１２それぞれにおける分波回路１１Ｃのインピーダンスは、ＨＢ２帯において０Ωまたは無限大に略等しい。つまり、この場合、個別端子１１１における分波回路１１Ｃのインピーダンスは、ＨＢ２帯に包含されるＢａｎｄ３８において０Ωまたは無限大に略等しい。同様に、個別端子１１２における分波回路１１Ｃのインピーダンスは、ＨＢ２帯に包含されるＢａｎｄ４１において０Ωまたは無限大に略等しい。

以上のように構成されたマルチプレクサ１Ｃは、制御信号に応じて、Ｂａｎｄ３８の高周波信号を出力端子１０１から出力する第１状態と、Ｂａｎｄ４１の高周波信号を出力端子１０２から出力する第２状態と、Ｂａｎｄ７Ｒｘの高周波信号を出力端子１０３から出力する第３状態と、を切り替えることができる。

図１６は、実施の形態１の変形例３に係るマルチプレクサ１Ｃの通過特性を示すグラフである。具体的には、同図の上段には、スイッチＳＷ１がオフかつスイッチＳＷ２及びＳＷ３がオンとなっている場合の通過特性が示されている。同図の中段には、スイッチＳＷ１及びＳＷ３がオンかつスイッチＳＷ２がオフとなっている場合の通過特性が示されている。同図の下段には、スイッチＳＷ１及びＳＷ２がオンかつスイッチＳＷ３がオフとなっている場合の通過特性が示されている。ここで、スイッチＳＷ１がオフかつスイッチＳＷ２及びＳＷ３がオンの場合には、Ｂａｎｄ３８用のフィルタ２１が使用されている。スイッチＳＷ１及びＳＷ３がオンかつスイッチＳＷ２がオフの場合には、Ｂａｎｄ４１用のフィルタ２２が使用されている。スイッチＳＷ１及びＳＷ２がオンかつスイッチＳＷ３がオフの場合には、Ｂａｎｄ７Ｒｘ用のフィルタ２３が使用されている。

同図から明らかなように、３バンドに対応するマルチプレクサ１Ｃであっても、使用されるフィルタの通過帯域内について低損失化が図られている。つまり、使用されるバンドの周波数帯域内において低損失化が図られている。また、使用されるバンドと他のバンドとのアイソレーションが確保されている。

このように、本変形例に係るマルチプレクサ１Ｃによれば、各経路ｒ１〜ｒ３上に直列に設けられたインピーダンス回路Ｚ１、Ｚ２及びＺ５と、各経路ｒ１〜ｒ３上のノードＮ１〜Ｎ３のうちいずれか１つ以外をインピーダンス回路Ｚ３を介してグランドに接続するスイッチ回路１２Ｃと、を有する分波回路１１Ｃを備える。これにより、インピーダンス回路Ｚ１〜Ｚ３及びＺ５を適宜設計することにより、３バンドに対応するマルチプレクサ１Ｃについて、使用されるフィルタの通過帯域内について低損失化を図り、かつ、使用されるバンドと他のバンドとのアイソレーションを確保することができる。

（実施の形態２）
実施の形態１及びその各変形例で説明したマルチプレクサは、高周波フロントエンド回路及びこれを備える通信装置に適用することができる。そこで、実施の形態２では、このような高周波フロントエンド回路及び通信装置について、実施の形態１に係るマルチプレクサ１を備える構成を例に説明する。なお、本実施の形態に係る高周波フロントエンド回路及び通信装置は、上記説明したいずれかの変形例を備える構成であってもかまわない。

図１７は、実施の形態２に係る通信装置５の構成を示すブロック図である。

同図に示す通信装置５は、ＢａｎｄＡ及びＢａｎｄＢに対応し、アンテナ素子２と、高周波フロントエンド回路４と、ＲＦＩＣ３と、を備える。なお、通信装置５は、アンテナ素子２を備えなくてもかまわない。

高周波フロントエンド回路４は、通信装置５のフロントエンドに設けられ、アンテナ素子２とＲＦＩＣ３との間で高周波信号を伝達する。具体的には、高周波フロントエンド回路４は、上記説明したマルチプレクサ１と、マルチプレクサ１に接続された増幅回路４１及び４２と、を備える。

本実施の形態では、増幅回路４１及び４２は、それぞれ、ＢａｎｄＡ及びＢａｎｄＢに対応するローノイズアンプ（低雑音増幅器）であり、マルチプレクサ１から出力された高周波信号を増幅してＲＦＩＣ３に出力する。

ＲＦＩＣ３は、高周波フロントエンド回路４に出力する高周波信号、及び、高周波フロントエンド回路４から入力された高周波信号の少なくとも一方を信号処理するＲＦ信号処理回路を構成する。本実施の形態では、ＲＦＩＣ３は、高周波フロントエンド回路４から入力された高周波信号を信号処理する。

また、ＲＦＩＣ３は、マルチプレクサ１が有するスイッチ回路１２（図１参照）を制御する制御部としての機能を果たす。具体的には、ＲＦＩＣ３は、使用するバンドに応じた制御信号をスイッチ回路１２に出力することにより、使用するバンドの切り替えに応じて高周波信号が出力される出力端子１０１及び１０２を切り替える。

なお、スイッチ回路１２を制御する制御部は、ＲＦＩＣ３に限らず、例えばＢＢＩＣ（Baseband Integrated Circuit）または高周波フロントエンド回路４内に設けられた制御ＩＣ等であってもかまわない。

このように構成された通信装置５及び高周波フロントエンド回路４によれば、使用されるバンドの周波数帯域内において低損失化が図られたマルチプレクサ１を備えることにより、通信品質の向上が図られる。

（実施の形態２の変形例）
なお、実施の形態１及びその各変形例で説明したマルチプレクサの構成は、複数のバンドを同時に使用するＣＡに対応する高周波フロントエンド回路及びこれを備える通信装置に適用することができる。そこで、実施の形態２の変形例では、このような高周波フロントエンド回路及び通信装置について、実施の形態１の実施例に係るマルチプレクサ１を備える構成を例に説明する。なお、本変形例に係る高周波フロントエンド回路及び通信装置は、上記説明したいずれかの変形例を備える構成であってもかまわない。

図１８は、実施の形態２の変形例に係る通信装置５Ｄの構成を示す図である。

同図に示す通信装置５Ｄは、ＨＢ１帯（2300-2400MHz）に包含されるＢａｎｄ４０（2300-2400MHz）及びＢａｎｄ３０Ｒｘ（Ｂａｎｄ３０の受信帯域：2350-2360MHz）と、ＨＢ２帯（2496-2690MHz）に包含されるＢａｎｄ４１（2496-2690MHz）及びＢａｎｄ３８（2570-2620MHz）に対応し、アンテナ素子２と、高周波フロントエンド回路４Ｄと、ＲＦＩＣ３Ｄと、を備える。なお、通信装置５Ｄは、アンテナ素子２を備えなくてもかまわない。

高周波フロントエンド回路４Ｄ及びＲＦＩＣ３Ｄは、上記実施の形態２の高周波フロントエンド回路４及びＲＦＩＣ３に比べて、ＣＡに対応する点及びこれに関する事項が主に異なる。このため、以下では、高周波フロントエンド回路４Ｄ及びＲＦＩＣ３Ｄについて、それぞれ、高周波フロントエンド回路４及びＲＦＩＣ３と異なる点を中心に説明し、他の点については簡略化して説明する。

高周波フロントエンド回路４Ｄは、マルチプレクサ１Ｄと、マルチプレクサ１Ｄに接続された増幅回路４１ａ、４２ａ、４１ｂ及び４２ｂと、を備える。増幅回路４１ａ、４２ａ、４１ｂ及び４２ｂは、それぞれ、Ｂａｎｄ４１、Ｂａｎｄ３８、Ｂａｎｄ４０及びＢａｎｄ３０Ｒｘに対応するローノイズアンプであり、マルチプレクサ１Ｄから出力された高周波信号を増幅してＲＦＩＣ３Ｄに出力する。

以下、マルチプレクサ１Ｄの詳細について説明する。

マルチプレクサ１Ｄは、分波回路１１Ｄａ及び１１Ｄｂと、フィルタ２１ａ、２２ａ、２１ｂ及び２２ｂと、整合回路３０と、を備える。

分波回路１１Ｄａ及び１１Ｄｂのそれぞれは、上述した実施例における分波回路１１に相当する。

具体的には、分波回路１１Ｄａは、共通端子１１０ｃに相当する共通端子１１０ｃａと、個別端子１１１及び１１２にそれぞれ相当する個別端子１１１ａ及び１１２ａと、を有する、ＨＢ２用の分波回路である。また、分波回路１１Ｄａは、さらに、インピーダンス回路Ｚ１〜Ｚ４にそれぞれ相当するインピーダンス回路Ｚ１ａ〜Ｚ４ａと、スイッチＳＷ１及びＳＷ２にそれぞれ相当するスイッチＳＷ１ａ及びＳＷ２ａと、を有する。

分波回路１１Ｄｂは、共通端子１１０ｃに相当する共通端子１１０ｃｂと、個別端子１１１及び１１２にそれぞれ相当する個別端子１１１ｂ及び１１２ｂと、を有する、ＨＢ１用の分波回路である。また、分波回路１１Ｄｂは、さらに、インピーダンス回路Ｚ１〜Ｚ４にそれぞれ相当するインピーダンス回路Ｚ１ｂ〜Ｚ４ｂと、スイッチＳＷ１及びＳＷ２にそれぞれ相当するスイッチＳＷ１ｂ及びＳＷ２ｂと、を有する。

なお、分波回路１１Ｄａ及び１１Ｄｂのそれぞれは、上述した実施例における分波回路１１と異なるインピーダンス特性を有する。このことについて、分波回路１１Ｄａを用いて説明する。分波回路１１Ｄｂについては、分波回路１１Ｄａと同様のことが言えるため、その詳細な説明は省略する。

また、分波回路１１Ｄａのインピーダンス特性と分波回路１１Ｄｂのインピーダンス特性とは、同一には限られず、異なっていてもかまわない。また、分波回路１１Ｄａ及び１１Ｄｂの少なくとも一方は、実施例における分波回路１１と同様のインピーダンス特性を有してもかまわない。

図１９は、本変形例において、ある条件の場合におけるＨＢ２用の分波回路１１Ｄａのインピーダンス特性を示すスミスチャートである。具体的には、同図には、スイッチＳＷ１ａがオフかつスイッチＳＷ２ａがオンの場合、すなわちＢａｎｄ４１使用時における当該インピーダンス特性が示されている。

同図に示すように、この場合、図中の「ＨＢ２共通端子」で示された共通端子１１０ｃａのＨＢ２帯におけるインピーダンス、及び、図中の「Ｂ４１用個別端子」で示されたＢａｎｄ４１用の個別端子１１１ａのＨＢ２帯におけるインピーダンスは、いずれも５０Ωからずれている。これらのインピーダンスは、それぞれ、本変形例における共通端子１１０ｃの基準化インピーダンス、及び、本変形例における個別端子１１１ａの基準化インピーダンスと略等しい。これに対し、図中の「Ｂ３８用個別端子」で示されたＢａｎｄ３８用の個別端子１１２ａのＨＢ２帯におけるインピーダンスは、０Ωに近づいている。

これにより、この場合、共通端子１１０ｃａに入力されたＨＢ２帯の高周波信号は、Ｂａｎｄ４１用の個別端子１１１ａから低損失で出力され、Ｂａｎｄ３８用の個別端子１１２ａからはほとんど出力されないこととなる。つまり、この場合、本変形例における分波回路１１Ｄａは、実施例における分波回路１１と同様の通過特性を示す。

なお、スイッチＳＷ１ａがオンかつスイッチＳＷ２ａがオフの場合、すなわちＢａｎｄ３８使用時についての詳細な説明は省略するが、この場合、共通端子１１０ｃａに入力されたＨＢ２帯の高周波信号は、Ｂａｎｄ３８用の個別端子１１２ａから低損失で出力され、Ｂａｎｄ４１用の個別端子１１１ａからはほとんど出力されないこととなる。つまり、この場合についても、本変形例における分波回路１１Ｄａは、実施例における分波回路１１と同様の通過特性を示す。

フィルタ２１ａは、本変形例における第１フィルタの一例であり、個別端子１１１ａに接続され、本変形例における第１周波数帯域の一例であるＢａｎｄ４１の高周波信号を通過させる。フィルタ２１ｂは、本変形例における第２フィルタの一例であり、個別端子１１２ａに接続され、本変形例における第２周波数帯域の一例であるＢａｎｄ３８の高周波信号を通過させる。フィルタ２１ｂは、本変形例における第１フィルタの他の一例であり、個別端子１１１ｂに接続され、本変形例における第１周波数帯域の他の一例であるＢａｎｄ４０の高周波信号を通過させる。フィルタ２１ｂは、本変形例における第２フィルタの一例であり、個別端子１１２ｂに接続され、本変形例における第２周波数帯域の一例であるＢａｎｄ３０Ｒｘの高周波信号を通過させる。

このように、マルチプレクサ１Ｄは、分波回路、第１フィルタ及び第２フィルタからなる組を複数組備える。具体的には、マルチプレクサ１Ｄは、分波回路１１Ｄａとフィルタ２１ａ及び２２ａからなる第１組と、分波回路１１Ｄｂとフィルタ２１ｂ及び２２ｂからなる第２組と、を備える。なお、分波回路、第１フィルタ及び第２フィルタからなる組は、２組に限らず、３組以上設けられていてもかまわない。

ここで、第１組における第１周波数帯域であるＢａｎｄ４１及び第２周波数帯域であるＢａｎｄ３８を包含するＨＢ２帯は、第２組における第１周波数帯域であるＢａｎｄ４０及び第２周波数帯域であるＢａｎｄ３０Ｒｘを包含するＨＢ１帯よりも周波数が高い。

整合回路３０は、共通端子３００ｃと、キャパシタＣａ及びスイッチＳＷａと、インダクタＬｂ及びスイッチＳＷｂと、を有する。

共通端子３００ｃは、第１組が有する第１共通端子である共通端子１１０ｃａと第２組が有する第１共通端子である共通端子１１０ｃｂとが共通に接続される第２共通端子である。本変形例では、共通端子３００ｃは、アンテナ素子２に接続された、マルチプレクサ１Ｄの入力端子である。

キャパシタＣａは、共通端子３００ｃと共通端子１１０ｃａとを接続する第４経路である経路ｒ４上に直列に設けられた第５キャパシタである。スイッチＳＷａは、キャパシタＣａと共通端子１１０ｃａとの間の経路ｒ４上のノードとグランドとの間に接続された第３スイッチ素子である。

インダクタＬｂは、共通端子３００ｃと共通端子１１０ｃｂとを接続する第５経路である経路ｒ５上に直列に設けられた第３インダクタである。スイッチＳＷａは、インダクタＬｂと共通端子１１０ｃｂとの間の経路ｒ５上のノードとグランドとの間に接続された第４スイッチ素子である。

ここで、スイッチＳＷａ及びＳＷｂのオン及びオフは、制御部からの制御信号に応じて次のように切り替えられる。

具体的には、マルチプレクサ１ＤがＨＢ２帯の高周波信号のみを伝達する場合、すなわちＢａｎｄ４１または３８の非ＣＡ（Ｎｏｎ−ＣＡ）動作時には、スイッチＳＷａがオフかつスイッチＳＷｂがオンとされる。一方、マルチプレクサ１ＤがＨＢ１帯の高周波信号のみを伝達する場合、すなわちＢａｎｄ４０または３０Ｒｘの非ＣＡ動作時には、スイッチＳＷａがオンかつスイッチＳＷａがオフとされる。これに対して、マルチプレクサ１ＤがＨＢ２帯及びＨＢ１帯の高周波信号を同時に伝達する場合、すなわちＢａｎｄ４１及び３８のいずれかとＢａｎｄ４０及び３０ＲｘのいずれかとのＣＡ動作時には、スイッチＳＷａがオフかつスイッチＳＷａがオフとされる。

このように構成されたマルチプレクサ１Ｄにおいて、共通端子３００ｃから経路ｒ４を見たインピーダンスは、スイッチＳＷａがオフの場合に、ＨＢ２帯においてスミスチャート上で中心より左下の第三象限に位置し、かつ、ＨＢ１帯において容量性を示すように設定されている。一方、共通端子３００ｃから経路ｒ５を見たインピーダンスは、スイッチＳＷｂがオフの場合に、ＨＢ１帯においてスミスチャート上で中心より左上の第二象限に位置し、かつ、ＨＢ２帯において誘導性を示すように設定されている。

このインピーダンスの設定は、共通端子１１０ｃａにおける分波回路１１Ｄａのインピーダンス、共通端子１１０ｃｂにおける分波回路１１Ｄｂのインピーダンス、ならびに、整合回路３０を構成するキャパシタＣａ及びインダクタＬｂの素子値、を適宜調整することにより実現される。このため、共通端子１１０ｃａにおける分波回路１１Ｄａのインピーダンス、及び、共通端子１１０ｃｂにおける分波回路１１Ｄｂのインピーダンスは、それぞれ、５０Ωに限らず、インピーダンス回路Ｚ４ａ及びＺ４ｂによって上記のインピーダンスを満たすようなインピーダンスに適宜調整される。

ここで、特定の周波数帯域において、インピーダンスが特定の象限に位置するとは、特定の周波数帯域の全体が特定の象限に位置していることだけでなく、特定の周波数帯域の概ね全体（例えば、５０％以上、特定的には８０％以上）が特定の象限に位置していることも含む。

このようなマルチプレクサ１Ｄは、ＣＡ動作時及び非ＣＡ動作時のいずれにおいても、通過帯域において整合をとることができる。

表１に、このときのスイッチＳＷ１ａ、ＳＷ２ａ、ＳＷ１ｂ、ＳＷ２ｂ、ＳＷａ及びＳＷｂの状態（オンまたはオフ）を示す。表中において、「●」は対応するスイッチがオフであることを示し、「−」は対応するスイッチがオンであることを示す。

図２０は、本変形例に係るマルチプレクサ１Ｄの通過特性を示すグラフである。具体的には、同図の上段左列には、Ｂａｎｄ４０とＢａｎｄ４１のＣＡ動作時（２ＣＡ（Ｂ４０／Ｂ４１））の通過特性が示されている。同図の下段左列には、Ｂａｎｄ３０ＲｘとＢａｎｄ３８のＣＡ動作時（２ＣＡ（Ｂ３０Ｒｘ／Ｂ３８））の通過特性が示されている。同図の上段中央列には、Ｂａｎｄ３０Ｒｘの非ＣＡ動作時（Ｎｏｎ−ＣＡ（Ｂ３０Ｒｘ））の通過特性が示されている。同図の下段中央列には、Ｂａｎｄ４０の非ＣＡ動作時（Ｎｏｎ−ＣＡ（Ｂ４０））の通過特性が示されている。同図の上段右列には、Ｂａｎｄ３８の非ＣＡ動作時（Ｎｏｎ−ＣＡ（Ｂ３８））の通過特性が示されている。同図の下段右列には、Ｂａｎｄ４１の非ＣＡ動作時（Ｎｏｎ−ＣＡ（Ｂ４１））の通過特性が示されている。

同図から明らかなように、マルチプレクサ１Ｄは、ＣＡ動作時及び非ＣＡ動作時のいずれにおいても、通過帯域において低損失化が図られる。

つまり、マルチプレクサ１Ｄによれば、分波回路（分波回路１１Ｄａ及び１１Ｄｂ）、第１フィルタ（フィルタ２１ａ及び２１ｂ）及び第２フィルタ（フィルタ２２ａ及び２２ｂ）からなる組を複数組備え、さらに、上記整合回路３０を備える。これにより、スイッチＳＷａがオフの場合に共通端子３００ｃから見たインピーダンス、及び、スイッチＳＷｂがオフの場合に共通端子３００ｃから見たインピーダンスを適宜調整することにより、次のような効果が奏される。すなわち、ＨＢ２帯に包含されるバンドとＨＢ１帯に包含されるバンドとのＣＡ動作時、及び、ＨＢ２帯に包含されるバンドまたはＨＢ１帯に包含されるバンドの非ＣＡ動作時のいずれにおいても、通過帯域において低損失化が図られる。

したがって、本変形例に係る高周波フロントエンド回路４Ｄ及び通信装置５Ｄによれば、上記マルチプレクサ１Ｄを備えることにより、上記ＣＡ動作時及び上記非ＣＡ動作時のいずれにおいても、通信品質の向上が図られる。

なお、フィルタ２１ａ及び２２ａの一方は設けられていなくてもよく、この場合、整合回路３０とフィルタ２１ａ及び２１ｂの他方とは分波回路１１Ｄａを介さずに接続されていてもかまわない。また、フィルタ２１ｂ及び２２ｂの一方は設けられていなくてもよく、この場合、整合回路３０とフィルタ２１ｂ及び２２ｂの他方とは分波回路１１Ｄｂを介さずに接続されていてもかまわない。

（その他の実施の形態）
以上、本発明の実施の形態に係るマルチプレクサ、ならびに、これを備える高周波フロントエンド回路及び通信装置について説明したが、本発明は、個々の実施の形態ならびにその実施例及び変形例には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態ならびにその実施例及び変形例に施したものや、異なる実施の形態ならびにその実施例及び変形例における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。

例えば、第２周波数帯域は、第１周波数帯域に少なくとも一部重複するが、少なくとも一部重複するとは、第１周波数帯域の帯域端と第２周波数帯域の帯域端とが僅かに重複する場合も含み、第１周波数帯域の帯域端と第２周波数帯域の帯域端とが接する場合も含む。具体的には、第１周波数帯域が３．３−３．６ＧＨｚであり、第２周波数帯域が３．６−４．２ＧＨｚである場合、第１周波数帯域及び第２周波数帯域はそれぞれの帯域端が接しており、つまり、周波数帯域が少なくとも一部重複している。

例えば、インピーダンス回路Ｚ１〜Ｚ３のそれぞれは、上記の構成に限らず、例えば、キャパシタ単体、インダクタ単体、キャパシタとインダクタとの並列回路、あるいは、キャパシタとインダクタとの直列回路、のいずれによって構成されてもかまわない。このことは、インピーダンス回路Ｚ５についても、同様である。

また、インピーダンス回路Ｚ４は、経路ｒ１と経路ｒ２との共通接続部分である経路上に直列に設けられたインダクタ、及び、当該経路とグランドとの間に接続されたキャパシタで構成されてもかまわない。また、インピーダンス回路Ｚ４は、複数の回路素子に限らず、１つの回路素子で構成されていてもかまわない。

ここで、インダクタはキャパシタに比べてＱ値が悪いことが多い。このため、インピーダンス回路Ｚ４がキャパシタＣ４１であることにより、Ｂａｎｄ３８及びＢａｎｄ４１のいずれの使用時についても、通過帯域内の低損失化を図ることができる。

また、インピーダンス回路Ｚ４を設けない場合に共通端子１１０ｃのインピーダンスが容量性を示す場合に、インダクタＬ４１であるインピーダンス回路Ｚ４を設けることで、共通端子１１０ｃのインピーダンスを５０Ωに近づけることができる。よって、共通端子１１０ｃの通過帯域における基準化インピーダンスが５０Ωの場合に、不整合による反射損を抑制することができるので、通過帯域内の低損失化を図ることができる。このことは、フィルタ２１及び２２としてインピーダンスが容量性を示すことが多い弾性波フィルタ等を用いた場合に、特に有用である。

また、例えば、マルチプレクサにおいて、さらに、インダクタやキャパシタが接続されていてもよいし、抵抗素子などのインダクタおよびキャパシタ以外の回路素子が接続されていてもかまわない。

本発明は、複数の周波数帯域に対応する高周波フロントエンド回路および通信装置に用いられる低損失のマルチプレクサとして、携帯電話などの通信機器に広く利用できる。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、９ マルチプレクサ
２ アンテナ素子
３、３Ｄ ＲＦＩＣ
４、４Ｄ 高周波フロントエンド回路
５、５Ｄ 通信装置
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄａ、１１Ｄｂ、９１ 分波回路
１２、１２Ｃ スイッチ回路
２１、２１ａ、２１ｂ、２２、２２ａ、２２ｂ、２３ フィルタ
４１、４１ａ、４１ｂ、４２、４２ａ、４２ｂ 増幅回路
１００ｃ 入力端子
１０１、１０２、１０３ 出力端子
１１０ｃ、１１０ｃａ、１１０ｃｂ、３００ｃ 共通端子
１１１、１１１ａ、１１１ｂ、１１２、１１２ａ、１１２ｂ、１１３ 個別端子
Ｃ１１、Ｃ２１、Ｃ３１、Ｃ４１、Ｃ５１ キャパシタ
Ｌ３１、Ｌ４１ インダクタ
ｎ 分岐点
Ｎ１〜Ｎ３ ノード
ｒ１〜ｒ５ 経路
ＳＷ１、ＳＷ１ａ、ＳＷ１ｂ、ＳＷ２、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ３、ＳＷ９、ＳＷａ、ＳＷｂ スイッチ
Ｚ１、Ｚ１ａ、Ｚ１ｂ、Ｚ２、Ｚ２ａ、Ｚ２ｂ、Ｚ３、Ｚ３ａ、Ｚ３ｂ、Ｚ４、Ｚ４ａ、Ｚ４ｂ インピーダンス回路

このように分波回路、第１フィルタ及び第２フィルタからなる組を複数組備え、さらに、上記整合回路を備える。これにより、第３スイッチ素子がオンの場合に第２共通端子から見たインピーダンス、及び、第３スイッチ素子がオフの場合に第２共通端子から見たインピーダンスを適宜調整することにより、次のような効果が奏される。すなわち、第１組における第１周波数帯域または第２周波数帯域と第２組における第１周波数帯域または第２周波数帯域とのＣＡ（Carrier-Aggregation：キャリアアグリゲーション）動作時、及び、第１組における第１周波数帯域または第２周波数帯域あるいは第２組における第１周波数帯域または第２周波数帯域の非ＣＡ動作時のいずれにおいても、アイソレーションを確保しつつ、通過帯域内の低損失化を図ることができる。

しかし、本変形例の構成であっても、共通端子１１０ｃにおける分波回路１１Ｂのインピーダンスが共通端子１１０ｃに接続される回路とＨＢ２帯においてマッチングがとれている場合には、上記ミスマッチングによる損失を抑制することができる。つまり、分波回路１１Ｂの共通端子１１０ｃ側の基準化インピーダンスが５０Ωからずれており、かつ、共通端子１１０ｃにおける分波回路１１ＢのインピーダンスがＨＢ２帯において当該基準化インピーダンスと略等しい場合、ＨＢ２帯では、共通端子１１０ｃにおいてマッチングをとることができる。よって、この場合、本変形例であっても、実施例と同程度に通過帯域内の低損失化を図ることができる。

同図に示すように、この場合、図中の「ＨＢ２用共通端子」で示された共通端子１１０ｃａのＨＢ２帯におけるインピーダンス、及び、図中の「Ｂ４１用個別端子」で示されたＢａｎｄ４１用の個別端子１１１ａのＨＢ２帯におけるインピーダンスは、いずれも５０Ωからずれている。これらのインピーダンスは、それぞれ、本変形例における共通端子１１０ｃの基準化インピーダンス、及び、本変形例における個別端子１１１ａの基準化インピーダンスと略等しい。これに対し、図中の「Ｂ３８用個別端子」で示されたＢａｎｄ３８用の個別端子１１２ａのＨＢ２帯におけるインピーダンスは、０Ωに近づいている。

フィルタ２１ａは、本変形例における第１フィルタの一例であり、個別端子１１１ａに接続され、本変形例における第１周波数帯域の一例であるＢａｎｄ４１の高周波信号を通過させる。フィルタ２２ａは、本変形例における第２フィルタの一例であり、個別端子１１２ａに接続され、本変形例における第２周波数帯域の一例であるＢａｎｄ３８の高周波信号を通過させる。フィルタ２１ｂは、本変形例における第１フィルタの他の一例であり、個別端子１１１ｂに接続され、本変形例における第１周波数帯域の他の一例であるＢａｎｄ４０の高周波信号を通過させる。フィルタ２２ｂは、本変形例における第２フィルタの他の一例であり、個別端子１１２ｂに接続され、本変形例における第２周波数帯域の他の一例であるＢａｎｄ３０Ｒｘの高周波信号を通過させる。

インダクタＬｂは、共通端子３００ｃと共通端子１１０ｃｂとを接続する第５経路である経路ｒ５上に直列に設けられた第３インダクタである。スイッチＳＷｂは、インダクタＬｂと共通端子１１０ｃｂとの間の経路ｒ５上のノードとグランドとの間に接続された第４スイッチ素子である。

具体的には、マルチプレクサ１ＤがＨＢ２帯の高周波信号のみを伝達する場合、すなわちＢａｎｄ４１または３８の非ＣＡ（Ｎｏｎ−ＣＡ）動作時には、スイッチＳＷａがオフかつスイッチＳＷｂがオンとされる。一方、マルチプレクサ１ＤがＨＢ１帯の高周波信号のみを伝達する場合、すなわちＢａｎｄ４０または３０Ｒｘの非ＣＡ動作時には、スイッチＳＷａがオンかつスイッチＳＷｂがオフとされる。これに対して、マルチプレクサ１ＤがＨＢ２帯及びＨＢ１帯の高周波信号を同時に伝達する場合、すなわちＢａｎｄ４１及び３８のいずれかとＢａｎｄ４０及び３０ＲｘのいずれかとのＣＡ動作時には、スイッチＳＷａがオフかつスイッチＳＷｂがオフとされる。

なお、フィルタ２１ａ及び２２ａの一方は設けられていなくてもよく、この場合、整合回路３０とフィルタ２１ａ及び２２ａの他方とは分波回路１１Ｄａを介さずに接続されていてもかまわない。また、フィルタ２１ｂ及び２２ｂの一方は設けられていなくてもよく、この場合、整合回路３０とフィルタ２１ｂ及び２２ｂの他方とは分波回路１１Ｄｂを介さずに接続されていてもかまわない。

Claims (16)

1. 第１共通端子、第１個別端子及び第２個別端子を有する分波回路と、
   前記第１個別端子に接続され、第１周波数帯域の高周波信号を通過させる第１フィルタと、
   前記第２個別端子に接続され、前記第１周波数帯域に少なくとも一部重複する第２周波数帯域の高周波信号を通過させる第２フィルタと、を備え、
   前記分波回路は、さらに、
   前記第１共通端子と前記第１個別端子とを接続する第１経路上に直列に設けられた第１インピーダンス回路と、
   前記第１共通端子と前記第２個別端子とを接続する第２経路上に直列に設けられた第２インピーダンス回路と、
   第３インピーダンス回路及びスイッチ回路と、を備え、
   前記スイッチ回路は、前記第１インピーダンス回路と前記第１個別端子との間の前記第１経路上の第１ノード、及び、前記第２インピーダンス回路と前記第２個別端子との間の前記第２経路上の第２ノードのうち一方のみを、前記第３インピーダンス回路を介してグランドに接続する、
   マルチプレクサ。
2. 前記第１経路及び前記第２経路は、前記第１共通端子から分岐点まで共通化されており、
   前記第１インピーダンス回路は、前記分岐点と前記第１個別端子との間の前記第１経路上に設けられ、
   前記第２インピーダンス回路は、前記分岐点と前記第２個別端子との間の前記第２経路上に設けられている、
   請求項１に記載のマルチプレクサ。
3. 前記スイッチ回路によって前記第２ノードが前記第３インピーダンス回路を介してグランドに接続されている場合、
   前記第１個別端子における前記分波回路のインピーダンスは、前記第１周波数帯域において基準化インピーダンスに略等しく、
   前記第２個別端子における前記分波回路のインピーダンスは、前記第２周波数帯域において０Ωまたは無限大に略等しい、
   請求項１または２に記載のマルチプレクサ。
4. 前記スイッチ回路によって前記第１ノードが前記第３インピーダンス回路を介してグランドに接続されている場合、
   前記第２個別端子における前記分波回路のインピーダンスは、前記第２周波数帯域において基準化インピーダンスに略等しく、
   前記第１個別端子における前記分波回路のインピーダンスは、前記第１周波数帯域において０Ωまたは無限大に略等しい、
   請求項３に記載のマルチプレクサ。
5. 前記第１インピーダンス回路は、前記第１経路上に直列に設けられた第１キャパシタである、
   請求項１〜４のいずれか１項に記載のマルチプレクサ。
6. 前記第２インピーダンス回路は、前記第２経路上に直列に設けられた第２キャパシタである、
   請求項１〜５のいずれか１項に記載のマルチプレクサ。
7. 前記第３インピーダンス回路は、第１インダクタと第３キャパシタとが直列接続されたＬＣ直列共振回路であり、前記第１周波数帯域と前記第２周波数帯域とが重複する周波数帯域内または近傍にインピーダンスが極小となる共振周波数を有する、
   請求項１〜６のいずれか１項に記載のマルチプレクサ。
8. 前記第１経路及び前記第２経路は、前記第１共通端子から分岐点まで共通化されており、
   前記分波回路は、さらに、前記第１経路及び前記第２経路が共通化された共通接続部分に設けられた第４インピーダンス回路を備える、
   請求項１〜７のいずれか１項に記載のマルチプレクサ。
9. 前記第４インピーダンス回路は、前記共通接続部分に直列に設けられた第４キャパシタである、
   請求項８に記載のマルチプレクサ。
10. 前記第４インピーダンス回路は、前記共通接続部分のノードとグランドとを接続する第２インダクタである、
    請求項８に記載のマルチプレクサ。
11. 前記第４インピーダンス回路は、
    前記共通接続部分に直列に設けられた第４キャパシタと、
    前記共通接続部分のノードとグランドとを接続する第２インダクタと、を有する、
    請求項８に記載のマルチプレクサ。
12. 前記スイッチ回路は、
    一方の端子が前記第１ノードに接続され、他方の端子が前記第３インピーダンス回路を介してグランドに接続された第１スイッチ素子と、
    一方の端子が前記第２ノードに接続され、他方の端子が前記第３インピーダンス回路を介してグランドに接続された第２スイッチ素子と、を有し、
    前記第１スイッチ素子及び前記第２スイッチ素子の導通及び非導通が排他的に切り替えられることにより、前記第１ノード及び前記第２ノードの一方のみを、前記第３インピーダンス回路を介してグランドに接続する、
    請求項１〜１１のいずれか１項に記載のマルチプレクサ。
13. 前記マルチプレクサは、さらに、前記第１周波数帯域及び前記第２周波数帯域に少なくとも一部重複する第３周波数帯域の高周波信号を通過させる第３フィルタを備え、
    前記分波回路は、さらに、
    前記第３フィルタに接続された第３個別端子と、
    前記第１共通端子と前記第３個別端子とを接続する第３経路上に直列に設けられた第５インピーダンス回路と、を備え、
    前記スイッチ回路は、
    前記第１ノード、前記第２ノード、及び、前記第５インピーダンス回路と前記第３個別端子との間の前記第３経路上の第３ノードのうちいずれか１つ以外を、前記第３インピーダンス回路を介してグランドに接続する、
    請求項１〜１２のいずれか１項に記載のマルチプレクサ。
14. 前記分波回路、前記第１フィルタ及び前記第２フィルタからなる組を複数組と、
    さらに整合回路と、を備え、
    前記複数組のうち第１組における前記第１周波数帯域及び前記第２周波数帯域を包含する周波数帯域は、前記複数組のうち第２組における前記第１周波数帯域及び前記第２周波数帯域を包含する周波数帯域よりも周波数が高く、
    前記整合回路は、
    前記第１組が有する前記第１共通端子と前記第２組が有する前記第１共通端子とが共通に接続される第２共通端子と、
    前記第２共通端子と前記第１組が有する前記第１共通端子とを接続する第４経路上に直列に設けられた第５キャパシタと、
    前記第５キャパシタと前記第１組が有する前記第１共通端子との間の前記第４経路上のノードとグランドとの間に接続された第３スイッチ素子と、
    前記第２共通端子と前記第２組が有する前記第１共通端子とを接続する第５経路上に直列に設けられた第３インダクタと、
    前記第３インダクタと前記第２組が有する前記第１共通端子との間の前記第５経路上のノードとグランドとの間に接続された第４スイッチ素子と、を有する、
    請求項１〜１３のいずれか１項に記載のマルチプレクサ。
15. 請求項１〜１４のいずれか１項に記載のマルチプレクサと、
    前記マルチプレクサに接続された増幅回路と、を備える、
    高周波フロントエンド回路。
16. 請求項１５に記載の高周波フロントエンド回路と、
    前記高周波フロントエンド回路に出力する高周波信号、及び、前記高周波フロントエンド回路から入力された高周波信号の少なくとも一方を信号処理するＲＦ信号処理回路と、を備え、
    前記ＲＦ信号処理回路は、さらに、前記スイッチ回路による接続を切り替える、
    通信装置。

Images