JP2005124126A - インピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置 - Google Patents
インピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置 Download PDFInfo
- Publication number
- JP2005124126A JP2005124126A JP2004133684A JP2004133684A JP2005124126A JP 2005124126 A JP2005124126 A JP 2005124126A JP 2004133684 A JP2004133684 A JP 2004133684A JP 2004133684 A JP2004133684 A JP 2004133684A JP 2005124126 A JP2005124126 A JP 2005124126A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- switch
- filter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
- H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
Abstract
【課題】 フィルタ特性が劣化することなく、複数の周波数帯域に対して動作可能なフィルタ回路を実現する。
【解決手段】 インダクタL1の一端とキャパシタCの一端とを接続してこれを信号入力端とし、インダクタL1の他端をスイッチ回路SW1、キャパシタCの他端をスイッチ回路SW2に接続する。スイッチ回路SW1、SW2を操作し、2.4GHz帯域の低周波側信号を入力する場合には、インダクタL1の他端を信号出力端に接続し、キャパシタCの他端を接地することで、ローパスフィルタ回路を構成する。5GHz帯域の高周波側信号を入力する場合には、インダクタL1の他端を接地、キャパシタCの他端を信号出力端に接続することでハイパスフィルタ回路を構成する。
【選択図】 図1
【解決手段】 インダクタL1の一端とキャパシタCの一端とを接続してこれを信号入力端とし、インダクタL1の他端をスイッチ回路SW1、キャパシタCの他端をスイッチ回路SW2に接続する。スイッチ回路SW1、SW2を操作し、2.4GHz帯域の低周波側信号を入力する場合には、インダクタL1の他端を信号出力端に接続し、キャパシタCの他端を接地することで、ローパスフィルタ回路を構成する。5GHz帯域の高周波側信号を入力する場合には、インダクタL1の他端を接地、キャパシタCの他端を信号出力端に接続することでハイパスフィルタ回路を構成する。
【選択図】 図1
Description
本発明は、無線通信装置等に用いられるフィルタ回路や、整合回路等のインピーダンス回路網に関し、特に、複数の周波数帯域に対して動作可能なインピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置に関する。
近年、通信システムにおいては、複数の周波数帯域を切り替えて使用するシステムが一般的である。例えば、無線LAN方式等における2.4GHz帯域及び5GHz帯域の切り替え使用、或いは、GSM方式における、900MHz帯域及び1.8GHz/1.9GHz帯域の切り替え使用等が行われている。
このように、複数の周波数帯域を切り替えるようにした通信システムにおいては、これを実現するために、RF部において無線周波数帯域毎に信号経路を個別に構成し、使用する無線周波数帯域に応じて信号経路を切り替えるようにするのが一般的である。
このように、複数の周波数帯域を切り替えるようにした通信システムにおいては、これを実現するために、RF部において無線周波数帯域毎に信号経路を個別に構成し、使用する無線周波数帯域に応じて信号経路を切り替えるようにするのが一般的である。
例えば、フィルタ回路の場合には、図21に示すように、無線周波数帯域毎にそれぞれの無線周波数f1、f2に適したフィルタ51、52と、これらフィルタ51、52の入力側及び出力側に設けたスイッチ回路SW51、SW52とからフィルタ回路600を構成している。そして、スイッチ回路SW51、SW52によってフィルタ51及び52の何れか一方を有効とすることで、信号経路を切り替えるようにしている。
また、例えば、図22に示すように、RF部を構成する増幅素子部においては、無線周波数帯域毎にそれぞれの無線周波数に適した、増幅素子を1101a、1101bを設けると共に、それぞれの増幅素子1101a、1101bの前後に、入力整合回路1102a、1102bと出力整合回路1103a、1103bとを設けている。そして、入力整合回路1102a、増幅素子1101a、出力整合回路1103aからなる第1の周波数の信号f1用の経路と、入力整合回路1102b、増幅素子1101b、出力整合回路1103bからなる第2の周波数の信号f2用の経路とを、経路の入力側及び出力側に設けた、入力側切替スイッチ1104及び出力側切替スイッチ1105によって切り替えることで、信号f1及びf2に適した処理経路に切り替えるようになっている。
これは、RF部を構成する各回路として、使用する全帯域において良好な特性を得ることの可能な回路を実現することが現実的に困難であるためである。仮に、全帯域平均的に特性が得られるように回路を構成したとしても、その性能は、使用周波数帯域毎に個別に構成した場合と比較して大幅に劣化する。このため、個別に回路を構成することが、今日においては、一般的である。
しかしながら、上述のように、RF部を構成する信号経路を、使用する周波数帯域毎にそれぞれ設けた場合には、部品点数の増加や、占有面積の増大を伴うことになり、この結果、低コスト化及び回路の小型化の妨げとなっている。
これを回避する方法として、前記RF部を構成する信号経路を各周波数帯域で共通化する方法等が数々提案されている。
これを回避する方法として、前記RF部を構成する信号経路を各周波数帯域で共通化する方法等が数々提案されている。
例えば、前記RF部を構成するフィルタ回路を複数の帯域で共通化する方法として、共振回路内部にバラクタダイオードを使用し、外部から供給される制御電圧により容量を可変として、その共振周波数を調整することで通過可能な周波数帯域を変更するようにした方法等が提案されている(例えば、特許文献1参照)。
また、前記RF部を構成する増幅器用の整合回路を複数の帯域で共通化する方法として、単独の増幅素子を使用し、増幅器の入力側及び出力側の整合回路として、周波数毎に整合回路を設け、使用周波数に対応した整合回路をスイッチによって切り替えることで、複数の周波数帯域に対応するようにしたもの等が提案されている(例えば、特許文献2参照)。
特開平7−321586号公報
特開平5−37255号公報
また、前記RF部を構成する増幅器用の整合回路を複数の帯域で共通化する方法として、単独の増幅素子を使用し、増幅器の入力側及び出力側の整合回路として、周波数毎に整合回路を設け、使用周波数に対応した整合回路をスイッチによって切り替えることで、複数の周波数帯域に対応するようにしたもの等が提案されている(例えば、特許文献2参照)。
しかしながら、フィルタ回路の場合、上述のように、共振周波数を調整することで通過可能な周波数帯域を変更するようにした場合には、共振回路内に、バラクタダイオードの様な低Q素子を使用せざるを得ないため、フィルタ特性が劣化してしまうという問題がある。
また、前述のように使用周波数に対応した整合回路を切り替えるようにした場合には、使用する周波数の数が増加するほど、整合回路も増加することになり、特に回路の占有面積で考えると、能動素子部よりも入出力整合回路の占有面積の方が大きくなり、根本的な回路の小型化に対して効果が薄いという問題がある。
また、前述のように使用周波数に対応した整合回路を切り替えるようにした場合には、使用する周波数の数が増加するほど、整合回路も増加することになり、特に回路の占有面積で考えると、能動素子部よりも入出力整合回路の占有面積の方が大きくなり、根本的な回路の小型化に対して効果が薄いという問題がある。
また、整合回路を、使用周波数を含む広帯域の整合回路とした場合、整合対象とする回路が増幅器である場合には、所望周波数帯域以外の信号をも増幅することになるため、増幅器の効率面で不利である。
そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、特性の劣化や回路の増大を伴うことなく、複数の周波数帯域に対して動作可能なインピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置に関する。
そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、特性の劣化や回路の増大を伴うことなく、複数の周波数帯域に対して動作可能なインピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置に関する。
上記目的を達成するために、第1の発明に係るインピーダンス回路網は、少なくとも一のインダクタを備える第1のインピーダンス素子と、少なくとも一のキャパシタを備え且つ一端が前記第1のインピーダンス素子の一端と接続される第2のインピーダンス素子と、前記第1のインピーダンス素子の他端に接続される第1のスイッチ及び前記第2のインピーダンス素子の他端に接続される第2のスイッチと、を備え、前記第1のインピーダンス素子と前記第2のインピーダンス素子との接続端は外部に接続され、前記第1のスイッチ及び前記第2のスイッチは、前記第1のインピーダンス素子の他端及び前記第2のインピーダンス素子の他端のいずれか一方を外部に接続し、いずれか他方を接地するように構成されていることを特徴としている。
この第1の発明では、インピーダンス回路網は、少なくとも一のインダクタを備える第1のインピーダンス素子と、少なくとも一のキャパシタを備える第2のインピーダンス素子とを有し、前記第1のインピーダンス素子の一端に前記第2のインピーダンス素子の一端が接続され、前記第1のインピーダンス素子と第2のインピーダンス素子との接続端は外部に接続されるようになっている。また、前記第1のインピーダンス素子の他端は第1のスイッチと接続され、また前記第2のインピーダンス素子の他端は第2のスイッチと接続され、この第1のスイッチ及び第2のスイッチによって、前記第1のインピーダンス素子の他端及び前記第2のインピーダンス素子の他端との何れか一方が外部に接続され、他方は接地される。
ここで、インダクタを備えた第1のインピーダンス素子を外部に接続し、キャパシタを備えた第2のインピーダンス素子を接地するとこれはローパスフィルタ型の回路を構成し、逆にインダクタを備えた第1のインピーダンス素子を接地し、キャパシタを備えた第2のインピーダンス素子を外部に接続するとこれはハイパスフィルタ型の回路を構成する。
したがって、第1のインピーダンス素子及び第2のインピーダンス素子の接続先を第1のスイッチ及び第2のスイッチによって切り替えることで、高周波側信号と低周波側信号との2つの周波数帯域の信号に対して処理可能なインピーダンス回路網を実現することができる。
したがって、第1のインピーダンス素子及び第2のインピーダンス素子の接続先を第1のスイッチ及び第2のスイッチによって切り替えることで、高周波側信号と低周波側信号との2つの周波数帯域の信号に対して処理可能なインピーダンス回路網を実現することができる。
また、第2の発明は、前記第1のスイッチ及び前記第2のスイッチは、入力信号の周波数に応じて、前記第1のインピーダンス素子及び第2のインピーダンス素子の接続先を切り替えるように構成されていることを特徴としている。
この第2の発明では、入力信号の周波数に応じて、第1のスイッチ及び第2のスイッチにより、前記第1のインピーダンス素子及び第2のインピーダンス素子の接続先を切り替えることで、入力信号に適した特性を有するインピーダンス回路網を実現することができる。
この第2の発明では、入力信号の周波数に応じて、第1のスイッチ及び第2のスイッチにより、前記第1のインピーダンス素子及び第2のインピーダンス素子の接続先を切り替えることで、入力信号に適した特性を有するインピーダンス回路網を実現することができる。
また、第3の発明は、前記第1のインピーダンス素子及び前記第2のインピーダンス素子は、集中定数素子で構成されることを特徴としている。
この第3の発明では、第1のインピーダンス素子及び第2のインピーダンス素子を集中定数素子で構成することにより、集中定数回路からなるインピーダンス回路網を構成することができる。
この第3の発明では、第1のインピーダンス素子及び第2のインピーダンス素子を集中定数素子で構成することにより、集中定数回路からなるインピーダンス回路網を構成することができる。
また、第4の発明は、前記インダクタ及びキャパシタのうちの少なくとも何れか一つは分布定数素子で構成されることを特徴としている。
この第4の発明では、インピーダンス回路網を構成するインダクタ及びキャパシタのうちの少なくとも何れか一つを分布定数素子で構成することで、分布定数回路からなるインピーダンス回路網を構成することができる。
この第4の発明では、インピーダンス回路網を構成するインダクタ及びキャパシタのうちの少なくとも何れか一つを分布定数素子で構成することで、分布定数回路からなるインピーダンス回路網を構成することができる。
また、第5の発明は、前記第1のスイッチ及び前記第2のスイッチは、半導体能動素子を用いて前記切り替えを行うようになっていることを特徴としている。
この第5の発明では、第1のスイッチ及び第2のスイッチにおいては、半導体能動素子を用いて第1のインピーダンス素子及び第2のインピーダンス素子の接続先の切り替えを行うことで、容易に切り替えを行うことができる。
この第5の発明では、第1のスイッチ及び第2のスイッチにおいては、半導体能動素子を用いて第1のインピーダンス素子及び第2のインピーダンス素子の接続先の切り替えを行うことで、容易に切り替えを行うことができる。
また、第6の発明は、前記第1のスイッチ及び前記第2のスイッチは、機械スイッチを用いて前記切り替えを行うようになっていることを特徴としている。
この第6の発明では、第1のスイッチ及び第2のスイッチにおいて、機械スイッチを用いて第1のインピーダンス素子及び第2のインピーダンス素子の接続先の切り替えを行うことで、第1のスイッチ及び第2のスイッチを容易に実現することができる。
この第6の発明では、第1のスイッチ及び第2のスイッチにおいて、機械スイッチを用いて第1のインピーダンス素子及び第2のインピーダンス素子の接続先の切り替えを行うことで、第1のスイッチ及び第2のスイッチを容易に実現することができる。
また、第7の発明は、フィルタ回路を構成することを特徴としている。
この第7の発明では、インピーダンス回路網としてフィルタ回路を構成するようにしているから、前記第1のスイッチ及び第2のスイッチで切り替えを行うことにより、ハイパスフィルタ回路及びローパスフィルタ回路を構成することができる。
したがって、第1のインピーダンス素子及び第2のインピーダンス素子の接続先を第1のスイッチ及び第2のスイッチによって切り替えることで、高周波側信号と低周波側信号との2つの周波数帯域の信号に対して処理可能なフィルタ回路を実現することができる。
この第7の発明では、インピーダンス回路網としてフィルタ回路を構成するようにしているから、前記第1のスイッチ及び第2のスイッチで切り替えを行うことにより、ハイパスフィルタ回路及びローパスフィルタ回路を構成することができる。
したがって、第1のインピーダンス素子及び第2のインピーダンス素子の接続先を第1のスイッチ及び第2のスイッチによって切り替えることで、高周波側信号と低周波側信号との2つの周波数帯域の信号に対して処理可能なフィルタ回路を実現することができる。
また、第8の発明は、前記第1のインピーダンス素子と前記第2のインピーダンス素子との接続端側又は前記第1のスイッチ及び前記第2のスイッチ側に縦続接続された、バンドパス特性を有するフィルタを備えることを特徴としている。
この第8の発明では、例えば、バンドパスフィルタの下限側カットオフ周波数を、請求項7に記載のフィルタ回路としてのインピーダンス回路網でローパスフィルタを構成した場合のカットオフ周波数以下に設定すること、或いは、バンドパスフィルタの上限側カットオフ周波数を、前記フィルタ回路でハイパスフィルタを構成した場合のカットオフ周波数以上に設定することで、前記バンドパスフィルタのカットオフ周波数と前記フィルタ回路のカットオフ周波数間の通過帯域を有するバンドパスフィルタを形成することができる。
この第8の発明では、例えば、バンドパスフィルタの下限側カットオフ周波数を、請求項7に記載のフィルタ回路としてのインピーダンス回路網でローパスフィルタを構成した場合のカットオフ周波数以下に設定すること、或いは、バンドパスフィルタの上限側カットオフ周波数を、前記フィルタ回路でハイパスフィルタを構成した場合のカットオフ周波数以上に設定することで、前記バンドパスフィルタのカットオフ周波数と前記フィルタ回路のカットオフ周波数間の通過帯域を有するバンドパスフィルタを形成することができる。
また、第9の発明は、前記請求項7又は請求項8記載のフィルタ回路としてのインピーダンス回路網を少なくとも2つ以上縦続接続して、フィルタ回路を形成している。
この第9の発明では、同一かそれに準じた特性を有するフィルタ回路としてのインピーダンス回路網を縦続接続することで、帯域外の減衰量をさらに増加させることが可能となり、良好なフィルタ特性のフィルタ回路を実現することができる。
この第9の発明では、同一かそれに準じた特性を有するフィルタ回路としてのインピーダンス回路網を縦続接続することで、帯域外の減衰量をさらに増加させることが可能となり、良好なフィルタ特性のフィルタ回路を実現することができる。
また、第10の発明は、整合回路を構成することを特徴としている。
この第10の発明では、インピーダンス回路網として整合回路を構成するようにしているから、前記第1のスイッチ及び第2のスイッチで切り替えを行うことにより、ハイパスフィルタ型の整合回路及びローパスフィルタ型の整合回路を実現することができる。
したがって、第1のインピーダンス素子及び第2のインピーダンス素子の接続先を第1のスイッチ及び第2のスイッチによって切り替えることで、高周波側信号と低周波側信号との2つの周波数帯域の信号に対して処理可能な整合回路を実現することができる。
この第10の発明では、インピーダンス回路網として整合回路を構成するようにしているから、前記第1のスイッチ及び第2のスイッチで切り替えを行うことにより、ハイパスフィルタ型の整合回路及びローパスフィルタ型の整合回路を実現することができる。
したがって、第1のインピーダンス素子及び第2のインピーダンス素子の接続先を第1のスイッチ及び第2のスイッチによって切り替えることで、高周波側信号と低周波側信号との2つの周波数帯域の信号に対して処理可能な整合回路を実現することができる。
また、第11の発明は、整合回路を構成するインピーダンス回路網において、その整合対象となる回路と前記第1のスイッチ及び前記第2のスイッチとを同一基板上に形成したことを特徴としている。
この第11の発明では、整合対象となる回路と第1のスイッチ及び第2のスイッチとを同一基板上に形成することで、整合回路を構成するインピーダンス回路網のさらなる小型化を図ることができる。
この第11の発明では、整合対象となる回路と第1のスイッチ及び第2のスイッチとを同一基板上に形成することで、整合回路を構成するインピーダンス回路網のさらなる小型化を図ることができる。
また、第12の発明は、前記請求項10又は請求項11に記載のインピーダンス回路網を、増幅回路の入力側及び出力側の少なくともいずれか一方に備える構成としたことを特徴としている。
この第12の発明では、増幅回路の入力側及び出力側の少なくとも何れか一方に整合回路を備えることで、増幅回路の小型化を図ることができる。
この第12の発明では、増幅回路の入力側及び出力側の少なくとも何れか一方に整合回路を備えることで、増幅回路の小型化を図ることができる。
また、第13の発明は、前記請求項1から請求項8、請求項10及び請求項11のいずれか1項に記載のインピーダンス回路網、前記請求項9記載のフィルタ回路、及び前記請求項12記載の増幅回路の少なくとも何れか1つを含んで電子機器を構成している。
この第13の発明では、複数の周波数帯域に対して処理可能な、フィルタ回路又は整合回路を構成するインピーダンス回路網、或いは、このインピーダンス回路網を含んで構成されるフィルタ回路や増幅回路をより少ない構成品で構成することができるから、これらインピーダンス回路網やフィルタ回路或いは増幅回路を用いた電子機器の小型化を図ることができる。
この第13の発明では、複数の周波数帯域に対して処理可能な、フィルタ回路又は整合回路を構成するインピーダンス回路網、或いは、このインピーダンス回路網を含んで構成されるフィルタ回路や増幅回路をより少ない構成品で構成することができるから、これらインピーダンス回路網やフィルタ回路或いは増幅回路を用いた電子機器の小型化を図ることができる。
また、第14の発明は、前記請求項1から請求項8、請求項10及び請求項11のいずれか1項に記載のインピーダンス回路網、前記請求項9記載のフィルタ回路、及び前記請求項12記載の増幅回路の少なくとも何れか1つを含んで無線通信装置を構成している。
この第14の発明では、複数の周波数帯域に対して処理可能な、フィルタ回路又は整合回路を構成するインピーダンス回路網、或いは、このインピーダンス回路網を含んで構成されるフィルタ回路や増幅回路をより少ない構成品で構成することができるから、これらインピーダンス回路網やフィルタ回路或いは増幅回路を用いた無線通信装置の小型化を図ることができる。
この第14の発明では、複数の周波数帯域に対して処理可能な、フィルタ回路又は整合回路を構成するインピーダンス回路網、或いは、このインピーダンス回路網を含んで構成されるフィルタ回路や増幅回路をより少ない構成品で構成することができるから、これらインピーダンス回路網やフィルタ回路或いは増幅回路を用いた無線通信装置の小型化を図ることができる。
また、第15の発明は、増幅回路と、当該増幅回路を整合対象とする整合回路を構成し且つ前記請求項1から請求項4のいずれか1項に記載のインピーダンス回路網に含まれる少なくとも一つ以上のスイッチとを、同一基体上に集積して半導体集積回路を構成している。
この第15の発明では、増幅回路と、この増幅回路を整合対象とする整合回路を構成するインピーダンス回路網に含まれる少なくも一つ以上のスイッチとを同一基体上に集積して半導体集積回路を構成することで、回路全体の小型化を図ることができる。
この第15の発明では、増幅回路と、この増幅回路を整合対象とする整合回路を構成するインピーダンス回路網に含まれる少なくも一つ以上のスイッチとを同一基体上に集積して半導体集積回路を構成することで、回路全体の小型化を図ることができる。
また、第16の発明は、前記請求項15記載の半導体集積回路を含んで電子機器を構成している。
この第16の発明では、複数の周波数帯域に対して処理可能な、整合回路を備えた増幅回路をより少ない構成品で実現することができるから、この半導体集積回路を用いることで、増幅回路を用いた電子機器の小型化を図ることができる。
この第16の発明では、複数の周波数帯域に対して処理可能な、整合回路を備えた増幅回路をより少ない構成品で実現することができるから、この半導体集積回路を用いることで、増幅回路を用いた電子機器の小型化を図ることができる。
また、第17の発明は、前記請求項15記載の半導体集積回路を含んで無線通信装置を構成している。
この第17の発明では、複数の周波数帯域に対して処理可能な、整合回路を備えた増幅回路をより少ない構成品で実現することができるから、この半導体集積回路を用いることで、増幅回路を用いた無線通信装置の小型化を図ることができる。
この第17の発明では、複数の周波数帯域に対して処理可能な、整合回路を備えた増幅回路をより少ない構成品で実現することができるから、この半導体集積回路を用いることで、増幅回路を用いた無線通信装置の小型化を図ることができる。
以下、本発明の実施の形態を説明する。
以下の第1の実施の形態から第4の実施の形態は、本発明におけるインピーダンス回路網をフィルタ回路に適用したものである。
まず、第1の実施の形態を説明する。
図1は、本発明におけるインピーダンス回路網を適用したフィルタ回路100の一例を示す回路図である。
以下の第1の実施の形態から第4の実施の形態は、本発明におけるインピーダンス回路網をフィルタ回路に適用したものである。
まず、第1の実施の形態を説明する。
図1は、本発明におけるインピーダンス回路網を適用したフィルタ回路100の一例を示す回路図である。
この第1の実施の形態におけるフィルタ回路100は、図1(a)に示すように、集中定数素子であるインダクタL1及びキャパシタCと、スイッチ回路SW1及びSW2とから構成されている。なお、前記インダクタL1が第1のインピーダンス素子を構成し、前記キャパシタCが第2のインピーダンス素子を構成し、前記スイッチ回路SW1及びSW2が第1のスイッチ及び第2のスイッチを構成している。
そして、前記インダクタL1の一端と前記キャパシタCの一端とが接続され、これが信号入力端を構成している。また、前記インダクタL1の他端は、スイッチ回路SW1に接続され、前記キャパシタCの他端はスイッチ回路SW2に接続されている。
前記スイッチ回路SW1は、前記インダクタL1の他端を、接地側及び信号出力端側の何れか一方に選択的に接続し、同様に、前記スイッチ回路SW2は、前記キャパシタCの他端を接地側及び信号出力端側の何れか一方に選択的に接続する。また、これらスイッチ回路SW1及びSW2は連動して動作し、前記インダクタL1及びキャパシタCの何れか一方を接地側、他方を信号出力端側に接続するよう動作する。
前記スイッチ回路SW1は、前記インダクタL1の他端を、接地側及び信号出力端側の何れか一方に選択的に接続し、同様に、前記スイッチ回路SW2は、前記キャパシタCの他端を接地側及び信号出力端側の何れか一方に選択的に接続する。また、これらスイッチ回路SW1及びSW2は連動して動作し、前記インダクタL1及びキャパシタCの何れか一方を接地側、他方を信号出力端側に接続するよう動作する。
なお、前記スイッチ回路SW1、SW2としては、例えば、半導体による能動素子や機械スイッチ、及びMEMSスイッチを適用することができる。要は、前記インダクタL1及び前記キャパシタCの接続先の切り替えを行うことができれば、どのようなスイッチであっても適用することができる。
また、前記スイッチ回路SW1、SW2は、例えば、使用時に使用周波数帯域に応じてオペレータの操作によって切り替えるようにしてもよく、また、入力信号の周波数帯域を検出するようにし、これに応じて自動的に切り替えるようにしてもよい。
また、前記スイッチ回路SW1、SW2は、例えば、使用時に使用周波数帯域に応じてオペレータの操作によって切り替えるようにしてもよく、また、入力信号の周波数帯域を検出するようにし、これに応じて自動的に切り替えるようにしてもよい。
ここで、図1(a)に示すように前記スイッチSW1及びSW2により、インダクタL1を信号出力端側、キャパシタCを接地側に接続した場合、これはすなわち、ローパスフィルタ回路となる。そして、そのフィルタ特性は、例えば、図2(a)に示すような低周波域のみを通過する特性となる。
逆に、図1(b)に示すように、前記スイッチSW1及びSW2により、キャパシタCを信号出力端側、インダクタL1を接地側に接続した場合、これはすなわち、ハイパスフィルタ回路となる。そして、そのフィルタ特性は、例えば図2(b)に示すような高周波域のみを通過する特性となる。
逆に、図1(b)に示すように、前記スイッチSW1及びSW2により、キャパシタCを信号出力端側、インダクタL1を接地側に接続した場合、これはすなわち、ハイパスフィルタ回路となる。そして、そのフィルタ特性は、例えば図2(b)に示すような高周波域のみを通過する特性となる。
なお、図2(a)及び(b)において、横軸は周波数〔Hz〕、縦軸はフィルタの挿入損失〔dB〕を表す。また、fcは、カットオフ周波数である。
次に、上記第1の実施の形態の動作を説明する。
今、無線LANシステムにおいて、2.4GHz帯域及び5GHz帯域の2つの周波数帯域の信号に対して処理を行うものとする。
次に、上記第1の実施の形態の動作を説明する。
今、無線LANシステムにおいて、2.4GHz帯域及び5GHz帯域の2つの周波数帯域の信号に対して処理を行うものとする。
例えば、2.4GHz帯域の低周波側信号f1に対して処理を行う場合には、図1(a)に示すように、キャパシタC側を接地し、インダクタL1側を信号出力端側に接続する。
これによって、ローパスフィルタ回路が構成されることになり、そのフィルタ特性は、図2(a)に示すように、カットオフ周波数fcよりも低い周波数域の信号を通過させる特性であるから、低周波側信号f1を通過させることが可能となる。
これによって、ローパスフィルタ回路が構成されることになり、そのフィルタ特性は、図2(a)に示すように、カットオフ周波数fcよりも低い周波数域の信号を通過させる特性であるから、低周波側信号f1を通過させることが可能となる。
一方、5GHz帯域の高周波側信号f2に対して処理を行う場合には、図1(b)に示すように、インダクタL1側を接地し、キャパシタ側Cを信号出力端側に接続する。
これによって、ハイパスフィルタ回路が構成されることになり、そのフィルタ特性は、図2(b)に示すように、カットオフ周波数fcよりも高い周波数域の信号を通過させる特性であるから、高周波側信号f2を通過させることが可能となる。
これによって、ハイパスフィルタ回路が構成されることになり、そのフィルタ特性は、図2(b)に示すように、カットオフ周波数fcよりも高い周波数域の信号を通過させる特性であるから、高周波側信号f2を通過させることが可能となる。
したがって、フィルタ回路100において、スイッチ回路SW1及びSW2を操作することで、2.4GHz帯域及び5GHz帯域の二つの周波数帯域に対して、動作可能なフィルタ回路を構成することができる。
図3は、フィルタ回路100において、低周波側信号f1として2.4GHz帯域の信号、高周波側信号f2として5GHz帯域の信号とし、図1(a)及び(b)の回路を構成したときの通過特性が、図2(a)、(b)に示す特性となるように、フィルタ回路100を構成する各素子を選定し、信号周波数を変化させた場合のそのフィルタ出力のシミュレーション結果を表したものである。なお、図3において、横軸は周波数、縦軸は通過損失を表す。
図3は、フィルタ回路100において、低周波側信号f1として2.4GHz帯域の信号、高周波側信号f2として5GHz帯域の信号とし、図1(a)及び(b)の回路を構成したときの通過特性が、図2(a)、(b)に示す特性となるように、フィルタ回路100を構成する各素子を選定し、信号周波数を変化させた場合のそのフィルタ出力のシミュレーション結果を表したものである。なお、図3において、横軸は周波数、縦軸は通過損失を表す。
図3において、特性線m1は、図1(a)に示すローパスフィルタ回路を構成した場合、特性線m2は、図1(b)に示すハイパスフィルタ回路を構成した場合の通過損失を表す。ローパスフィルタ回路を構成した場合には、図3の特性線m1に示すように、2.4GHz帯域近傍では損失が微少であるが、周波数が高くなるほど損失が大きくなるローパスフィルタ特性となり、逆にハイパスフィルタ回路を構成した場合には、特性線m2に示すように、5GHz帯域近傍では損失が微少であって、周波数が高くなるほど損失が小さくなるハイパスフィルタ特性となっている。
このように、一つのフィルタ回路100によって、二つの周波数帯域に対してフィルタ処理を行うことができる。したがって、このフィルタ回路を二つの無線周波数帯域に対して処理を行う無線通信装置に適用した場合には、従来のように周波数帯域毎にフィルタ回路を設ける必要がないから、その分装置の小型化を図ることができると共に、フィルタ回路の占有面積の削減を図ることができ、また、コスト削減を図ることができる。
また、このとき、前記フィルタ回路100を実現するにあたり、可変容量素子等の低Q素子を用いることなく実現することができる。したがって、良好なフィルタ特性を有するフィルタ回路100を実現することができる。
特に、例えば、無線LAN等の無線通信システムの場合には、2.4GHz帯域と5GHz帯域との比較的離れた複数の周波数帯域に対してフィルタ処理を行うことになる。しかしながら、上記のように、スイッチ回路を操作してローパスフィルタ回路及びハイパスフィルタ回路を構成することで、広帯域の周波数に対してフィルタ処理を行うことができるから、バラクタダイオードのような低Q素子を用いることなく実現することができ、良好なフィルタ特性を得ることができる。
特に、例えば、無線LAN等の無線通信システムの場合には、2.4GHz帯域と5GHz帯域との比較的離れた複数の周波数帯域に対してフィルタ処理を行うことになる。しかしながら、上記のように、スイッチ回路を操作してローパスフィルタ回路及びハイパスフィルタ回路を構成することで、広帯域の周波数に対してフィルタ処理を行うことができるから、バラクタダイオードのような低Q素子を用いることなく実現することができ、良好なフィルタ特性を得ることができる。
なお、上記第1の実施の形態においては、2.4GHz帯域及び5GHz帯域の2つの周波数帯域の信号を入力する場合について説明したが、これに限るものではなく、例えばGSM方式における、900MHz帯域及び1.8GHz/1.9GHz帯域の切り替え等、任意の周波数帯域の信号に対して適用することができる。
次に、本発明の第2の実施の形態を説明する。
次に、本発明の第2の実施の形態を説明する。
第2の実施の形態におけるフィルタ回路200は、図4に示すように、図1に示す上記第1の実施の形態において、集中定数素子からなるインダクタL1に替えて、分布定数素子からなるインダクタL2を用いてフィルタ回路を構成したものである。
この場合も、低周波側信号f1を処理する場合には、図4(a)に示すように、スイッチ回路SW1及びSW2を操作して、インダクタL2を信号出力端側に接続し、キャパシタCを接地側に接続してローパスフィルタ回路を構成する。逆に、高周波側信号f2を処理する場合には、図4(b)に示すように、キャパシタCを信号出力端側に接続し、インダクタL2を接地側に接続してハイパスフィルタ回路を構成する。
この場合も、低周波側信号f1を処理する場合には、図4(a)に示すように、スイッチ回路SW1及びSW2を操作して、インダクタL2を信号出力端側に接続し、キャパシタCを接地側に接続してローパスフィルタ回路を構成する。逆に、高周波側信号f2を処理する場合には、図4(b)に示すように、キャパシタCを信号出力端側に接続し、インダクタL2を接地側に接続してハイパスフィルタ回路を構成する。
図5は、図4に示すフィルタ回路200において、低周波側信号f1として2.4GHz帯域の信号、高周波側信号f2として5GHz帯域の信号とし、図4(a)及び(b)の回路を構成したときの通過特性が、それぞれ、2.4GHz帯域及び5GHz帯域を対象とする特性となるように、フィルタ回路200を構成する各素子を選定し、信号周波数を変化させた場合のそのフィルタ出力のシミュレーション結果を表したものである。なお、図5において、横軸は周波数〔Hz〕、縦軸は通過損失〔dB〕を表す。また、特性線m11は、図4(a)に示すローパスフィルタ回路を構成した場合、特性線m12は、図4(b)に示すハイパスフィルタ回路を構成した場合である。
この場合も、図5に示すように、スイッチ回路SW1及びSW2を操作することで、2.4GHz帯域では低損失となるローパスフィルタ特性、及び5GHz帯域では低損失となるハイパスフィルタ特性を得ることができることがわかる。
したがって、集中定数回路だけでなく、分布定数回路においても適用することができる。
したがって、集中定数回路だけでなく、分布定数回路においても適用することができる。
なお、上記第2の実施の形態においては、インダクタを分布定数素子で構成した場合について説明したが、キャパシタCを分布定数素子で構成した場合、或いは、インダクタ及びキャパシタCを共に分布定数素子で構成した場合であっても適用することができる。
また、上記第1及び第2の実施の形態において、信号入力端と信号出力端とを入れ替えることも可能である。つまり、スイッチ回路SW1及びSW2を操作することで、インダクタ及びキャパシタの何れか一方と信号入力端とを接続するようにすることも可能であり、この場合も上記各実施の形態と同様に、ハイパスフィルタ回路或いはローパスフィルタ回路を構成することができるから、この場合も上記と同等の作用効果を得ることができる。
また、上記第1及び第2の実施の形態において、信号入力端と信号出力端とを入れ替えることも可能である。つまり、スイッチ回路SW1及びSW2を操作することで、インダクタ及びキャパシタの何れか一方と信号入力端とを接続するようにすることも可能であり、この場合も上記各実施の形態と同様に、ハイパスフィルタ回路或いはローパスフィルタ回路を構成することができるから、この場合も上記と同等の作用効果を得ることができる。
次に、本発明の第3の実施の形態を説明する。
図6は、この第3の実施の形態におけるフィルタ回路300の構成を示したものであって、図6に示すように、第1のフィルタ部12と、当該第1のフィルタ部12の出力を入力とする第2のフィルタ部14とから構成されている。
そして、前記第1のフィルタ部12及び第2のフィルタ部14は、それぞれ上記第1の実施の形態におけるフィルタ回路100で構成され、第1のフィルタ部12と第2のフィルタ部14とは、同等のフィルタ特性を有するように構成されている。
図6は、この第3の実施の形態におけるフィルタ回路300の構成を示したものであって、図6に示すように、第1のフィルタ部12と、当該第1のフィルタ部12の出力を入力とする第2のフィルタ部14とから構成されている。
そして、前記第1のフィルタ部12及び第2のフィルタ部14は、それぞれ上記第1の実施の形態におけるフィルタ回路100で構成され、第1のフィルタ部12と第2のフィルタ部14とは、同等のフィルタ特性を有するように構成されている。
このように同等の特性を有する第1のフィルタ部12と第2のフィルタ部14とを接続すること、つまりフィルタ回路100を複数段接続することで、より急峻なフィルタ処理を行うことができる。
なお、ここでは、フィルタ回路を2段に接続した場合について説明したが、さらに急峻なフィルタ特性を確保したい場合には、3段以上に接続すればよい。
なお、ここでは、フィルタ回路を2段に接続した場合について説明したが、さらに急峻なフィルタ特性を確保したい場合には、3段以上に接続すればよい。
また、ここでは、前記第1のフィルタ部12及び第2のフィルタ部14を、第1の実施の形態におけるフィルタ回路100によって構成するようにした場合について説明したが、前記第2の実施の形態におけるフィルタ回路200を複数段接続して構成することも可能であって、この場合もより急峻なフィルタ特性を得ることができる。
次に、本発明の第4の実施の形態を説明する。
次に、本発明の第4の実施の形態を説明する。
図7は、第4の実施の形態におけるフィルタ回路400の構成を示したものであって、このフィルタ回路400は、第1のフィルタ部22と、当該第1のフィルタ部22の出力を入力とする第2のフィルタ部24とから構成されている。
前記第1のフィルタ部22は、前記第1の実施の形態におけるフィルタ回路100で構成されている。
前記第1のフィルタ部22は、前記第1の実施の形態におけるフィルタ回路100で構成されている。
また、前記第2のフィルタ部24は、第1のフィルタ部22に対してより広帯域な周波数特性を有する帯域通過フィルタ(BPF)で構成されている。この第2のフィルタ部24を構成する広帯域フィルタの通過帯域は、図8に示すように、第1のフィルタ部22を構成する第1の実施の形態におけるフィルタ回路100の低周波側信号f1〜高周波側信号f2を含む範囲に設定される。
したがって、このフィルタ回路400に入力された信号は、第1のフィルタ部22によってハイパスフィルタ処理或いはローパスフィルタ処理された後、第2のフィルタ部24によって、さらに帯域フィルタ処理されることになる。つまり、このフィルタ回路400の周波数特性は、図9に示すように、第1のフィルタ部22によるハイパスフィルタ特性と第2のフィルタ部24による帯域フィルタ特性とで特定される帯域(HPF+BPF)と、第1のフィルタ部22によるローパスフィルタ特性と第2のフィルタ部24による帯域フィルタ特性とで特定される帯域(LPF+BPF)とを通過帯域とする、帯域通過フィルタ特性を有することになる。
したがって、このように帯域通過フィルタからなる第2のフィルタ部24を従属させることによって、第1の実施の形態に示すように、ローパスフィルタ回路或いはハイパスフィルタ回路を実現するだけでなく、さらに、帯域通過フィルタ回路をも実現することができる。なお、図8及び図9において、横軸は周波数〔Hz〕、縦軸は挿入損失〔dB〕である。
なお、ここでは、第2のフィルタ部24を構成する広帯域フィルタの通過特性を、低周波側信号f1〜高周波側信号f2を含む範囲に設定するようにした場合について説明したが、これに限るものではない。要は、図8及び図9に示すように、広帯域フィルタの下限側カットオフ周波数fLと、第1のフィルタ部22を構成するフィルタ回路100でローパスフィルタを構成した場合のカットオフ周波数fcとを一致又はfL<fcを満足するように設定すること、或いは、広帯域フィルタの上限側カットオフ周波数fHとフィルタ回路100でハイパスフィルタを構成した場合のカットオフ周波数fcとを一致又はfH>fcを満足するように設定することによって、広帯域フィルタ(第2のフィルタ部24)のカットオフ周波数と、フィルタ回路(第1のフィルタ部22)100のカットオフ周波数間の通過帯域を有するバンドパスフィルタを構成することができる。
なお、上記第4の実施の形態において、前記第1のフィルタ部22と、第2のフィルタ部24との順番を入れ替え、第2のフィルタ部24によって、帯域通過フィルタ処理を行った後、ローパスフィルタ或いはハイパスフィルタ処理を行うようにしてもよく、この場合も上記と同等の作用効果を得ることができる。
また、この場合も前記第1のフィルタ部22として前記第2の実施の形態におけるフィルタ回路を適用することができ、この場合も上記と同等の作用効果を得ることができる。
また、この場合も前記第1のフィルタ部22として前記第2の実施の形態におけるフィルタ回路を適用することができ、この場合も上記と同等の作用効果を得ることができる。
また、このとき、第1のフィルタ部22を構成するスイッチ回路SW1及びSW2と、第2のフィルタ部24とを、同一基体上に形成するようにしてもよく、このようにすることによってフィルタ回路400の小型化を図ることができる。
なお、上記第1から第4の形態においては、一のインダクタと、一のキャパシタとを用いてフィルタ回路を構成するようにした場合について説明したが、これに限るものではない。例えば、図10(a)に示すように、図1のフィルタ回路100に対し、インダクタL1と直列にキャパシタCmを追加し、さらに、キャパシタCと直列にインダクタLmを追加した構成のフィルタ回路100a、或いは図10(b)に示すように、インダクタL1に並列にキャパシタCmを追加し、また、キャパシタCに並列にインダクタLmを追加した構成のフィルタ回路100bを構成することも可能である。要は、基本となるフィルタ回路を構成する一つのインダクタ及びこのインダクタの一端に接続された一つのキャパシタとを少なくとも備え、インダクタの他端側及びキャパシタの他端側の接続先を切り替えることで、ローパスフィルタ特性を有する回路とハイパスフィルタ特性を有する回路、もしくはそれに準ずるフィルタ特性を有する回路を構成することができればよく、基本のフィルタ回路を構成するインダクタ及びキャパシタに対し、さらに、これらインダクタやキャパシタのばらつきやの電力損失の低減を図る目的等で、これらに対して並列或いは直列にキャパシタやインダクタ等を接続した構成であってもよい。
なお、上記第1から第4の形態においては、一のインダクタと、一のキャパシタとを用いてフィルタ回路を構成するようにした場合について説明したが、これに限るものではない。例えば、図10(a)に示すように、図1のフィルタ回路100に対し、インダクタL1と直列にキャパシタCmを追加し、さらに、キャパシタCと直列にインダクタLmを追加した構成のフィルタ回路100a、或いは図10(b)に示すように、インダクタL1に並列にキャパシタCmを追加し、また、キャパシタCに並列にインダクタLmを追加した構成のフィルタ回路100bを構成することも可能である。要は、基本となるフィルタ回路を構成する一つのインダクタ及びこのインダクタの一端に接続された一つのキャパシタとを少なくとも備え、インダクタの他端側及びキャパシタの他端側の接続先を切り替えることで、ローパスフィルタ特性を有する回路とハイパスフィルタ特性を有する回路、もしくはそれに準ずるフィルタ特性を有する回路を構成することができればよく、基本のフィルタ回路を構成するインダクタ及びキャパシタに対し、さらに、これらインダクタやキャパシタのばらつきやの電力損失の低減を図る目的等で、これらに対して並列或いは直列にキャパシタやインダクタ等を接続した構成であってもよい。
また、上記第1から第4の実施の形態のいずれかにおけるフィルタ回路を用いて、例えば、インピーダンス整合回路等を併せて構成するようにしてもよい。上述のように、良好なフィルタ特性を有するフィルタ回路を実現することができるから、このフィルタ回路を用いることで、より理想的な回路特性を有するインピーダンス整合回路を実現することができる。
次に、本発明の第5の実施の形態を説明する。
なお、この第5の実施の形態から第8の実施の形態は、本発明におけるインピーダンス回路網を、整合回路に適用したものである。
図11は、整合回路1100の一例を示す回路図である。
図11(a)に示すように、整合回路1100は、上記第1の実施の形態におけるフィルタ回路100と同様に、集中定数素子であるインダクタL1及びキャパシタC1と、スイッチ回路SW1及びSW2とから構成されている。
なお、この第5の実施の形態から第8の実施の形態は、本発明におけるインピーダンス回路網を、整合回路に適用したものである。
図11は、整合回路1100の一例を示す回路図である。
図11(a)に示すように、整合回路1100は、上記第1の実施の形態におけるフィルタ回路100と同様に、集中定数素子であるインダクタL1及びキャパシタC1と、スイッチ回路SW1及びSW2とから構成されている。
そして、前記インダクタL1の一端と前記キャパシタC1の一端とが接続され、これが信号入力端を構成している。また、前記インダクタL1の他端はスイッチ回路SW1に接続され、前記キャパシタC1の他端はスイッチ回路SW2に接続されている。
前記スイッチ回路SW1は、前記インダクタL1の他端を、接地側及び信号出力端側の何れか一方に選択的に接続し、同様に、前記スイッチ回路SW2は、前記キャパシタC1の他端を接地側及び信号出力端側の何れか一方に選択的に接続する。また、これらスイッチ回路SW1及びSW2は連動して動作し、前記インダクタL1及びキャパシタC1の何れか一方を接地側、他方を信号出力端側に接続するよう動作する。
前記スイッチ回路SW1は、前記インダクタL1の他端を、接地側及び信号出力端側の何れか一方に選択的に接続し、同様に、前記スイッチ回路SW2は、前記キャパシタC1の他端を接地側及び信号出力端側の何れか一方に選択的に接続する。また、これらスイッチ回路SW1及びSW2は連動して動作し、前記インダクタL1及びキャパシタC1の何れか一方を接地側、他方を信号出力端側に接続するよう動作する。
なお、前記インダクタL1が第1のインピーダンス素子に対応し、前記キャパシタC1が第2のインピーダンス素子に対応している。また、前記スイッチ回路SW1、SW2が第1のスイッチ及び第2のスイッチに対応し、前記スイッチ回路SW1、SW2としては、例えば、半導体による能動素子や機械スイッチ、或いはMEMSスイッチを適用することができる。要は、前記インダクタL1及びキャパシタC1の接続先の切り替えを行うことができれば、どのようなスイッチであっても適用することができる。
また、前記スイッチ回路SW1、SW2は、例えば、使用時に手動によって切り替えるようにしてもよく、また、入力信号の周波数帯域を検出するようにし、これに応じて、自動的に切り替えるようにしてもよい。
ここで、図11(a)に示すように前記スイッチ回路SW1及びSW2により、インダクタL1を信号出力端側、キャパシタC1を接地側に接続した場合、これはすなわち、ローパスフィルタ型の整合回路となる。したがって、適切な素子定数の素子を使用することで、整合対象である能動素子と整合のとれた信号源インピーダンス特性を、整合回路1100の信号出力端で実現することができる。
ここで、図11(a)に示すように前記スイッチ回路SW1及びSW2により、インダクタL1を信号出力端側、キャパシタC1を接地側に接続した場合、これはすなわち、ローパスフィルタ型の整合回路となる。したがって、適切な素子定数の素子を使用することで、整合対象である能動素子と整合のとれた信号源インピーダンス特性を、整合回路1100の信号出力端で実現することができる。
図12(a)は、低周波側信号f1として、例えば、無線LANシステムにおける2.4GHz帯域において、例えば信号入力端側を50Ω終端した場合の前記整合回路1100において、適切な定数を使用した場合のインピーダンス特性を表したものである。図12(a)にマーカM1で示すように、2.4GHz帯域において、誘導性のインピーダンス特性を有している。
逆に、図11(b)に示すように、前記スイッチ回路SW1及びSW2により、キャパシタC1を信号出力端側、インダクタL1を接地側に接続した場合、これはすなわち、ハイパスフィルタ型の整合回路となる。したがって、適切な素子定数を使用することで、整合対象の能動素子と整合のとれた信号源インピーダンス特性を、整合回路1100の信号出力端で実現することができる。
図12(b)は、高周波側信号f2として、例えば、無線LANシステムにおける5GHz帯域において、例えば信号入力端側を50Ω終端した場合の前記整合回路において、適切な定数を使用した場合のインピーダンス特性を表したものである。図12(b)にマーカM2で示すように、5GHz帯域において、容量性のインピーダンス特性を有している。
このように、一つの整合回路において入出力インピーダンスの変更が可能となり、素子定数を適切に設定することで、一つの整合回路によって、二つの周波数帯域に適した整合回路を実現することができる。
したがって、従来のように、周波数帯域毎に適した整合回路を設ける必要はなく、一の整合回路によって実現することができるから、複数の周波数帯域を扱う、無線通信装置等において、装置全体の小型化を図ることができると共に、コスト削減を図ることができる。
したがって、従来のように、周波数帯域毎に適した整合回路を設ける必要はなく、一の整合回路によって実現することができるから、複数の周波数帯域を扱う、無線通信装置等において、装置全体の小型化を図ることができると共に、コスト削減を図ることができる。
特に、2.4GHz帯域及び5GHz帯域の2つの信号を処理する場合等、高周波域が低周波域の2倍の周波数特性であり、双方の信号帯域の分離をしやすい信号帯域について処理を行う場合には、信号帯域をより高精度に分離することができ、好適である。
次に、本発明の第6の実施の形態を説明する。
図13は、整合回路を備えた増幅素子の一例を示すブロック図であって、増幅素子1の入力側に入力整合回路2が設けられ、増幅素子1の出力側に出力整合回路3が設けられている。
次に、本発明の第6の実施の形態を説明する。
図13は、整合回路を備えた増幅素子の一例を示すブロック図であって、増幅素子1の入力側に入力整合回路2が設けられ、増幅素子1の出力側に出力整合回路3が設けられている。
前記入力整合回路2は、図14(a)に示すように、上記第5の実施の形態に示す整合回路1100で構成されている。
また、前記出力整合回路3は、前記図11(a)に示す、整合回路1100において、信号入力端と信号出力端とが逆になるように構成されている。つまり、図14(a)に示すように、スイッチ回路SW3によって、インダクタL2の一端が信号入力端と接地との何れかに接続され、インダクタL2の他端が信号出力端を構成している。また、スイッチ回路SW4によって、キャパシタC2の一端が、信号入力端と接地との何れかに接続され、キャパシタC2の他端が、前記インダクタL2の信号出力端を構成する側の一端と接続されている。そして、スイッチ回路SW3及びSW4は連動して動作し、前記インダクタL2及びキャパシタC2の何れか一方を前記信号入力端と接続し、他端を接地するようになっている。
また、前記出力整合回路3は、前記図11(a)に示す、整合回路1100において、信号入力端と信号出力端とが逆になるように構成されている。つまり、図14(a)に示すように、スイッチ回路SW3によって、インダクタL2の一端が信号入力端と接地との何れかに接続され、インダクタL2の他端が信号出力端を構成している。また、スイッチ回路SW4によって、キャパシタC2の一端が、信号入力端と接地との何れかに接続され、キャパシタC2の他端が、前記インダクタL2の信号出力端を構成する側の一端と接続されている。そして、スイッチ回路SW3及びSW4は連動して動作し、前記インダクタL2及びキャパシタC2の何れか一方を前記信号入力端と接続し、他端を接地するようになっている。
次に、上記第6の実施の形態の動作を説明する。
今、無線LANシステムにおいて、2.4GHz帯域及び5GHz帯域の2つの周波数帯域の信号に対して処理を行うものとする。
例えば、2.4GHz帯域の低周波側信号f1を増幅する場合には、図14(a)に示すように、入力整合回路2及び出力整合回路3のキャパシタC1、C2側を接地し、インダクタL1を信号出力端側に接続する。つまり、増幅素子1の入力側に接続する。また、インダクタL2を信号入力端側、つまり増幅素子1の出力側に接続する。これによって、キャパシタC1、C2が接地された、ローパスフィルタ型の入力整合回路2及び出力整合回路3がそれぞれ構成される。
今、無線LANシステムにおいて、2.4GHz帯域及び5GHz帯域の2つの周波数帯域の信号に対して処理を行うものとする。
例えば、2.4GHz帯域の低周波側信号f1を増幅する場合には、図14(a)に示すように、入力整合回路2及び出力整合回路3のキャパシタC1、C2側を接地し、インダクタL1を信号出力端側に接続する。つまり、増幅素子1の入力側に接続する。また、インダクタL2を信号入力端側、つまり増幅素子1の出力側に接続する。これによって、キャパシタC1、C2が接地された、ローパスフィルタ型の入力整合回路2及び出力整合回路3がそれぞれ構成される。
一方、5GHz帯域の高周波側信号f2を増幅する場合には、図14(b)に示すように、インダクタL1、L2側を接地し、キャパシタC1を増幅素子1の入力側に接続し、また、キャパシタC2を増幅素子1の出力側に接続する。これによって、インダクタL1、L2側が接地された、ハイパスフィルタ型の入力整合回路2及び出力整合回路3がそれぞれ構成される。
ここで、前記第5の実施の形態と同様に、入力整合回路2及び出力整合回路3において、それぞれの素子定数を、ローパスフィルタ型整合回路を構成したときに、2.4GHz帯域で前記図12(a)に示すように、誘導性のインピーダンス特性を持ち、また、ハイパスフィルタ型整合回路を構成したときに、5GHz帯域で前記図12(b)に示すように、容量性のインピーダンス特性を持つように設定しておく。
そして、2.4GHz帯域の場合には、スイッチ回路SW1〜SW4を操作してローパスフィルタ型整合回路を構成することによって、誘導性のインピーダンス特性を有する整合回路が構成され、また、5GHz帯域の場合には、スイッチ回路SW1〜SW4を操作してハイパスフィルタ型整合回路を構成することによって、容量性のインピーダンス特性を有する整合回路が構成されることになる。よって、二つの異なる周波数帯域の信号に対し、一対の入力及び出力整合回路を設けることで、各周波数帯域に適した整合回路を実現することができる。
特に、一般に、増幅素子の入力及び出力インピーダンスは、周波数が高くなるに伴って容量性から誘導性に移行する。したがって、これに接続する整合回路のインピーダンスは周波数が高くなるに伴って誘導性から容量性へ移行する必要がある。上述のように、図11に示すように整合回路を構成することで、一つの整合回路によって周波数が低いときには誘導性、周波数が高いときには容量性のインピーダンス特性を実現することができるから、増幅素子の入力整合回路及び出力整合回路として好適である。
また、特に、増幅素子1の整合回路を構成する場合には、使用する周波数帯域を含む広帯域な整合回路を用いた場合、所望とする周波数帯域以外の信号も増幅することになるため、増幅素子1の効率面で不利である。しかしながら、上述のように、各構成素子を適切に選定することで、所望とする周波数以外の信号が増幅されることを回避することができ、その分、増幅効率を向上させることができる。
また、この第6の実施の形態においては、増幅素子1と各スイッチ回路SW1〜SW4とが直接接続されていることから、これらを一つの半導体集積回路として形成するのに好適であり、このようにすることによって、回路のさらなる小型化に非常に有効である。
次に、本発明の第7の実施の形態を説明する。
この第7の実施の形態における、入力及び出力整合回路は、図15に示すように、上記第6の実施の形態における各整合回路において、スイッチ回路と、インダクタ及びキャパシタで構成される整合回路部との位置が逆になっている。
次に、本発明の第7の実施の形態を説明する。
この第7の実施の形態における、入力及び出力整合回路は、図15に示すように、上記第6の実施の形態における各整合回路において、スイッチ回路と、インダクタ及びキャパシタで構成される整合回路部との位置が逆になっている。
つまり、この第7の実施の形態における入力整合回路2aは、図15(a)に示すように、インダクタL1の一端とキャパシタC1の一端とが接続されこれらの接続点が、増幅素子1の入力側に接続されている。そして、スイッチ回路SW1及びSW2によって、前記インダクタL1の他端及びキャパシタC1の他端の何れか一方が信号入力端に接続され、他方が接地されるようになっている。
同様に、出力整合回路3aは、インダクタL2の一端とキャパシタC2の一端とが接続されて、これらの接続点が増幅素子1の出力側に接続されている。そして、スイッチ回路SW3及びSW4によって、前記インダクタL2の他端とキャパシタC2の他端との何れか一方が信号出力端に接続され、他方が接地されるようになっている。
したがって、この場合も上記第2の実施の形態と同様に、例えば2.4GHz帯域の低周波側信号f1を処理する場合には、スイッチ回路SW1〜SW4を操作して、図15(a)に示すように、ローパスフィルタ型の入力整合回路2a及び出力整合回路3aを構成し、例えば5GHz帯域等の高周波域側信号f2を処理する場合には、図15(b)に示すように、ハイパスフィルタ型の入力整合回路2a及び出力整合回路3aを構成する。このようにすることによって、この場合も上記第6の実施の形態と同等の作用効果を得ることができる。
したがって、この場合も上記第2の実施の形態と同様に、例えば2.4GHz帯域の低周波側信号f1を処理する場合には、スイッチ回路SW1〜SW4を操作して、図15(a)に示すように、ローパスフィルタ型の入力整合回路2a及び出力整合回路3aを構成し、例えば5GHz帯域等の高周波域側信号f2を処理する場合には、図15(b)に示すように、ハイパスフィルタ型の入力整合回路2a及び出力整合回路3aを構成する。このようにすることによって、この場合も上記第6の実施の形態と同等の作用効果を得ることができる。
次に、本発明の第8の実施の形態を説明する。
この第8の実施の形態は、図16に示すように、上記第6の実施の形態における整合回路において、インダクタとして、分布定数素子で構成したインダクタLd1、Ld2を用いて整合回路を構成したものである。つまり、入力整合回路2b及び出力整合回路3bをそれぞれ分布定数回路で構成している。
この第8の実施の形態は、図16に示すように、上記第6の実施の形態における整合回路において、インダクタとして、分布定数素子で構成したインダクタLd1、Ld2を用いて整合回路を構成したものである。つまり、入力整合回路2b及び出力整合回路3bをそれぞれ分布定数回路で構成している。
この場合も、スイッチ回路SW1〜SW4を操作することで、誘導性及び容量性のインピーダンス特性を得ることができるから、集中定数回路だけでなく、分布定数回路においても適用することができる。
なお、上記第8の実施の形態においては、上記第6の実施の形態において、分布定数素子で構成した場合について説明したが、上記第7の実施の形態においても、分布定数素子で構成することができることはいうまでもない。また、インダクタを分布定数素子で構成した場合について説明したが、各キャパシタを分布定数素子で構成した場合、或いは、インダクタ及びキャパシタを共に分布定数素子で構成した場合であっても適用することができる。
なお、上記第8の実施の形態においては、上記第6の実施の形態において、分布定数素子で構成した場合について説明したが、上記第7の実施の形態においても、分布定数素子で構成することができることはいうまでもない。また、インダクタを分布定数素子で構成した場合について説明したが、各キャパシタを分布定数素子で構成した場合、或いは、インダクタ及びキャパシタを共に分布定数素子で構成した場合であっても適用することができる。
なお、上記第6から第8の実施の形態において、増幅素子1、入力整合回路2のスイッチ回路SW1及びSW2、出力整合回路3のスイッチ回路SW3及びSW4を同一の能動素子基板上に形成するようにしてもよい。つまり、例えば、上記第6の実施の形態の場合には、図14に示すように、一点鎖線で囲んだ、増幅素子1、入力整合回路2のスイッチ回路SW1及びSW2、出力整合回路3のスイッチ回路SW3及びSW4の部分を同一基板上に形成するようにしてもよい。このようにすることで、回路全体を、より容易に小型化することができる。
なお、上記第5から第8の実施の形態においては、2.4GHz帯域及び5GHz帯域の2つの周波数帯域の信号を入力する場合について説明したが、これに限るものではなく、例えばGSM方式における、900MHz帯域及び1.8GHz/1.9GHz帯域の切り替え等、任意の周波数帯域の信号を入力することができる。
また、上記第5から第8の実施の形態においては、一のインダクタと、一のキャパシタとを用いて整合回路を構成するようにした場合について説明したが、これに限るものではない。例えば、図17(a)に示すように、図11の整合回路1100に対し、インダクタL1と直列にキャパシタCmを追加し、さらに、キャパシタC1と直列にインダクタLmを追加した構成のフィルタ回路1100a、或いは図17(b)に示すように、インダクタL1に並列にキャパシタCmを追加し、また、キャパシタC1に並列にインダクタLmを追加した構成のフィルタ回路1100bを構成することも可能である。要は、基本となる整合回路を構成する一つのインダクタ及びこのインダクタの一端に接続された一つのキャパシタを少なくとも備え、これらの定数を最適な値に設定し、インダクタ及びキャパシタの他端側の接続先を切り替えることで、接続される回路の各周波数帯域において要求されるインピーダンス特性を供給することができればよい。
また、上記第5から第8の実施の形態においては、一のインダクタと、一のキャパシタとを用いて整合回路を構成するようにした場合について説明したが、これに限るものではない。例えば、図17(a)に示すように、図11の整合回路1100に対し、インダクタL1と直列にキャパシタCmを追加し、さらに、キャパシタC1と直列にインダクタLmを追加した構成のフィルタ回路1100a、或いは図17(b)に示すように、インダクタL1に並列にキャパシタCmを追加し、また、キャパシタC1に並列にインダクタLmを追加した構成のフィルタ回路1100bを構成することも可能である。要は、基本となる整合回路を構成する一つのインダクタ及びこのインダクタの一端に接続された一つのキャパシタを少なくとも備え、これらの定数を最適な値に設定し、インダクタ及びキャパシタの他端側の接続先を切り替えることで、接続される回路の各周波数帯域において要求されるインピーダンス特性を供給することができればよい。
また、上記第5から第8の実施の形態においては、整合対象の回路として増幅素子1を適用した場合について説明したが、これに限るものではなく、トランジスタ等の能動素子、或いはフィルタ特性を有する回路等、整合を行う必要のある回路であれば適用することができる。
また、上記各実施の形態においては、図18(b)に示すように、例えばインダクタから構成される第1のインピーダンス素子IM1と、例えばコンデンサから構成される第2のインピーダンス素子IM2の一端をスイッチ回路SW1、SW2により信号の入力又は出力端io1に接続するか、又は接地するようにした場合について説明したが、これに限るものではなく、結果的に、第1のインピーダンス素子IM1と第2のインピーダンス素子IM2との何れか一方を入力又は出力端io1に接続し、他方を接地するような構成となっていれば、2以上のスイッチ回路SWを設けてもよく、また、どの位置にスイッチ回路SWを配置するようにしてもよい。
また、上記各実施の形態においては、図18(b)に示すように、例えばインダクタから構成される第1のインピーダンス素子IM1と、例えばコンデンサから構成される第2のインピーダンス素子IM2の一端をスイッチ回路SW1、SW2により信号の入力又は出力端io1に接続するか、又は接地するようにした場合について説明したが、これに限るものではなく、結果的に、第1のインピーダンス素子IM1と第2のインピーダンス素子IM2との何れか一方を入力又は出力端io1に接続し、他方を接地するような構成となっていれば、2以上のスイッチ回路SWを設けてもよく、また、どの位置にスイッチ回路SWを配置するようにしてもよい。
例えば、図18(a)に示すように、スイッチ回路SW1及びSW2と信号の入力又は出力端io1との間に、さらにスイッチ回路SW3を設け、スイッチ回路SW1を、第1のインピーダンス素子IM1の一端を接地するためのスイッチ回路、第2のスイッチ回路SW2を、第2のインピーダンス素子IM2の一端を接地するためのスイッチ回路として動作させる。さらに、前記スイッチ回路SW3を、第1のインピーダンス素子IM1の一端及び第2のインピーダンス素子IM2の一端の何れかを選択的に入力又は出力端io1に接続するためのスイッチ回路として動作させるようにしてもよい。この場合、図18(a)に示すように、スイッチ回路SW1を遮断状態、スイッチ回路SW3を第1のインピーダンス素子IM1側に切り替え、スイッチ回路SW2を導通状態とすることによって、ハイパスフィルタ或いはローパスフィルタの何れか一方の特性を有するフィルタ回路或いは整合回路を形成することができる。逆に、スイッチ回路SW1を導通状態、スイッチ回路SW3を第2のインピーダンス素子IM2側に切り替え、スイッチ回路SW2を遮断状態とすることによって、ハイパスフィルタ或いはローパスフィルタの何れか他方の特性を有するフィルタ回路或いは整合回路を形成することができる。
ここで、例えば、図18(b)に示すように、スイッチ回路SW1及びSW2によって、第1のインピーダンス素子IM1及び第2のインピーダンス素子IM2と、入力又は出力端io1との接続を切り替えるようにした場合、図18(b)に示すように、第1のインピーダンス素子IM1と入力又は出力端io1を接続してフィルタ回路或いは整合回路を構成した場合、入力又は出力端io1のスイッチSW2と接続される側の信号経路終端が開放状態となり、それにより回路間に不整合が生じ、反射波が生じる場合がある。このため、場合によっては、主信号に悪影響を与える可能性が考えられる。しかしながら、図18(a)に示すように、スイッチ回路SW1及びSW2と入力又は出力端io1との間にスイッチ回路SW3を介挿することによって、入力又は出力端io1は、各信号経路の端部は、スイッチ回路SW1からSW3の何れかに接続されることになって、信号経路が開放状態となることはないから、信号経路が開放状態であることに起因する反射波によって悪影響を受けることを回避することができる。
なお、上記スイッチの配置において、各スイッチ間の距離が可能な限り近接していることが望ましく、特に、その間隔が1/10波長以下であることが特性上望ましい。このようにすることによって、上記反射波による特性の影響抑制の点で、より効果的である。
また、上記各実施の形態においては、上記フィルタ回路や整合回路を無線LANシステムに適用した場合について説明したが、これに限るものではなく、図19に示すように、無線通信装置や電子機器等、フィルタ回路や整合回路を用いて処理を行う装置や回路等であれば、高周波回路や無線回路に限らず適用することができ、これら装置や回路の小型化を図ることができ、特に、複数帯域の周波数を切り替えて処理を行うような装置或いは回路に有効である。
また、上記各実施の形態においては、上記フィルタ回路や整合回路を無線LANシステムに適用した場合について説明したが、これに限るものではなく、図19に示すように、無線通信装置や電子機器等、フィルタ回路や整合回路を用いて処理を行う装置や回路等であれば、高周波回路や無線回路に限らず適用することができ、これら装置や回路の小型化を図ることができ、特に、複数帯域の周波数を切り替えて処理を行うような装置或いは回路に有効である。
なお、図19は、無線通信装置のフロントエンド部に適用した場合の概略構成を示したものである。周波数の異なる低周波側信号f1と高周波側信号f2とを受信可能に構成する場合、従来の方式では、図20に示すように、各信号毎に対応したフィルタ回路や整合回路を設ける必要があるため、回路構成が複雑となるが、上記実施の形態のフィルタ回路や整合回路を適用することにより、図19に示すように、部品点数の削減を図ることができる。
L1 インダクタ、C キャパシタ、SW1,SW2 スイッチ回路
Claims (17)
- 少なくとも一のインダクタを備える第1のインピーダンス素子と、
少なくとも一のキャパシタを備え且つ一端が前記第1のインピーダンス素子の一端と接続される第2のインピーダンス素子と、
前記第1のインピーダンス素子の他端に接続される第1のスイッチ及び前記第2のインピーダンス素子の他端に接続される第2のスイッチと、を備え、
前記第1のインピーダンス素子と前記第2のインピーダンス素子との接続端は外部に接続され、
前記第1のスイッチ及び前記第2のスイッチは、前記第1のインピーダンス素子の他端及び前記第2のインピーダンス素子の他端のいずれか一方を外部に接続し、いずれか他方を接地するように構成されていることを特徴とするインピーダンス回路網。 - 前記第1のスイッチ及び前記第2のスイッチは、入力信号の周波数に応じて、前記第1のインピーダンス素子及び第2のインピーダンス素子の接続先を切り替えるように構成されていることを特徴とする請求項1記載のインピーダンス回路網。
- 前記第1のインピーダンス素子及び前記第2のインピーダンス素子は、集中定数素子で構成されることを特徴とする請求項1又は請求項2記載のインピーダンス回路網。
- 前記インダクタ及びキャパシタのうちの少なくとも何れか一つは分布定数素子で構成されることを特徴とする請求項1から請求項3のいずれか1項に記載のインピーダンス回路網。
- 前記第1のスイッチ及び前記第2のスイッチは、半導体能動素子を用いて前記切り替えを行うようになっていることを特徴とする請求項1から請求項4のいずれか1項に記載のインピーダンス回路網。
- 前記第1のスイッチ及び前記第2のスイッチは、機械スイッチを用いて前記切り替えを行うようになっていることを特徴とする請求項1から請求項4のいずれか1項に記載のインピーダンス回路網。
- フィルタ回路を構成することを特徴とする請求項1から請求項6のいずれか1項に記載のインピーダンス回路網。
- 前記第1のインピーダンス素子と前記第2のインピーダンス素子との接続端側又は前記第1のスイッチ及び前記第2のスイッチ側に縦続接続された、バンドパス特性を有するフィルタを備えることを特徴とする請求項7に記載のインピーダンス回路網。
- 前記請求項7又は請求項8記載のインピーダンス回路網を少なくとも2つ以上縦続接続した構成を有することを特徴とするフィルタ回路。
- 整合回路を構成することを特徴とする請求項1から請求項6のいずれか1項に記載のインピーダンス回路網。
- 整合対象となる回路と前記第1のスイッチ及び前記第2のスイッチとを同一基板上に形成したことを特徴とする請求項10に記載のインピーダンス回路網。
- 前記請求項10又は請求項11に記載のインピーダンス回路網を、入力側及び出力側の少なくともいずれか一方に備えていることを特徴とする増幅回路。
- 前記請求項1から請求項8、請求項10及び請求項11のいずれか1項に記載のインピーダンス回路網、前記請求項9記載のフィルタ回路、及び前記請求項12記載の増幅回路の少なくとも何れか1つを含む構成を有することを特徴とする電子機器。
- 前記請求項1から請求項8、請求項10及び請求項11のいずれか1項に記載のインピーダンス回路網、前記請求項9記載のフィルタ回路、及び前記請求項12記載の増幅回路の少なくとも何れか1つを含む構成を有することを特徴とする無線通信装置。
- 増幅回路と、当該増幅回路を整合対象とする整合回路を構成し且つ前記請求項1から請求項4のいずれか1項に記載のインピーダンス回路網に含まれる少なくとも一つ以上のスイッチとを、同一基体上に集積したことを特徴とする半導体集積回路。
- 前記請求項15記載の半導体集積回路を含む構成を有することを特徴とする電子機器。
- 前記請求項15記載の半導体集積回路を含む構成を有することを特徴とする無線通信装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133684A JP2005124126A (ja) | 2003-09-24 | 2004-04-28 | インピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置 |
TW093128243A TWI254507B (en) | 2003-09-24 | 2004-09-17 | Impedance circuit, and filter circuit, amplitude circuit, semiconductor integrated circuit, electronic device and wireless communication device using the same |
US10/944,693 US7218185B2 (en) | 2003-09-24 | 2004-09-17 | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same |
EP04255711A EP1519483A3 (en) | 2003-09-24 | 2004-09-20 | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same |
CNA2004100800319A CN1601893A (zh) | 2003-09-24 | 2004-09-22 | 阻抗电路、使用该电路的滤波及放大电路、半导体集成电路 |
KR1020040076464A KR20050030150A (ko) | 2003-09-24 | 2004-09-23 | 임피던스 회로, 이것을 이용한 필터 회로, 증폭 회로,반도체 집적 회로, 전자 기기 및 무선 통신 장치 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331599 | 2003-09-24 | ||
JP2003331598 | 2003-09-24 | ||
JP2004133684A JP2005124126A (ja) | 2003-09-24 | 2004-04-28 | インピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005124126A true JP2005124126A (ja) | 2005-05-12 |
Family
ID=34198773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004133684A Withdrawn JP2005124126A (ja) | 2003-09-24 | 2004-04-28 | インピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7218185B2 (ja) |
EP (1) | EP1519483A3 (ja) |
JP (1) | JP2005124126A (ja) |
KR (1) | KR20050030150A (ja) |
CN (1) | CN1601893A (ja) |
TW (1) | TWI254507B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100849972B1 (ko) | 2007-01-25 | 2008-08-01 | 삼성전자주식회사 | Rf 필터, 이를 이용한 디지털 방송 수신 튜너 및 rf신호 처리 장치 |
WO2010116897A1 (ja) * | 2009-04-07 | 2010-10-14 | 株式会社村田製作所 | 複合電子部品 |
US7956709B2 (en) | 2006-08-04 | 2011-06-07 | Seiko Epson Corporation | MEMS switch and manufacturing method thereof |
CN102832898A (zh) * | 2012-09-24 | 2012-12-19 | 北京新雷能科技股份有限公司 | 一种滤波器阻抗补偿装置及一种滤波器 |
CN103078602A (zh) * | 2013-02-06 | 2013-05-01 | 苏州硅智源微电子有限公司 | 低通滤波电路 |
CN103701428A (zh) * | 2013-12-31 | 2014-04-02 | 复旦大学 | 一种大范围可调宽带低通滤波器 |
CN103873007A (zh) * | 2014-02-18 | 2014-06-18 | 复旦大学 | 一种基于寄生电容的大范围可调宽带低通滤波器 |
JP2017529747A (ja) * | 2014-10-08 | 2017-10-05 | 株式会社東芝 | 電力増幅器 |
JP2018074303A (ja) * | 2016-10-27 | 2018-05-10 | 日本電気株式会社 | 送受信機および送受信機の制御方法 |
JPWO2018211697A1 (ja) * | 2017-05-19 | 2020-03-12 | ヤマハ株式会社 | 音響処理装置および音響処理装置の制御方法 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349740A (ja) * | 2003-05-14 | 2004-12-09 | Advantest Corp | 入力信号処理装置、高周波成分取得方法および低周波成分取得方法 |
US7385465B2 (en) * | 2005-12-19 | 2008-06-10 | Industrial Technology Research Institute | Switchable dual-band filter |
US8262900B2 (en) * | 2006-12-14 | 2012-09-11 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
US8349167B2 (en) | 2006-12-14 | 2013-01-08 | Life Technologies Corporation | Methods and apparatus for detecting molecular interactions using FET arrays |
CA2672315A1 (en) | 2006-12-14 | 2008-06-26 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes using large scale fet arrays |
US11339430B2 (en) | 2007-07-10 | 2022-05-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
US20100137143A1 (en) | 2008-10-22 | 2010-06-03 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
US20100301398A1 (en) | 2009-05-29 | 2010-12-02 | Ion Torrent Systems Incorporated | Methods and apparatus for measuring analytes |
EP2251927A1 (en) * | 2009-05-14 | 2010-11-17 | Thomson Licensing | Dual-response stopband filter |
US8432237B2 (en) * | 2009-05-21 | 2013-04-30 | Qualcomm, Incorporated | Output circuit with integrated impedance matching, power combining and filtering for power amplifiers and other circuits |
US8776573B2 (en) | 2009-05-29 | 2014-07-15 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
US20120261274A1 (en) | 2009-05-29 | 2012-10-18 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
US8772975B2 (en) | 2009-12-07 | 2014-07-08 | Qualcomm Incorporated | Apparatus and method for implementing a differential drive amplifier and a coil arrangement |
US8803631B2 (en) * | 2010-03-22 | 2014-08-12 | Blackberry Limited | Method and apparatus for adapting a variable impedance network |
CN106932456B (zh) | 2010-06-30 | 2020-02-21 | 生命科技公司 | 用于测试isfet阵列的方法和装置 |
CN106449632B (zh) | 2010-06-30 | 2019-09-20 | 生命科技公司 | 阵列列积分器 |
JP2013533482A (ja) | 2010-06-30 | 2013-08-22 | ライフ テクノロジーズ コーポレーション | イオン感応性電荷蓄積回路および方法 |
US11307166B2 (en) | 2010-07-01 | 2022-04-19 | Life Technologies Corporation | Column ADC |
JP5876044B2 (ja) | 2010-07-03 | 2016-03-02 | ライフ テクノロジーズ コーポレーション | 低濃度ドープドレインを有する化学的感応性センサ |
CN101917167B (zh) * | 2010-08-24 | 2014-05-14 | 惠州市正源微电子有限公司 | 射频功率放大器功率合成电路 |
EP2617061B1 (en) | 2010-09-15 | 2021-06-30 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
US9970984B2 (en) | 2011-12-01 | 2018-05-15 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
US8786331B2 (en) | 2012-05-29 | 2014-07-22 | Life Technologies Corporation | System for reducing noise in a chemical sensor array |
US9080968B2 (en) | 2013-01-04 | 2015-07-14 | Life Technologies Corporation | Methods and systems for point of use removal of sacrificial material |
US9841398B2 (en) | 2013-01-08 | 2017-12-12 | Life Technologies Corporation | Methods for manufacturing well structures for low-noise chemical sensors |
US8963216B2 (en) | 2013-03-13 | 2015-02-24 | Life Technologies Corporation | Chemical sensor with sidewall spacer sensor surface |
US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
EP2972280B1 (en) | 2013-03-15 | 2021-09-29 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
US9835585B2 (en) | 2013-03-15 | 2017-12-05 | Life Technologies Corporation | Chemical sensor with protruded sensor surface |
EP2972281B1 (en) | 2013-03-15 | 2023-07-26 | Life Technologies Corporation | Chemical device with thin conductive element |
US20140336063A1 (en) | 2013-05-09 | 2014-11-13 | Life Technologies Corporation | Windowed Sequencing |
US10458942B2 (en) | 2013-06-10 | 2019-10-29 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
CN103474726B (zh) * | 2013-08-23 | 2016-04-06 | 京信通信***(中国)有限公司 | 椭圆函数型低通滤波器 |
US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
CN103944527B (zh) * | 2014-04-15 | 2017-03-08 | 华为技术有限公司 | 一种高通滤波器电路及集成电路 |
US9906318B2 (en) * | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
US10535921B2 (en) | 2014-09-05 | 2020-01-14 | Smart Antenna Technologies Ltd. | Reconfigurable multi-band antenna with four to ten ports |
GB2529884B (en) * | 2014-09-05 | 2017-09-13 | Smart Antenna Tech Ltd | Reconfigurable multi-band antenna with independent control |
JP6297963B2 (ja) * | 2014-11-05 | 2018-03-20 | 住友電気工業株式会社 | 変圧装置 |
EP3234576B1 (en) | 2014-12-18 | 2023-11-22 | Life Technologies Corporation | High data rate integrated circuit with transmitter configuration |
CN111505087A (zh) | 2014-12-18 | 2020-08-07 | 生命科技公司 | 使用大规模 fet 阵列测量分析物的方法和装置 |
US10077472B2 (en) | 2014-12-18 | 2018-09-18 | Life Technologies Corporation | High data rate integrated circuit with power management |
CN105743461A (zh) * | 2016-02-03 | 2016-07-06 | 海能达通信股份有限公司 | 一种滤波电路、射频抗干扰电路和射频信号发生电路 |
JP6790447B2 (ja) * | 2016-05-12 | 2020-11-25 | 株式会社村田製作所 | スイッチモジュール |
WO2017204347A1 (ja) * | 2016-05-27 | 2017-11-30 | 株式会社村田製作所 | 高周波フィルタ装置、及び、通信装置 |
CN106291183A (zh) * | 2016-08-04 | 2017-01-04 | 国网天津市电力公司 | 一种抗干扰多频段信号采集器 |
KR102489781B1 (ko) * | 2016-11-18 | 2023-01-17 | 삼성전기주식회사 | 노이즈 억제 특성을 개선한 고주파 스위치 장치 |
CN111095793B (zh) * | 2017-09-08 | 2023-06-30 | 株式会社村田制作所 | 多工器、高频前端电路以及通信装置 |
US10790623B2 (en) * | 2017-11-22 | 2020-09-29 | International Business Machines Corporation | Safe charging interface |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4095198A (en) | 1977-01-31 | 1978-06-13 | Gte Sylvania Incorporated | Impedance-matching network |
JPS56103514A (en) | 1980-01-23 | 1981-08-18 | Hitachi Ltd | Filter circuit |
JPS56110438A (en) | 1980-02-05 | 1981-09-01 | Toyo Electric Mfg Co Ltd | Filter unit |
JPS60136408A (ja) | 1983-12-26 | 1985-07-19 | Matsushita Electric Ind Co Ltd | 高周波信号切換装置 |
JPH02151113A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | Lpf/hpf移相器 |
JPH0537255A (ja) | 1991-07-29 | 1993-02-12 | Mitsubishi Electric Corp | 広帯域増幅器 |
US5274343A (en) * | 1991-08-06 | 1993-12-28 | Raytheon Company | Plural switch circuits having RF propagation networks and RF terminations |
JP2848502B2 (ja) * | 1992-04-24 | 1999-01-20 | 日本電信電話株式会社 | マイクロ波半導体スイッチ |
JP2846240B2 (ja) | 1994-05-20 | 1999-01-13 | 国際電気株式会社 | 周波数帯域可変フィルタ |
US5625894A (en) | 1995-03-21 | 1997-04-29 | Industrial Technology Research Institute | Switch filter having selectively interconnected filter stages and ports |
KR0164410B1 (ko) | 1995-07-21 | 1999-03-20 | 김광호 | 스위칭 기능을 갖는 스트립라인 필터 |
US5754082A (en) * | 1996-06-27 | 1998-05-19 | Harris Corporation | N-way combiner |
US5808527A (en) | 1996-12-21 | 1998-09-15 | Hughes Electronics Corporation | Tunable microwave network using microelectromechanical switches |
US6078794A (en) | 1997-02-19 | 2000-06-20 | Motorola, Inc. | Impedance matching for a dual band power amplifier |
DE19816490A1 (de) | 1998-04-14 | 1999-10-21 | Rohde & Schwarz | Vorselektions-Filteranordnung für Hochfrequenzempfänger |
JP2000114950A (ja) | 1998-10-07 | 2000-04-21 | Murata Mfg Co Ltd | Spstスイッチおよびspdtスイッチおよびそれを用いた通信機 |
DE69904560T2 (de) | 1999-03-08 | 2003-06-26 | Motorola Inc | Sender |
JP3454202B2 (ja) | 1999-10-06 | 2003-10-06 | 松下電器産業株式会社 | Lcフィルタ |
EP1187357B1 (en) * | 2000-03-15 | 2010-05-19 | Hitachi Metals, Ltd. | High-frequency module and wireless communication device |
KR100906356B1 (ko) * | 2001-08-10 | 2009-07-06 | 히타치 긴조쿠 가부시키가이샤 | 하이 패스 필터 |
KR100441985B1 (ko) | 2001-11-14 | 2004-07-30 | 한국전자통신연구원 | 고주파 집적회로 및 집적형 고주파 반도체 장치 |
JP4288898B2 (ja) | 2002-06-10 | 2009-07-01 | 株式会社村田製作所 | 複合高周波部品及びそれを用いた移動体通信機 |
-
2004
- 2004-04-28 JP JP2004133684A patent/JP2005124126A/ja not_active Withdrawn
- 2004-09-17 US US10/944,693 patent/US7218185B2/en not_active Expired - Fee Related
- 2004-09-17 TW TW093128243A patent/TWI254507B/zh not_active IP Right Cessation
- 2004-09-20 EP EP04255711A patent/EP1519483A3/en not_active Withdrawn
- 2004-09-22 CN CNA2004100800319A patent/CN1601893A/zh active Pending
- 2004-09-23 KR KR1020040076464A patent/KR20050030150A/ko not_active Application Discontinuation
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7956709B2 (en) | 2006-08-04 | 2011-06-07 | Seiko Epson Corporation | MEMS switch and manufacturing method thereof |
KR100849972B1 (ko) | 2007-01-25 | 2008-08-01 | 삼성전자주식회사 | Rf 필터, 이를 이용한 디지털 방송 수신 튜너 및 rf신호 처리 장치 |
WO2010116897A1 (ja) * | 2009-04-07 | 2010-10-14 | 株式会社村田製作所 | 複合電子部品 |
CN102832898A (zh) * | 2012-09-24 | 2012-12-19 | 北京新雷能科技股份有限公司 | 一种滤波器阻抗补偿装置及一种滤波器 |
CN102832898B (zh) * | 2012-09-24 | 2015-03-18 | 北京新雷能科技股份有限公司 | 一种滤波器阻抗补偿装置及一种滤波器 |
CN103078602A (zh) * | 2013-02-06 | 2013-05-01 | 苏州硅智源微电子有限公司 | 低通滤波电路 |
CN103701428A (zh) * | 2013-12-31 | 2014-04-02 | 复旦大学 | 一种大范围可调宽带低通滤波器 |
CN103873007A (zh) * | 2014-02-18 | 2014-06-18 | 复旦大学 | 一种基于寄生电容的大范围可调宽带低通滤波器 |
JP2017529747A (ja) * | 2014-10-08 | 2017-10-05 | 株式会社東芝 | 電力増幅器 |
JP2018074303A (ja) * | 2016-10-27 | 2018-05-10 | 日本電気株式会社 | 送受信機および送受信機の制御方法 |
JPWO2018211697A1 (ja) * | 2017-05-19 | 2020-03-12 | ヤマハ株式会社 | 音響処理装置および音響処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI254507B (en) | 2006-05-01 |
EP1519483A3 (en) | 2006-04-26 |
CN1601893A (zh) | 2005-03-30 |
EP1519483A2 (en) | 2005-03-30 |
US7218185B2 (en) | 2007-05-15 |
TW200513025A (en) | 2005-04-01 |
KR20050030150A (ko) | 2005-03-29 |
US20050093645A1 (en) | 2005-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005124126A (ja) | インピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置 | |
CN107689778B (zh) | 高频模块以及通信装置 | |
US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
US7750756B2 (en) | Matching circuit | |
JP4123435B2 (ja) | 高周波スイッチモジュール | |
JP4243532B2 (ja) | スイッチング回路 | |
JP6965581B2 (ja) | 高周波モジュール及び通信装置 | |
JP6439862B2 (ja) | 高周波フィルタ、フロントエンド回路、および、通信機器 | |
JP2004343696A (ja) | フィルタ回路網およびその設計方法ならびにマルチバンド送信機 | |
CN107112971B (zh) | 可变滤波电路、rf前端电路、以及通信装置 | |
JP2007329641A (ja) | 周波数・帯域幅切り換え増幅器 | |
JP6445580B2 (ja) | インピーダンスマッチング回路およびhfフィルタ回路の組合せ回路 | |
JP2010219941A (ja) | 高周波フィルタ | |
WO2006095551A1 (ja) | 遅延線 | |
US6958663B2 (en) | In-band group delay equalizer and distortion compensation amplifier | |
JP2006254281A (ja) | フィルタ回路および無線装置 | |
CN215342185U (zh) | 匹配电路、匹配电路元件以及通信装置 | |
JP6509756B2 (ja) | フィルタ回路 | |
CN113330684A (zh) | 可配置的微声学rf滤波器 | |
JP4936963B2 (ja) | 周波数可変増幅器 | |
JP4172784B2 (ja) | 電圧制御可変フィルタおよび通信装置 | |
JP2014225794A (ja) | チューナブルダイプレクサ、及びチューナブルダイプレクサを用いた移動通信端末 | |
JP2009239682A (ja) | 周波数可変回路及び周波数可変増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070404 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090910 |