JPWO2018216294A1 - Dc/dcコンバータ - Google Patents
Dc/dcコンバータ Download PDFInfo
- Publication number
- JPWO2018216294A1 JPWO2018216294A1 JP2019519473A JP2019519473A JPWO2018216294A1 JP WO2018216294 A1 JPWO2018216294 A1 JP WO2018216294A1 JP 2019519473 A JP2019519473 A JP 2019519473A JP 2019519473 A JP2019519473 A JP 2019519473A JP WO2018216294 A1 JPWO2018216294 A1 JP WO2018216294A1
- Authority
- JP
- Japan
- Prior art keywords
- converter
- primary side
- control
- primary
- semiconductor switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33573—Full-bridge at primary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
制御部10は、IGBT5a〜5d、8b、及び8dをスイッチング制御し、IGBT8a及び8cをオフ状態にし、IGBT5a〜5d、8b、及び8dのオンデューティを変化させることによって2次側コンバータ200から出力される第1出力電力を調整する。IGBT5b、5c、及び8bが同期して所定の周期でスイッチングし、IGBT5d及び8dがIGBT5b、5c、及び8bに対して半周期ずれた状態(位相が180度ずれた状態)でスイッチングする。
Description
本発明は、DC/DCコンバータに関する。
例えば特許文献1や非特許文献1にDAB(Dual Active Bridge)方式のDC/DCコンバータが開示されている。
平地克也、"平地研究室技術メモNo.20140310 DAB方式DC/DCコンバータ、2014年3月10日、舞鶴高専、[平成29年4月18日検索]、インターネット<URL:http://hirachi.cocolog-nifty.com/kh/files/20140310-1.pdf>
特許文献1で開示されているDC/DCコンバータは、起動時に還流期間と電力伝送期間とを繰り返しながら還流期間を徐々に短くしてソフトスタートを実現している。特許文献1で開示されているDC/DCコンバータでは、還流期間が長い場合に1次側のスイッチング回路では半分のスイッチング素子においてゼロ電圧スイッチング(以下、ZVSともいう)が成立し、残り半分のスイッチング素子においてZVSが不成立になる。そして、ZVSが不成立になるスイッチング素子にはDC/DCコンバータの入力電圧と等しい電圧が印加されるため、ZVSが不成立になるスイッチング素子のスイッチング損失が大きい。
非特許文献1には、ターンON時は完全なZVSが可能であると記載されている。しかしながら、この記載は軽負荷時を想定していない。軽負荷時には、ターンONさせるスイッチング素子に接続されているリアクトルに蓄積された励磁エネルギが小さくなる。そのため、当該スイッチング素子に並列接続されているコンデンサに貯まっている電荷の当該励磁エネルギによる引き抜きは、当該コンデンサに貯まっている電荷が無くなる前に終了してしまう。つまり、軽負荷時には、ターンON時にZVSが不成立になる。
そして、非特許文献1に記載されたリアクトル電流の波形と動作モードのタイムチャートから、非特許文献1で開示されているDC/DCコンバータでは、1次側のフルブリッジと2次側のフルブリッジそれぞれにおいて、一方の対角に設けられた一対のスイッチング素子と他方の対角に設けられた一対のスイッチング素子とがデッドタイム期間を除いて固定周期で50%のオンデューティで交互にオンしていることがわかる。したがって、軽負荷時に、1次側のフルブリッジ及び2次側のフルブリッジを構成する8個のスイッチング素子全てにおいてZVSが不成立になってスイッチング損失が大きくなる場合があった。
本発明は、上記の状況に鑑み、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができるDC/DCコンバータを提供することを目的とする。
上記目的を達成するために本発明の一態様に係るDC/DCコンバータは、1次側リアクトル、複数の1次側半導体スイッチング素子、及び複数の前記1次側半導体スイッチング素子それぞれに並列接続される複数の1次側コンデンサを有する1次側コンバータと、1次巻線及び2次巻線を有するトランスと、2次側リアクトル、複数の2次側半導体スイッチング素子、及び複数の前記2次側半導体スイッチング素子それぞれに並列接続される複数の2次側コンデンサを有する2次側コンバータと、複数の前記1次側半導体スイッチング素子及び複数の前記2次側半導体スイッチング素子を制御する制御部と、を備える。前記1次側リアクトルは前記1次巻線に接続され及び/又は前記1次巻線の漏れインダクタンスである。前記2次側リアクトルは前記2次巻線に接続され及び/又は前記2次巻線の漏れインダクタンスである。前記1次側コンバータ及び前記2次側コンバータはそれぞれフルブリッジ回路を有する。前記制御部は、前記2次側コンバータから第1出力電力を出力させる第1制御を行うときに、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の一方を、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の他方を、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子と前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子とは所定の位相差でスイッチングし、前記所定の位相差は、180度から共振周波数の逆数の略1/4に相当する角度だけずれており、前記共振周波数は、前記1次側リアクトル及び前記1次側コンデンサによって定まり、実施する各スイッチング制御のオンデューティを変化させることによって前記2次側コンバータから出力される第1出力電力を調整する。前記制御部は、第2制御を行うときに、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子を、前記1次側コンバータの4つの前記1次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが略50%であって前記位相のずれによって前記2次側コンバータから出力される第2出力電力を調整する。前記制御部は、第1制御から第2制御に切り替えるときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行う。
本発明の一態様に係るDC/DCコンバータによると、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができる。
本発明の実施形態について図面を参照して以下に説明する。
<第1実施形態>
図1は、第1実施形態に係るDC/DCコンバータの概略構成を示す図である。本実施形態に係るDC/DCコンバータは、トランス1と、1次側コンバータ100と、2次側コンバータ200と、制御部10と、を備える。1次側コンバータ100はトランス1の1次巻線L1に接続され、2次側コンバータ200はトランス1の2次巻線L2に接続される。
図1は、第1実施形態に係るDC/DCコンバータの概略構成を示す図である。本実施形態に係るDC/DCコンバータは、トランス1と、1次側コンバータ100と、2次側コンバータ200と、制御部10と、を備える。1次側コンバータ100はトランス1の1次巻線L1に接続され、2次側コンバータ200はトランス1の2次巻線L2に接続される。
1次側コンバータ100は、コンデンサ2及び4a〜4dと、IGBT(Insulated Gate Bipolar Transistor)5a〜5dと、リアクトル6と、を備える。IGBT5a〜5dにはそれぞれ逆方向にダイオードが並列接続されている。また、IGBT5a〜5dにはそれぞれコンデンサ4a〜4dが並列接続されている。IGBT5aとIGBT5bとが直列接続され、IGBT5aのコレクタがコンデンサ2の正極側に接続され、IGBT5bのエミッタがコンデンサ2の負極側に接続される。同様に、IGBT5cとIGBT5dとが直列接続され、IGBT5cのコレクタがコンデンサ2の正極側に接続され、IGBT5dのエミッタがコンデンサ2の負極側に接続される。IGBT5cとIGBT5dとの接続ノードがリアクトル6を介して1次巻線L1の一端に接続され、IGBT5aとIGBT5bとの接続ノードが1次巻線L1の他端に接続される。リアクトル6としては、例えばコイルを用いてもよく1次巻線L1の漏れインダクタンスを用いてもよくコイルと1次巻線L1の漏れインダクタンスの両方を用いてもよい。
2次側コンバータ200は、コンデンサ3及び9a〜9dと、IGBT8a〜8dと、リアクトル7と、を備える。IGBT8a〜8dにはそれぞれ逆方向にダイオードが並列接続されている。また、IGBT8a〜8dにはそれぞれコンデンサ9a〜9dが並列接続されている。IGBT8aとIGBT8bとが直列接続され、IGBT8aのコレクタがコンデンサ3の正極側に接続され、IGBT8bのエミッタがコンデンサ3の負極側に接続される。同様に、IGBT8cとIGBT8dとが直列接続され、IGBT8cのコレクタがコンデンサ3の正極側に接続され、IGBT8dのエミッタがコンデンサ3の負極側に接続される。IGBT8cとIGBT8dとの接続ノードがリアクトル7を介して2次巻線L2の一端に接続され、IGBT8aとIGBT8bとの接続ノードが2次巻線L2の他端に接続される。リアクトル7としては、例えばコイルを用いてもよく2次巻線L2の漏れインダクタンスを用いてもよくコイルと2次巻線L2の漏れインダクタンスの両方を用いてもよい。
制御部10は、IGBT5a〜5d及び8a〜8dそれぞれにゲート信号を供給してIGBT5a〜5d及び8a〜8dそれぞれの状態を制御する。本実施形態では、制御部10は、IGBT5a〜5d、8b、及び8dをスイッチング制御し、IGBT8a及び8cをオフ状態にし、IGBT5a〜5d、8b、及び8dのオンデューティを変化させることによって2次側コンバータ200から出力される第1出力電力を調整する第1制御を行う。
図2は、各IGBTの状態と、1次側コンバータ100の出力電圧Voutの波形と、2次側コンバータ200の出力電圧Voの波形と、を示すタイムチャートである。IGBT5b、5c、及び8bが同期して周期Tでスイッチングし、IGBT5a、5d、及び8dがIGBT5b、5c、及び8bに対して所定の位相差(図2中のT/2+αに相当する位相差)でスイッチングする。上記所定の位相差は180度から共振周波数の逆数の略1/4に相当する角度だけずれている。上記共振周波数は1次側コンバータ100の回路定数によって定まる。
時間tがt0<t<t1であるとき、図2に示すようにIGBT5b及び5cがオン状態であるため、1次側コンバータ100において図3に示すようにIGBT5c→リアクトル6→トランス1の1次巻線L1→IGBT5bの順に電流が流れる。これにより、トランス1の2次巻線L2に起電力が生じ、2次側コンバータ200において図3に示すようにIGBT8b→トランス1の2次巻線L2→リアクトル7→IGBT8cの順に電流が流れる。
時間tがt1<t<t2であるとき、図2に示すように全てのIGBT5a〜5d及び8a〜8dがオフ状態となる。しかし、リアクトル6及び7には電流を維持する方向に起電力が生じ、電気的な振動を繰り返しながら(図4に示す状態と図5に示す状態とを交互に繰り返しながら)、1次側コンバータ100においてはリアクトル6に蓄えられた励磁エネルギが入力端に回生され、2次側コンバータ200においてはリアクトル7に蓄えられた励磁エネルギが出力端に供給される。1次側コンバータ100における回生動作はリアクトル6の励磁エネルギがゼロになるまで継続し、2次側コンバータ200における供給動作はリアクトル7の励磁エネルギがゼロになるまで継続する。
時間tがt=t2になるタイミングで、リアクトル6及び7の励磁エネルギがそれぞれゼロであり電気的な振動が収まっている場合、IGBT5a〜5dの各コレクタ−エミッタ間にはVi/2の電圧が印加され、IGBT8a〜8dの各コレクタ−エミッタ間にはVo/2の電圧が印加されている状態となる。この状態で、図2に示すようにIGBT5a、5d、及び8dがターンONすると、IGBT5a、5d、及び8dそれぞれに並列接続されているコンデンサ4a、4d、及び9dに蓄積された電荷が短絡消費される。
時間tがt=t2になるタイミングで、リアクトル6及び7の励磁エネルギの少なくとも一方がゼロでない場合、IGBT5a〜5dの各コレクタ−エミッタ間には0以上Vi以下の電圧が印加され、IGBT8a〜8dの各コレクタ−エミッタ間には0以上Vo以下の電圧が印加されている状態となる。
時間tがt2<t<t3であるときは、フルブリッジ回路の対称性により、オン状態となるIGBTの組合せが異なるだけで時間tがt0<t<t1であるときと同じ動作になるため、説明を省略する。
ここで、比較例として、特許文献1と同様のシーケンスを行った場合について説明する。図6は、特許文献1と同様のシーケンスを行った場合のIGBT5a〜5dの状態及び1次側コンバータ100の出力電圧Voutの波形を示すタイムチャートである。
図6に示すシーケンスでは、時間tがt0<t<t1であるときの電流共振が利用されてIGBT5aのターンON時におけるZVSが成立し、時間tがt2<t<t3であるときの電流共振が利用されてIGBT5bのターンON時におけるZVSが成立する。しかしながら、t0<t<t1に先立つIGBT5cのターンON時及びt2<t<t3に先立つIGBT5dのターンON時には電流共振を利用することができないためZVSが成立しない。
従って、図6に示すシーケンスでは、1周期内のIGBT5a〜5dの4回のターンONに関して、2回はZVSが成立し、残る2回はZVSが成立しない。
ZVSが不成立となるIGBT5cのターンON時にIGBT5cのコレクタ−エミッタ間に印加される電圧は、IGBT5cがターンONする直前までIGBT5b及び5dがオン状態である状況を考慮すると、入力電圧Viに等しいと見積られる。そのため、IGBT5cのターンON時にコンデンサ4cに蓄積されている電荷QはQ=Vi×Cとなり、ZVSの不成立によって消費されるエネルギEはE=0.5×C×Vi2と見積られる。ただし、Cはコンデンサ4a〜4dの各静電容量である。
IGBT5dのターンON時にも同様のエネルギ消費が生じるため、1周期におけるZVSの不成立に関わるスイッチング損失はC×Vi2と見積られる。
一方、本実施形態のシーケンスすなわち図2に示すシーケンスでは、時間tがt0<t<t1であるときから時間が経ってからIGBT5a及び5dのターンON時になり、時間tがt2<t<t3であるときから時間が経ってからIGBT5b及び5cのターンON時になる。したがって、IGBT5a〜5dの各ターンON時に電流共振を利用することができず、ZVSが成立しない。
IGBT5dのターンON時にIGBT5dのコレクタ−エミッタ間に印加される電圧は、入力電圧ViをIGBT5cとIGBT5dとで分けあっているため、0.5×Viである。したがって、IGBT5dのターンON時にコンデンサ4dに蓄積されている電荷Q’はQ’=0.5×Vi×Cとなり、ZVSの不成立によって消費されるエネルギE’はE’=0.5×C×(0.5×Vi)2と見積られる。
IGBT5a〜5dのターンON時にも同様のエネルギ消費が生じるため、1周期におけるZVSの不成立に関わるスイッチング損失は4×0.5×C×(0.5×Vi)2すなわち0.5×C×Vi2と見積られる。
以上の考察から明らかなように、本実施形態のシーケンスすなわち図2に示すシーケンスでは、比較例のシーケンスすなわち図6に示すシーケンスに比べて、1周期におけるZVSの不成立に関わるスイッチング損失が半分になる。
そして、本実施形態のシーケンスでは1周期において4箇所(IGBT5a〜5d)でZVSが不成立となり、比較例のシーケンスでは1周期において2箇所(IGBT5c及び5d)でZVSが不成立となることを考慮すると、本実施形態のシーケンスでは、比較例のシーケンスに比べて、1箇所当たりのスイッチング損失が1/4になる。したがって、本実施形態のシーケンスでは、比較例のシーケンスに比べて、スイッチング損失による局所的な温度上昇を抑えることができる。
図7は、本実施形態のシーケンスでの効率特性(図7中の点線)と比較例のシーケンスでの効率特性(図7中の実線)を示す図である。本実施形態のシーケンスでは比較例のシーケンスに比べてZVSの不成立に関わるスイッチング損失が小さいので、結果的に効率が高くなる。
図8Aは、本実施形態のシーケンスでのIGBT5d近傍の温度特性(図8A中の点線)と比較例のシーケンスでのIGBT5d近傍の温度特性(図8A中の実線)を示す図である。本実施形態のシーケンスでは比較例のシーケンスに比べてIGBT5d近傍の温度上昇を抑えることができる。IGBT5d以外のZVSが不成立となるIGBT近傍の温度特性もIGBT5d近傍の温度特性と同様である。
なお、上述した第1制御から、第1制御における1次側コンバータ100に対する制御と2次側コンバータ200に対する制御を入れ替えた制御に直接切り替えることによって、1次側コンバータ100から2次側コンバータ200への電力伝送を、2次側コンバータ200から1次側コンバータ100への電力伝送に切り替えてもよい。これにより、ZVSの不成立に関わるスイッチング損失を小さくしたままで、電力伝送の方向をシームレスに切り替えることができる。
次に、共振電流が出力電力に及ぼす影響について説明する。図6に示すシーケンスでの時間tがt1<t<t2である期間において、トランス1に図8Bに示す共振電流が流れる。共振電流が正である区間では、IGBT5a及び5dがターンONするときにZVSが成立し、共振電流が負である区間では、IGBT5c及び5bがターンONするときにZVSが成立する。
時間tがt=t2になるタイミングでの共振電流の大きさに応じて、本実施形態に係るDC/DCコンバータの出力電力が増減する。例えば、図8Bに示すp1、p2、p3の各タイミングでIGBT5a及び5dがターンONする場合を考えると、図8Cに示すようにIGBT5a及び5dがターンONするタイミングp1、p2、p3それぞれでIGBT5a及び5dのエミッタ電流の大きさが異なる。このため、IGBT5a及び5dがターンOFFするまでに流れるエミッタ電流の総量(図8Cに示す網掛け部分)は、IGBT5a及び5dがターンONするタイミングに応じて大きく変化する。
そして、IGBT5a及び5dがオン状態である期間での本実施形態に係るDC/DCコンバータの出力電力は、IGBT5a及び5dがターンONしてからターンOFFするまでに流れるエミッタ電流の総量に比例するので、IGBT5a及び5dがターンONするタイミングに応じて大きく変化する。同様に、IGBT5c及び5bがオン状態である期間での本実施形態に係るDC/DCコンバータの出力電力は、IGBT5c及び5bがターンONしてからターンOFFするまでに流れるエミッタ電流の総量に比例するので、IGBT5b及び5cがターンONするタイミングに応じて大きく変化する。
ここで、本実施形態と比較して、IGBT5a、5d、及び8dがIGBT5b、5c、及び8bに対して半周期ずれた状態(位相が180度ずれた状態)でスイッチングする点でのみ相違するDC/DCコンバータを第1参考例とする。第1参考例では、例えば共振電流の山のタイミング(図8Bに示すp1のタイミング)でIGBT5a及び5dがターンONするのであれば、IGBT5c及び5bも共振電流の山のタイミングでターンONする。すなわち、第1参考例では、IGBT5a及び5dがターンONするタイミングと、IGBT5c及び5bがターンONするタイミングとが共振周波数の周期に対して同一位相になっている。したがって、第1参考例では、オンデューティの幅が一定の変化率で増加又は減少すると、共振周波数の周期に対するIGBT5a〜5dのターンONするタイミングの位相が一律に周期的に変動する。このため、第1参考例では、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動が図8Dに示すように大きくなる。
これに対して、本実施形態では、上述した通り、IGBT5a、5d、及び8dがIGBT5b、5c、及び8bに対して所定の位相差(図2中のT/2+αに相当する位相差)でスイッチングする。上記所定の位相差は180度から共振周波数の逆数の略1/4に相当する角度だけずれている。したがって、本実施形態では、例えば共振電流の山のタイミング(図8Bに示すp1のタイミング)でIGBT5a及び5dがターンONするのであれば、IGBT5c及び5bは共振電流の谷のタイミング(図8Bに示すp3のタイミング)でターンONする。これにより、本実施形態では、共振周波数の周期に対するIGBT5a及び5dのターンONするタイミングの位相が出力電力特性に与える影響を、共振周波数の周期に対するIGBT5c及び5bのターンONするタイミングの位相が出力電力特性に与える影響で打ち消すことができる。このため、本実施形態では、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動が図8Eに示すように小さくなる。
なお、図2中のαは、理想的には共振周波数の逆数の1/4になるが、厳密に共振周波数の逆数の1/4に設定する必要はなく、例えば実験やシミュレーションによって、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動が最も小さくなる値を求め、その求めた値を設定すればよい。
さらに、本実施形態における制御部10は、第1制御から第2制御に直接切り替えることができ、第2制御から第1制御に直接切り替えることができる。
図9は、制御部10が第2制御を行ったときの、各IGBTの状態と、1次側コンバータ100の出力電圧Voutの波形と、2次側コンバータ200の出力電圧Voの波形と、を示すタイムチャートである。IGBT5b及び5cとIGBT5a及び5dとがデッドタイムを除くと相補的にオン/オフする。IGBT5a〜5dのオンデューティはデッドタイムを除いて考えると50%である。IGBT8bがIGBT5b及び5cに対して位相がずれた状態でスイッチングし、IGBT8dがIGBT5a及び5dに対して位相がずれた状態でスイッチングする。IGBT8b及び8dのオンデューティもデッドタイムを除いて考えると50%である。第2制御では、上記の位相のずれ量を変化させることによって2次側コンバータ200から出力される第2出力電力が調整される。
時間tがt0<t<t1であるとき、図9に示すようにIGBT5b及び5cがオン状態であるため、1次側コンバータ100において図10に示すようにIGBT5c→リアクトル6→トランス1の1次巻線L1→IGBT5bの順に電流が流れる。これにより、トランス1の2次巻線L2に起電力が生じ、且つ、図9に示すようにIGBT8dがオン状態であるため、2次側コンバータ200において図10に示すようにIGBT8b→トランス1の2次巻線L2→リアクトル7→IGBT8dの順に電流が流れる。
時間tがt1<t<t3であるとき、時間tがt=t1になるタイミングでIGBT8dがターンOFFし、その後時間tがt=t2になるタイミングでIGBT8bがターンONするため、2次側コンバータ200において図11に示すようにIGBT8b→トランス1の2次巻線L2→リアクトル7→IGBT8cの順に電流が流れる。このとき、トランス1の2次巻線L2には、1次側コンバータ100に流れる電流によって誘起される起電力が現れており、さらにリアクトル7の転流時の起電力が積み上がっている。これにより、2次側コンバータ200の出力電圧Voが昇圧される。
時間tがt3<t<t4であるとき、図9に示すように全てのIGBT5a〜5d及び8a〜8dがオフ状態となってリアクトル6が転流するため、1次側コンバータ100において図12に示すようにIGBT5d→リアクトル6→トランス1の1次巻線L1→IGBT5aの順に電流が流れる。2次側コンバータ200においては引き続きリアクトル7の転流によって2次側コンバータ200の出力端に電流が流れ続ける。
時間tがt4<tであるときは、フルブリッジ回路の対称性により、オン状態となるIGBTの組合せが異なるだけで時間tがt0<t<t4であるときと同じ動作になるため、説明を省略する。
第1制御では、2次側コンバータ200の出力電力を増加させるためにオンデューティを大きくしていった場合、オンデューティがデッドタイムを除いて50%まで大きくなると、それ以上2次側コンバータ200の出力電力を増加させることができない。しかしながら、第1制御から第2制御に切り替わることで、第1制御での2次側コンバータ200の最大出力電力より大きい2次側コンバータ200の出力電力を得ることができる。
従って、第1制御において実施する各スイッチング制御のオンデューティが略50%に達すると、第1制御から第2制御に切り替えるようにすればよい。
図13Aは、本実施形態のシーケンスでの効率特性を示す図である。第1制御から第2制御に切り替えることによって、シームレスで2次側コンバータ200の出力電流ひいては出力電力を大きくすることができている。
本実施形態では、第1制御から第2制御に切り替えるときに、上記の所定の位相差の減少と上記の位相のずれの増加を同時に行うことによって、第1制御から第2制御に切り替わる際に、出力電力が下落することを抑制している。この出力電力が下落する現象について、以下詳細に説明する。
第1制御から第2制御に切り替えるときに、第1制御側では最も大きな電力を供給する状態になっており、最もオンデューティが大きくなっている。したがって、第1制御から第2制御に切り替えるときの第1制御側におけるIGBT5a及び5bのゲート電圧波形は図13B〜図13Eのようになる。
なお、第1制御では、2次側のフルブリッジ回路は実質、整流動作のみを行っているため、出力電力が下落する現象とは無関係である。また、IGBT5a及び5bとIGBT5c及び5dとは対称動作をしているため、ここではIGBT5a及び5bのみを取り上げる。
上記の第1参考例の場合、オンデューティがデッドタイムを除いて50%に達すると、図13Bに示すように、IGBT5aのターンOFFから発生する共振電流に対して、IGBT5bのターンONタイミングは、ZVSが成立するタイミングになる。また、図13Bに示すように、IGBT5bのターンOFFから発生する共振電流に対して、IGBT5aのターンONタイミングも、ZVSが成立するタイミングになる。1次側フルブリッジ回路の対称性により、IGBT5aとIGBT5bとに本質的な差異がないためである。
しかしながら、本実施形態のように上記の所定の位相差を設けている場合、1次側フルブリッジ回路の対称性が崩れる。
IGBT5aとIGBT5bとのスイッチング動作の位相差が180度ではないため、オンデューティがデッドタイムを除いて50%に達する前に、IGBT5aがオフし、IGBT5bがターンONするタイミングt0が、IGBT5bがオフ状態であってIGBT5aがターンONするタイミングt2に先立ち、デッドタイムを除いて、アーム短絡の直前の位置関係に至る。
その後、タイミングt0側のデッドタイムを固定したまま、タイミングt2側のデッドタイムを狭める動作を介して、図13Eに至る。図13Eは図13Bと同じ状態であり、第2制御において出力電力が最も小さい状態である。
図13Cから図13Eに至る動作(オンデューティを増加させる動作)で、タイミングt0及びt2各々におけるZVSの成否について説明する。図13Eは図13Bと同じ状態であるからタイミングt0及びt2の両方でZVSが成立している。図13Cはタイミングt0でZVSが成立しタイミングt2でZVSが成立していない。図13Dは、図13Cと図13Eとの中間の状態である。タイミングt0側のデッドタイムが固定されているため、タイミングt0でZVSが成立したままであり、タイミングt2でのZVSは不成立ではあるが、成立に近づいている状態である。
なお、ZVSが成立している場合は、エミッタ電流が図8Cに示すタイミングp1でオンした場合のようになり、ZVSが不成立である場合は、エミッタ電流が図8Cに示すタイミングp3でオンした場合のようになる。そのため、同一のオンデューティでは、ZVSが成立している方が、ZVSが不成立である場合に比べて出力電力が小さくなる。
したがって、図13C〜図13Eでは、図13Cが最も出力電力が大きく、図13Eが最も出力電力が小さくなる。図13C、図13D、図13Eの順に推移させる制御ではオンデューティを増加させているので、出力電力の増大を期待するものであるが、共振電流を加味すると、逆に図13C、図13D、図13Eの順に推移させるに従い、出力電力は小さくなる。
このため、本実施形態とは異なり、第1制御から第2制御に切り替えるときに、上記の所定の位相差の減少時には上記の位相のずれを増加させない第2参考例では、図13Fに示すように第1制御から第2制御に切り替えるときに出力電力の下落が現れる(図13Fの点線楕円参照)。
一方、本実施形態では、図13Gに示すように第1制御から第2制御に切り替えるときに出力電力の下落が現れない(図13Gの点線楕円参照)。また、第1参考例において第1制御から第2制御に切り替えた場合は、図13Hに示すように第1制御から第2制御に切り替えるときに現れる出力電力の下落が第2参考例よりも大きくなる。
なお、図13F〜図13Hにおいて、制御パラメータは制御部10が目標出力電力に応じて設定するパラメータであり、太実線は出力電力であり、細実線は1次側のオンデューティであり、太点線は上記の位相のずれであり、細点線は上記の所定の位相差である。
本実施形態における第1制御から第2制御に切り替えるときの出力電力の下落を抑制する効果は実測においても確認されている。図13Iは第2参考例に係るDC/DCコンバータの出力電力波形であり、図13Jは本実施形態に係るDC/DCコンバータの出力電力波形である。本実施形態のように、第1制御から第2制御に切り替えるときに、上記の所定の位相差の減少と上記の位相のずれの増加を同時に行うことによって、第1制御から第2制御に切り替わる際に、出力電力が下落することを抑制できていることが確認できる。
<第2実施形態>
本実施形態に係るDC/DCコンバータの概略構成は第1実施形態に係るDC/DCコンバータの概略構成と同一である。
本実施形態に係るDC/DCコンバータの概略構成は第1実施形態に係るDC/DCコンバータの概略構成と同一である。
本実施形態における制御部10は、第1制御から第2制御に直接切り替えることができ、第2制御から第3制御に直接切り替えることができ、第3制御から第2制御に直接切り替えることができ、第2制御から第1制御に直接切り替えることができる。
図14は、制御部10が第3制御を行ったときの、各IGBTの状態と、1次側コンバータ100の出力電圧Voutの波形と、2次側コンバータ200の出力電圧Voの波形と、を示すタイムチャートである。IGBT5b及び5cとIGBT5a及び5dとがデッドタイムを除くと相補的にオン/オフする。IGBT5a〜5dのオンデューティはデッドタイムを除いて考えると50%である。IGBT8bがIGBT5b及び5cに対して位相が90度ずれた状態でスイッチングし、IGBT8dがIGBT5a及び5dに対して位相が90度ずれた状態でスイッチングする。IGBT8b及び8dのオンデューティもデッドタイムを除いて考えると50%である。IGBT8aがIGBT5b及び5cに対して位相がずれた状態でスイッチングし、IGBT8cがIGBT5a及び5dに対して位相がずれた状態でスイッチングする。第3制御では、IGBT8a及び8cのオンデューティを変化させることによって2次側コンバータ200から出力される第3出力電力が調整される。
時間tがt0<t<t1であるとき、図14に示すようにIGBT5b、5c、8a、及び8dがオン状態であるため、1次側コンバータ100において図15に示すようにIGBT5c→リアクトル6→トランス1の1次巻線L1→IGBT5bの順に電流が流れ、2次側コンバータ200において図15に示すようにIGBT8a→トランス1の2次巻線L2→リアクトル7→IGBT8dの順に電流が流れる。これにより、入力電圧Vi及び出力電圧Voの両方によってリアクトル6及び7が励磁されてリアクトル6及び7にエネルギが蓄積される。
時間tがt=t1になるタイミングでIGBT8aがターンOFFする。時間tがt1<t<t2であるとき、IGBT8aがオフ状態になるため、トランス1の2次巻線L2に生じた起電力により、2次側コンバータ200において図16に示すようにIGBT8b→トランス1の2次巻線L2→リアクトル7→IGBT8dの順に電流が流れる。1次側コンバータ100において図16に示すように入力電圧Viによってリアクトル6が励磁されてリアクトル6にエネルギが蓄積される。
時間tがt2<t<t3であるとき、図14に示すように全てのIGBT5a〜5d及び8a〜8dがオフ状態となる。そして、時間tがt3<t<t4であるとき、図14に示すようにIGBT8bがオフ状態となる。さらに、時間tがt4<t<t5であるとき、図14に示すようにIGBT8cがオフ状態となる。これら全ての期間、すなわち時間tがt2<t<t5であるとき、2次側コンバータ200において図17に示すようにIGBT8b→トランス1の2次巻線L2→リアクトル7→IGBT8cの順に電流が流れる。このとき、トランス1の2次巻線L2には、1次側コンバータ100に流れる電流によって誘起される起電力が現れており、さらにリアクトル7の転流時の起電力が積み上がっている。これにより、2次側コンバータ200の出力電圧Voが昇圧される。なお、時間tがt=t3になるタイミングでのIGBT8bのターンON及び時間tがt=t4になるタイミングでのIGBT8cのターンONは、転流期間で行われるため、ZVSが成立している。
時間tがt5<t<t6であるとき、図14に示すようにIGBT5a〜5dがオフ状態となってリアクトル6が転流するため、1次側コンバータ100において図18に示すようにIGBT5d→リアクトル6→トランス1の1次巻線L1→IGBT5aの順に電流が流れる。2次側コンバータ200においては引き続きリアクトル7の転流によって2次側コンバータ200の出力端に電流が流れ続ける。
時間tがt=t6になるタイミングでIGBT5a及び5dがターンONするときには、IGBT5a及び5dにエミッタからコレクタに向かう方向で電流が流れているため、ZVSが成立している。
時間tがt6<tであるときは、フルブリッジ回路の対称性により、オン状態となるIGBTの組合せが異なるだけで時間tがt0<t<t6であるときと同じ動作になるため、説明を省略する。
第2制御では、2次側コンバータ200の出力電力を増加させるためにIGBT8b及び8dのIGBT5a〜5dに対する位相のずれ量を大きくしていった場合、位相のずれ量が90度まで大きくなると、それ以上2次側コンバータ200の出力電力を増加させることができない。90度よりも大きく位相をずらすと、リアクトルの励磁期間が長くなり、大きなエネルギをリアクトルに蓄えることができる一方、蓄えたエネルギを出力側に送り出す転流期間が短くなるため、出力電力は増加せず、逆に減少するからである。
しかしながら、第2制御から第3制御に直接切り替わることで、シームレスに第2制御での2次側コンバータ200の最大出力電力より大きい2次側コンバータ200の出力電力を得ることができる。
従って、第2制御においてIGBT8b及び8dのIGBT5a〜5dに対する位相のずれ量が90度に達すると、第2制御から第3制御に直接切り替えるようにすればよい。
なお、第3制御においても第2制御での2次側コンバータ200の出力電力帯域を出力することができるので、第2制御においてIGBT8b及び8dのIGBT5a〜5dに対する位相のずれ量が90度に達する前に、第2制御から第3制御に直接切り替えても構わない。ただし、第3制御に比べ、第2制御は、回路に流れる電流のピーク値を低く抑えることができる。従って、第3制御に比べ、第2制御は、電流が通過する部品での銅損を低減するとともに、磁気部品でのヒステリシス損を低減することができるので、効率面で優位である。また、ピーク電流が低く抑えられることにより、第2制御では、第3制御に比べてリップル電流が低減される。
なお、本実施形態においても第1実施形態と同様に、第1制御から、第1制御における1次側コンバータ100に対する制御と2次側コンバータ200に対する制御を入れ替えた制御に直接切り替えることによって、1次側コンバータ100から2次側コンバータ200への電力伝送を、2次側コンバータ200から1次側コンバータ100への電力伝送に切り替えてもよい。さらに、制御部10が、第2制御及び第3制御それぞれにおける1次側コンバータ100に対する制御と2次側コンバータ200に対する制御を入れ替えた制御を行えるようにしてもよい。
<まとめ>
以上、本発明の実施形態につき説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。なお、上述した第1参考例及び第2参考例も本発明の範囲に含まれる。
以上、本発明の実施形態につき説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。なお、上述した第1参考例及び第2参考例も本発明の範囲に含まれる。
例えば第1制御及び第2制御においてIGBT8a及び8cをオフ状態に固定したが、IGBT8a及び8cの代わりにIGBT8b及び8dをオフ状態に固定してもよい。
例えばIGBTの代わりにMOSFET(metal-oxide-semiconductor field-effect transistor)等の他のトランジスタを用いてもよい。なお、電力の伝送方向を双方向にしない場合、第1実施形態及び第2実施形形態において、オフ状態に固定するIGBTの代わりにダイオードを用いてもよい。
例えば上記所定の位相差は固定でなく制御部10によって動的に制御されてもよい。上記所定の位相差が制御部10によって動的に制御される場合、例えば上記所定の位相差が、(I)IGBT5a〜5d、8b、及び8dのオンデューティ、(II)入力電圧Vi及び2次側コンバータ200の出力電圧Vo、(III)2次側コンバータ200の出力電流、の少なくとも一つに応じて動的に設定されてもよい。
例えば第3制御においてIGBT8aがIGBT8cに対して半周期ずれた状態(位相が180度ずれた状態)でスイッチングし、IGBT8bがIGBT8dに対して半周期ずれた状態(位相が180度ずれた状態)でスイッチングしたが、IGBT8a及び8dが同時オンせず、IGBT8b及び8cが同時オンしない限り、どのような位相のずれ量であってもよい。また、位相のずれ量は固定でなく制御部10によって動的に制御されてもよい。
上述した実施形態ではトランスの巻線が2つであったが、トランスの巻線が3つ以上であって、各巻線にフルブリッジ構成のコンバータが接続され、全ての巻線がある瞬間には入力側になることができ、また別の瞬間には出力側になることができ、任意の2つの巻線間で電力の伝送が可能な多方向DC/DCコンバータであってもよい。
以上説明したDC/DCコンバータの一例は、1次側リアクトル(6)、複数の1次側半導体スイッチング素子(5a〜5d)、及び複数の前記1次側半導体スイッチング素子それぞれに並列接続される複数の1次側コンデンサ(4a〜4d)を有する1次側コンバータ(100)と、1次巻線(L1)及び2次巻線(L2)を有するトランス(1)と、2次側リアクトル(7)、複数の2次側半導体スイッチング素子(8a〜8d)、及び複数の前記2次側半導体スイッチング素子それぞれに並列接続される複数の2次側コンデンサ(9a〜9d)を有する2次側コンバータ(200)と、複数の前記1次側半導体スイッチング素子を制御するとともに複数の前記2次側半導体スイッチング素子のうちダイオードでないものを制御する制御部(10)と、を備え、前記1次側リアクトルは前記1次巻線に接続され及び/又は前記1次巻線の漏れインダクタンスであり、前記2次側リアクトルは前記2次巻線に接続され及び/又は前記2次巻線の漏れインダクタンスであり、前記1次側コンバータ及び前記2次側コンバータはそれぞれフルブリッジ回路を有し、前記制御部は、前記2次側コンバータから第1出力電力を出力させる第1制御を行うときに、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の一方を、それがダイオードでない場合には、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の他方を、それがダイオードでない場合には、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、実施する各スイッチング制御のオンデューティを変化させることによって前記2次側コンバータから出力される第1出力電力を調整する構成(第1の構成)とする。
このような構成によると、1次側半導体スイッチング素子のターンON時にその1次側半導体スイッチング素子に並列接続されているコンデンサに蓄積されている電荷を少なくすることができる。従って、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができる。
上記第1の構成のDC/DCコンバータにおいて、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子と前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子とは所定の位相差でスイッチングし、前記所定の位相差は、180度から共振周波数の逆数の略1/4に相当する角度だけずれており、前記共振周波数は、前記1次側リアクトル及び前記1次側コンデンサによって定まる構成(第2の構成)としてもよい。
このような構成によると、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動を低減することができる。
以上説明したDC/DCコンバータの他の例は、1次側リアクトル(6)、複数の1次側半導体スイッチング素子(5a〜5d)、及び複数の前記1次側半導体スイッチング素子それぞれに並列接続される複数の1次側コンデンサ(4a〜4d)を有する1次側コンバータ(100)と、1次巻線(L1)及び2次巻線(L2)を有するトランス(1)と、2次側リアクトル(7)、複数の2次側半導体スイッチング素子(8a〜8d)、及び複数の前記2次側半導体スイッチング素子それぞれに並列接続される複数の2次側コンデンサ(9a〜9d)を有する2次側コンバータ(200)と、複数の前記1次側半導体スイッチング素子及び複数の前記2次側半導体スイッチング素子を制御する制御部(10)と、を備え、前記1次側リアクトルは前記1次巻線に接続され及び/又は前記1次巻線の漏れインダクタンスであり、前記2次側リアクトルは前記2次巻線に接続され及び/又は前記2次巻線の漏れインダクタンスであり、前記1次側コンバータ及び前記2次側コンバータはそれぞれフルブリッジ回路を有し、前記制御部は、前記2次側コンバータから第1出力電力を出力させる第1制御を行うときに、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の一方を、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の他方を、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子と前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子とは所定の位相差でスイッチングし、前記所定の位相差は、180度から共振周波数の逆数の略1/4に相当する角度だけずれており、前記共振周波数は、前記1次側リアクトル及び前記1次側コンデンサによって定まり、実施する各スイッチング制御のオンデューティを変化させることによって前記2次側コンバータから出力される第1出力電力を調整し、前記制御部は、第2制御を行うときに、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子を、前記1次側コンバータの4つの前記1次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが略50%であって前記位相のずれによって前記2次側コンバータから出力される第2出力電力を調整し、前記制御部は、第1制御から第2制御に切り替えるときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行う構成(第1の構成)とする。
このような構成によると、1次側半導体スイッチング素子のターンON時にその1次側半導体スイッチング素子に並列接続されているコンデンサに蓄積されている電荷を少なくすることができる。従って、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができる。また、このような構成によると、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動を低減することができる。さらに、このような構成によると、第1制御での2次側コンバータの最大出力電力より大きい2次側コンバータの出力電力を得ることができる。そして、第1制御から第2制御に切り替わる際に、出力電力が下落することを抑制することができる。
上記第1〜第3いずれかの構成のDC/DCコンバータにおいて、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子は、前記2次側半導体スイッチング素子であり、前記制御部は、第1制御から、第1制御における前記1次側コンバータに対する制御と前記2次側コンバータに対する制御を入れ替えた制御に直接切り替えることによって、前記1次側コンバータから前記2次側コンバータへの電力伝送を、前記2次側コンバータから前記1次側コンバータへの電力伝送に切り替える構成(第4の構成)としてもよい。
このような構成によると、ZVSの不成立に関わるスイッチング損失を小さくしたままで、電力伝送の方向をシームレスに切り替えることができる。
上記第1又は第2の構成のDC/DCコンバータにおいて、前記制御部は、第2制御を行うときに、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子を、前記1次側コンバータの4つの前記1次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが略50%であって前記位相のずれによって前記2次側コンバータから出力される第2出力電力を調整する構成(第5の構成)としてもよい。
このような構成によると、第1制御での2次側コンバータの最大出力電力より大きい2次側コンバータの出力電力を得ることができる。
上記第5の構成のDC/DCコンバータにおいて、第1制御から第2制御に直接切り替えることによって、前記2次側コンバータから出力される電力を第1出力電力から第2出力電力に切り替える構成(第6の構成)としてもよい。
このような構成によると、シームレスに第1制御での2次側コンバータの最大出力電力より大きい2次側コンバータの出力電力を得ることができる。
上記第3又は第6の構成のDC/DCコンバータにおいて、第1制御において実施する各スイッチング制御のオンデューティが略50%に達すると、第1制御から第2制御に直接切り替える構成(第7の構成)としてもよい。
このような構成によると、簡易な制御切り替えによって、シームレスに第1制御での2次側コンバータの最大出力電力より大きい2次側コンバータの出力電力を得ることができる。
上記第5〜第7いずれかの構成のDC/DCコンバータにおいて、前記制御部は、第3制御を行うときに、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記2次側コンバータの4つの前記2次側半導体スイッチング素子を、前記1次側コンバータの4つの前記1次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子のスイッチング制御を除いて、略50%であり、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子のオンデューティを変化させることによって前記2次側コンバータから出力される第3出力電力を調整する構成(第8の構成)としてもよい。
このような構成によると、第2制御での2次側コンバータの最大出力電力より大きい2次側コンバータの出力電力を得ることができる。
上記第8の構成のDC/DCコンバータにおいて、第2制御から第3制御に直接切り替えることによって、前記2次側コンバータから出力される電力を第2出力電力から第3出力電力に切り替える構成(第9の構成)としてもよい。
このような構成によると、シームレスに第2制御での2次側コンバータの最大出力電力より大きい2次側コンバータの出力電力を得ることができる。
上記第9の構成のDC/DCコンバータにおいて、第2制御において前記位相のずれが略90度に達すると、第2制御から第3制御に直接切り替える構成(第10の構成)としてもよい。
このような構成によると、簡易な制御切り替えによって、シームレスに第2制御での2次側コンバータの最大出力電力より大きい2次側コンバータの出力電力を得ることができる。
1 トランス
2、3、4a〜4d、9a〜9d コンデンサ
5a〜5d、8a〜8d IGBT
6、7 リアクトル
10 制御部
100 1次側コンバータ
200 2次側コンバータ
2、3、4a〜4d、9a〜9d コンデンサ
5a〜5d、8a〜8d IGBT
6、7 リアクトル
10 制御部
100 1次側コンバータ
200 2次側コンバータ
Claims (10)
- 1次側リアクトル、複数の1次側半導体スイッチング素子、及び複数の前記1次側半導体スイッチング素子それぞれに並列接続される複数の1次側コンデンサを有する1次側コンバータと、
1次巻線及び2次巻線を有するトランスと、
2次側リアクトル、複数の2次側半導体スイッチング素子、及び複数の前記2次側半導体スイッチング素子それぞれに並列接続される複数の2次側コンデンサを有する2次側コンバータと、
複数の前記1次側半導体スイッチング素子を制御するとともに複数の前記2次側半導体スイッチング素子のうちダイオードでないものを制御する制御部と、を備え、
前記1次側リアクトルは前記1次巻線に接続され及び/又は前記1次巻線の漏れインダクタンスであり、
前記2次側リアクトルは前記2次巻線に接続され及び/又は前記2次巻線の漏れインダクタンスであり、
前記1次側コンバータ及び前記2次側コンバータはそれぞれフルブリッジ回路を有し、
前記制御部は、前記2次側コンバータから第1出力電力を出力させる第1制御を行うときに、
前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の一方を、それがダイオードでない場合には、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の他方を、それがダイオードでない場合には、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
実施する各スイッチング制御のオンデューティを変化させることによって前記2次側コンバータから出力される第1出力電力を調整する、
DC/DCコンバータ。 - 前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子と前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子とは所定の位相差でスイッチングし、
前記所定の位相差は、180度から共振周波数の逆数の略1/4に相当する角度だけずれており、
前記共振周波数は、前記1次側リアクトル及び前記1次側コンデンサによって定まる、
請求項1に記載のDC/DCコンバータ。 - 1次側リアクトル、複数の1次側半導体スイッチング素子、及び複数の前記1次側半導体スイッチング素子それぞれに並列接続される複数の1次側コンデンサを有する1次側コンバータと、
1次巻線及び2次巻線を有するトランスと、
2次側リアクトル、複数の2次側半導体スイッチング素子、及び複数の前記2次側半導体スイッチング素子それぞれに並列接続される複数の2次側コンデンサを有する2次側コンバータと、
複数の前記1次側半導体スイッチング素子及び複数の前記2次側半導体スイッチング素子を制御する制御部と、を備え、
前記1次側リアクトルは前記1次巻線に接続され及び/又は前記1次巻線の漏れインダクタンスであり、
前記2次側リアクトルは前記2次巻線に接続され及び/又は前記2次巻線の漏れインダクタンスであり、
前記1次側コンバータ及び前記2次側コンバータはそれぞれフルブリッジ回路を有し、
前記制御部は、前記2次側コンバータから第1出力電力を出力させる第1制御を行うときに、
前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の一方を、前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子の他方を、前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子と前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子とは所定の位相差でスイッチングし、
前記所定の位相差は、180度から共振周波数の逆数の略1/4に相当する角度だけずれており、
前記共振周波数は、前記1次側リアクトル及び前記1次側コンデンサによって定まり、
実施する各スイッチング制御のオンデューティを変化させることによって前記2次側コンバータから出力される第1出力電力を調整し、
前記制御部は、第2制御を行うときに、
前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子を、前記1次側コンバータの4つの前記1次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、
実施する各スイッチング制御のオンデューティが略50%であって前記位相のずれによって前記2次側コンバータから出力される第2出力電力を調整し、
前記制御部は、第1制御から第2制御に切り替えるときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行う、DC/DCコンバータ。 - 前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子は、前記2次側半導体スイッチング素子であり、
第1制御から、第1制御における前記1次側コンバータに対する制御と前記2次側コンバータに対する制御を入れ替えた制御に直接切り替えることによって、前記1次側コンバータから前記2次側コンバータへの電力伝送を、前記2次側コンバータから前記1次側コンバータへの電力伝送に切り替える、
請求項1〜3のいずれか一項に記載のDC/DCコンバータ。 - 前記制御部は、第2制御を行うときに、
前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子をスイッチング制御せず、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との他方に位置する2つの前記2次側半導体スイッチング素子を、前記1次側コンバータの4つの前記1次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、
実施する各スイッチング制御のオンデューティが略50%であって前記位相のずれによって前記2次側コンバータから出力される第2出力電力を調整する、
請求項1又は請求項2 に記載のDC/DCコンバータ。 - 第1制御から第2制御に直接切り替えることによって、前記2次側コンバータから出力される電力を第1出力電力から第2出力電力に切り替える、
請求項5に記載のDC/DCコンバータ。 - 第1制御において実施する各スイッチング制御のオンデューティが略50%に達すると、第1制御から第2制御に直接切り替える、
請求項3又は請求項6に記載のDC/DCコンバータ。 - 前記制御部は、第3制御を行うときに、
前記1次側コンバータの第1アーム上側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム下側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記1次側コンバータの第1アーム下側に位置する前記1次側半導体スイッチング素子及び前記1次側コンバータの第2アーム上側に位置する前記1次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記2次側コンバータの4つの前記2次側半導体スイッチング素子を、前記1次側コンバータの4つの前記1次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、
実施する各スイッチング制御のオンデューティが、前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子のスイッチング制御を除いて、略50%であり、
前記2次側コンバータの第1及び第2アーム上側と第1及び第2アーム下側との一方に位置する2つのスイッチング素子のオンデューティを変化させることによって前記2次側コンバータから出力される第3出力電力を調整する、
請求項5〜7のいずれか一項に記載のDC/DCコンバータ。 - 第2制御から第3制御に直接切り替えることによって、前記2次側コンバータから出力される電力を第2出力電力から第3出力電力に切り替える、
請求項8に記載のDC/DCコンバータ。 - 第2制御において前記位相のずれが略90度に達すると、第2制御から第3制御に直接切り替える、
請求項9に記載のDC/DCコンバータ。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017103237 | 2017-05-25 | ||
JP2017103237 | 2017-05-25 | ||
JP2017106969 | 2017-05-30 | ||
JP2017106969 | 2017-05-30 | ||
JP2017109280 | 2017-06-01 | ||
JP2017109280 | 2017-06-01 | ||
PCT/JP2018/007537 WO2018216294A1 (ja) | 2017-05-25 | 2018-02-28 | Dc/dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018216294A1 true JPWO2018216294A1 (ja) | 2020-05-21 |
JP6722353B2 JP6722353B2 (ja) | 2020-07-15 |
Family
ID=64396493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019519473A Active JP6722353B2 (ja) | 2017-05-25 | 2018-02-28 | Dc/dcコンバータ |
Country Status (4)
Country | Link |
---|---|
US (1) | US10897210B2 (ja) |
JP (1) | JP6722353B2 (ja) |
CN (1) | CN110663165B (ja) |
WO (1) | WO2018216294A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10622905B2 (en) * | 2018-07-10 | 2020-04-14 | Sharp Kabushiki Kaisha | DC-DC converter |
CN111446861B (zh) | 2019-01-16 | 2021-02-26 | 台达电子企业管理(上海)有限公司 | 直流/直流变换器及其控制方法 |
CN111446860B (zh) * | 2019-01-16 | 2021-09-21 | 台达电子企业管理(上海)有限公司 | 直流/直流变换器及其控制方法 |
JP7099356B2 (ja) * | 2019-02-19 | 2022-07-12 | オムロン株式会社 | 電力変換装置 |
JP7199520B2 (ja) * | 2019-05-07 | 2023-01-05 | 三菱電機株式会社 | 電力変換装置 |
JP7190664B2 (ja) * | 2019-09-18 | 2022-12-16 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
JP7186381B2 (ja) * | 2019-09-18 | 2022-12-09 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
JP7493711B2 (ja) * | 2019-11-22 | 2024-06-03 | 株式会社アパード | 電力変換器とその制御方法 |
TWI743652B (zh) * | 2020-01-09 | 2021-10-21 | 呂錦山 | 具新型tt控制之零電壓電力逆變電路 |
WO2021166233A1 (ja) * | 2020-02-21 | 2021-08-26 | 住友電気工業株式会社 | 電力変換装置、それを含む車両及び制御方法 |
US11502613B2 (en) * | 2020-08-18 | 2022-11-15 | Lear Corporation | DC-DC converter that applies a dual active bridge rectifier topology |
CN115720045A (zh) * | 2021-08-24 | 2023-02-28 | 中山旭贵明电子有限公司 | 可升降压的双向直流-直流电源转换装置及其控制方法 |
US20230064783A1 (en) * | 2021-09-02 | 2023-03-02 | Rivian Ip Holdings, Llc | Dual active bridge converter control with switching loss distribution |
US20240055996A1 (en) * | 2022-08-12 | 2024-02-15 | Virginia Tech Intellectual Properties, Inc. | Electronic transformer for current sharing and load-independent voltage gain |
CN117155135B (zh) * | 2023-10-27 | 2024-01-30 | 国网湖北省电力有限公司经济技术研究院 | 一种隔离型dc/dc变换器结温控制方法、装置及设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251998A (ja) * | 2012-06-01 | 2013-12-12 | Meidensha Corp | 双方向絶縁型dc−dcコンバータの制御装置 |
JP2014087134A (ja) * | 2012-10-22 | 2014-05-12 | Mitsubishi Electric Corp | Dc/dcコンバータ |
JP2015181329A (ja) * | 2014-03-04 | 2015-10-15 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
JP2016012970A (ja) * | 2014-06-27 | 2016-01-21 | 新電元工業株式会社 | Dc/dcコンバータの制御装置及びその制御方法 |
JP2016012969A (ja) * | 2014-06-27 | 2016-01-21 | 新電元工業株式会社 | Dc/dcコンバータの制御装置及びその制御方法 |
JP2017051082A (ja) * | 2015-08-31 | 2017-03-09 | サンケン電気株式会社 | 双方向dc/dcコンバータ |
JP2017070083A (ja) * | 2015-09-30 | 2017-04-06 | サンケン電気株式会社 | 共振型双方向dc/dcコンバータ |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587975B2 (en) * | 2010-04-01 | 2013-11-19 | Arizona Board Of Regents For And On Behalf Of Arizona State University | PWM control of dual active bridge converters |
US9515562B2 (en) * | 2013-03-05 | 2016-12-06 | Futurewei Technologies, Inc. | LLC resonant converters |
WO2014155604A1 (ja) * | 2013-03-28 | 2014-10-02 | 三菱電機株式会社 | Dc/dcコンバータ |
WO2015072009A1 (ja) * | 2013-11-15 | 2015-05-21 | オリジン電気株式会社 | 双方向コンバータ |
JP6003932B2 (ja) * | 2014-03-11 | 2016-10-05 | トヨタ自動車株式会社 | 電力変換装置及びその起動方法 |
CN203911764U (zh) * | 2014-06-11 | 2014-10-29 | 陕西科技大学 | 一种适用于服务器的高轻载效率的数字电源 |
JP6102898B2 (ja) * | 2014-11-27 | 2017-03-29 | トヨタ自動車株式会社 | 電力変換装置 |
CN105305829B (zh) * | 2015-09-25 | 2017-12-12 | 北京理工大学 | 电流型单向dc‑dc变换器及对称双pwm加移相控制方法 |
US10243476B2 (en) * | 2015-12-24 | 2019-03-26 | Kabushiki Kaisha Yaskawa Denki | Power conversion device and power conversion method |
CN105634286A (zh) * | 2016-01-28 | 2016-06-01 | 山东鲁能智能技术有限公司 | 基于双向全桥变换器的软开关宽输出电压范围的控制方法 |
US11128222B2 (en) * | 2017-08-23 | 2021-09-21 | Mitsubishi Electric Corporation | DC/DC converter |
JP6963487B2 (ja) * | 2017-12-14 | 2021-11-10 | シャープ株式会社 | Dc/dcコンバータ |
US10622905B2 (en) * | 2018-07-10 | 2020-04-14 | Sharp Kabushiki Kaisha | DC-DC converter |
US10998826B2 (en) * | 2019-02-20 | 2021-05-04 | Sharp Kabushiki Kaisha | Converter provided with control unit that performs switching control for switching elements |
-
2018
- 2018-02-28 CN CN201880034430.1A patent/CN110663165B/zh active Active
- 2018-02-28 US US16/616,472 patent/US10897210B2/en active Active
- 2018-02-28 JP JP2019519473A patent/JP6722353B2/ja active Active
- 2018-02-28 WO PCT/JP2018/007537 patent/WO2018216294A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251998A (ja) * | 2012-06-01 | 2013-12-12 | Meidensha Corp | 双方向絶縁型dc−dcコンバータの制御装置 |
JP2014087134A (ja) * | 2012-10-22 | 2014-05-12 | Mitsubishi Electric Corp | Dc/dcコンバータ |
JP2015181329A (ja) * | 2014-03-04 | 2015-10-15 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
JP2016012970A (ja) * | 2014-06-27 | 2016-01-21 | 新電元工業株式会社 | Dc/dcコンバータの制御装置及びその制御方法 |
JP2016012969A (ja) * | 2014-06-27 | 2016-01-21 | 新電元工業株式会社 | Dc/dcコンバータの制御装置及びその制御方法 |
JP2017051082A (ja) * | 2015-08-31 | 2017-03-09 | サンケン電気株式会社 | 双方向dc/dcコンバータ |
JP2017070083A (ja) * | 2015-09-30 | 2017-04-06 | サンケン電気株式会社 | 共振型双方向dc/dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
CN110663165B (zh) | 2021-08-17 |
US10897210B2 (en) | 2021-01-19 |
JP6722353B2 (ja) | 2020-07-15 |
US20200144926A1 (en) | 2020-05-07 |
WO2018216294A1 (ja) | 2018-11-29 |
CN110663165A (zh) | 2020-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6722353B2 (ja) | Dc/dcコンバータ | |
JP6963487B2 (ja) | Dc/dcコンバータ | |
US8542501B2 (en) | Switching power-supply apparatus | |
US10734905B2 (en) | Direct current-direct current converter | |
JP4910525B2 (ja) | 共振型スイッチング電源装置 | |
EP3048714B1 (en) | Switching power supply unit and voltage converting method | |
US20160294294A1 (en) | Resonant Converters with an Improved Voltage Regulation Range | |
JP6752335B2 (ja) | Dc/dcコンバータ | |
US20130100707A1 (en) | DC-DC Converter | |
JP4553881B2 (ja) | Dc/dcコンバータの制御方法 | |
JP2005160217A (ja) | スイッチング電源装置 | |
US8970067B2 (en) | Hybrid DC/DC converters and methods | |
WO2018061286A1 (ja) | 電力変換装置 | |
JP4534786B2 (ja) | スイッチング電源回路 | |
JP7306316B2 (ja) | スイッチング電源装置および電力供給システム | |
KR101245520B1 (ko) | 대칭형 양방향 공진형 컨버터 | |
JP2013236428A (ja) | 直流変換装置 | |
JP6388154B2 (ja) | 共振型dc−dcコンバータ | |
JP2002136141A (ja) | 多出力型スイッチング電源装置 | |
JP6458235B2 (ja) | スイッチング電源装置 | |
US11973440B2 (en) | Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor | |
WO2015011972A1 (ja) | 電力変換装置 | |
JP7160719B2 (ja) | ワンコンバータ方式の絶縁型スイッチング電源 | |
JP4533654B2 (ja) | 電源装置 | |
JP2022183908A (ja) | Dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6722353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |