JPWO2017179447A1 - リードフレーム材およびその製造方法 - Google Patents

リードフレーム材およびその製造方法 Download PDF

Info

Publication number
JPWO2017179447A1
JPWO2017179447A1 JP2017539671A JP2017539671A JPWO2017179447A1 JP WO2017179447 A1 JPWO2017179447 A1 JP WO2017179447A1 JP 2017539671 A JP2017539671 A JP 2017539671A JP 2017539671 A JP2017539671 A JP 2017539671A JP WO2017179447 A1 JPWO2017179447 A1 JP WO2017179447A1
Authority
JP
Japan
Prior art keywords
layer
alloy
lead frame
roughened
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017539671A
Other languages
English (en)
Inventor
良聡 小林
良聡 小林
真 橋本
真 橋本
邦夫 柴田
邦夫 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Precision Engineering Co Ltd
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Precision Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD., Furukawa Precision Engineering Co Ltd filed Critical THE FURUKAW ELECTRIC CO., LTD.
Publication of JPWO2017179447A1 publication Critical patent/JPWO2017179447A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】近年求められる高温及び高湿環境における樹脂密着性を改善できるリードフレームを作成するのに好適なリードフレーム材およびその製造方法を提供する。【解決手段】導電性基体(1)上に粗化層(2)を有するリードフレーム材において、その粗化層は比表面積が110%以上の粗化状態であり、かつ粗化層の最表面に設けられた酸化膜(3)を有し、上記酸化膜の厚みが10nm以上100nm以下である、リードフレーム材、その製造方法、及びそれを用いた半導体パッケージ。【選択図】図1

Description

本発明は、半導体素子と、メッキ層を有するリードフレームとを互いに電気的に接続し、これらをモールド樹脂で封止してなる樹脂封止型半導体装置に用いられるリードフレーム材およびその製造方法に関する。
この種の樹脂封止型半導体装置は、ワイヤなどによって互いに電気的に接続された半導体素子とリードフレームとがモールド樹脂で封止されてなるものである。このような樹脂封止型半導体装置において、リードフレームは、Sn−Pb又はSn−Biなどの外装メッキが施されているのが主流である。
ここで、近年では、組み付け工程の簡略化およびコストダウンのために、あらかじめリードフレーム表面に、プリント基板へのはんだなどによる実装において、はんだとの濡れ性を高めるような仕様のメッキ(たとえばNi/Pd/Au)を施しているリードフレーム(Pre−Plated Frame、以下PPFと略記する)が採用され始めている(例えば、特許文献1参照)。
また、一方で、樹脂封止型半導体装置におけるリードフレームとモールド樹脂との密着性を高めるために、リードフレームのメッキ表面を粗化する技術が提案されている(例えば、特許文献2、特許文献3参照)。
これらのメッキ表面を粗化する技術は、リードフレームのメッキ表面を粗化することによって、(1)リードフレームにおけるモールド樹脂との接着面積が大きくなる効果、(2)モールド樹脂が粗化されたメッキ膜の凹凸に食いつきやすくなる効果(つまり、アンカー効果)、などを期待するものである。
これらにより、リードフレームのモールド樹脂への密着性が向上し、リードフレームとモールド樹脂との間の剥離を防止することが可能となり、樹脂封止型半導体装置の信頼性が向上している。
特開平4−115558 特開平6−29439 特開平10−27873
これらの形状による粗化めっきは、確かに従来よりも樹脂密着性は向上することができた。しかしながら、近年要求される高信頼性の水準、例えば温度85℃、湿度85%の環境下で168時間後において、樹脂とリードフレームとの間に隙間が生じてしまうケースが散見されることが分かった。これは、従来にはあまり多用されていなかったQFN(Quad Flat Non−Leaded Package)タイプ及びSOP(Small Outline Package)タイプ等のパッケージが多く用いられるようになり、より密着性に対する要求レベルが高くなってきたためと考えられる。このように、未だに改善の余地があることが分かった。
本発明は、近年求められる高温及び高湿環境における樹脂密着性を改善できるリードフレームを作成するのに好適なリードフレーム材およびその製造方法を提供することを課題とする。
上記従来の問題点に対して鋭意研究開発を進めた結果、本発明者らは、導電性基体上に形成された粗化めっきの酸化状態に着目し、リードフレーム材と樹脂とのアンカー効果のみならず、樹脂と化学的に結合状態を作り出す手法について鋭意検討した。その結果、基体上に形成された粗化処理層の表層における酸化膜厚を10nm〜100nmに制御することで、アンカー効果だけでなく樹脂との化学的結合状態を形成することができ、さらにその比表面積を110%以上とすることにより、樹脂密着性が従来よりも格段に向上し、高温高湿試験における樹脂密着性を確保できることを見出した。本発明はこの知見に基づいて完成するに至ったものである。
すなわち、本発明は、以下の手段を提供する:
(1)導電性基体上に粗化層を有するリードフレーム材において、その粗化層は比表面積が110%以上の粗化状態であり、かつ粗化層の最表面に設けられた酸化膜を有し、上記酸化膜の厚みが10nm以上100nm以下である、リードフレーム材。
(2)前記導電性基体は、銅、銅合金、鉄、鉄合金、アルミニウム又はアルミニウム合金である、(1)記載のリードフレーム材。
(3)前記粗化層は、銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金のうち、いずれかからなる、(1)又は(2)記載のリードフレーム材。
(4)前記粗化層が、単層又は複数層である、(1)〜(3)のいずれか1つに記載のリードフレーム材。
(5)前記導電性基体は、粗化層を有するとともに、その粗化層の上層として、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀又は銀合金のうちいずれかからなる表層を、リードフレーム材の全面又は部分的に、単層又は複数層有する、(1)〜(4)のいずれか1つに記載のリードフレーム材。
(6)前記粗化層は、電気めっきにより形成される、(1)〜(5)のいずれか1つに記載のリードフレーム材の製造方法。
(7)前記(1)〜(5)のいずれか1つに記載のリードフレーム材を使用した、半導体パッケージ。
本発明者らは、導電性基体上に形成された粗化層の比表面積を110%以上とし、さらにその表面の酸化膜厚を10nm〜100nmに制御することで、アンカー効果だけでなく樹脂との化学的結合状態を良好に形成することができることを見出した。この結果、従来では耐えられなかった樹脂の高温高湿密着性、例えば85℃、85%の環境において168時間もの高温高湿環境下においても、リードフレーム材と樹脂の間の隙間の発生が大幅に抑制され、優れた樹脂密着性が得られるものである。
本発明の上記及び他の特徴及び利点は、適宜添付の図面を参照して、下記の記載からより明らかになるであろう。
図1は、本発明におけるリードフレームの概略断面模式図である。導電性基体(1)上に粗化層(2)が形成された表面に、10〜100nmの被覆厚さで制御された酸化膜(3)が形成されている模式図を示している。 図2は、本発明における比表面積を示す概略断面図である。この断面図では二次元的説明であるが、最表層の線分長さ(A)を最表層の直線長さ(B)で除した値が比表面積となり、例えば非接触式干渉顕微鏡を使用して測定することが出来る。図示したA/Bで、比表面積が求められる。 図3は、本発明例における異なる形態の一例であり、導電性基体(1)上に1層目の粗化層(2−1)が形成されており、さらにその上層に2層目の粗化層(2−2)が形成され、その2層目の粗化層表面に酸化膜(3)が10〜100nmにて形成されている断面模式図である。
(粗化層の比表面積について)
本発明によれば、まず導電性基体(以下、単に基体ともいう。)に対して粗化層を有している。この粗化層は、比表面積を次式
比表面積(%) = {(粗化層表面の表面積)/(平坦な場合の表面積)} × 100
で定義したときに、110%以上を示す粗化層である(図2参照、図中のA/Bで求められる)。これは、比表面積が110%未満であると、十分にアンカー効果を得ることができないためである。上限については特に規制するものではないが、大きすぎると粗化の凹凸が大きくなりすぎて粗化層が脱落しやすくなるため、250%以下が好ましい。なお、後述の酸化膜を制御することにより、従来形成しなければならなかった粗化の比表面積を低減しても、従来と同等の樹脂密着性が得られることから、比表面積については120〜200%がさらに好ましい。
比表面積の測定法としては、粗化層表面の表面積を非接触型干渉顕微鏡等の測定装置(例えばブルカー・エイ・エックス・エス株式会社製)において表面積を測定し、その測定エリアの面積で除することによって算出する。
(粗化層の酸化膜厚について)
また、本発明における粗化層は、表層に酸化膜厚が10〜100nmで形成されている。これは、自然に形成される酸化膜は10nm未満が一般的であるが、それよりもやや厚く形成させる。酸化物とその上にモールドされる樹脂とに化学的結合を安定的に形成するためには、少なくとも10nmが必要である。一方、酸化膜を100nmを超えて形成させてしまうと、酸化膜内で破壊が生じて樹脂密着性が低下するため、酸化膜は10〜100nmで制御する。この範囲内で制御することで優れた密着性、例えば樹脂密着性を付与することができる。酸化膜形成の工程や安定性を考慮すると、好ましくは15〜50nm、さらに好ましくは20〜40nmである。
(酸化膜厚の測定法について)
なお、本発明における酸化膜厚の測定法であるが、オージェ電子分光分析装置を用いて深さ方向に加速電圧1kV程度の低加速電圧で測定することにより、測定することが可能である。また、測定面積はφ1μm程度のビーム径にて測定することで、粗化層における一つ一つの凸部の酸化膜厚を測定することで、凹凸の影響を除外した酸化膜厚の測定が可能である。他にも透過電子顕微鏡法を用いて酸化膜厚を直接観察することも可能である。また測定点数であるが、任意の5か所における酸化膜厚を確認し、その平均値を算出することで粗化層の酸化膜厚と定義するものとする。
(粗化層の種類について)
なお、この粗化層は、例えば銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金のうち、いずれかからなることが好ましい。これは、これら成分からなる酸化膜は、10〜100nmに制御することが比較的容易であるためである。特に、基体と上層の皮膜に対する密着性を向上させる観点から、銅、銅合金、ニッケル又はニッケル合金からなる粗化層であることがより好ましい。銅合金としては銅−錫合金、銅−亜鉛合金、ニッケル合金としてはニッケル−亜鉛合金、ニッケル−錫合金などが挙げられる。
(粗化層の膜厚について)
また、粗化層の厚みについて特に制限はない。しかし、膜厚が大きければ大きいほど粗化による凹凸が大きくなる傾向にある。そのため、粗化形状を大きくするために粗化層の被覆厚は、好ましくは0.2μm以上、より好ましくは0.5μm以上、さらに好ましくは0.8μm以上である。一方、被覆厚が3μmを超えると、搬送時の粗化層の脱落、いわゆる「粉落ち」が多くなる懸念がある。このため、粗化層の被覆厚は、好ましくは3μm以下、より好ましくは2μm以下、さらに好ましくは1.5μm以下である。
(粗化層の層数について)
また、粗化層の層数は単層又は複数層を有し、3層以内であることが製造工程の煩雑性などを考慮すると好ましい。粗化層の形成工程については、1層目の粗化層を形成後に2層目の粗化層を形成する、いわゆる多重粗化によって形成すると、比較的薄い膜厚で比表面積を増大させられることから、より好ましい。さらに、粗化層形成前に導電性基体と粗化層の間に中間層(図示せず)を形成してもよい。例えば、基体の拡散及び/又は密着性改善のために、銅、銅合金、ニッケル、ニッケル合金、コバルト又はコバルト合金などを中間層として形成してもよい。これら中間層として形成される層は、表面に酸化膜が存在すると上層の粗化層と剥離してしまう。このため、酸化膜が形成されていない点で粗化層表面とは異なるものである。なお、粗化層が複数層で形成されている場合は、導電性基体とは反対側の最外面に形成された粗化層の酸化膜や比表面積が重要であることから、最外面に形成された粗化層の酸化膜および比表面積を定義するものとする。
なお、これらの被覆厚は局所的では判断せず、少なくとも蛍光X線法(例えばSII社製SFT9400(商品名)などの膜厚測定装置)によりコリメータ径0.2mm以上で任意の3点を測定した平均的な膜厚を示すものとする。また、粗化層が複数層形成されている際は、全層の総厚を持って粗化層の厚さと定義するものとする。
(導電性基体について)
また、使用する金属基体(導電性基体)成分としては、銅、銅合金、鉄、鉄合金、アルミニウム又はアルミニウム合金等が好ましく、中でも導電率の良い銅又は銅合金が好ましい。
例えば銅合金の一例として、CDA(Copper Development Association)掲載合金である「C14410(Cu−0.15Sn、古河電気工業(株)製、商品名:EFTEC(登録商標)−3)」、「C19400(Cu−Fe系合金材料、Cu−2.3Fe−0.03P−0.15Zn)」、「C18045(Cu−0.3Cr−0.25Sn−0.5Zn、古河電気工業(株)製、商品名:EFTEC−64T)」、「C50710(Cu−2.0Sn−0.2Ni−0.05P)、古河電気工業(株)製、商品名:MF202」、「C70250(Cu−3Ni−0.65Si−0.15Mg)、古河電気工業(株)製、商品名:EFTEC−7025」等を用いることができる。なお、各元素の前の数字の単位は質量%である。これら銅合金基体はそれぞれ導電率や強度が異なるため、適宜要求特性により選定されて使用される。この内、導電率が50%IACS以上の銅合金の条材とすることが好ましい。
また、鉄又は鉄合金としては、例えば、42アロイ(Fe−42mass%Ni)やステンレス鋼などが用いられる。これらの鉄合金基体は、導電率はそれほど高くないが、導電率をそれほど要求せず、電気信号の伝達を目的とするようなリードフレームには適用することができる。
また、アルミニウム又はアルミニウム合金としては、例えば、A5052などが用いられる。
基体の厚さには特に制限はないが、通常、0.05mm〜2mmであり、好ましくは、0.1mm〜1mmである。
(粗化層のさらに上層)
また本発明によれば、半導体素子を実装する箇所においては、粗化層のさらに上層(表層)に、リードフレームの半田濡れ性及び/又はワイヤボンディング性、ダイボンディング性などの特性を付与するため、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀又は銀合金のうちいずれかからなる皮膜が、リードフレーム材の全面又は部分的に単層又は複数層で形成されていてもよい。この内、代表的な層構成としては、粗化層側から表面へ順に、Pd/Au被覆、Rh/Au被覆、Pd/Ag/Au被覆、Pd/Rh/Au被覆、Ru/Pd/Au被覆などが挙げられる。これらの被覆厚に特に制限はないが、厚すぎると粗化層凹凸を埋めてしまい機能を果たさなくなる可能性があること、貴金属を主としているためにコスト増の可能性がある。これらから、これら上層の総被覆厚は1μm以下が好ましい。パラジウム合金、ロジウム合金、ルテニウム合金、白金合金、イリジウム合金、金合金又は銀合金としては、パラジウム合金としてはパラジウム−銀合金、ロジウム合金としてはロジウム−パラジウム合金、ルテニウム合金としてはルテニウム−イリジウム合金、白金合金としては白金−金合金、イリジウム合金としてはイリジウム−ルテニウム合金、金合金としては金−銀合金、銀合金としては銀−錫合金などが挙げられる。
なお、この粗化層の上層に他の被覆層を形成する場合においては、酸化膜が形成されていると剥離を生じる場合があることから、粗化層の表層には酸化膜を形成されていない状態でその上層を形成し、さらに酸化膜を形成するプロセスを経ることで酸化膜を形成させることが好ましく、例えば上層被覆後に酸化力のある薬液に浸漬すること、及び/又は大気中で適正な条件で加熱処理することにより、形成することが好ましい。
(粗化層の被覆部)
なお、本発明における粗化層の形成箇所は、樹脂モールドされる部分の少なくとも一部に形成されていればよく、全面処理はもちろんのこと、部分的に粗化層が形成されていてもよい。また、例えばリードフレームが樹脂モールドされる部分の少なくとも1/5以上であることが好ましく、さらに好ましくは1/2以上の面積に形成されることで密着性向上効果を発揮することができる。樹脂モールドされる全面に施されているものが最も好ましい。この部分的に設けられる粗化層の形状としては、ストライプ状、スポット状、リング状など、様々な形態をとることが可能である。さらに、樹脂モールドが片面だけであるような製品においては、例えば片面のみ前記粗化層を形成することも可能である。
(粗化層の形成法について)
また本発明によれば、粗化層を形成する方法については特に規定しないが、電流密度や攪拌により比較的容易に粗化めっきを制御することができ且つ簡便であることから、粗化層を形成する際には電気めっき法で形成することが好ましい。さらに湿式めっきによって形成することが、生産性の観点からより好ましい。
以下、本発明を、図面に基づいて詳細に説明する。
図1は、本発明におけるリードフレームの概略断面模式図である。粗化層が形成された表面に、10〜100nmの被覆厚さで制御された酸化膜が形成されている模式図を示している。この酸化膜は比較的均一に表面に形成されており、その被覆厚が10〜100nmで制御されていることが重要である。さらに、粗化層の比表面積は110%以上であり、アンカー効果と酸化膜との樹脂密着性の両方が最適な表面性状を呈している。
図2は、本発明における比表面積を示す概略断面図である。この断面図では二次元的説明であるが、最表層の線分長さ(A)を最表層の直線長さ(B)で除した値が比表面積となり、例えば非接触式干渉顕微鏡を使用して測定することが出来る。図示したA/Bで、比表面積が求められる。
図3は、本発明例(実施例)における異なる形態の一例であり、導電性基体(1)上に1層目の粗化層(2−1)が形成されており、さらにその上層に2層目の粗化層(2−2)が形成され、その2層目の粗化層表面に酸化膜(3)が10〜100nmにて形成されている断面模式図である。このように、粗化層は複数層形成されていてもよく、例えば1層目の粗化層(2−1)は銅からなり、2層目の粗化層(2−2)はニッケルからなるなどでもよい。また酸化膜(3)については、最表層に形成された粗化層の酸化膜厚を規定するものであり、1層目には上層が剥離してしまう可能性を考慮して酸化膜が形成されていなくてもよい。また、この2層目は部分的に形成されている場合でもよく、その場合は表層に露出している箇所が酸化されている必要がある。なお、粗化層(2、2−1、2−2)及び酸化膜(3)が形成される箇所は、樹脂モールドされる部分の少なくとも一部に形成されていればよく、全面処理はもちろんのこと、部分的に粗化層が形成されていてもよい。また、例えばリードフレームが樹脂モールドされる部分の少なくとも1/5以上であることが好ましく、さらに好ましくは1/2以上の面積に形成されることで密着性向上効果を発揮することが出来る。この部分的に設けられる粗化層の形状としては、ストライプ状、スポット状、リング状など、様々な形態をとることが可能である。さらに、樹脂モールドが片面だけであるような製品においては、例えば片面のみ前記粗化層を形成することも可能である。
以下、本発明を実施例に基づきさらに詳細に説明するが、本発明はこれらに限定されるものではない。
予め試験片サイズ40mm×40mmに切断した板厚0.2mmの表1に示す各種導電性基体を準備し、下記に示すカソード電解脱脂、酸洗工程の前処理を経たのち、発明例については粗化層を形成し、比表面積を制御しつつ、かつ酸化膜厚を制御したものを得た。比較例としては、酸化膜厚を制御していないものおよび酸化膜厚が厚すぎるもの、さらには酸化膜厚は制御したが比表面積が小さいものを作成した。なお、酸化膜厚形成の制御法としては、大気中にて室温25℃〜100℃の温度域において、5秒〜60秒保持することで、酸化膜厚を制御した。各実施例又は比較例の試料として、実施例1〜10、13〜20、21〜23(実施例21〜23では、図示はしないが、中間層も設けた。)及び24〜27、並びに比較例1〜3については、図1に図示したものを調製した。また実施例11及び12については図3に図示したものを調製した。さらに実施例28及び29については図3に示した様態に形成後、さらにその表層において部分的にPd/Auの順又はRh/Auの順に被覆した様態のものを調製した。
(前処理条件)
[カソード電解脱脂]
脱脂液:NaOH 60g/L
脱脂条件:2.5A/dm、温度60℃、脱脂時間60秒
[酸洗]
酸洗液:10%硫酸
酸洗条件:30秒 浸漬、室温
(粗化めっき条件)
[粗化Cuめっき]
めっき液:硫酸銅:銅濃度として5〜10g/L、硫酸:30〜120g/L、モリブデン酸アンモニウム:Mo金属として0.1〜5.0g/L
めっき条件:電流密度 10〜60A/dm、温度 20〜60℃
[粗化Niめっき]
めっき液:株式会社ワールドメタル社製 WDB−321(商品名)
めっき条件:電流密度 8A/dm、温度 70℃
[粗化Pdめっき]
めっき液:Pd(NHCl 45g/L、NHOH 90ml/L、(NHSO 50g/L
めっき条件:電流密度 8A/dm、温度 60℃
[粗化Cu−Snめっき]
めっき液:CuCN 40g/L、NaSn 20g/L、NaCN 65g/L、NaOH 7.5g/L
めっき条件:電流密度 10A/dm、温度 60℃
(通常中間めっき条件)
[Niめっき](通常Niめっき)
めっき液:Ni(SONH・4HO 500g/L、NiCl 30g/L、HBO 30g/L
めっき条件:電流密度 10A/dm、温度 50℃
[Coめっき](通常Coめっき)
めっき液:Co(SONH・4HO 500g/L、CoCl 30g/L、HBO 30g/L
めっき条件:電流密度 10A/dm、温度 50℃
[Cuめっき](通常Cuめっき)
めっき液:CuSO・5HO 250g/L、HSO 50g/L、NaCl 0.1g/L
めっき条件:電流密度 6A/dm、温度 40℃
(通常Pdめっき条件)
[Pdめっき]
めっき液:Pd(NHCl 45g/L、NHOH 90ml/L、(NHSO 50g/L、パラシグマ光沢剤(商品名、松田産業株式会社製) 10ml/L
めっき条件:電流密度 5A/dm、温度 60℃
(Auめっき条件)
[Auめっき]
めっき液:KAu(CN) 14.6g/L、C 150g/L、K 180g/L
めっき条件:電流密度 1A/dm、温度 40℃
(Rhめっき条件)
[Rhめっき]
めっき液:RHODEX(商品名、日本エレクトロプレイティングエンジニヤース(株)製)
めっき条件:電流密度 1.3A/dm、温度 50℃
上記の通りそれぞれ作成した各実施例又は比較例の試験片において、樹脂モールドをコータキ精機社製トランスファーモールド試験装置(製品名:Model FTS)にて接触面積4mmのプリン状試験片を形成した。その各試験片を高温高湿試験(85℃、85%RHで、168時間保持)に投入し、その試験片について、密着性評価などを実施した。結果を表2に示す。
(樹脂密着性評価)
評価樹脂:G630L、住友ベークライト社製(商品名)
評価条件:装置:4000Plus、ノードソン・アドバンスト・テクノロジー社製(商品名)、
ロードセル:50kg
測定レンジ:10kg
テストスピード:100μm/s
テスト高さ:10μm
「A」(優)は平均で10kgf/mm以上である場合、「B」(良)は平均で5kgf/mm以上10kgf/mm未満である場合、「D」(不可)は平均で0kgf/mm以上5kgf/mm未満である場合、と示した。
上の「樹脂密着性評価」結果は、「初期のシェア強度」と「環境試験後のシェア強度」の両方に相当する。「環境試験後のシェア強度」は、「樹脂モールドした後に85℃、85%の環境において168時間の高温高湿環境下に保持」した後の値である。また、「初期のシェア強度」とは、「調製直後のシェア強度」である。
(粉落ち性評価)
目視により感応評価した。「A」(優)は粉落ちが認められなかった場合、「B」(良)は粉落ちが少し発生した場合、「C」(可)は粉落ちが若干多く発生した場合、「D」(不可)は粉落ちが非常に多く発生した場合、と示した。A〜Cは実用に供するレベルである。この粉落ち性評価は、表2中では、「粉落ち発生有無」と示した。
Figure 2017179447
Figure 2017179447
本発明によれば、酸化膜厚が自然形成されたレベルの比較例1と、意図的に酸化膜厚を調整した発明例においては、環境試験後のシェア強度が大きく異なっていることが分かり、同じ粗化表面でも酸化膜厚を適正に制御することで、より一層樹脂密着性を向上させることが出来ることが分かる。また、酸化膜厚を厚くしすぎた比較例2においては、初期の接合強度が低下していることが分かる。これは、酸化膜厚内部で剥離が生じてしまったためであり、酸化膜厚が適正に制御されることが重要であることを示している。一方、比較例3においては、比表面積が実施例よりもわずかながら小さい例であるが、比表面積が110%以上ないと環境試験後のシェア強度が低下していることが分かる。
このため、これら比表面積およびその表面層の酸化被膜厚の双方を制御することにより、環境試験前後において大変優れた樹脂密着性を示し、また適正な比表面積を持った粗化層を持つことで、粉落ち性にも優れたリードフレームが提供できることが分かる。
本発明をその実施態様とともに説明したが、我々は特に指定しない限り我々の発明を説明のどの細部においても限定しようとするものではなく、添付の請求の範囲に示した発明の精神と範囲に反することなく幅広く解釈されるべきであると考える。
本願は、2016年4月12日に日本国で特許出願された特願2016−079867に基づく優先権を主張するものであり、これはここに参照してその内容を本明細書の記載の一部として取り込む。
1 導電性基体
2 粗化層
2−1 第1粗化層(基体側から1層目の粗化層)
2−2 第2粗化層(基体側から2層目の粗化層)
3 酸化膜
A 最表面の線分長さ
B 基体(直線状)の線分長さ
上記従来の問題点に対して鋭意研究開発を進めた結果、本発明者らは、導電性基体上に形成された粗化めっきの酸化状態に着目し、リードフレーム材と樹脂とのアンカー効果のみならず、樹脂と化学的に結合状態を作り出す手法について鋭意検討した。その結果、導電性基体上に形成された粗化処理層の表層(外層)における酸化膜厚を10nm〜100nmに制御することで、アンカー効果だけでなく樹脂との化学的結合状態を形成することができ、さらにその比表面積を160%以上とすることにより、樹脂密着性が従来よりも格段に向上し、高温高湿試験における樹脂密着性を確保できることを見出した。本発明はこの知見に基づいて完成するに至ったものである。
すなわち、本発明は、以下の手段を提供する:
(1)導電性基体上に粗化層を有するリードフレーム材において、
その粗化層は下記式で表される比表面積が160%以上の粗化状態であり、

比表面積(%)={(粗化層表面の表面積)/(平坦な場合の表面積)}×100

前記粗化層は、銅、銅合金、ニッケル、ニッケル合金、パラジウム又はパラジウム合金のうち、いずれかからなり、
前記粗化層が、複数層であり、
粗化層の内の最外層がニッケル、ニッケル合金、パラジウム又はパラジウム合金のうち、いずれかからなり、かつ
粗化層の外層の最表面に設けられた酸化膜を有し、上記酸化膜の厚みが10nm以上100nm以下である、リードフレーム材。
(2)導電性基体上に粗化層を有するリードフレーム材において、
その粗化層は下記式で表される比表面積が160%以上の粗化状態であり、

比表面積(%)={(粗化層表面の表面積)/(平坦な場合の表面積)}×100

前記粗化層は、銅、銅合金、ニッケル、ニッケル合金、パラジウム又はパラジウム合金のうち、いずれかからなり、
前記粗化層が、複数層であり、
粗化層の内の最外層がニッケル、ニッケル合金、パラジウム又はパラジウム合金のうち、いずれかからなり、
粗化層の外層として、パラジウム、パラジウム合金、ロジウム、ロジウム合金、金又は金合金のうち、いずれかからなり、
前記粗化層の外層を、リードフレーム材の全面又は部分的に、単層又は複数層有し、かつ
粗化層の外層の最表面に設けられた酸化膜を有し、上記酸化膜の厚みが10nm以上100nm以下である、リードフレーム材。
)前記導電性基体は、銅、銅合金、鉄、鉄合金、アルミニウム又はアルミニウム合金である、(1)又は(2)に記載のリードフレーム材
(4)前記複数層の粗化層の各々は、電気めっきにより形成される、(1)〜()のいずれか1つに記載のリードフレーム材の製造方法。
)前記(1)〜()のいずれか1つに記載のリードフレーム材を使用した、半導体パッケージ。
本発明者らは、導電性基体上に形成された粗化層の比表面積を160%以上とし、さらにその表面の酸化膜厚を10nm〜100nmに制御することで、アンカー効果だけでなく樹脂との化学的結合状態を良好に形成することができることを見出した。この結果、従来では耐えられなかった樹脂の高温高湿密着性、例えば85℃、85%の環境において168時間もの高温高湿環境下においても、リードフレーム材と樹脂の間の隙間の発生が大幅に抑制され、優れた樹脂密着性が得られるものである。
本発明の上記及び他の特徴及び利点は、適宜添付の図面を参照して、下記の記載からより明らかになるであろう。
図1は、リードフレームの概略断面模式図である。導電性基体(1)上に粗化層(2)が形成された表面に、10〜100nmの被覆厚さで制御された酸化膜(3)が形成されている模式図を示している。 図2は、比表面積を示す概略断面図である。この断面図では二次元的説明であるが、最表層の線分長さ(A)を最表層の直線長さ(B)で除した値が比表面積となり、例えば非接触式干渉顕微鏡を使用して測定することが出来る。図示したA/Bで、比表面積が求められる。 図3は、本発明例におけるリードフレームの概略断面模式図の一例であり、導電性基体(1)上に1層目の粗化層(2−1)が形成されており、さらに粗化層の内の最外層として2層目の粗化層(2−2)が形成され、その2層目の粗化層表面に酸化膜(3)が10〜100nmにて形成されている断面模式図である。
(粗化層の比表面積について)
本発明によれば、まず導電性基体(以下、単に基体ともいう。)に対して複数層の粗化層を有している。この粗化層は、比表面積を次式
比表面積(%) = {(粗化層表面の表面積)/(平坦な場合の表面積)} × 100
で定義したときに、160%以上を示す粗化層である(図2参照、図中のA/Bで求められる)。これは、比表面積が160%未満であると、十分にアンカー効果を得ることができないためである。上限については特に規制するものではないが、大きすぎると粗化の凹凸が大きくなりすぎて粗化層が脱落しやすくなるため、250%以下が好ましい。なお、後述の酸化膜を制御することにより、従来形成しなければならなかった粗化の比表面積を低減しても、従来と同等の樹脂密着性が得られることから、比表面積については160〜200%がさらに好ましい。
(粗化層の酸化膜厚について)
また、本発明における粗化層は、最表面に酸化膜厚が10〜100nmで形成されている。これは、自然に形成される酸化膜は10nm未満が一般的であるが、それよりもやや厚く形成させる。酸化物とその上にモールドされる樹脂とに化学的結合を安定的に形成するためには、少なくとも10nmが必要である。一方、酸化膜を100nmを超えて形成させてしまうと、酸化膜内で破壊が生じて樹脂密着性が低下するため、酸化膜は10〜100nmで制御する。この範囲内で制御することで優れた密着性、例えば樹脂密着性を付与することができる。酸化膜形成の工程や安定性を考慮すると、好ましくは15〜50nm、さらに好ましくは20〜40nmである。
(粗化層の種類について)
なお、この粗化層は、例えば銅、銅合金、ニッケル、ニッケル合金、パラジウム又はパラジウム合金のうち、いずれかからなる。これは、これら成分からなる酸化膜は、10〜100nmに制御することが比較的容易であるためである。特に、基体と、粗化層の外層の(最表面の)皮膜に対する密着性を向上させる観点から、銅、銅合金、ニッケル又はニッケル合金からなる粗化層であることが好ましい。銅合金としては銅−錫合金、銅−亜鉛合金、ニッケル合金としてはニッケル−亜鉛合金、ニッケル−錫合金などが挙げられる。
(粗化層の層数について)
また、粗化層の層数は複数層を有し、3層以内であることが製造工程の煩雑性などを考慮すると好ましい。粗化層の形成工程については、1層目の粗化層を形成後にその上に2層目の粗化層を形成する、いわゆる多重粗化によって形成すると、比較的薄い膜厚で比表面積を増大させられることから、より好ましい。さらに、粗化層形成前に導電性基体と粗化層の間に中間層(図示せず)を形成してもよい。例えば、基体の拡散及び/又は密着性改善のために、銅、銅合金、ニッケル、ニッケル合金、コバルト又はコバルト合金などを中間層として形成してもよい。これら中間層として形成される層は、表面に酸化膜が存在すると外層の粗化層と剥離してしまう。このため、酸化膜が形成されていない点で粗化層表面とは異なるものである。粗化層複数層で形成されているので、導電性基体とは反対側の粗化層の内の最外層(最外層として形成された粗化層の酸化膜や比表面積が重要であることから、粗化層の内の最外層の酸化膜および比表面積を定義するものとする。
なお、これらの被覆厚は局所的では判断せず、少なくとも蛍光X線法(例えばSII社製SFT9400(商品名)などの膜厚測定装置)によりコリメータ径0.2mm以上で任意の3点を測定した平均的な膜厚を示すものとする。また、粗化層複数層形成されているので、全層の総厚を持って粗化層の厚さと定義するものとする。
粗化層の外層
また本発明によれば、半導体素子を実装する箇所においては、粗化層の外層(表層)に、リードフレームの半田濡れ性及び/又はワイヤボンディング性、ダイボンディング性などの特性を付与するため、パラジウム、パラジウム合金、ロジウム、ロジウム合金、金又は金合金のうちいずれかからなる皮膜が、リードフレーム材の全面又は部分的に単層又は複数層で形成されていてもよい。この内、代表的な層構成としては、粗化層側から表面へ順に、Pd/Au被覆、Rh/Au被覆、Pd/Rh/Au被覆などが挙げられる。これらの被覆厚に特に制限はないが、厚すぎると粗化層凹凸を埋めてしまい機能を果たさなくなる可能性があること、貴金属を主としているためにコスト増の可能性がある。これらから、これら粗化層の外層の総被覆厚は1μm以下が好ましい。パラジウム合金、ロジウム合金、又は金金としては、パラジウム合金としてはパラジウム−銀合金、ロジウム合金としてはロジウム−パラジウム合金、金合金としては金−銀合金などが挙げられる。
なお、この粗化層の外層に他の被覆層を形成する場合においては、酸化膜が形成されていると剥離を生じる場合があることから、粗化層の内の最外層には酸化膜を形成されていない状態でその粗化層の外層を形成し、さらに酸化膜を形成するプロセスを経ることで酸化膜を形成させることが好ましく、例えば粗化層の外層被覆後に酸化力のある薬液に浸漬すること、及び/又は大気中で適正な条件で加熱処理することにより、形成することが好ましい。
以下、本発明を、図面に基づいて詳細に説明する。
図1は、リードフレームの概略断面模式図である。粗化層が形成された表面に、10〜100nmの被覆厚さで制御された酸化膜が形成されている模式図を示している。この酸化膜は比較的均一に表面に形成されており、その被覆厚が10〜100nmで制御されていることが重要である。さらに、粗化層の比表面積は160%以上であり、アンカー効果と酸化膜との樹脂密着性の両方が最適な表面性状を呈している。
図2は、比表面積を示す概略断面図である。この断面図では二次元的説明であるが、最表層(最外面)の線分長さ(A)を最表層の直線長さ(B)で除した値が比表面積となり、例えば非接触式干渉顕微鏡を使用して測定することが出来る。図示したA/Bで、比表面積が求められる。
図3は、本発明例(実施例)における一例であり、導電性基体(1)上に1層目の粗化層(2−1)が形成されており、さらにその上層に2層目の粗化層(2−2)である粗化層の内の最外層が形成され、その2層目の粗化層表面に酸化膜(3)が10〜100nmにて形成されている断面模式図である。このように、粗化層は複数層形成されており、例えば1層目の粗化層(2−1)は銅からなり、2層目の粗化層(2−2)はニッケルからなるなどでもよい。また酸化膜(3)については、粗化層の内の最外層の酸化膜厚を規定するものであり、1層目には上層が剥離してしまう可能性を考慮して酸化膜が形成されていなくてもよい。また、この2層目は部分的に形成されている場合でもよく、その場合は表層に露出している箇所が酸化されている必要がある。なお、粗化層(2、2−1、2−2)及び酸化膜(3)が形成される箇所は、樹脂モールドされる部分の少なくとも一部に形成されていればよく、全面処理はもちろんのこと、部分的に粗化層が形成されていてもよい。また、例えばリードフレームが樹脂モールドされる部分の少なくとも1/5以上であることが好ましく、さらに好ましくは1/2以上の面積に形成されることで密着性向上効果を発揮することが出来る。この部分的に設けられる粗化層の形状としては、ストライプ状、スポット状、リング状など、様々な形態をとることが可能である。さらに、樹脂モールドが片面だけであるような製品においては、例えば片面のみ前記粗化層を形成することも可能である。
予め試験片サイズ40mm×40mmに切断した板厚0.2mmの表1に示す各種導電性基体を準備し、下記に示すカソード電解脱脂及び酸洗の各工程の前処理を経たのち、発明例については複数層の粗化層を形成し、比表面積を制御しつつ、かつ酸化膜厚を制御したものを得た。比較例としては、酸化膜厚を制御していないものおよび酸化膜厚が厚すぎるもの、さらには酸化膜厚は制御したが比表面積が小さいものを作成した。なお、酸化膜厚形成の制御法としては、大気中にて室温25℃〜100℃の温度域において、5秒〜60秒保持することで、酸化膜厚を制御した。各実施例、参考例又は比較例の試料として、参考例1〜10、13〜20、21〜23(参考例21〜23では、図示はしないが、中間層も設けた。)及び24〜27、並びに比較例1〜3については、図1に図示したものを調製した。また実施例11及び12については図3に図示したものを調製した。さらに実施例28及び29については図3に示した様態に形成後、さらにその粗化層の外層において部分的にPd/Auの順又はRh/Auの順に被覆した様態のものを調製した。
上記の通りそれぞれ作成した各実施例、参考例又は比較例の試験片において、樹脂モールドをコータキ精機社製トランスファーモールド試験装置(製品名:Model FTS)にて接触面積4mmのプリン状試験片を形成した。その各試験片を高温高湿試験(85℃、85%RHで、168時間保持)に投入し、その試験片について、密着性評価などを実施した。結果を表2に示す。
Figure 2017179447
Figure 2017179447
1 導電性基体
2 粗化層
2−1 第1粗化層(基体側から1層目の粗化層)
2−2 第2粗化層(基体側から2層目の粗化層)
3 酸化膜
粗化層の外層(最表層)での線分長さ
B 基体(直線状)の線分長さ

Claims (7)

  1. 導電性基体上に粗化層を有するリードフレーム材において、その粗化層は比表面積が110%以上の粗化状態であり、かつ粗化層の最表面に設けられた酸化膜を有し、上記酸化膜の厚みが10nm以上100nm以下である、リードフレーム材。
  2. 前記導電性基体は、銅、銅合金、鉄、鉄合金、アルミニウム又はアルミニウム合金である、請求項1記載のリードフレーム材。
  3. 前記粗化層は、銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウム又はイリジウム合金のうち、いずれかからなる、請求項1又は請求項2記載のリードフレーム材。
  4. 前記粗化層が、単層又は複数層である、請求項1〜3記載のいずれか1項に記載のリードフレーム材。
  5. 前記導電性基体は、粗化層を有するとともに、その粗化層の上層として、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀又は銀合金のうちいずれかからなる表層を、リードフレーム材の全面又は部分的に、単層又は複数層有する、請求項1〜4のいずれか1項に記載のリードフレーム材。
  6. 前記粗化層は、電気めっきにより形成される、請求項1〜5のいずれか1項に記載のリードフレーム材の製造方法。
  7. 前記請求項1〜5のいずれか1項に記載のリードフレーム材を使用した、半導体パッケージ。
JP2017539671A 2016-04-12 2017-03-31 リードフレーム材およびその製造方法 Pending JPWO2017179447A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016079867 2016-04-12
JP2016079867 2016-04-12
PCT/JP2017/013580 WO2017179447A1 (ja) 2016-04-12 2017-03-31 リードフレーム材およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2017179447A1 true JPWO2017179447A1 (ja) 2018-04-19

Family

ID=60041687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017539671A Pending JPWO2017179447A1 (ja) 2016-04-12 2017-03-31 リードフレーム材およびその製造方法

Country Status (3)

Country Link
JP (1) JPWO2017179447A1 (ja)
TW (1) TWI751150B (ja)
WO (1) WO2017179447A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6667728B2 (ja) * 2018-03-23 2020-03-18 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
JP6805217B2 (ja) 2018-10-18 2020-12-23 Jx金属株式会社 導電性材料、成型品及び電子部品
JP7014695B2 (ja) 2018-10-18 2022-02-01 Jx金属株式会社 導電性材料、成型品及び電子部品
KR20240033205A (ko) * 2021-07-16 2024-03-12 후루카와 덴키 고교 가부시키가이샤 리드 프레임재와 그 제조 방법 및 반도체 패키지
WO2023286697A1 (ja) * 2021-07-16 2023-01-19 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222466A (ja) * 1990-01-29 1991-10-01 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH03280456A (ja) * 1990-03-28 1991-12-11 Mitsui High Tec Inc 半導体装置に用いるリードフレーム
JPH09307050A (ja) * 1996-05-14 1997-11-28 Sony Corp リードフレームとこれを用いた半導体装置
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP2006303216A (ja) * 2005-04-21 2006-11-02 Denso Corp 樹脂封止型半導体装置
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
JP2007287765A (ja) * 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2012502462A (ja) * 2008-09-05 2012-01-26 エルジー イノテック カンパニー,リミティド リードフレーム及びその製造方法
JP2012520564A (ja) * 2009-03-12 2012-09-06 エルジー イノテック カンパニー リミテッド リードフレーム及びその製造方法
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222466A (ja) * 1990-01-29 1991-10-01 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH03280456A (ja) * 1990-03-28 1991-12-11 Mitsui High Tec Inc 半導体装置に用いるリードフレーム
JPH09307050A (ja) * 1996-05-14 1997-11-28 Sony Corp リードフレームとこれを用いた半導体装置
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP2006303216A (ja) * 2005-04-21 2006-11-02 Denso Corp 樹脂封止型半導体装置
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
JP2007287765A (ja) * 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2012502462A (ja) * 2008-09-05 2012-01-26 エルジー イノテック カンパニー,リミティド リードフレーム及びその製造方法
JP2012520564A (ja) * 2009-03-12 2012-09-06 エルジー イノテック カンパニー リミテッド リードフレーム及びその製造方法
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
TW201803065A (zh) 2018-01-16
TWI751150B (zh) 2022-01-01
WO2017179447A1 (ja) 2017-10-19

Similar Documents

Publication Publication Date Title
JP6050737B2 (ja) 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法
WO2017179447A1 (ja) リードフレーム材およびその製造方法
TWI411081B (zh) 導線架及其製造方法
CN108026657B (zh) 引线框材料及其制造方法
TWI404835B (zh) Electronic parts and manufacturing methods thereof
CN109937479B (zh) 引线框材料及其制造方法以及半导体封装件
US9142495B2 (en) Lead frame and semiconductor package manufactured by using the same
JP2925815B2 (ja) 半導体チップ実装用リードフレームとその製造方法
JP2005105307A (ja) リフローSnめっき部材、前記部材の製造方法、および前記部材が用いられた電気電子機器用部品
JP7178530B1 (ja) リードフレーム材およびその製造方法、ならびに半導体パッケージ
JPH09223771A (ja) 電子部品用リード部材及びその製造方法
JP2019145458A (ja) 電気接点材料およびそれを用いたスイッチ
JPS6153434B2 (ja)
JPH0373963B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180626