JPWO2017085785A1 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JPWO2017085785A1
JPWO2017085785A1 JP2017551422A JP2017551422A JPWO2017085785A1 JP WO2017085785 A1 JPWO2017085785 A1 JP WO2017085785A1 JP 2017551422 A JP2017551422 A JP 2017551422A JP 2017551422 A JP2017551422 A JP 2017551422A JP WO2017085785 A1 JPWO2017085785 A1 JP WO2017085785A1
Authority
JP
Japan
Prior art keywords
power supply
printed wiring
insulating plate
primary winding
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017551422A
Other languages
English (en)
Other versions
JP6478434B2 (ja
Inventor
哲也 押方
哲也 押方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2017085785A1 publication Critical patent/JPWO2017085785A1/ja
Application granted granted Critical
Publication of JP6478434B2 publication Critical patent/JP6478434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F30/00Fixed transformers not covered by group H01F19/00
    • H01F30/06Fixed transformers not covered by group H01F19/00 characterised by the structure
    • H01F30/10Single-phase transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Coils Of Transformers For General Uses (AREA)

Abstract

スイッチング電源装置1の高効率化を図る。スイッチング電源装置1に設けられた積層トランス30は、複数の第1導電コイル層31eを有する1次巻線31と、複数の第2導電コイル層32e,33eを有する2次巻線32,33と、を備え、前記複数の第1導電コイル層31eと前記複数の第2導電コイル層32e,33eとが絶縁層31c,32c,33cを介して積層され、前記1次巻線31と前記2次巻線32,33とが、鉄心34を介して電磁気的に結合されている。そして、前記1次巻線31及び前記2次巻線32,33の巻き線間容量47,49を抜けて流れる電流により生じる損失と、負荷電流による前記1次巻線31及び前記2次巻線32,33の銅損と、に基づき、全体の損失が最小となるように、前記1次巻線31と前記2次巻線32,33との間の電磁気的な疎結合の層位置が設定されている。

Description

本発明は、鉄心(ヨーク)に対して複数の巻線(コイル)を積層してなる積層トランス(積層変圧器)を用いたLLC共振コンバータ等のスイッチング電源装置に関するものである。
従来、例えば、特許文献1には、積層トランスの技術が記載されている。積層トランスは、コイル状の導体パターンからなる1次巻線が形成された印刷配線板と、コイル状の導体パターンからなる2次巻線が形成された印刷配線板と、が複数、積層され、その複数の印刷配線板を貫通して鉄心が挿入されて構成されている。1次巻線と2次巻線とは、鉄心を介して電磁気結合され、1次巻線に印加された1次電圧により、鉄心内に所定方向の磁束が形成され、2次巻線に2次電圧が誘起される。一般的なトランスは、1次巻線及び2次巻線がコイルボビンに巻装され、そのコイルボビンに鉄心が挿通して構成されている。このような一般的なトランスに対して、積層トランスは、1次巻線と2次巻線との間隔が狭くなるので、電磁気結合が密となり、漏れインダクタンスの値が小さくなる。
そのため、例えば、LLC共振コンバータに積層トランスを用いた場合、スイッチング素子のソフトスイッチング(即ち、零電流状態又は零電圧状態でのスイッチング)を実現することが困難となり、スイッチング損失が増大し、電力変換効率が低下する。更に、積層トランスは、漏れインダクタンスの値が小さいので、これを補うために、新たにチョークコイル(リアクトル)を付加しなければならず、部品点数の増加によって、LLC共振コンバータが大型化する。
このような不都合を解決するために、特許文献1の積層トランスでは、1次巻線と2次巻線との間隔を拡げて、漏れ磁束を増加させることにより、漏れインダクタンスの値を大きくする工夫をしている。
特開2009−289879号公報
従来の積層トランスは、1次巻線及び2次巻線間を密結合できるため、交流抵抗を低く抑えられる利点がある。しかし、従来の積層トランスを、LLC共振回路のような2次側にチョークコイルを持たないLLC共振コンバータに用いた場合、積層トランスの1次巻線及び2次巻線間容量を抜けて流れる電流により、大きな損失(以下「容量損」という。)が発生する。この容量損は、特に、積層トランスの1次巻線及び2次巻線の巻数比が大きいときに顕著となり、高効率化の妨げになるという課題があるが、このような課題について、特許文献1には何ら開示されていないばかりか、その解決策も示唆されていない。
本発明のスイッチング電源装置は、直流電圧をスイッチングして交流電圧に変換するスイッチング回路と、前記スイッチング回路の出力電圧により共振する共振回路と、前記共振回路の出力電圧が与えられる積層トランスと、前記積層トランスから出力される交流電圧を整流する整流回路と、を備えている。
そして、前記積層トランスは、複数の第1導電コイル層を有し、前記共振回路の出力電圧が与えられる1次巻線と、複数の第2導電コイル層を有し、前記交流電圧を出力する2次巻線と、を備え、前記複数の第1導電コイル層と前記複数の第2導電コイル層とが絶縁層を介して積層され、前記1次巻線と前記2次巻線とが、鉄心を介して電磁気的に結合され、前記1次巻線と前記2次巻線との間の電位変動の大きな層間が、電磁気的な疎結合になるような層構成になっていることを特徴とする。
本発明のスイッチング電源装置によれば、積層トランスにおいて、1次巻線及び2次巻線間容量を抜けて流れる電流により生じる容量損と、負荷電流による1次巻線及び2次巻線の抵抗損である銅損と、を有する、積層トランスの全体の損失が最小となるので、簡単且つ容易に、スイッチング電源装置を高効率化できる。
図1は本発明の実施例1におけるスイッチング電源装置1を示す回路図である。 図2Aは図1中の積層トランス30の図記号を示す図である。 図2Bは図2Aの積層トランス30を示す概略の縦断面図である。 図2Cは図2B中の第1印刷配線板31.1の外観を示す概略の斜視図である。 図2Dは図2B中の第2印刷配線板32.1の外観を示す概略の斜視図である。 図2Dは図2B中の第2印刷配線板33.1の外観を示す概略の斜視図である。 図3Aは密結合DCSの層構成例を示す断面図である。 図3Bは片側から疎結合SCSの層構成例を示す断面図である。 図3Cは片側から疎結合SCSの層構成例を示す断面図である。 図3Dは外側から疎結合SCSの構成例を示す断面図である。 図4は図1中の循環電流ic2及び逆循環電流−ic2を示す波形図である。 図5Aは共振回路20がFET11に接続されている場合のスイッチング電源装置1の等価回路図である。 図5Bは図5A中の電圧波形Vct1,Vct2を示す図である。 図6Aは積層トランス30の層構成に対する損失を示す図である。 図6Bは絶縁板31c,32c,33cの厚みに対する損失の実験結果を示す図である。 図6Cは絶縁板31c,32c,33cの比誘電率εrに対する損失の実験結果を示す図である。 図7Aは本発明の実施例2におけるスイッチング電源装置1Aを示す等価回路図である。 図7Bは図7A中の電圧波形Vct1,Vct2を示す図である。 図8Aは本発明の実施例3におけるスイッチング電源装置1Bを示す等価回路図である。 図8Bは図8A中の電圧波形Vct1,Vct2を示す図である。
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の構成)
図1は、本発明の実施例1における積層トランスを有するスイッチング電源装置1を示す概略の回路図である。
スイッチング電源装置1は、例えば、電流共振型コンバータであるLLC共振コンバータであり、正側入力端子2a及び負側入力端子2bを有している。正側入力端子2a及び負側入力端子2b間には、太陽電池等の直流電源3とこの内部の抵抗4とが、直列に接続され、その入力端子2a,2b間に、直流の入力電圧Vin(例えば、400V)が入力される。入力端子2bは、抵抗5を介してグランドGNDに接続されている。入力端子2a,2bには、平滑用の入力コンデンサ6を介して、スイッチング回路10が接続されている。
スイッチング回路10は、正側入力端子2aに接続された接続点N1と、負側入力端子2bに接続された接続点N2と、の間に、2つのスイッチング素子(例えば、電界効果トランジスタ、以下「FET」という。)11,12が直列に接続されたハーフブリッジ構成になっている。2つのFET11,12は、スイッチング信号S1,S2により相補的にオン/オフ動作して、直流の入力電圧Vinを交流電圧に変換する機能を有している。FET11のソース・ドレイン間には、ボディダイオード11aが逆並列に接続されると共に、寄生抵抗11b及び寄生容量11cの直列回路が並列に接続されている。同様に、FET12のソース・ドレイン間にも、ボディダイオード12aが逆並列に接続されると共に、寄生抵抗12b及び寄生容量12cの直列回路が並列に接続されている。
入力端子2a側の接続点N1と2つのFET11,12の接続点N3とには、共振回路20が接続されている。共振回路20は、共振コンデンサ21、共振インダクタ22、積層トランス30の励磁インダクタ23、及び積層トランス30の内部の抵抗24を有し、これらの共振コンデンサ21、共振インダクタ22、励磁インダクタ23、及び抵抗24が、接続点N1と接続点N3との間に直列に接続されている。
共振コンデンサ21及び励磁インダクタ23の接続点N4と、共振インダクタ22及び抵抗24の接続点N5と、には、漏れインダクタ25、積層トランス30の1次巻線31、及びこの1次巻線31の内部の抵抗26が、直列に接続されている。
積層トランス30は、1つの1次巻線31と2つの2次巻線32,33とを有し、これらの1次巻線31と2次巻線32,33とが、鉄心34を介して、電磁気的に結合されている。2次巻線32の巻き始め側には、この2次巻線32の内部の抵抗41、漏れインダクタ42、及び接続点N6が直列に接続されている。2次巻線33の巻き終わり側には、この2次巻線33の内部の抵抗43、漏れインダクタ44、及び接続点N7が直列に接続されている。更に、2つの2次巻線32,33間のセンタタップTPには、このセンタタップTP側の内部の抵抗45を介して、接続点N8が接続されている。
1次巻線31側の漏れインダクタ25は、2次巻線32,33の漏れインダクタを1次側に換算したものである。2次巻線32,33側の漏れインダクタ42,44は、1次巻線31の漏れインダクタを2次側に換算したものである。1次巻線31の巻き初め側の漏れインダクタ25は、通常のフォワードコンバータ等では、損失の原因になる。しかし、本実施例1のような電流共振型コンバータにおいて、漏れインダクタ25は、共振インダクタ22と直列になって共振要素となるため、損失にはならない。1次巻線31側の共振インダクタ22は、1次巻線31の漏れインダクタで構成しても良い。
積層トランス30の1次側の接続点N4と積層トランス30の2次側の接続点N6との間には、積層トランス30の内部の抵抗46と、寄生容量である1次巻線31及び2次巻線32の巻線間容量47と、が直列に接続されている。同様に、積層トランス30の1次側の接続点N5と積層トランス30の2次側の接続点N7との間には、積層トランス30の内部の抵抗48と、寄生容量である1次巻線31及び2次巻線33の巻線間容量49と、が直列に接続されている。
接続点N6,N7には、整流回路50が接続されている。整流回路50は、接続点N6,N7上の交流電圧を半波整流する回路であり、2つの整流素子(例えば、FET)51,52により構成されている。2つのFET51,52は、スイッチング信号S3,S4によりそれぞれオン状態となった時に順方向へ電流を流す素子である。FET51のソース・ドレイン間には、ボディダイオード51aが逆並列に接続されると共に、寄生抵抗51b及び寄生容量51cの直列回路が並列に接続されている。同様に、FET52のソース・ドレイン間には、ボディダイオード52aが逆並列に接続されると共に、寄生抵抗52b及び寄生容量52cの直列回路が並列に接続されている。
整流素子としてFET51,52を使用すれば、不要なときに電流を遮断できる利点がある。なお、2つのFET51,52に代えて、2つのダイオードを設けても良い。
FET51,52の出力側の接続点N9と、センタタップTP側の接続点N8と、の間には、平滑用出力コンデンサ53及び抵抗54の直列回路を介して、正側出力端子55a及び負側出力端子55bが接続されている。出力端子55a,55bから出力される直流の出力電圧Voutは、負荷回路60へ供給される。
負荷回路60は、出力端子55a,55b間に接続された負荷抵抗61を有している。出力端子55bは、抵抗62及びコンデンサ63を介して、グランドGNDに接続されている。
なお、図1中の破線矢印は、巻線間容量47,49に流れる循環電流ic1の経路である。又、太い実線矢印は、その循環電流ic1に対応した循環電流ic2の経路である。
図2Aは、図1中の積層トランス30の図記号を示す図である。図2Bは、図2Aの積層トランス30を示す概略の縦断面図である。図2Cは、図2B中の第1印刷配線板31.1の外観を示す概略の斜視図である。図2Dは、図2B中の第2印刷配線板32.1の外観を示す概略の斜視図である。更に、図2Eは、図2B中の第2印刷配線板33.1の外観を示す概略の斜視図である。
積層トランス30の1次巻線31は、巻き始め31a及び巻き終わり31bを有している。2つの2次巻線32,33のうち、2次巻線32は、巻き始め32a及び巻き終わり32bを有し、更に、2次巻線33も、巻き始め33a及び巻き終わり33bを有している。2次巻線32の巻き終わり32bと2次巻線33の巻き始め33aとは、センタタップTPを介して相互に接続されている。
積層トランス30の1つの1次巻線31と2つの2次巻線32,33との間には、寄生容量である巻線間容量47,49がそれぞれ接続されている。積層トランス30は、例えば、EI形の鉄心34と、複数(例えば、8層)の第1印刷配線板31.1−31.8により構成される1つの1次巻線31と、複数(例えば、16層)の第2印刷配線板32.1−32.8,33.1−33.8により構成される2つの2次巻線32,33と、を有し、それらの複数の第1印刷配線板31.1−31.8及び複数の第2印刷配線板32.1−32.8,33.1−33.8が、EI形の鉄心34に支持されて積層されている。
なお、1次巻線31を構成する複数の第1印刷配線板31.1−31.8、2次巻線32を構成する複数の第2印刷板配線32.1−32.8、及び2次巻線33を構成する複数の第2印刷配線板33.1−33.8は、それぞれ8層だけ設けられているが、積層トランス30の容量等に応じて、その層数が任意に選定される。
EI形の鉄心34は、3つの鉄心脚34a1,34a2,34a3を有するE形鉄心34aと、I形鉄心34bと、を有している。3つの鉄心脚34a1,34a2,34a3の頂部には、I形鉄心34bが固定されている。
1次巻線31を構成している複数の第1印刷配線板31.1−31.8は、同一の構造である。例えば、第1印刷配線板31.1は、絶縁層を有する第1絶縁板31cを備え、この第1絶縁板31cの中央に、鉄心脚34a2を挿入するための鉄心脚挿入孔31dが形成されている。第1絶縁板31c上において、中央の鉄心脚挿入孔31dの周囲には、1回巻きされた第1導電コイル層31eが形成されている。なお、第1導電コイル層31eは、2回巻き等であっても良い。積層された8層の第1導電コイル層31eは、巻き始め31a側及び巻き終わり31b側に形成されたスルーホールを介して、直列に接続されている。
2次巻線32を構成している複数の第2印刷配線板32.1−32.8は、同一の構造である。例えば、第2印刷配線板32.1は、絶縁層を有する第2絶縁板32cを備え、この第2絶縁板32cの中央に、鉄心脚34a2を挿入するための鉄心脚挿入孔32dが形成されている。第2絶縁板32c上において、中央の鉄心脚挿入孔32dの周囲には、1回巻きされた第2導電コイル層32eが形成されている。なお、第2導電コイル層32eは、2回巻き等であっても良い。
同様に、2次巻線33を構成している複数の第2印刷配線板33.1−33.8は、同一の構造である。例えば、第2印刷配線板33.1は、絶縁層を有する第2絶縁板33cを備え、この第2絶縁板33cの中央に、鉄心脚34a2を挿入するための鉄心脚挿入孔33dが形成されている。第2絶縁板33c上において、中央の鉄心脚挿入孔33dの周囲には、1回巻きされた第2導電コイル層33eが形成されている。なお、第2導電コイル層33eは、2回巻き等であっても良い。
2つの第2導電コイル層32e,33eは、巻き始め32a,33a側及び巻き終わり32b,33b側に形成されたスルーホールを介して、並列に接続され、2層1組になっている。積層された2層8組の第2導電コイル層32e,33eは、スルーホールを介して、直列に接続されている。
以下、組になった複数の第2印刷配線板32.1−32.8,33.1−33.8を模式的に表す場合には、符号「32・33.1−32・33.8」を付す。
複数の第1印刷配線板31.1−31.8、及び複数の第2印刷配線板32・33.1−32・33.8は、絶縁性の接着剤等で接着されて積層されている。
図3A、図3B、図3C、図3Dは、図2B−図2E中の第1印刷配線板31.1−31.8及び第2印刷配線板32・33.1−32・33.8の層構成例を示す断面図である。図3Aは密結合DCSの層構成例、図3B及び図3Cは片側から疎結合SCSの層構成例、更に、図3Dは外側から疎結合SCSの層構成例である。
図3Aの層構成例では、I形鉄心34bとE形鉄心34aとの間において、上下方向に、第1印刷配線板31.1−31.8と第2印刷配線板32・33.1−32・33.8とが交互に配置されて、第1印刷配線板31.1−31.8と第2印刷配線板32・33.1−32・33.8との電磁気的な結合が、密結合DCSの状態になっている。
図3Bの層構成例では、I形鉄心34bとE形鉄心34aとの間において、E形鉄心34a寄りの片側から、3つの第1印刷配線板31.6−31.8と3つの第2印刷配線板32・33.6−32・33.8とが、疎結合SCSの状態になっている。それ以外の5つの第1印刷配線板31.1−31.5と5つの第2印刷配線板32・33.1−32・33.5とは、密結合DCSの状態になっている。
図3Cの層構成例では、I形鉄心34bとE形鉄心34aとの間において、I形鉄心34b寄りの片側から、3つの第1印刷配線板31.1−31.3と3つの第2印刷配線板32・33.1−32・33.3とが、疎結合SCSの状態になっている。それ以外の5つの第1印刷配線板31.4−31.8と5つの第2印刷配線板32・33.4−32・33.8とは、密結合DCSの状態になっている。
図3Dの層構成例では、I形鉄心34bとE形鉄心34aとの間の中心付近から外側において、3つの印刷配線板31.1−31.3と3つの第2印刷配線板32・33.1−32・33.3との電磁気的な結合が、疎結合SCSの状態になっており、更に、3つの印刷配線板31.6−31.8と3つの第2印刷配線板32・33.6−32・33.8とが、疎結合SCSの状態になっている。中心付近の2つの第1印刷配線板31.4,31.5と2つの第2印刷配線板32・33.4,32・33.5とは、密結合DCSの状態になっている。
本実施例1の図1のスイッチング電源装置1では、図3Bの層構成を有する積層トランス30が採用されている。
(実施例1の動作等)
本実施例1におけるスイッチング電源装置1の全体の動作(I)、積層トランス30における1次側の回路構成例(II)、積層トランス30における最適な層構成の決定(III)、及び、疎結合SCSの形成例(IV)について、以下、説明する。
(I) スイッチング電源装置1の全体の動作
図1及び図2A−図2Eにおいて、図示しない制御回路から出力される4つのスイッチング信号S1−S4により、スイッチング回路10内の2つのFET11,12と整流回路50内の2つのFET51,52とが、オン/オフ動作する。スイッチング回路10内の2つのFET11及びFET12は、相補的にオン/オフ動作し、2つのFET11,12が同時にオン状態になって貫通電流が流れないように、2つのFET11,12のオン/オフ切り替え時に、2つのFET11,12が同時にオフ状態になる短時間のデッドタイムが設けられている。そのデッドタイムの期間内において、2つのFET11,12がソフトスイッチング(即ち、零電圧スイッチング(ZVS)又は零電流スイッチング(ZCS))を行い、スイッチング損失とノイズ発生を少なくして、高効率が図られている。
整流回路50内のFET51は、スイッチング回路10内のFET11に同期してオン/オフ動作し、更に、整流回路50内のFET52も、スイッチング回路10内のFET12に同期してオン/オフ動作するようになっている。
例えば、FET11,51がオフ状態、FET12,52がオン状態になると、直流電源3から抵抗4を介して入力端子2aへ供給される直流の入力電圧Vinが、入力コンデンサ6で平滑される。平滑された電源電流は、接続点N1を介して、共振回路20へ入力され、共振コンデンサ21、接続点N4、励磁インダクタ23、及び抵抗24の経路で接続点N5へ分流すると共に、漏れインダクタ25、積層トランス30の1次巻線31、及び抵抗26の経路で接続点N5へ分流する。分流した2つの電流は、接続点N5で合流された後、共振インダクタ22及び接続点N3の経路で共振電流が流れる。接続点N3の共振電流は、オン状態のFET12を通して、入力端子2bへ流れる。
積層トランス30の1次巻線31に流れる1次電流i1により、1次巻線31の両端電極間に1次電圧v1が生じる。すると、積層トランス30の2次巻線33に2次電流i2(=1次電流i1×(2次巻き線数n2/1次巻線数n1))が誘起され、その2次巻線33の両端電極間に2次電圧v2(=1次電圧v1×(2次巻線数n2/1次巻線数n1))が発生する。2次巻線33に流れる2次電流i2は、抵抗45、漏れインダクタ44及び抵抗43を通して、整流回路50内のFET52にて整流され、更に、出力コンデンサ53及び抵抗54にて平滑された後、直流の出力電圧Voutが出力端子55a,55bから出力され、負荷回路60へ供給される。
次に、FET11,51がオン状態、FET12,52がオフ状態になると、共振回路20内の共振コンデンサ21に蓄積された電荷が、接続点N1、オン状態のFET11、接続点N3、共振インダクタ22、及び接続点N5の経路で流れる。この共振電流は、抵抗24及び励磁インダクタ23へ分流すると共に、抵抗26、積層トランス30の1次巻線31及び漏れインダクタ25へ分流する。分流した2つの電流は、接続点N4で合流された後、共振コンデンサ21へ流れる。
積層トランス30の1次巻線31に流れる1次電流i1により、1次巻線31の両端電極間に1次電圧v1が生じる。すると、積層トランス30の2次巻線32に2次電流i2(=1次電流i1×(2次巻き線数n2/1次巻線数n1))が誘起され、その2次巻線32の両端電極間に2次電圧v2(=1次電圧v1×(2次巻線数n2/1次巻線数n1))が発生する。2次巻線32に流れる2次電流i2は、抵抗45、漏れインダクタ42及び抵抗41を通して、整流回路50内のFET51にて整流され、更に、出力コンデンサ53及び抵抗54にて平滑された後、直流の出力電圧Voutが出力端子55a,55bから出力され、負荷回路60へ供給される。
出力電圧Voutを制御する場合、図示しない制御回路は、出力電圧Voutの変動を検出し、その出力電圧Voutが目標値よりも高くなると、スイッチング信号S1,S2の周波数を上げ、出力電圧Voutを下げる。又、図示しない制御回路は、検出した出力電圧Voutが目標値よりも低くなると、スイッチング信号S1,S2の周波数を下げ、出力電圧Voutを上げる。これにより、出力電圧Voutの変動が抑制されて、目標値に維持される、定電圧制御が行われる。
図4は、図1中の循環電流ic2及びこの逆循環電流−ic2を示す波形図である。図4において、横軸は時間(t)、縦軸は電流(i)である。
図1の回路において、FET11,51がオフ状態、及びFET12,52がオン状態の時には、図1中の破線矢印で示すような循環電流ic1が流れる。この循環電流ic1は、巻線間容量47、抵抗46、接続点N4、漏れインダクタ25、積層トランス30の1次巻線31、抵抗26、接続点N5、抵抗48、巻線間容量49、接続点N7、漏れインダクタ44、抵抗43、積層トランス30の2次巻線33、センタタップTP、抵抗45、接続点N8、出力コンデンサ53、抵抗54、接続点N9、オフ状態のFET51のボディダイオード51a、接続点N6、及び巻線間容量47の経路で流れる。単位時間当たりの電圧をdv/dtとすると、巻線間容量49の箇所には、dv/dtの大きな電圧が掛かっている。
このような循環電流ic1に対応して、図4に示すような循環電流ic2が流れ、この循環電流ic2中に、振動電流ocが発生する。逆循環電流−ic2は、循環電流ic2と逆方向に流れる電流であり、循環電流ic2と同様に、振動電流ocが発生する。循環電流ic2,−ic2は、積層トランス30の1次巻線31と2次巻線33との巻数比倍の電流であり、2次巻線33、抵抗45、接続点N8、出力コンデンサ53、抵抗54、接続点N9、オン状態のFET52、接続点N7、漏れインダクタ44、抵抗43、及び2次巻線33の経路で流れる。そのため、振動電流ocの発生によって、損失が大きくなる。
(II) 積層トランス30における1次側の回路構成例
図1のスイッチング電源装置1において、積層トランス30を用いた1次側の回路構成を変更し、その積層トランス30の1次巻線31及び2次巻線32,33間に掛かる電圧を調査し、損失について検討を行った。
図5Aは、図1と同様に、共振回路20が上のFET11のソース・ドレイン間に接続されている場合のスイッチング電源装置1を簡略化した等価回路図である。この図5Aにおいて、図1中の要素と共通の要素には共通の符号が付されている。
図5Aの等価回路では、整流回路50が、2つのダイオード51A,52Aにより等価的に図示されている。図1中の1次巻線31及び2次巻線32間の巻線間容量47に代えて、電圧波形Vct1を測定するための計測器(例えば、オシロスコープ)71が接続されている。更に、図1中の1次巻線31及び2次巻線33間の巻線間容量49に代えて、電圧波形Vct2を測定するための計測器(例えば、オシロスコープ)72が接続されている。
図5Bは、図5A中のオシロスコープ71,72で計測した電圧波形Vt1,Vct2を示す図である。この図5Bにおいて、横軸は時間(t)、縦軸は電圧(V)である。
図5Aに示すように、オシロスコープ71,72を用いて、積層トランス30の1次巻線31及び2次巻線32,33間に掛かる電圧波形Vct1,Vct2を測定したところ、図5Bに示すように、電圧波形Vct2には、dv/dtの大きな電圧Vhが掛かっていることが分かった。この電圧Vhにより、図4に示すような振動電流ocが発生している。
そのため、図3A−図3Dに示すように、積層トランス30の層構成を変化させ、疎結合SCSの層位置を変化させる実験を行ったところ、電位変化の大きい電圧波形Vct2側の層を疎結合SCSとした、図3Bに示す「片側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Vct2側の層の巻線間容量49を減らしたことにより、容量損Lcを減らすことができたと考えられる。
(III) 積層トランス30における最適な層構成の決定
積層トランス30の損失は、大きく分けて、負荷に関係なく発生する無負荷損と、負荷電流によって変化する負荷損と、に分けられる。無負荷損は、主として、磁束の通路である鉄心34に発生する鉄損Liであるが、その他に、励磁電流による1次巻線31及び2次巻線32,33の抵抗損や絶縁物の誘電体損が含まれる。負荷損は、主として、負荷電流による1次巻線31及び2次巻線32,33の抵抗損である銅損Lrと、巻線間容量47,49を抜けて流れる電流により発生する容量損Lcと、であると考えられ、その他に、渦電流による漂遊負荷も含まれる。鉄損Li、銅損Lr、及び容量損Lc以外の損失は小さいため、積層トランス30におけるトランス全損失Ltは、鉄損Li、銅損Lr、及び容量損Lcで表すことが望ましい。
図6Aは、図3B、図3C及び図3Dに示す積層トランス30の層構成に対する損失L(W)(即ち、トランス全損失Lt、鉄損Li、銅損Lr、及び容量損Lc)を示す図である。この図6Aにおいて、横軸は積層トランス30の層構成3B,3C,3D、縦軸は損失L(W)である。
図3B及び図3Cに示すように、1次巻線31及び2次巻線32,33間の電位変動の大きな層間を疎結合SCSとすることで、交流抵抗である銅損Lrは若干増加するが、それ以上に寄生容量である巻線間容量47,49の低減効果が大きく、容量損Lcを低減できる。又、電位変動の小さい層間については、容量損Lcが小さいため、密結合DCSとすることで、銅損Lrを最小限にすることが可能になる。以上の組み合わせにおいて、図6Aに示すように、トランス全体損失Ltが最小となる層構成が実現可能になる。
実際のトランス設計に際しては、容量損Lcと銅損Lrのバランスを見ながら最適な層構成にする必要がある。本実施例1の図1に示すスイッチング電源装置1における積層トランス30では、図3Bに示す層構成を採用している。
(IV) 疎結合SCSの形成例
容量損Lcを減少させるための疎結合SCSは、絶縁層(例えば、印刷配線板31.1−31.8,32・33.1−32・33.8の絶縁板31c,32c,33c)の厚みを厚くしたり、又は、絶縁層(例えば、印刷配線板31.1−31.8,32・33.1−32・33.8の絶縁板31c,32c,33c)の比誘電率εrを低減すること等が考えられる。
図6Bは、絶縁板31c,32c,33cの厚みに対する損失L(W)の実験結果を示す図である。この図6Bにおいて、横軸は容量C(pF)、縦軸は損失L(W)である。横軸において、絶縁板31c,32c,33cの厚みは、矢印の右方向が薄く(Tn)、矢印の左方向が厚い(Tk)。
図6Bに示すように、絶縁板31c,32c,33cを厚くすれば、積層された印刷配線板31.1−31.8,32・33.1−32・33.8における導電コイル層間の距離が大きくなる。これにより、銅損Lrが増加するが、この銅損Lrの増加に比べて、容量損Lcが大きく減少するので、トランス全損失Ltが減少している。従って、矢印の左方向のTkのように、絶縁板31c,32c,33cの厚みを厚くして導電コイル層間の距離を大きくすることにより、容量損Lcを低減することが可能になる。
図6Cは、絶縁板31c,32c,33cの比誘電率εrに対する損失L(W)の実験結果を示す図である。
図6Cに示すように、絶縁板31c,32c,33cの比誘電率εrを小さくすると、鉄損Liが増加するが、この鉄損Liの増加に比べて、容量損Lcが大きく減少するので、トランス全損失Ltが減少している。従って、絶縁板31c,32c,33cの比誘電率εrを低減して容量損Lcを低減することが可能になる。
絶縁板31c,32c,33cの比誘電率εrを低減するには、例えば、絶縁板31c,32c,33cを、低誘電率の絶縁材料で形成すれば良い。
(実施例1の効果)
本実施例1によれば、積層トランス30における1次巻線31と2次巻線32,33との間の電磁気的な疎結合SCSの層位置において、1次巻線31及び2次巻線33間の巻線間容量49が減少し、容量損Lcを減らすことができる。これにより、簡単且つ容易に、積層トランス30を有するスイッチング電源装置1を高効率化できる。
(実施例2の構成・動作等)
図7Aは、本発明の実施例2におけるスイッチング電源装置1Aを示す等価回路図である。図7Aにおいて、実施例1を示す図5A中の要素と共通の要素には共通の符号が付されている。
この図7Aでは、共振回路20が下のFET12のソース・ドレイン間に接続されている場合のスイッチング電源装置1Aを簡略化した等価回路図が示されている。
図7Bは、図7A中のオシロスコープ71,72で計測した電圧波形Vct1,Vct2を示す図である。実施例1を示す図5Bと同様に、図7Bにおいて、横軸は時間(t)、縦軸は電圧(V)である。
図7Aに示すように、1次巻線31及び2次巻線32,33間に掛かる電圧波形Vct1,Vct2を測定したところ、図7Bに示すように、電圧波形Vct1には、dv/dtの大きな電圧Vhが掛かっていることが分かった。この電圧Vhにより、図4に示すような振動電流ocが発生している。
そのため、図3A−図3Dに示す実験結果から、電位変化の大きい電圧波形Vct1側の層を疎結合SCSとした、図3Cに示す「片側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Vct1側の層の巻線間容量47を減らしたことにより、容量損Lcを減らすことができたと考えられる。
(実施例2の効果)
本実施例2によれば、積層トランス30における1次巻線31と2次巻線32,33との間の電磁気的な疎結合SCSの層位置において、1次巻線31及び2次巻線32間の巻線間容量47が減少し、容量損Lcを減らすことができる。これにより、簡単且つ容易に、積層トランス30を有するスイッチング電源装置1Aを高効率化できる。
(実施例3の構成・動作等)
図8Aは、本発明の実施例3におけるスイッチング電源装置1Bを示す等価回路図である。図8Aにおいて、実施例1及び実施例2を示す図5A及び図7A中の要素と共通の要素には共通の符号が付されている。
この図8Aでは、スイッチング回路10をフルブリッジ型のスイッチング回路10Aに置き換えた場合のスイッチング電源装置1Bを簡略化した等価回路図が示されている。
図8Aの等価回路において、フルブリッジ型のスイッチング回路10Aは、4つのFET11,12,13,14により構成されている。又、共振回路20は、2つのFET11,12の接続点ともう2つのFET13,14の接続点との間に接続されている。2つのFET11,14と2つのFET12,13とは、デッドタイムを設けて、相補的にオン/オフ動作する。
図8Bは、図8A中のオシロスコープ71,72で計測した電圧波形Vct1,Vct2を示す図である。実施例1及び実施例2を示す図5B及び図7Bと同様に、図8Bにおいて、横軸は時間(t)、縦軸は電圧(V)である。
図8Aに示すように、1次巻線31及び2次巻線32,33間に掛かる電圧波形Vct1,Vct2を測定したところ、図8Bに示すように、2つの電圧波形Vct1,Vct2には、共に、dv/dtの大きな電圧Vh1,Vh2がそれぞれ掛かっていることが分かった。この電圧Vh1,Vh2により、図4に示すような振動電流ocが発生している。
そのため、図3A−図3Dに示す実験結果から、電位変化の大きい電圧波形Vct1,Vct2両側の層を疎結合SCSとした、図3Dに示す「外側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Vct1,Vct2両側の層の巻線間容量47,49を減らしたことにより、容量損Lcを減らすことができたと考えられる。
図5A、図5B、図7A、図7B及び図8A、図8Bから分かるように、積層トランス30の1次側の回路構成により、1次巻線31及び2次巻線32,33間の電圧波形Vct1,Vct2が異なるため、疎結合SCSとすべき層位置が異なる。
(実施例3の効果)
本実施例3によれば、積層トランス30における1次巻線31と2次巻線32,33との間の電磁気的な疎結合SCSの層位置において、1次巻線31及び2次巻線32,33間の巻線間容量47,49が減少し、容量損Lcを減らすことができる。これにより、簡単且つ容易に、積層トランス30を有するスイッチング電源装置1Bを高効率化できる。
(実施例1−3の変形例)
本発明は、上記実施例1−3に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)〜(d)のようなものがある。
(a) 積層トランス30は、図2Aに示した構成に限定されない。実施例では、2つの2次巻線32,33を有しているが、例えば、1つの1次巻線31と1つの2次巻線32とを有する積層トランスであっても、本発明の適用が可能である。
(b) 積層トランス30は、図2B−図2Eに示した構造に限定されない。実施例の鉄心34では、EI形鉄心を用いているが、EE形、EF形、EER形、ETD形等の他の形状の鉄心を使用しても良い。又、実施例では、疎結合SCSを形成するために、印刷配線板31.1−31.8,32・33.1−32・33.8における絶縁板31c,32c,33cの厚みを厚くしているが、これに限定されない。例えば、積層された各印刷配線板31.1−31.8,32・33.1−32・33.8間に、絶縁層としての絶縁板又は絶縁シートを挿入して、疎結合SCSを形成しても良い。
(c) 実施例では、1次巻線31及び2次巻線32,33を印刷配線板31.1−31.8,32・33.1−32・33.8で構成したが、これに限定されない。例えば、印刷配線板31.1−31.8,32・33.1−32・33.8に形成されている導電コイル層31e,32e,33eに代えて、ワイヤによってそれぞれ構成された複数の導電コイル層を所定間隔離して積層し、それらの各導電コイル層間に、絶縁層としての絶縁部材を挿入又は充填して、1次巻線31及び2次巻線32,33を形成しても良い。
(d) 実施例の積層トランス30を用いたスイッチング電源装置1,1A,1Bは、図1のLLC共振コンバータに限定されない。図1のLLC共振コンバータは、他の回路構成に変更しても良い。又、実施例の積層トランス30は、LLC共振コンバータ以外の他のスイッチング電源装置にも利用が可能である。
1,1A,1B スイッチング電源装置
10,10A スイッチング回路
20 共振回路
30 積層トランス
31 1次巻線
32,33 2次巻線
34 鉄心
31.1−31.8 第1印刷配線板
31c 第1絶縁板
31e 第1導電コイル層
32.1−32.8,33.1−33.8,32・33.1−32・33.8 第2印刷配線板
32c,33c 第2絶縁板
32e,33e 第2導電コイル層
47,49 巻線間容量
50 整流回路
60 負荷回路

Claims (5)

  1. 直流電圧をスイッチングして交流電圧に変換するスイッチング回路と、
    前記スイッチング回路の出力電圧により共振する共振回路と、
    前記共振回路の出力電圧が与えられる積層トランスと、
    前記積層トランスから出力される交流電圧を整流する整流回路と、
    を備えるスイッチング電源装置であって、
    前記積層トランスは、
    複数の第1導電コイル層を有し、前記共振回路の出力電圧が与えられる1次巻線と、
    複数の第2導電コイル層を有し、前記交流電圧を出力する2次巻線と、
    を備え、
    前記複数の第1導電コイル層と前記複数の第2導電コイル層とが絶縁層を介して積層され、前記1次巻線と前記2次巻線とが、鉄心を介して電磁気的に結合され、
    前記1次巻線と前記2次巻線との間の電位変動の大きな層間が、電磁気的な疎結合になるような層構成になっていることを特徴とするスイッチング電源装置。
  2. 前記積層トランスは、更に、
    前記1次巻線と前記2次巻線との間の前記電位変動の小さい層間が、電磁気的な密結合になるような層構成になっていることを特徴とする請求項1記載のスイッチング電源装置。
  3. 前記疎結合の層は、
    前記絶縁層の厚みを厚くする、又は、前記絶縁層の比誘電率を低減することにより、形成されていることを特徴とする請求項1又は2記載のスイッチング電源装置。
  4. 前記1次巻線は、
    前記絶縁層を有する第1絶縁板と、
    前記第1絶縁板に形成された前記第1導電コイル層と、
    をそれぞれ備える複数の第1印刷配線板により構成され、
    前記複数の第1印刷配線板は、前記各第1絶縁板に形成されたスルーホールを介して直列に接続され、
    前記2次巻線は、
    前記絶縁層を有する第2絶縁板と、
    前記第2絶縁板に形成された前記第2導電コイル層と、
    をそれぞれ備える複数の第2印刷配線板により構成され、
    前記複数の第2印刷配線板は、前記各第2絶縁板に形成されたスルーホールを介して直列に接続され、
    前記疎結合の層は、
    前記第1絶縁板及び前記第2絶縁板の厚みを厚くする、又は、前記第1絶縁板及び前記第2絶縁板の比誘電率を低減することにより、
    形成されていることを特徴とする請求項1又は2記載のスイッチング電源装置。
  5. 前記1次巻線は、
    前記絶縁層を有する第1絶縁板と、
    前記第1絶縁板に形成された前記第1導電コイル層と、
    をそれぞれ備える複数の第1印刷配線板により構成され、
    前記2次巻線は、
    並列に接続された第1の2次巻線と第2の2次巻線とを有し、
    前記第1の2次巻線及び前記第2の2次巻線は、それぞれ、
    前記絶縁層を有する第2絶縁板と、
    前記第2絶縁板に形成された前記第2導電コイル層と、
    をそれぞれ備える複数の第2印刷配線板により構成され、
    前記複数の第2印刷配線板は、前記各第2絶縁板に形成されたスルーホールを介して直列に接続され、
    前記疎結合の層は、
    前記第1絶縁板及び前記第2絶縁板の厚みを厚くする、又は、前記第1絶縁板及び前記第2絶縁板の比誘電率を低減することにより、
    形成されていることを特徴とする請求項1又は2記載のスイッチング電源装置。
JP2017551422A 2015-11-17 2015-11-17 スイッチング電源装置 Active JP6478434B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/082243 WO2017085785A1 (ja) 2015-11-17 2015-11-17 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JPWO2017085785A1 true JPWO2017085785A1 (ja) 2018-09-27
JP6478434B2 JP6478434B2 (ja) 2019-03-06

Family

ID=58718494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551422A Active JP6478434B2 (ja) 2015-11-17 2015-11-17 スイッチング電源装置

Country Status (2)

Country Link
JP (1) JP6478434B2 (ja)
WO (1) WO2017085785A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6960354B2 (ja) * 2018-02-21 2021-11-05 新電元工業株式会社 スイッチング電源装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01503264A (ja) * 1987-05-15 1989-11-02 ブル・エス・アー 断続給電回路用の変成器及びかかる変成器を含む断続給電回路
JP2002064017A (ja) * 2000-08-21 2002-02-28 Matsushita Electric Ind Co Ltd 薄形トランスおよびその製造方法
JP2008004823A (ja) * 2006-06-23 2008-01-10 Tdk Corp コイル装置、トランスおよびスイッチング電源
JP2008205350A (ja) * 2007-02-22 2008-09-04 Oki Power Tech Co Ltd 磁気デバイス

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398287B2 (ja) * 2014-04-22 2018-10-03 富士通株式会社 プレーナ型変圧装置及びスイッチング電源回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01503264A (ja) * 1987-05-15 1989-11-02 ブル・エス・アー 断続給電回路用の変成器及びかかる変成器を含む断続給電回路
JP2002064017A (ja) * 2000-08-21 2002-02-28 Matsushita Electric Ind Co Ltd 薄形トランスおよびその製造方法
JP2008004823A (ja) * 2006-06-23 2008-01-10 Tdk Corp コイル装置、トランスおよびスイッチング電源
JP2008205350A (ja) * 2007-02-22 2008-09-04 Oki Power Tech Co Ltd 磁気デバイス

Also Published As

Publication number Publication date
JP6478434B2 (ja) 2019-03-06
WO2017085785A1 (ja) 2017-05-26

Similar Documents

Publication Publication Date Title
Fei et al. High-frequency three-phase interleaved LLC resonant converter with GaN devices and integrated planar magnetics
Li et al. High-frequency LLC resonant converter with magnetic shunt integrated planar transformer
US7199569B1 (en) Switching power supply unit
US8339808B2 (en) Switching power supply unit
US8058962B2 (en) Center-tapped transformer
JP5257204B2 (ja) スイッチング電源装置
US8018314B2 (en) Center-tapped transformer
JP5002978B2 (ja) 共振型スイッチング電源装置
JP4816623B2 (ja) トランス
US20090237195A1 (en) Center-tapped transformer
JP2005151796A (ja) スイッチング電源回路
JP2008259387A (ja) Dc/dcコンバータ
Jung et al. Design methodology for transformers including integrated and center-tapped structures for LLC resonant converters
JP2005110486A (ja) スイッチング電源回路
US20120049993A1 (en) Transformer integrated with inductor
JP6960354B2 (ja) スイッチング電源装置
JP2010004633A (ja) 直流電源装置
JP4343891B2 (ja) コイル、トランスおよびスイッチング電源
JP6478434B2 (ja) スイッチング電源装置
JP2009017714A (ja) スイッチング電源回路
US20120281435A1 (en) Dc-dc converter
JP2007267516A (ja) スイッチング電源回路
JP2008172894A (ja) スイッチング電源回路
JP2005094980A (ja) スイッチング電源回路
JP2019046828A (ja) トランス、及びスイッチング電源

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6478434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150