JPWO2017068900A1 - 太陽電池の製造方法、太陽電池および太陽電池製造装置 - Google Patents

太陽電池の製造方法、太陽電池および太陽電池製造装置 Download PDF

Info

Publication number
JPWO2017068900A1
JPWO2017068900A1 JP2017546457A JP2017546457A JPWO2017068900A1 JP WO2017068900 A1 JPWO2017068900 A1 JP WO2017068900A1 JP 2017546457 A JP2017546457 A JP 2017546457A JP 2017546457 A JP2017546457 A JP 2017546457A JP WO2017068900 A1 JPWO2017068900 A1 JP WO2017068900A1
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
solar cell
film
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017546457A
Other languages
English (en)
Other versions
JP6533300B2 (ja
Inventor
政弘 横川
政弘 横川
隆裕 川崎
隆裕 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017068900A1 publication Critical patent/JPWO2017068900A1/ja
Application granted granted Critical
Publication of JP6533300B2 publication Critical patent/JP6533300B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

第１導電型を有する結晶系の半導体基板に第２導電型の半導体層であるｎ型拡散層を形成する工程と、成膜室に設けられた載置台に、裏面を当接させて半導体基板からなる基板（１Ｓ）を載置し、成膜室（１０１）内を真空排気して減圧し、成膜室（１０１）内に原料ガスを供給し、半導体基板の受光面側から半導体基板の側面にまでＣＶＤ法で反射防止膜（３）を成膜する工程とを備える。成膜する工程は、トレイ（１００）が、半導体基板との当接面に開口を有し、トレイ（１００）を貫通する貫通穴ｈを有し、真空排気により貫通穴ｈ内を成膜室（１０１）内の圧力に対して負圧にすることで、半導体基板を当接面に密着させ、当接面を除く半導体基板表面に反射防止膜（３）を成膜する工程である。

Description

本発明は、太陽電池の製造方法、太陽電池および太陽電池製造装置に係り、特に太陽電池への薄膜形成に関する。
単結晶シリコンあるいは多結晶シリコンを用いた一般的な太陽電池の製造方法では、ｐ型シリコン基板に熱拡散でｎ型不純物として例えばリンを拡散させてｐｎ接合が形成されるが、その際、同時に基板端部にもｎ型の導電性をもったリンガラス（ＰＳＧ：Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）層が堆積する。基板端部のＰＳＧ層を残したままにすると電気的なリークが発生し、セル特性が低下する。そこで、ｐｎ接合を分離するため、基板の端部のＰＳＧ層がエッチングされる。基板の端部のＰＳＧ層をエッチングする方法として、従来から多く用いられている方法としては、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法がある。
このようにしてｐｎ接合を分離した後、入射光を効率良く吸収するため、通常、反射防止膜と呼ばれる薄膜を受光面に堆積、もしくは成長させる。反射防止膜には、数十から１００ｎｍ前後の厚さの酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）、酸化チタン（ＴｉＯ2）、フッ化マグネシウム（ＭｇＦ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）、硫化亜鉛（ＺｎＳＯ4）をはじめとする薄膜を単層もしくは２層以上組み合わせて利用される。中でも、窒化シリコン膜は、化学量論的にはＳｉ3Ｎ4の組成を持つが、生成条件により膜中のシリコン（Ｓｉ）と窒素（Ｎ）の比率を制御することが可能であり、ＳｉＮxと表記されることもある。生成条件により屈折率を変化させることが比較的容易であるため、他の物質に比べて応用範囲が広い。近年、ＳｉＮx膜を高速に製膜できるＣＶＤ（化学気相成長：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置が開発され、注目を浴びている。
一方、反射防止膜をＣＶＤ装置にて製膜すると半導体基板の側面あるいは他面に回り込むことにより特性が低下するという問題がある。このため一方の面に形成される反射防止膜が、半導体基板の側面あるいは他面に不所望に回り込むのを防止するための、製膜方法が特許文献１に開示されている。
特許文献１では、反射防止膜形成のためのＣＶＤ装置に、基板ホルダー枠体を設けることにより、反射防止膜が半導体基板の側面あるいは他面に回り込むのを抑制している。
また、反射防止膜製膜後にレーザーあるいは、ブラスト処理にて物理的にＰＳＧ層および反射防止膜を同時に除去する方法、ＰＳＧ層をウエットエッチングする方法がある。
特許文献２では、反射防止膜形成後にレーザーを用いてｐｎ分離溝を形成することで、半導体基板の端部で、ｐ層とｎ層とを物理的に切断し、ｐｎ分離をはかっている。
特開２００７−１９７７４５号公報 特開２０１２−２０９３１６号公報
しかしながら、上記特許文献１，２のセル構造で上記のような回り込みによる特性低下を防止しようとすると以下の課題があった。例えば特許文献１では、ＣＶＤ装置に設置される基板ホルダーに枠体を設けることで回り込みを抑制している。これでは、ＣＶＤ膜の回り込みは防げるものの、反射防止膜の未形成領域においては反射防止効果と基板終端効果すなわちパッシベーション効果がないため有効面積が減少する。特許文献２では、レーザーを用いて分離溝を形成すると、基板にダメージを与えてしまい、特性低下を招くという課題があった。
以上のように特許文献１，２のいずれの場合も、太陽電池としての有効面積が減少する上、基板にダメージを与えることがあり、また、特許文献１，２のいずれの場合も製造工数が増大し、製造コストが高くなる。
本発明は、上記に鑑みてなされたものであり、製造工数を増加させることなく、反射防止膜をはじめとする薄膜の回り込みによる特性低下を抑制する太陽電池を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、第１導電型を有する結晶系の半導体基板に第２導電型の半導体層を形成する工程と、成膜室に設けられた載置台に、裏面を当接させて半導体基板を載置し、成膜室内を真空排気して減圧し、成膜室内に原料ガスを供給し、半導体基板の受光面側から半導体基板の側面にまでＣＶＤ法で反射防止膜を成膜する工程とを備える。載置台が、半導体基板との当接面に開口を有し載置台を貫通する貫通穴を有する。成膜する工程は、真空排気により貫通穴内を成膜室内の圧力に対して負圧にすることで、半導体基板を当接面に密着させ、当接面を除く半導体基板表面に反射防止膜を成膜する工程であることを特徴とする。
本発明によれば、製造工数を増加させることなく、反射防止膜をはじめとする薄膜の回り込みによる特性低下を抑制する太陽電池を得ることができるという効果を奏する。
実施の形態１にかかる太陽電池の受光面側の外観を示す平面図 太陽電池の裏面側の外観を示す平面図 図１のIII−III断面であってかつ、図２のIII−III断面に相当する断面図 実施の形態１に係る太陽電池の製造方法を示すフローチャート （ａ）から（ｇ）は、実施の形態１に係る太陽電池の製造方法を示す工程断面図 実施の形態１に係る太陽電池の製造方法で用いられるＣＶＤ法による成膜装置からなる太陽電池製造装置を示す図 実施の形態１の太陽電池製造装置におけるトレイとトレイ上の基板とを示す上面図 実施の形態１の太陽電池製造装置におけるトレイとトレイ上の基板とを示す断面図であり、図７のVIII断面図 （ａ）から（ｃ）は、実施の形態１の太陽電池製造装置を用いた反射防止膜の成膜工程における基板の設置から成膜までの状態断面図 実施の形態２の太陽電池製造装置におけるトレイとトレイ上の基板とを示す上面図 実施の形態２の太陽電池製造装置におけるトレイとトレイ上の基板とを示す断面図であり、図１０のXI断面図 実施の形態３の太陽電池製造装置におけるトレイとトレイ上の基板とを示す上面図 実施の形態３の太陽電池製造装置におけるトレイとトレイ上の基板とを示す断面図であり、図１２のXIII断面図 実施の形態４の太陽電池製造装置におけるトレイとトレイ上の基板とを示す上面図 実施の形態４の太陽電池製造装置におけるトレイとトレイ上の基板とを示す断面図であり、図１４のXV断面図 実施の形態５の太陽電池製造装置におけるトレイとトレイ上の基板とを示す上面図 実施の形態５の太陽電池製造装置におけるトレイとトレイ上の基板とを示す断面図であり、図１６のXVII断面図 （ａ）から（ｃ）は、実施の形態５の太陽電池製造装置を用いた反射防止膜の成膜工程における基板の設置から成膜までの状態断面図 実施の形態６の太陽電池製造装置におけるトレイとトレイ上の基板とを示す上面図 実施の形態６の太陽電池製造装置におけるトレイとトレイ上の基板とを示す断面図であり、図１９のXX断面図 実施の形態６の変形例のトレイ構造を用いた場合における太陽電池製造装置におけるトレイとトレイ上の基板を示す上面図
以下に、本発明にかかる太陽電池の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
実施の形態１．
実施の形態１の太陽電池の製造方法は、反射防止膜の形成に際して用いられる基板の固定方法に特徴を有する。基板を載置する載置台が、基板との当接面に開口を有し載置台を貫通するとともに他端は成膜室内に開口した貫通穴を有する。載置台と基板が接触している面の一部に貫通穴が設けられていることにより、成膜開始前に成膜室内を減圧する工程で、貫通穴内が周囲に比べて負圧となることで、載置台に基板が吸引され、密着される。図１は、実施の形態１に係る太陽電池を示すものであり、図１は、太陽電池の受光面側の外観を示す平面図であり、図２は、太陽電池の裏面側の外観を示す平面図であり、図３は、図１のIII−III断面、図２のIII−III断面に相当する断面図である。実施の形態１にかかる太陽電池１０は、第１導電型を有する結晶系の半導体基板として機能するｐ型単結晶シリコン基板１の第１主面である受光面１Ａおよび第１主面に対向する第２主面である裏面１Ｂには、光を閉じ込めるためのテクスチャーＴとよばれる表面凹凸部が１０μｍ程度の深さで形成されている。
図３に示すように、ｐ型単結晶シリコン基板１は、受光面１Ａと、裏面１Ｂと、受光面１Ａと裏面１Ｂの間に位置して受光面１Ａと裏面１Ｂとを接続する側面１Ｃと、を有する。裏面１Ｂは、受光面１Ａの裏側に位置する面であり、受光面１Ａと略同一形状を有する。実施の形態１においては、受光面１Ａおよび裏面１Ｂの平面形状は、角加工ウェハ（pseudo-square wafers）形状もしくは正方形である。そして、ｐ型単結晶シリコン基板１の受光面１Ａ側のテクスチャーＴ表面には厚さ０．２μｍの第２導電型の半導体層であるｎ型拡散層２が形成され、ｐｎ接合を形成している。ｎ型拡散層２上に反射を低減し光利用率を向上するための窒化シリコン膜からなる反射防止膜３が形成されている。
そして受光面１Ａ側の表面には多数の細いフィンガー電極４と、フィンガー電極４に直交する数本の太いバス電極５とからなる受光面電極が反射防止膜３の開口部に形成されている。そして実施の形態１では、反射防止膜３がＣＶＤ法により受光面１Ａ側にのみ選択的に形成された膜厚５５ｎｍから６０ｎｍの窒化シリコン膜であることを特徴とする。反射防止膜３は、裏面１Ｂには成膜されることなく、受光面１Ａおよび側面１Ｃにのみ選択的に形成されている。ここでｐ型単結晶シリコン基板１の表面にはテクスチャーＴが形成されているが、視認性を高めるために凹凸を誇張表現している。
ｐ型単結晶シリコン基板１は、単結晶シリコンあるいは多結晶シリコンをはじめとする結晶系シリコン基板から成る。ｐ型単結晶シリコン基板１は、例えば１辺が１５０ｍｍから１６０ｍｍ程度、厚みが１５０μｍから２５０μｍ程度の矩形の平板である。ｐ型単結晶シリコン基板１の外周表面には、ｐ型シリコンとｎ型シリコンとが接合した領域であるｐｎ接合領域が形成されている。すなわちｐｎ接合領域は、ｐ型単結晶シリコン基板１の外周表面に沿って設けられており、受光面１Ａから側面１Ｃおよび裏面１Ｂの外周部に亘って設けられている。より具体的には、ｐｎ接合領域は、受光面１Ａの略全面、側面１Ｃの略全面および裏面１Ｂのうち受光面電極すなわち、フィンガー電極４およびバス電極５が設けられていない外周部に設けられている。
図１に示すように、受光面１Ａ側の電極は、ｎ型の電極としてバス電極５とフィンガー電極４とを有する。バス電極５は、幅１ｍｍから３ｍｍ程度の広い幅を有しており、受光面１Ａ上に、互いに略平行に２本から４本程度設けられている。そして、フィンガー電極４は、バス電極５に対して略垂直に交わるように、受光面１Ａ上に、１ｍｍから５ｍｍ程度のピッチで多数本設けられている。フィンガー電極４の幅は、２０μｍから２００μｍ程度とすることができる。バス電極５、フィンガー電極４の厚みは、１０μｍから２０μｍ程度とする。
図２に示すように、裏面１Ｂ側の電極は、ｐ型の電極として裏面集電電極７と出力取出電極８とを有する。裏面集電電極７は、半導体基板であるｐ型単結晶シリコン基板１の裏面１Ｂのうち外周部を除く略全面に形成されている。出力取出電極８は、２ｍｍから５ｍｍ程度の幅を有しており、裏面１Ｂ上に、上記バス電極５が延びる方向と同じ方向に延びて、２本から４本程度設けられている。そして、出力取出電極８の少なくとも一部は、裏面集電電極７と電気的に当接する。出力取出電極８の厚みは、１０μｍから２０μｍ程度、裏面集電電極７の厚みは１５μｍから５０μｍ程度とすることができる。
フィンガー電極４および裏面集電電極７は、光発生したキャリヤを集電する役割を有している。バス電極５および出力取出電極８は、フィンガー電極４および裏面集電電極７で集めたキャリヤを集め、電力として外部に出力する役割を有している。
なお、上述したように、ｐｎ接合領域は裏面１Ｂのうち裏面集電電極７が設けられていない外周部に設けられている。したがって、裏面１Ｂにおいて、裏面集電電極７は、ｐｎ接合領域に隣接して設けられている。
実施の形態１においては、ｐ型単結晶シリコン基板１の受光面１Ａおよ裏面１Ｂの外周端部は、ｐｎ分離を行うためにドライエッチング装置により、エッチング処理がなされている。
以上の構成をなす太陽電池素子においては、受光面１Ａ側から光が入射すると、半導体基板であるｐ型単結晶シリコン基板１に吸収され光電変換されて電子−正孔対すなわち電子キャリヤおよび正孔キャリヤが生成される。光励起起源の電子キャリヤおよび正孔キャリヤである光生成キャリヤが上述のｐｎ接合領域の働きにより、太陽電池素子の受光面１Ａと裏面１Ｂに設けられた上述の電極に集められ、両電極間に電位差を生ずる。
＜実施の形態１にかかる太陽電池の製造方法＞
次に、実施の形態１の太陽電池の製造方法について説明する。図４は実施の形態１に係る太陽電池の製造方法を示すフローチャート、図５（ａ）から（ｇ）は、工程断面図である。
まず、図５（ａ）に示すように、例えば、シリコンのインゴットをスライスすることにより得られる平板状のｐ型単結晶シリコン基板１を準備する。ｐ型単結晶シリコン基板１はｐ型の単結晶あるいは多結晶のシリコンから成るものを用いることができる。例えば、シリコンにボロン（Ｂ）などの不純物を微量添加することによりｐ型の導電型を呈する、比抵抗０．２Ω・ｃｍから２．０Ω・ｃｍ程度のｐ型単結晶シリコン基板１を用いることができる。
より具体的には、半導体基板は、単結晶半導体基板を用いる場合は、例えばチョクラルスキー法などの引き上げ法などによって作製される。多結晶半導体基板を用いる場合は、例えば鋳造法などによって作製されたシリコンインゴットを、ワイヤーソーなどを用いて３５０μｍ以下、より好ましくは１５０μｍから２５０μｍ程度の厚みにスライスして作製される。
ｐ型単結晶シリコン基板１の形状は、円形あるいは正方形、矩形であってもよく、その大きさは円形では直径１００ｍｍから２００ｍｍ程度、正方形、矩形では一辺が１００ｍｍから２００ｍｍ程度のものであってもよい。いずれの形状をなすｐ型単結晶シリコン基板１も、上述のように受光面１Ａと裏面１Ｂと側面１Ｃとを有している。
スライス直後のｐ型単結晶シリコン基板１の表面には、スライスによるダメージ層が数ミクロンから数十ミクロン程度形成されており、ダメージ層の表面にはスライス時の微細な汚染物が付着している。そのため、基板洗浄ステップＳ１０で、ダメージ層の除去および汚染物の清浄のため、ｐ型単結晶シリコン基板１を水酸化ナトリウム（ＮａＯＨ）あるいは水酸化カリウム（ＫＯＨ）などのアルカリ性水溶液に浸漬した後、水洗乾燥する。
多くの場合、図５（ｂ）に示すように、テクスチャー形成ステップＳ２０で、基板表面での光反射損失を低減させる目的でアルカリ溶液および添加剤を用いたウエットエッチングにより、テクスチャーＴを形成する。あるいはＲＩＥなどのドライエッチングプロセスで表面に１μｍから３μｍの凹凸形状を形成しても良い。アルカリ溶液には水酸化カリウム、水酸化ナトリウムを、添加剤にはイソプロピルアルコールを用いる。
つぎに、図５（ｃ）に示すように、拡散処理ステップＳ３０で拡散処理を行ってｐ型単結晶シリコン基板１にｐｎ接合を形成する。すなわち、リン（Ｐ）などのＶ族元素をｐ型単結晶シリコン基板１に拡散させてｎ型拡散層２を形成する。ここでは、表面にテクスチャー構造を形成したｐ型単結晶シリコン基板１に対して、オキシ塩化リン（ＰＯＣｌ3）ガス中でリンを高温で熱拡散させて気相拡散法によりｐｎ接合を形成する。すなわち、ｐ型単結晶シリコン基板１の受光面１Ａから側面１Ｃ、裏面１Ｂに亘ってｎ型拡散層２を形成する。ｎ型化ドーピング元素としてはＰ（リン）を用いることができる。ｎ型拡散層２は、シート抵抗が３０Ω／□から１５０Ω／□程度のｎ型の層とすることができる。これにより上述のｐ型のバルク領域であるｐ型単結晶シリコン基板１とｎ型拡散層２との間にｐｎ接合部が形成される。このような方法を用いることによって、ｐ型単結晶シリコン基板１の表面に０．２μｍから０．７μｍ程度の深さでｎ型拡散層２が形成される。
その後、ｐｎ分離ステップＳ４０で基板端部のみを露出した状態、好ましくは複数枚の基板の表面と裏面を重ね合わせ、基板端部のみを露出した状態にして、図５（ｄ）に示すように、ドライエッチング装置にて、基板端部のみをエッチングする。複数枚の基板の表面と裏面を重ね合わせた状態を以後「スタック」と呼ぶ。端部をエッチングするのは、基板全面において拡散層としてのｎ型層が形成されている状態から、受光面１Ａと裏面１Ｂをそれぞれｐ型とｎ型に分離するｐｎ分離のためである。ここで基板全面とは、受光面、裏面および端部を含むものとする。裏面をｐ型化する方法については後述する。ｐｎ分離を行うにあたっては、ドライエッチング装置を用いる方法の他、ウエットエッチング法などの化学的除去法、特許文献２のようなレーザーを使用する方法などの物理的除去法、さらには化学的除去法と物理的除去法との併用法が用いられる。
ドライエッチング処理によるｐｎ分離後に、反射防止膜形成ステップＳ５０で、図５（ｅ）に示すように、受光面１Ａに反射防止膜３を形成する。この反射防止膜３は受光面１Ａから側面１Ｃを経て裏面１Ｂの外周縁まで到達するように形成されている。反射防止膜３の材料としては、最も一般的な窒化シリコン膜つまりＳｉＮx膜が用いられる。ＳｉＮx膜は、ストイキオメトリな状態、すなわち、ＳｉＮ化合物を構成している原子数の比（組成）が化学式どおりに存在しているＳｉ3Ｎ4を中心にして組成比（ｘ）には幅がある窒化シリコン膜）である。ここで、反射防止膜３の厚さは、概ね４０μｍから１００μｍの範囲でＣＶＤ装置である太陽電池製造装置にて製膜される。例えば、シリコンから成るｐ型単結晶シリコン基板１の場合、反射防止膜３の屈折率は１．８から２．３程度であり、実施の形態１では例えば２．１程度である。
なお、反射防止膜３の成膜に際しては、図６に示すＣＶＤ法による成膜装置からなる半導体製造装置である太陽電池製造装置を用いる。太陽電池製造装置は図７に実施の形態１の太陽電池製造装置におけるトレイ上の基板を示す上面図および図８に図７のVIII断面図を示すように、反射防止膜３の成膜時に、トレイ１００と基板１Ｓが接触している面の一部に貫通穴ｈが設けられていることにより、成膜開始前の減圧工程で、開口径の狭い領域である貫通穴ｈ内の流速が雰囲気よりも早くなり、周囲に比べて負圧となることで、トレイ１００に基板１Ｓが吸引され、密着させることができる。それにより、基板１Ｓ裏面に窒化シリコンが成膜されないようにしたものである。ここで１Ｓはｐ型単結晶シリコン基板１などの半導体基板にｐｎ接合が形成された基板をいうものとする。
貫通穴ｈの位置は、通常基板１Ｓの中心付近に空けられるが、製造ばらつきにより基板１Ｓとトレイ１００の位置がずれると密着力に偏りが生じ、十分な効果が得られない場合がある。そこで、貫通穴ｈは複数にしても良いが、なるべく基板１Ｓの中心に対し対称にするのが望ましい。
図６は、本発明の実施の形態１に係るプラズマＣＶＤ装置の構成の一例を模式的に示す図である。プラズマＣＶＤ装置は、薄膜を形成する雰囲気を内部に形成する成膜室１０１を具備している。成膜室１０１には排気部１０２が設けられており、この排気部１０２に接続された真空ポンプなどの排気装置１０３によって、成膜室１０１内のガスが排気され、成膜室１０１内が所定の真空度に設定される。成膜室１０１内に、ステージを構成するトレイ１００と、成膜用のガスを供給するガス供給部１０４と、ガスを拡散する拡散室１０５と、プラズマ電極であるシャワーヘッド電極１０６と、を備え、シャワーヘッド電極１０６とトレイ１００の対向する面が互いに平行となるように設置されている。なおトレイ１００は、対向電極および基板保持手段の役割を有し、電気的に接地された支持台１０７に載置される。
トレイ１００は、支持台１０７上に載置されて電気的に接地されており、成膜処理を施す基板１Ｓを保持する構造となっている。シャワーヘッド電極１０６は、トレイ１００と対向する対向面１０８に複数の吹出口１０９が形成されている。この吹出口１０９から成膜室１０１内へ原料ガスを供給し、シャワーヘッド電極１０６に高周波電力を供給すると電極間にプラズマが発生する。プラズマ中でガス供給部１０４から拡散室１０５を介して供給される原料ガスが解離され、成膜室１０１内のトレイ１００上に載置された基板１Ｓに所望の膜、ここでは例えば窒化シリコン膜が成膜される。なお、基板１Ｓに窒化シリコン膜を形成するためのその他の構成は、従来のプラズマＣＶＤ装置と同様のものを用いればよいため、詳細な説明および図示は省略する。
図６から図８に示す、プラズマＣＶＤ装置を用いた反射防止膜の成膜工程について説明する。成膜に先立ち、まず、図７および図８に示すように、ｐｎ接合の形成されたｐ型単結晶シリコン基板１を基板１Ｓとしてトレイ１００に載置する。このとき、貫通穴ｈが基板１Ｓの中心となるように載置する。プラズマＣＶＤ装置における反射防止膜３の成膜工程における基板１Ｓの設置から成膜までの状態断面図を図９（ａ）から図９（ｃ）に示す。
このようにして図９（ａ）に示すように、基板１Ｓを載置したトレイ１００を支持台１０７に載置し、成膜室１０１内を排気装置１０３によって真空排気し、１０-3Ｔｏｒｒから１０-5Ｔｏｒｒつまり１０-1Ｐａから１０-3Ｐａ程度に真空排気する。この場合、実施の形態１では、ランプＬを用いて基板１Ｓを加熱する、ランプ加熱などにより高速加熱を行い、成膜室１０１内に基板１Ｓを装着してから１分程度で成膜温度まで昇温させ、原料ガスを供給して即時に成膜を行う。このとき、図９（ｂ）に示すように、熱膨張率の差から基板１Ｓに反りが生じ、隙間から原料ガスの回り込みが生じ易い。しかしながら、トレイ１００に基板１Ｓを設置した後、成膜室１０１内を排気装置１０３によって真空排気する工程で、トレイ１００に形成された貫通穴ｈ内が負圧となり、図９（ｃ）に示すように、基板１Ｓは即時に密着性良くトレイ１００に吸着固定される。従って、原料ガスによるガスプラズマの回り込みが抑制され、裏面への成膜を回避することができる。
なおこのとき、まず第１減圧工程で成膜室１０１を第１の圧力まで減圧し、貫通穴ｈを成膜室１０１の圧力に対して負圧にする。そして第２減圧工程で、さらに第２の圧力まで減圧し、半導体基板を、載置台としてのトレイ１００に密着させる。そして、成膜室１０１内に原料ガスを供給する。この原料ガス供給工程では、原料ガスの供給量が調整され、第１減圧工程における成膜室１０１の圧力である第１の圧力以下に維持される。第２減圧工程でさらに減圧することで、基板１Ｓはトレイ１００に密着性良く固着される。このため、次工程で原料ガスが供給されて圧力が上昇しても、基板１Ｓはトレイ１００に密着性良く固着された状態を維持することができる。このとき、初期圧である第１の圧力を超えないように原料ガスの供給量を調整することで、より確実に、基板１Ｓがトレイ１００に密着性良く固着された状態を維持することができる。
また成膜後は減圧下から大気圧まで圧力が上がることで、基板１Ｓに逆の現象が発生する。即ち、窒素Ｎ2あるいは空気をはじめとする気体がこの貫通穴ｈを通じて基板１Ｓとトレイ１００の接触面に流入するのである。それにより、基板１Ｓとトレイ１００は密着状態から解放されるため、容易に基板１Ｓを収納キャリアに回収することができる。
このように、成膜室内の圧力を調整することで、載置台に密着された半導体基板が密着状態を維持しつつ成膜が実現される。従って裏面での回り込みがなく、信頼性の高い反射防止膜の形成が可能となる。
ＳｉＮx膜の回り込みによって低下する特性は、主に暗電流Ｉｄの増加に伴うＦＦ（曲線因子）である。因みに、暗電流Ｉｄの増加はｐｎ接合の分離が十分ではないことを意味している。通常太陽電池の反射防止膜の成膜に用いられているようなプラズマＣＶＤ装置で成膜したＣＶＤＳｉＮx膜は、ある程度の導電性がある。このためＳｉＮx膜が第１導電型、例えばｎ型の領域である受光面側から第２導電型、例えばｐ型の領域である裏面側に回り込むことにより、暗電流Ｉｄが増加するものと考えられる。
本発明者らは、図７および図８に示すようにＣＶＤ装置のトレイ１００に貫通穴ｈをあけるという極めて簡単な構成で、ＣＶＤ装置の排気時に貫通穴ｈ内を負圧にすることができることを発見した。高速加熱法を用いた反射防止膜３の成膜に際しても、トレイ１００の表面に基板１Ｓを密着性よく固定することで、基板１Ｓの裏面１Ｂへのガスプラズマの回り込みを抑制し、裏面に窒化シリコン膜が形成されるのを抑制することができる。従って反射防止膜３を物理的に分離する必要がなく、太陽電池セルの製造工数を増加させることなく、回り込みによる特性低下を抑制することができるという効果を奏する。
なお、この方法は、特に、高速加熱を用いて基板に反りが生じ易い場合にも極めて信頼性良く、裏面への成膜を回避することができる。高速加熱法としてはランプ加熱の他、高周波加熱などがあり、極めて短時間で成膜温度まで昇温できる。従って実施の形態１の方法を用いることにより、トレイ１００に貫通穴ｈを形成するという極めて簡単な構成で、高速加熱によっても基板１Ｓに反りを生じることなく、トレイ１００に基板１Ｓを密着させることができ、反射防止膜３の裏面１Ｂへの回り込みを抑制することができる。別途、基板１Ｓを固定するための吸引装置を設けることなく、貫通穴ｈあるいは溝Ｖを、載置台を構成するトレイ１００に配設するだけでよいため、構成が簡単である。さらにまた、トレイ１００の複雑な加工が不要であるため、トレイ１００自体についても、反りをはじめとする平坦性の低下を抑制することができる。また、薄い基板を用いる場合にも急激な吸引により基板が破損したりするおそれもなく、基板１Ｓの開口径の狭い領域である貫通穴ｈの流速が雰囲気よりも早くなることで、貫通穴ｈの内部が負圧となり、トレイ１００に基板１Ｓが吸引され、基板１Ｓをトレイ１００に密着させることができる。なお、高速加熱法を用いる場合だけでなく、通例の加熱法を用いた場合にも、基板１Ｓをトレイ１００に密着させることができるため、確実に裏面への成膜を回避することができる。
このようにして得られる反射防止膜３は、図８に示すように、側面の端面すなわちトレイとの界面でトレイ側からの原料ガスの供給がないため、薄肉部３Ｓを構成し、なだらかな面となっている。これに対し、エッチングで裏面の反射防止膜３を除去した場合には、端面が急峻となる。裏面と側面との界面で反射防止膜３の端面がなだらかであるため、反射防止３膜上にパッシベーション膜あるいは配線などを形成する場合にも段切れが生じることもない。
後続工程は通例の工程であるが、次に、図５（ｆ）に示すように、裏面電極形成ステップＳ６０で、ｐ型単結晶シリコン基板１の裏面１Ｂに裏面集電電極７および出力取出電極８を形成する。裏面集電電極７は、アルミニウムを主成分とするペーストを裏面１Ｂの全面に塗布することで形成する。該ペーストを塗布した後、温度７００℃から９００℃程度で焼成してアルミニウムをｐ型単結晶シリコン基板１に焼き付ける。このように塗布されたアルミニウムペーストを印刷後、焼成することにより、ｐ型不純物であるアルミニウムをｐ型単結晶シリコン基板１の塗布部分に高濃度に拡散させることができ、裏面１Ｂにも形成されているｎ型拡散層２を反転させｐ型高濃度ドープ層であるＢＳＦ層６に置き換えることができる。このようにして形成された裏面１Ｂにおけるｐ型高濃度ドープ層が裏面集電電極７に対するコンタクト層となる。
次に、図５（ｇ）に示すように、受光面電極形成ステップＳ７０で、受光面１Ａに位置する電極、すなわちバス電極５および図５には不図示のフィンガー電極４を形成する。ここでは、焼成炉内にて最高温度が５００℃から６５０℃で数十秒から数十分程度焼成することによりバス電極５およびフィンガー電極４が得られる。
裏面１Ｂの出力取出電極８および受光面電極であるバス電極５およびフィンガー電極４は、銀を主成分とする導電ペーストを塗布することにより形成する。この銀を主成分とする導電ペーストは、例えば、銀フィラー１００重量部に対して有機ビヒクルとガラスフリットを、それぞれ５重量部から３０重量部、０．１重量部から１５重量部配合、混練し、溶剤を用いて、５０Ｐａ・ｓから２００Ｐａ・ｓの程度の粘度に調節したものを用いることができる。
導電ペーストの塗布法としては、スクリーン印刷法などの印刷法を用いることができ、塗布後一定の温度で溶剤を蒸散させて乾燥させてもよい。また、裏面１Ｂ側の出力取出電極８は、印刷後乾燥しておき、受光面１Ａ側のバス電極５およびフィンガー電極４と同時に一括焼成してもよい。これにより、高温工程となる熱処理工程を１回にすることができ、生産性を高めることができる。
次に、ｐ型単結晶シリコン基板１の受光面１Ａの電極としてバス電極５とフィンガー電極４を形成する。このバス電極５とフィンガー電極４の形成においても、上述のように銀を主成分とする導電ペーストを、スクリーン印刷法などの印刷法を用いて塗布、乾燥、焼成することにより形成することができる。以上の工程を経て、太陽電池１０を製造することができる。
このようにして、反射防止膜３を、裏面１Ｂへの回り込みを生じることなしに、ＣＶＤ法により形成された窒化シリコン膜とすることでＦＦ特性の良好な太陽電池１０を得ることができる。また製造に際しても、極めて容易に作業性よく、形成することが可能となる。
実施の形態２．
実施の形態２に係る太陽電池の製造方法では、図１０および図１１に示すように、反射防止膜３の成膜時に用いられるＣＶＤ装置の、トレイ１００Ｓと基板１Ｓとが接触している面の一部に基板中央部から基板端部へ向かう溝Ｖを設けたものである。図１０は、トレイとトレイ上に載置した基板とを示す上面図、図１１は図１０のXI断面図である。
この場合も、基板１Ｓを載置したトレイ１００Ｓを図９に示したＣＶＤ装置の支持台１０７に載置し、成膜室１０１内を排気装置１０３によって真空排気する。この場合、トレイ１００Ｓに形成された溝Ｖ内が負圧となり、基板１Ｓは即時に密着性良くトレイ１００Ｓに吸着固定される。従って、原料ガスによるガスプラズマの回り込みが抑制され、裏面１Ｂへの成膜を回避することができる。
実施の形態２においては、通例の支持台上にそのままトレイ１００Ｓを載置することで、基板１Ｓとトレイ１００Ｓの上面との間の隙間から排気され、溝Ｖ内が負圧となることで、トレイ１００Ｓの上面に基板１Ｓを密着させることができる。
従って実施の形態１の効果に加え、ＣＶＤ装置の設計に変更を加えることなく、トレイに溝を形成するだけでよいため、既存のＣＶＤ装置をそのまま用いることができる。また、実施の形態１のＣＶＤ装置では、基板に対し、貫通穴を介して点に近い形の垂直方向に比較的強い密着力が働くため、２００μｍ程度の極薄い基板においては、割れが生じる虞があるが、実施の形態２では溝Ｖの形状で、基板面に沿って弱い密着力が働くため、薄い基板に対しても割れを生じる確率が低くなる。
実施の形態３．
実施の形態３に係る太陽電池の製造方法では、図１２および図１３に示すように、反射防止膜３の成膜時に用いられるＣＶＤ装置の、トレイ１００Ｔの貫通穴ｈ１を基板１Ｓから離れるにしたがって断面積が大きくなるようにテーパー穴としたものである。他の構成については実施の形態１と同様である。図１２は、トレイとトレイ上に載置した基板とを示す上面図、図１３は図１２のXIII断面図である。
かかる構成によれば、より吸着性を高めることができ、トレイ１００Ｔと基板１Ｓとの密着性を向上することが可能となる。
実施の形態４．
実施の形態４に係る太陽電池の製造方法では、図１４および図１５に示すように、反射防止膜３の成膜時に用いられるＣＶＤ装置のトレイ１００Ｕに貫通穴ｈと、４本の溝Ｖとを形成したものである。４本の溝Ｖはｍトレイ１００Ｕの主面に設けられている。他の構成については実施の形態１と同様である。図１４は、トレイとトレイ上に載置した基板とを示す上面図、図１５は図１４のXV断面図である。
実施の形態４に係る太陽電池の製造方法では、実施の形態１および実施の形態２を合わせることで、実施の形態１および実施の形態２の効果が共に得られ、単独で実施する以上の効果を得ることができる。例えば、実施の形態１および実施の形態２を比べると、実施の形態１のＣＶＤ装置では、基板１Ｓに対し点に近い形で垂直方向に比較的強い密着力が働くが、実施の形態２のＣＶＤ装置では溝Ｖの形状つまり面となって弱い密着力が働く。また、実施の形態１だけでは比較的強い力が１点に働くため、２００μｍ程度の極薄い基板においては、割れが生じる虞がある。一方、実施の形態１では、密着力が弱く、十分な効果が得られない場合がある。そこで実施の形態４では、これら両方の効果をバランス良く得ることができるという相乗効果がある。
実施の形態５．
なお、前記実施の形態では、拡散型の太陽電池について説明したが、例えばｐ型単結晶シリコン基板上に非晶質シリコンｉ層および非晶質シリコンｎ層を形成してｐｎ接合を形成したヘテロ接合型の太陽電池にも適用可能であることはいうまでもない。ヘテロ接合型の太陽電池の場合、裏面への非晶質シリコンｉ層および非晶質シリコンｎ層の回り込みにより、基板１Ｔの周縁部に凸部ＴＳが形成されていることがある。この場合にはトレイの表面への密着性が悪い場合がある。実施の形態５では、周縁部に凸部ＴＳが形成されている場合の反射防止膜３の成膜方法および成膜装置について説明する。図１６は、実施の形態５の太陽電池製造装置におけるトレイとトレイ上の基板とを示す上面図、図１７は、実施の形態５の太陽電池製造装置におけるトレイとトレイ上の基板とを示す断面図であり、図１６のXVII断面図である。
実施の形態５に係る太陽電池の製造方法では、図１６および図１７に示すように、反射防止膜３の成膜時に用いられるＣＶＤ装置のトレイ１００Ｐに貫通穴ｈを形成するとともに、基板１Ｔの周縁部に相当する領域に凹溝１１０を形成し、凹溝１１０内に高融点金属のメッシュからなる弾性体１２０を嵌装したものである。他の構成については実施の形態１と同様である。ここで基板１Ｔはｐ型単結晶シリコン基板などの半導体基板にｐｎ接合が形成された基板をいうものとする。なお、ｐ型単結晶シリコン基板上に非晶質シリコンｉ層および非晶質シリコンｎ層をＣＶＤ法により形成するが、この場合にも貫通穴ｈが基板１Ｓの中心となるよう、基板１Ｓをトレイ１００Ｐ上に設置することで、裏面への回り込みを防ぐべく図１６および図１７に示す太陽電池製造装置を用いて成膜する。
図６に示した、プラズマＣＶＤ装置に実施の形態５のトレイを用いた反射防止膜の成膜工程について説明する。成膜に先立ち、まず、図１６および図１７に示すように、ｐｎ接合の形成されたｐ型単結晶シリコン基板１を基板１Ｓとしてトレイ１００Ｐに載置する。このとき、貫通穴ｈが基板１Ｓの中心となるように載置する。プラズマＣＶＤ装置における反射防止膜の成膜工程における基板１Ｓの設置から成膜までの状態断面図を図１８（ａ）から図１８（ｃ）に示す。
成膜に際しては、図１８（ａ）に示すように、基板１Ｓを載置したトレイ１００Ｐを支持台１０７に載置し、成膜室１０１内を排気装置１０３によって真空排気し、１０-3Ｔｏｒｒから１０-5Ｔｏｒｒに真空排気する。この場合、ランプ加熱などにより高速加熱を行い、成膜室１０１内に基板１Ｔを装着してから１分程度で成膜温度まで昇温させ、原料ガスを供給して即時に成膜を行う。このとき、図１８（ｂ）に示すように、熱膨張率の差から基板１Ｔに反りが生じ、隙間から原料ガスの回り込みが生じ易い。しかしながら、トレイ１００Ｐに形成された貫通穴ｈ内が負圧となり、図１８（ｃ）に示すように、基板１Ｔは即時に密着性良くトレイ１００Ｐに吸着固定される。この時、基板１Ｔ周縁部では凸部ＴＳに弾性体１２０が押圧されて接触性良く吸着され、トレイ１００Ｐの表面に基板１Ｔが密着性良く固定される。従って、原料ガスによるガスプラズマの回り込みが抑制され、裏面１Ｂへの成膜を回避することができる。
以上の構成により、より密着性よく固定することができ、さらなる選択性を向上することが可能となる。
なお、ここで用いられる弾性体１２０としては、拡散炉内で９００℃から１０００℃で劣化しない高融点金属をメッシュにしたものが望ましい。高融点金属材料としては、融点の高い金属材料、特にタングステン、タンタル、モリブデン、ニオブと、これらの合金を用いるのが望ましい。元素を融点の順に並べてみると、タングステン（３３８７℃）、レニウム（３１８０℃）、タンタル（２９９６℃）、オスミウム（２７００℃）、モリブデン（２６１０℃）、ニオブ（２４６８℃）、イリジウム（２４４７℃）、ホウ素（２３００７）、ルテニウム（２２５０℃）、ハフニウム（２１５０℃）となる。
実施の形態６．
実施の形態６では、反射防止膜の成膜に用いられるＣＶＤ装置のトレイ１００Ｑに溝を形成し、より吸着性を高めることで、反応性ガスの半導体基板裏面への回り込みをより確実に抑制する方法について述べる。図１９は、実施の形態６の太陽電池製造装置におけるトレイとトレイ上の基板とを示す上面図、図２０は、実施の形態６の太陽電池製造装置におけるトレイとトレイ上の基板とを示す断面図であり、図１９のXX断面図である。
実施の形態６の太陽電池製造装置は、図１９および図２０に示すように、実施の形態４と同様、反射防止膜３の成膜時に用いられるＣＶＤ装置のトレイ１００Ｑは、基板１Ｔが接触している面の一部に貫通穴ｈと、溝Ｖが設けられたものである。貫通穴ｈは、基板１Ｓとの当接面の中心に開口を有する。実施の形態６の太陽電池製造装置のトレイ１００Ｑ表面に溝Ｖが設けられ、溝Ｖは縦横２本ずつ直交してダブルＨ状に配置され、ダブルＨ状の溝Ｖの２本の直線状の溝Ｖで囲まれた領域の中央部に凹部つまり円形の溝Ｖcが設けられているものである。溝Ｖは、貫通穴ｈの中心を中心として囲み、４個の端部が前記半導体基板よりも突出した、ダブルＨ状の溝である。他の構成については実施の形態１と同様である。
実施の形態６に係る太陽電池の製造方法では、実施の形態１と実施の形態２の組み合わせである実施の形態４に対し、さらに直交する４本の溝で構成されたダブルＨ状の溝Ｖの形状を縦横に追加することで実施の形態４の効果をより強化することができる。
実施の形態１のＣＶＤ装置では、基板１Ｓに対し、貫通穴ｈに相当する部分で、点に近い形の垂直方向に比較的強い密着力が働き、実施の形態２のＣＶＤ装置では溝Ｖの形状つまり面に拡がって密着力が働いており、密着力は緩和されている。この効果を点から面の方向に分散させているのが実施の形態４のＣＶＤ装置のトレイ１００Ｕである。
そこで実施の形態６では実施の形態１における貫通穴ｈによる点の密着力に対し、実施の形態４より更に相対的に溝Ｖの密着力を高めて、基板面全体として密着力を分散させることができる。これは、２００μｍ程度の極薄い半導体基板を用いる場合にも、吸引時に割れが生じる可能性を実施の形態４よりさらに低減させる効果がある。
また、４辺のうち２辺を基板１Ｓの一辺の長さより短くしている、つまり、溝Ｖが♯型ではなくダブルＨ型にし、２辺で基板１Ｓよりも突出しない構成をとっているのは、溝あるいは穴を加工することで低下するトレイ１００Ｑの強度を維持し、トレイの撓みを抑制するためと、密着力がバランスよく得られるためである。
なお実施の形態６の変形例として、図２１に示すように、溝の形状をＨ型に代えて＃型としてもよい。溝Ｖは、貫通穴ｈの中心を中心として囲み、８個の端部が基板１Ｓよりも突出した、♯状の溝である。つまり２本づつ直交する４本の長溝で構成されて、図２１は、実施の形態６の変形例のトレイ構造を用いた場合における太陽電池製造装置におけるトレイとトレイ上の基板を示す上面図である。断面図は図２０と同様であるためここでは省略する。溝の形状は、使用する基板１Ｒの厚みあるいはトレイ１００Ｒの形状、材質に応じて適宜選択可能である。
また、円形の溝Ｖcは貫通穴ｈの点による密着力を円形の面状に広げる効果がある。更に、処理後にＣＶＤ装置内の圧力を大気圧に戻す際、基板１Ｓ，１Ｒとトレイ１００Ｑ，１００Ｒは、貫通穴ｈあるいは溝Ｖ、円形の溝Ｖc内の圧力が減圧下から大気圧まで圧力が上がることで貫通穴ｈあるいは溝Ｖ、円形の溝Ｖcを通じて密着状態から解放される。このとき、円形の溝Ｖcが基板中央部に一定の面積で設けられることで、より密着状態から解放されやすくなり、容易に基板１Ｓ，１Ｒを収納キャリアに回収することができる。なお円形の溝Ｖcは形成することなく、貫通穴ｈと溝Ｖだけでもよいことはいうまでもない。
以上のように、本発明にかかる太陽電池およびこれを用いた太陽電池モジュールは、集光効率に優れており、特に、反射板などの集光補助材を用いるのが難しい場所に設置される太陽電池モジュールに適している。
なお、本発明に係る太陽電池製造装置は、太陽電池への反射防止膜の製造に特に有効であるが、太陽電池における導電型薄膜の成膜工程、あるいは太陽電池以外の半導体デバイスの製造工程におけるｐ型非晶質シリコン膜あるいはｎ型非晶質シリコン膜をはじめとする半導体薄膜の成膜工程に適用可能であることはいうまでもない。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
１ ｐ型単結晶シリコン基板、１Ｓ，１Ｔ，１Ｒ 基板、Ｔ テクスチャー、１Ａ 受光面、１Ｂ 裏面、１Ｃ 側面、２ ｎ型拡散層、３ 反射防止膜、３Ｓ 薄肉部、４ フィンガー電極、５ バス電極、６ ＢＳＦ層、７ 裏面集電電極、８ 出力取出電極、１０ 太陽電池、１００，１００Ｓ，１００Ｔ，１００Ｕ，１００Ｐ，１００Ｑ，１００Ｒ トレイ、１０１ 成膜室、１０２ 排気部、１０３ 排気装置、１０４ ガス供給部、１０５ 拡散室、１０６ シャワーヘッド電極、１０７ 支持台、１０８ 対向面、１０９ 吹出口、１１０ 凹溝、１２０ 弾性体、Ｖ 溝、ＶC 円形の溝。

Claims (15)

  1. 第１導電型を有する結晶系の半導体基板に第２導電型の半導体層を形成する工程と、
    成膜室に設けられた載置台に、裏面を当接させて前記半導体基板を載置し、前記成膜室内を真空排気して減圧し、前記成膜室内に原料ガスを供給し、前記半導体基板の受光面側から前記半導体基板の側面にまでＣＶＤ法で反射防止膜を成膜する工程とを備え、
    前記載置台が、前記半導体基板との当接面に開口を有し、前記載置台を貫通する貫通穴を有し、
    前記成膜する工程は、
    前記真空排気により、前記半導体基板を前記当接面に密着させ、前記当接面を除く前記半導体基板表面に反射防止膜を成膜する工程であることを特徴とする太陽電池の製造方法。
  2. 第１導電型を有する結晶系の半導体基板に第２導電型の半導体層を形成する工程と、
    成膜室に設けられた載置台に当接させて前記半導体基板を載置し、前記成膜室内を真空排気して減圧し、前記成膜室内に原料ガスを供給し、前記半導体基板の受光面側から前記半導体基板の側面にまでＣＶＤ法で薄膜を成膜する工程とを備え、
    前記載置台が、前記半導体基板との当接面に開口を有し、前記載置台を貫通する貫通穴を有し、
    前記成膜する工程は、
    前記真空排気により、前記半導体基板を前記当接面に密着させ、前記当接面を除く前記半導体基板表面に薄膜を成膜する工程であることを特徴とする太陽電池の製造方法。
  3. 第１導電型を有する結晶系の半導体基板に第２導電型の半導体層を形成する工程と、
    成膜室に設けられた載置台に、裏面を当接させて前記半導体基板を載置し、前記成膜室内を真空排気して減圧し、前記成膜室内に原料ガスを供給し、前記半導体基板の受光面側から前記半導体基板の側面にまでＣＶＤ法で反射防止膜を成膜する工程とを備え、
    前記載置台が、前記半導体基板との当接面から前記半導体基板の周縁部を経て外方に到達する溝を有し、
    前記成膜する工程は、
    前記真空排気により、前記半導体基板を前記当接面に密着させ、前記当接面を除く前記半導体基板表面に反射防止膜を成膜する工程であることを特徴とする太陽電池の製造方法。
  4. 前記成膜する工程は、
    前記溝に加え、前記半導体基板との当接面に開口を有し、前記載置台を貫通する貫通穴を有する載置台を用いて成膜する工程であることを特徴とする請求項３に記載の太陽電池の製造方法。
  5. 前記成膜する工程は、
    前記成膜室を真空排気して第１の圧力まで減圧し、前記貫通穴内または前記溝内を前記成膜室内の圧力に対して負圧にする第１減圧工程と、
    さらに第２の圧力まで減圧し、前記半導体基板を前記載置台に密着させる第２減圧工程と、
    前記成膜室内に原料ガスを供給する原料ガス供給工程とを含むことを特徴とする請求項１から４のいずれか１項に記載の太陽電池の製造方法。
  6. 前記原料ガス供給工程は、前記成膜室の圧力を前記第１の圧力以下に維持されることを特徴とする請求項５に記載の太陽電池の製造方法。
  7. 第１導電型を有する結晶系の半導体基板と、
    前記半導体基板に設けられた第２導電型の半導体層と、
    前記半導体基板の裏面を除き、受光面側から前記半導体基板の側面を選択的に覆うＣＶＤ膜からなる反射防止膜と、
    前記半導体基板および前記第２導電型の半導体層とに接続される電極対とを具備し、
    前記反射防止膜は前記裏面に隣接する前記側面の端部で薄肉部を構成したことを特徴とする太陽電池。
  8. 成膜室と、
    前記成膜室内に配された第１電極と、
    前記第１電極に対向して設けられ、半導体基板を載置する基板載置台を兼ねた第２電極と、
    前記成膜室内に原料ガスを供給する、ガス供給部と、
    前記成膜室内を真空排気し、負圧にする排気部とを備えたＣＶＤ装置であって、
    前記基板載置台は、半導体基板との当接面に開口を有し、前記基板載置台を貫通する貫通穴を有することを特徴とする太陽電池製造装置。
  9. 成膜室と、
    前記成膜室内に配された第１電極と、
    前記第１電極に対向して設けられ、半導体基板を載置する基板載置台を兼ねた第２電極と、
    前記成膜室内に原料ガスを供給する、ガス供給部と、
    前記成膜室内を真空排気し、負圧にする排気部とを備えたＣＶＤ装置であって、
    前記基板載置台は、半導体基板との当接面から前記半導体基板の周縁部を経て外方に到達する溝を有することを特徴とする太陽電池製造装置。
  10. 前記基板載置台は、
    前記溝に加え、前記半導体基板との当接面に開口を有し、前記基板載置台を貫通する貫通穴を有することを特徴とする請求項９に記載の太陽電池製造装置。
  11. 前記貫通穴は、前記半導体基板との当接面の中心に開口を有し、
    前記溝は、前記貫通穴の中心を中心として囲み、直交する４本の溝のうち、２本の溝の両端に位置する４個の端部が前記半導体基板よりも突出した、ダブルＨ状の溝であることを特徴とする請求項１０に記載の太陽電池製造装置。
  12. 前記貫通穴は、前記半導体基板との当接面の中心に開口を有し、
    前記溝は、前記貫通穴の中心を中心として囲み、直交する４本の溝の８個の端部が前記半導体基板よりも突出した、♯状の溝であることを特徴とする請求項１０に記載の太陽電池製造装置。
  13. 前記貫通穴は、前記開口から離れるにしたがって断面積が大きく形成されたテーパー穴であることを特徴とする請求項８に記載の太陽電池製造装置。
  14. 前記基板載置台は、
    前記半導体基板の周縁部に相当する領域に形成された凹溝と、前記凹溝内に嵌装された弾性体とを有することを特徴とする請求項８から１３のいずれか１項に記載の太陽電池製造装置。
  15. 前記第１電極と前記第２電極との間に高周波電界を印加する高周波電源を備え、
    前記成膜室内で、プラズマ放電を発生させ、前記半導体基板表面に薄膜を成膜するものであることを特徴とする請求項８から１４のいずれか１項に記載の太陽電池製造装置。
JP2017546457A 2015-10-20 2016-09-20 太陽電池の製造方法および太陽電池製造装置 Active JP6533300B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015206569 2015-10-20
JP2015206569 2015-10-20
PCT/JP2016/077682 WO2017068900A1 (ja) 2015-10-20 2016-09-20 太陽電池の製造方法、太陽電池および太陽電池製造装置

Publications (2)

Publication Number Publication Date
JPWO2017068900A1 true JPWO2017068900A1 (ja) 2018-02-15
JP6533300B2 JP6533300B2 (ja) 2019-06-19

Family

ID=58557228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017546457A Active JP6533300B2 (ja) 2015-10-20 2016-09-20 太陽電池の製造方法および太陽電池製造装置

Country Status (6)

Country Link
US (2) US11447869B2 (ja)
JP (1) JP6533300B2 (ja)
CN (1) CN108235787B (ja)
DE (1) DE112016004804T5 (ja)
TW (1) TWI615993B (ja)
WO (1) WO2017068900A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085657A (ja) * 2003-09-10 2005-03-31 Ibiden Co Ltd セラミックヒータ
JP2009283904A (ja) * 2008-04-25 2009-12-03 Nuflare Technology Inc 成膜装置および成膜方法
WO2010024814A1 (en) * 2008-08-28 2010-03-04 Applied Materials, Inc. Methods and apparatus for depositing a uniform silicon film with flow gradient designs
JP2010123627A (ja) * 2008-11-17 2010-06-03 Mitsubishi Heavy Ind Ltd 真空処理装置
JP2012028455A (ja) * 2010-07-21 2012-02-09 Amaya Corp 基板載置トレイ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW221318B (ja) * 1990-07-31 1994-02-21 Tokyo Electron Co Ltd
JP2000021960A (ja) * 1998-06-30 2000-01-21 Hitachi Chem Co Ltd 真空チャック
JP4716881B2 (ja) 2006-01-24 2011-07-06 信越半導体株式会社 太陽電池の作製方法
EP2009703A1 (en) * 2006-04-14 2008-12-31 Sharp Kabushiki Kaisha Solar cell, solar cell module using the solar cell and method for manufacturing the solar cell module
JP2008010500A (ja) * 2006-06-27 2008-01-17 Mitsumi Electric Co Ltd 半導体装置の製造方法
US7954449B2 (en) * 2007-05-08 2011-06-07 Palo Alto Research Center Incorporated Wiring-free, plumbing-free, cooled, vacuum chuck
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
JP2012209316A (ja) 2011-03-29 2012-10-25 Kyocera Corp 太陽電池素子および太陽電池モジュール
JP2014239085A (ja) * 2011-10-03 2014-12-18 三菱電機株式会社 太陽電池素子およびその製造方法
WO2014030765A1 (ja) * 2012-08-24 2014-02-27 京セラ株式会社 太陽電池素子
JP6664207B2 (ja) 2015-12-11 2020-03-13 三菱電機株式会社 太陽電池の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085657A (ja) * 2003-09-10 2005-03-31 Ibiden Co Ltd セラミックヒータ
JP2009283904A (ja) * 2008-04-25 2009-12-03 Nuflare Technology Inc 成膜装置および成膜方法
WO2010024814A1 (en) * 2008-08-28 2010-03-04 Applied Materials, Inc. Methods and apparatus for depositing a uniform silicon film with flow gradient designs
JP2010123627A (ja) * 2008-11-17 2010-06-03 Mitsubishi Heavy Ind Ltd 真空処理装置
JP2012028455A (ja) * 2010-07-21 2012-02-09 Amaya Corp 基板載置トレイ

Also Published As

Publication number Publication date
CN108235787B (zh) 2022-05-13
US20220389577A1 (en) 2022-12-08
TW201725751A (zh) 2017-07-16
JP6533300B2 (ja) 2019-06-19
WO2017068900A1 (ja) 2017-04-27
US20190186005A1 (en) 2019-06-20
US11447869B2 (en) 2022-09-20
CN108235787A (zh) 2018-06-29
TWI615993B (zh) 2018-02-21
DE112016004804T5 (de) 2018-07-19

Similar Documents

Publication Publication Date Title
CA2682188C (en) Method for cleaning a solar cell surface opening made with a solar etch paste
JP5908095B2 (ja) 光起電力素子およびその製造方法
JP6650407B2 (ja) 太陽電池の製造方法、および太陽電池モジュールの製造方法
AU2015267299B2 (en) Relative dopant concentration levels in solar cells
JP2014505376A (ja) 太陽電池およびその製造方法
WO2012129184A1 (en) Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells
KR20100073645A (ko) 태양전지 및 그 제조방법
JP4716881B2 (ja) 太陽電池の作製方法
US8921686B2 (en) Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element
JP2016139762A (ja) 太陽電池素子の製造方法
JP6072904B2 (ja) 光起電力素子及びその製造方法
JP6139466B2 (ja) 太陽電池の製造方法
JP6664207B2 (ja) 太陽電池の製造方法
JP6533300B2 (ja) 太陽電池の製造方法および太陽電池製造装置
JP2012212769A (ja) 太陽電池素子
KR101321538B1 (ko) 벌크형 실리콘 태양 전지 및 그 제조 방법
WO2018055847A1 (ja) 太陽電池及びその製造方法、並びに太陽電池モジュール
JP2016004916A (ja) 太陽電池の製造方法および太陽電池
KR101127999B1 (ko) 이온샤워법을 이용한 실리콘 이종접합 태양전지 제조방법
KR20110040541A (ko) 보론 도핑방법 및 이를 이용한 태양전지 제조방법
JP2007027469A (ja) 太陽電池素子の製造方法
KR20120085067A (ko) 태양전지 제조방법
JP2015050279A (ja) 太陽電池素子の製造方法
JP2015060884A (ja) 太陽電池およびその製造方法
KR20120042589A (ko) 두 개의 에미터 전극을 구비한 태양전지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190328

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190523

R150 Certificate of patent or registration of utility model

Ref document number: 6533300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250