JPWO2016171122A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2016171122A1
JPWO2016171122A1 JP2016558151A JP2016558151A JPWO2016171122A1 JP WO2016171122 A1 JPWO2016171122 A1 JP WO2016171122A1 JP 2016558151 A JP2016558151 A JP 2016558151A JP 2016558151 A JP2016558151 A JP 2016558151A JP WO2016171122 A1 JPWO2016171122 A1 JP WO2016171122A1
Authority
JP
Japan
Prior art keywords
thermal stress
stress relaxation
relaxation member
metal wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016558151A
Other languages
English (en)
Inventor
浩次 山▲崎▼
浩次 山▲崎▼
晋士 塚本
晋士 塚本
紀久 松本
紀久 松本
荒木 健
健 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016171122A1 publication Critical patent/JPWO2016171122A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明の半導体装置1は、半導体素子3の表面電極2に接合された熱応力緩和部材4に金属ワイヤ8が接続されている。熱応力緩和部材4は、基部6と基部6上に設けられた凸部7とを備えており、凸部7の先端面が、半導体素子3の表面電極2に接合され、且つ凸部7が設けられた基部6の面上に金属ワイヤ8が接続されている。本発明によれば、半導体素子3の表面電極2又は半導体素子3の表面電極2と熱応力緩和部材4との間の接合部5の破損を防止すると共に、半導体素子3の表面電極2と熱応力緩和部材4との接合力を低下させることなく、半導体素子3と金属ワイヤ8との間の接続信頼性を向上させることが可能な半導体装置1を提供することができる。

Description

本発明は、パワーモジュールなどの半導体装置及びその製造方法に関する。
パワーモジュールなどの半導体装置における半導体素子の表面電極への配線方法として、金属ワイヤを用いたワイヤボンディングが一般に行われている。この半導体装置に通電すると、ジュール熱によって半導体素子などが発熱し、低熱膨張材料である半導体素子と高熱膨張材料である金属ワイヤとの間の熱膨張係数差によって接続部に熱応力が発生し、接続部が破壊されることがある。特に、近年、次世代省エネルギーデバイス及び高性能デバイスの実現のために従来のSi製の半導体素子よりも高温動作が可能なSiC製の半導体素子の利用が活発になっており、発熱温度も高くなっていることから、半導体素子と金属ワイヤと間の接続信頼性を向上させる必要がある。
そこで、特許文献1には、半導体素子と金属ワイヤとの間に発生する熱応力を緩和させるために、半導体素子と金属ワイヤとの間に導電板材を熱応力緩和部材として設けることにより、半導体素子と金属ワイヤとの間の熱膨張係数差を低減して接続信頼性を向上させた半導体装置が提案されている。ここで、本明細書において「熱応力緩和部材」とは、半導体素子の表面電極と金属ワイヤとの間に発生する熱応力を緩和させることが可能な部材のことを意味する。
特開2012−204600号公報
特許文献1の半導体装置は、半導体素子の表面電極上に熱応力緩和部材を接合した後、熱応力緩和部材にワイヤボンディングを行うことによって製造される。しかしながら、ワイヤボンディングの際に、熱、圧力、超音波などの物理的エネルギーが局所的に適用されるため、半導体素子の表面電極又は半導体素子の表面電極と熱応力緩和部材との間の接合部が破損してしまうことがある。特に、金属ワイヤとして、アルミニウムワイヤに比べて電気伝導率が高い銅ワイヤを用いる場合、ワイヤボンディングに必要な物理的エネルギーを大きくする必要があるため、表面電極又は接合部が破損する可能性が高くなる。
他方、熱応力緩和部材にワイヤボンディングを行った後に、半導体素子の表面電極上に熱応力緩和部材を接合することが考えられる。このとき、接合材料には、高温に耐える銀(Ag)を用いることが望ましい。しかしながら、特許文献1の半導体装置は、半導体素子の表面電極との接合面に対して反対側の熱応力緩和部材の表面に金属ワイヤが接続されているため、半導体素子の表面電極上に熱応力緩和部材をAgで接合する際に必要となる、均一な加圧を行うことができない。その結果、半導体素子の表面電極と熱応力緩和部材との接合が不十分となる。
また、半導体素子の表面電極上に熱応力緩和部材を接合した後に金属ワイヤを接合する場合は、加圧を行う際に熱応力緩和部材の表面が汚染されることがあるため、金属ワイヤを安定して接合することは困難であり、金属ワイヤの接合不良の割合が高くなる。
本発明は、上記のような問題を解決するためになされたものであり、半導体素子の表面電極又は半導体素子の表面電極と熱応力緩和部材との間の接合部の破損を防止すると共に、半導体素子の表面電極と熱応力緩和部材との接合力を低下させることなく、半導体素子と金属ワイヤとの間の接続信頼性を向上させることが可能な半導体装置及びその製造方法を提供することを目的とする。
本発明者らは、上記のような問題を解決すべく鋭意研究した結果、熱応力緩和部材に金属ワイヤの接続を行った後に、半導体素子の表面電極上に熱応力緩和部材を接合することにより、金属ワイヤを接続する際の物理的エネルギーによって生じる半導体素子の表面電極又は半導体素子の表面電極と熱応力緩和部材との間の接合部の破損を防止し得ると共に、基部と基部上に設けられた凸部とを備え、凸部が設けられた基部の面上に金属ワイヤを接続した熱応力緩和部材を用いることにより、半導体素子の表面電極上に熱応力緩和部材を均一に加圧して接合させ得ることを見出した。さらに、本発明者らは、半導体素子の表面電極上に熱応力緩和部材を接合した後に金属ワイヤを接合する場合、加圧を行う際に金属ワイヤを接合する位置が汚染されることがない熱応力緩和部材の形態が得られることを見出した。
すなわち、本発明は、半導体素子の表面電極に接合された熱応力緩和部材に金属ワイヤが接続された半導体装置であって、前記熱応力緩和部材が、基部と前記基部上に設けられた凸部とを備えており、前記凸部の先端面が、前記半導体素子の表面電極に接合され、且つ前記凸部が設けられた前記基部の面上に前記金属ワイヤが接続されていることを特徴とする半導体装置である。
また、本発明は、基部と前記基部上に設けられた凸部とを備える熱応力緩和部材を作製する工程と、前記凸部が設けられた前記基部の面上に金属ワイヤを接続する工程と、前記凸部の先端面を半導体素子の表面電極に接合する工程とを含むことを特徴とする半導体装置の製造方法である。
本発明によれば、半導体素子の表面電極又は半導体素子の表面電極と熱応力緩和部材との間の接合部の破損を防止すると共に、半導体素子の表面電極と熱応力緩和部材との接合力を低下させることなく、半導体素子と金属ワイヤとの間の接続信頼性を向上させることが可能な半導体装置及びその製造方法を提供することができる。
実施の形態1の半導体装置の断面図である。 CICクラッド材を用いて形成された熱応力緩和部材の断面図及び凸部側から見た上面図である。 CICクラッド材を用いて形成された熱応力緩和部材の断面図及び凸部側から見た上面図である。 実施の形態1の半導体装置の製造方法を説明するための図である。 実施の形態3の半導体装置の断面図である。 実施の形態1のST工程における加圧状態の例を示す断面模式図である。 実施の形態3のCICクラッド材を用いた熱応力緩和部材4の他の構造例を示す断面模式図である。 実施の形態2のST工程における加圧状態の例を示す断面模式図である。 実施の形態4のST工程における加圧状態の例を示す断面模式図である。
以下、本発明の半導体装置及びその製造方法の好適な実施の形態につき図面を用いて説明する。
実施の形態1.
図1は、本実施の形態の半導体装置の断面図である。
図1において、本実施の形態の半導体装置1は、表面電極2が形成された半導体素子3と、半導体素子3の表面電極2上に接合された熱応力緩和部材4とを有する。半導体素子3の表面電極2と熱応力緩和部材4との間の接合は、接合部5を介して行われる。熱応力緩和部材4は、基部6と基部6の面上に設けられた凸部7(図1においては下向きに凸)とを備えた凸形状を有しており、凸部7が設けられた基部6の面上に金属ワイヤ8が接続されている。基部6の外周部は、凸部7が設けられていない露出領域を備えており、金属ワイヤ8はこの領域に接合されている。半導体素子3の表面には、ゲート電極9がさらに形成されており、ゲート電極9には別の金属ワイヤ8aが接続されている。
上記のような構造を有する本実施の形態の半導体装置1は、基部6と基部6の面上に設けられた凸部7(図1においては下向きに凸)とを備える熱応力緩和部材4を作製する工程(以下、「BF工程」という)と、凸部7が設けられた基部6の面上に金属ワイヤ8を接続する工程(以下、「WB工程」という)と、凸部7の先端面を半導体素子3の表面電極2に接合する工程(以下、「ST工程」という)とを含む方法によって製造される。
BF工程では、基部6と基部6の面上に設けられた凸部7とを備える熱応力緩和部材4を作製する。
熱応力緩和部材4は、金属ワイヤ8よりも熱膨張係数が小さい金属材料を用いて形成することができる。金属材料の例としては、銅、アルミニウム又はそれらを含む合金、インバー合金、コバール(Co、Ni、Feを含む合金)などが挙げられる。例えば、金属ワイヤ8が銅(Cu)を主成分とする場合、銅の熱膨張係数αが約17×10-6/Kであるので、αがこの値よりも低い材料であればよい。アルミニウムと炭化シリコン(SiC)とを含むAl−SiCの複合材料は、αが約7.5×10-6/Kと小さいことから、熱応力緩和部材4に適用可能な素材である。また、金属ワイヤに銅を使用した場合、銅よりもαの低い金属タングステン(W)又はモリブデン(Mo)を積層或いは添加したCuW又はCuMoを用いることができる。CuWのαは約6〜8×10-6/K、CuMoのαは約7〜13×10-6/Kと銅に比べて小さい。
また、熱応力緩和部材4に異なる金属材料を結合させたクラッド材などを用いてもよい。これらの中でも、インバー合金の両表面に銅を被覆接合したCIC(銅/インバー合金/銅の三層構造)クラッド材を用いることが好ましい。CICクラッド材は、CICの厚み比率、インバー合金の組成などを変えることで熱膨張係数を低下させることができるため、CICクラッド材を熱応力緩和部材4として用いることにより、表面電極2との間の熱膨張係数差を小さくすることができる。特に、Ni−Fe合金は、Niの含有量が36質量%の時に熱膨張係数が最も低くなることが知られているため、36質量%のNiを含むFe−Ni合金に微量のMn、Cなどの元素を含むインバー合金を有するCICクラッド材を熱応力緩和部材4として用いることが好ましい。さらに、CICクラッド材のCu部に金属ワイヤ8を接続することにより、金属ワイヤ8との間の熱膨張係数差も低減することができる。
金属ワイヤ8が銅を主成分とする場合、CICクラッド材の最表面が銅であるため、同種金属の接合となる利点がある。同種金属同士の接合であれば、硬くて脆弱な金属間化合物が形成されることはないので、優れた長期信頼性を得ることができる。また、表面にめっきの必要性がないため、製造工程を簡素化できる。半導体素子がSiCの場合、αが約4×10-6/Kであり、金属ワイヤ8が銅の場合、αが約17×10-6/Kであるため、CICクラッド材の熱膨張係数αは、その間である5×10-6/K以上13×10-6/K未満であることが好ましい。金属ワイヤ8がアルミニウムを主成分とする場合、金属ワイヤのαが約24×10-6/Kとなるため、クラッド材の熱膨張係数はSiCのαとの中間値である6×10-6/K以上14×10-6/K未満であることが好ましい。
ここで、本実施の形態の半導体装置1に用いられる熱応力緩和部材4の例を以下に示す。
図2及び図3は、CICクラッド材を用いて形成された熱応力緩和部材4の断面図(上側の図)及び凸部7側から見た上面図(下側の図)である。
図2及び図3に示す熱応力緩和部材4では、CICクラッド材のCu部10aが基部6、CICクラッド材のインバー部11及びCu部10bが凸部7として形成されている。凸部7の形状は、凸部7の先端面が表面電極2と接合し得るような平面を有していれば特に限定されず、図2に示すような角柱状、図3に示すような円柱状などの各種形状とすることができる。特に、凸部7の形状を図3に示すような円柱状とすることにより、熱応力が集中し易い角部を排除することができるため、接合部5との間の接合強度をより一層向上させることができる。
熱応力緩和部材4は、ST工程において、図4に示すような下部プレート20及び加圧プレート21を用い、加圧プレート21によって半導体素子3と熱応力緩和部材4との間に圧力を印加することによって接合される(図4中の、加圧プレート21上の矢印は加圧方向を示している)。そのため、半導体素子3と熱応力緩和部材4との間を接合する接合部5に均一な圧力を印加することができるように、接合部5と接する熱応力緩和部材4の下面の面積(図2及び3では、凸部7の先端面の面積)よりも熱応力緩和部材4の上面の面積(図2及び3では、凸部7が設けられた基部6の面と反対の面の面積)が大きいことが好ましい。
また、熱応力緩和部材4の凸部7の先端面の面積は、表面電極2の面積よりも小さいことが好ましい。
熱応力緩和部材4の全体の大きさは、ゲート電極9と干渉しない大きさであれば特に限定されない。したがって、熱応力緩和部材4の全体の大きさは、作製する半導体装置1の大きさに応じて適宜調整すればよい。
上記のような構造を有する熱応力緩和部材4の作製方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。具体的には、CICクラッド材であれば、インバー合金/銅の2層についてのエッチング加工、又は研削などの機械加工によって上記のような構造を形成することができる。
次に、WB工程では、熱応力緩和部材4の凸部7が設けられた基部6の露出領域の面上に金属ワイヤ8を接続する。WB工程では、ワイヤボンド装置の制約から、通常は熱応力緩和部材4の凸部7が上向きとなる状態で金属ワイヤ8を接合する。半導体素子3の表面電極2上に熱応力緩和部材4を接合する前に、金属ワイヤ8を熱応力緩和部材4に接続するため、金属ワイヤ8の接続の際、特に、ワイヤボンディングの際の物理的エネルギーによる表面電極2又は接合部5の破損を防止することができる。
なお、ゲート電極9に用いる金属ワイヤ8aは、制御信号を伝達するものであり、通電される電流は小さいため、熱応力緩和部材4に接続する金属ワイヤ8と比べてごく細いワイヤで済む。そのため、金属ワイヤ8aを接続する工程は、ST工程の後など、生産性の都合で決めてよい。
金属ワイヤ8としては、特に限定されず、当該技術分野において公知のものを用いることができる。金属ワイヤ8の例としては、Al、Be、Cu、Au、Fe、Mg、Mo、Ni、Pd、Pt、Si、Ag、Ta、Sn、Ti、U及びZrからなる群から選択される少なくとも1種の金属元素を含むワイヤであることが好ましい。その中でも金属ワイヤ8は、電気伝導率が高いCuを主成分とするワイヤであることが好ましい。このようなCuワイヤを用いることにより、金属ワイヤ8の本数を低減することができるため、半導体装置1を小型化することもできる。また、金属ワイヤ8は、断面円形の線状の他、撚り線状、断面形状が長方形のリボン状などの各種形状とすることができる。線径については、断面円形の線状であれば、直径が20μm〜400μm程度の丸線が選択される。
なお、金属ワイヤ8の径は、金属ワイヤ8が接続される熱応力緩和部材4の凸部7の高さに応じて調整されることが好ましい。ここで、本明細書において、金属ワイヤ8の径とは、線状であれば金属ワイヤ8の断面の直径、それ以外の形状であれば金属ワイヤ8の断面の最も長い径のことを意味する。
具体的には、金属ワイヤ8の径に対する熱応力緩和部材4の凸部7の高さの比は、1以上、好ましくは1.2以上5以下、より好ましくは1.3以上4以下、さらに好ましくは1.4以上3以下である。当該比が0.5である場合、表面電極2と金属ワイヤ8とが干渉し易くなることが実験によって確認されている。また、当該比が1である場合、表面電極2と金属ワイヤ8との干渉はないものの、短絡の恐れがあることが実験によって確認されている。他方、当該比が1.5及び2である場合、表面電極2と金属ワイヤ8との干渉はなく、短絡の恐れもないことが実験によって確認されている。
金属ワイヤ8は、所定の電流容量を確保するため、複数本を並べて接続してもよい。この場合、金属ワイヤ8の間隔(ピッチ)は、金属ワイヤ8の径以上とすることが好ましい。
金属ワイヤ8の接続方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。金属ワイヤ8の接続方法の例としては、ワイヤボンディング、ロウ付け、溶接などが挙げられる。したがって、金属ワイヤ8の接続方法の自由度が高くなる。
また、ワイヤボンディングについては、通常の荷重と超音波とを同時印加して接合する方法以外に、主に荷重を加えて密着させた後、超音波を印加して超音波による摩擦熱によって接合される方法を用いても良い。また、荷重及び超音波の大きさを複数変えて接合しても良い。
ST工程では、WB工程で金属ワイヤ8が接合された熱応力緩和部材4を裏返して、凸部7の先端面を半導体素子3の表面電極2に接合する。この接合は、接合部5を介して行われる。
半導体素子3としては、特に限定されず、当該技術分野において公知のものを用いることができる。半導体素子3は、Si(シリコン)を用いた一般的な素子であり得るが、SiC(炭化ケイ素)、GaN(窒化ガリウム)、ダイヤモンドなどのSiと比べてバンドギャップが広い材料を用いた素子が好ましく、SiCを用いた素子が特に好ましい。半導体素子3の種類としては、特に限定されないが、IGBT(絶縁ゲート型バイポーラトランジスタ)、MOSFET(金属酸化膜半導体電界効果トランジスタ)のようなスイッチング素子、ダイオードのような整流素子であり得る。
表面電極2及びゲート電極9としては、特に限定されず、当該技術分野において公知の材料及び方法を用いて半導体素子3の表面に形成される。一般的に、表面電極2及びゲート電極9は、アルミニウム、銅などの導電材料から形成される。
接合部5としては、特に限定されず、当該技術分野において公知の接合材を用いて形成することができる。
接合材の例としては、Agナノ粒子を主成分として含むAgペーストが挙げられる。ここで、本明細書において「主成分」とは、含有量が50質量%超過である成分のことを意味する。Agペーストの接合温度(焼結温度)は350℃以下であるが、接合後に形成される接合部5の耐熱温度は、Agの融点(約960℃)となる。Agペーストに含まれるAgナノ粒子は、比表面積が大きく、反応性が高いため、Agペーストを用いることにより、接合温度を低くすると同時に、耐熱温度が高い接合部5を形成することができる。
Agペーストは、Ag以外に、Au、Cu、Zn、Bi、Sn及びInからなる群から選択される少なくとも1種の金属元素を含むことが好ましい。当該金属元素を含むAgペーストを用いることにより、接合部5の耐熱温度を向上させることができる。
なお、接合材の形態はペースト状ではなく、予めシート状に成型された形態であってもよい。また、接合材の材料として、Sn中にAu、Ag、Cu、Ni、Bi、Sb、Pt、Pd、In、Znのいずれかの金属粒が添加されたものでもよい。形態は、ペースト又はシート状のいずれであっても良い。
接合部5は、半導体素子3の表面電極2の表面に接合材を塗布した後、その上に金属ワイヤ8を接続した熱応力緩和部材4を配置し、加圧しつつ加熱することによって形成される。
接合材の塗布方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。例えば、半導体素子3の表面電極2の表面に、金属製、セラミック製又はガラス製のマスクを設け、メタルスキージなどによって接合材を塗布すればよい。このとき、接合材の塗布面積は、凸部7の先端面の面積と同じにすることが好ましい。また、マスクを設ける代わりに、ポリイミドテープなどのテープを用いてマスキングを行い、接合材を塗布してもよい。ただし、マスキングに用いるテープとしては、半導体素子3に対する密着性に優れ且つ接合材の乾燥温度に耐えることができるものを用いる必要がある。
表面電極2の表面に形成される接合材の塗膜の厚さは、特に限定されず、作製する半導体装置1の大きさに応じて適宜調整すればよい。接合材の塗膜の厚さは、一般に50μm以上300μm以下、好ましくは100μm以上200μm以下である。
接合材の塗膜は、必要に応じて乾燥させてもよい。塗膜の乾燥条件は、特に限定されず、使用する接合材の組成などに応じて適宜調整すればよい。例えば、接合材としてAgペーストを用いる場合、Agペーストの塗膜を形成した半導体素子3を、ホットプレート上で予備乾燥(例えば、100℃×10分)させた後、本乾燥(例えば、130℃×30分)させればよい。なお、予備乾燥及び本乾燥の温度は、接合材が焼結する温度未満に設定する必要がある。
半導体素子3と熱応力緩和部材4とを接合させる際の加熱及び加圧条件は、半導体素子3及び熱応力緩和部材4が破損しない範囲の条件であれば特に限定されず、使用する接合材のなどに応じて適宜調整すればよい。例えば、接合材としてAgペーストを用いる場合、加熱温度を200℃〜300℃、印加圧力を10MPa〜50MPa、処理時間を60秒〜120秒とすればよい。
加圧は、図4に示すような下部プレート20及び加圧プレート21を用いて行われる。
このとき、熱応力緩和部材4の凸部7が設けられた基部6の面上に金属ワイヤ8が接続されているため、下部プレート20及び加圧プレート21を用いて半導体素子3の表面電極2上に熱応力緩和部材4を接合する際に金属ワイヤ8が邪魔にならない。したがって、半導体素子3の表面電極2上に熱応力緩和部材4を上方から均一に加圧して接合させることができるため、接合部5を介した半導体素子3の表面電極2と熱応力緩和部材4との間の接合強度を向上させることができる。
下部プレート20及び加圧プレート21としては、特に限定されず、当該技術分野において公知のものを用いることができる。下部プレート20及び加圧プレート21は、ポリテトラフルオロエチレンなどの化学的に安定且つ耐熱性に優れた材料から形成されていることが好ましい。
変形例
図6は、半導体装置1のST工程における加圧状態の例を示す断面模式図であり、図4と比較すると、加圧プレート21と熱応力緩和部材4との間にクッション材23を挿入している点が異なる。クッション材23を介して加圧することにより、加圧面内の圧力を均一化させることができる。クッション材23の他に、下部プレート20と半導体素子3の間に別のクッション材を併用しても良い。クッション材23の好ましい材質としては、ポリテトラフルオロエチレン(PTFE)、シリコーンゴム、ポリイミド、軟質金属箔、ガラス繊維、炭素繊維が挙げられる。これらの中でも、耐熱性及び緩衝性に優れるという観点から、ポリテトラフルオロエチレンが特に好ましい。
本実施の形態の半導体装置1は、駆動させると、半導体素子3などの各部材に電流が流れ、その際に電気抵抗分の電力ロスが熱へと変換され、発熱が生じる。しかしながら、本実施の形態の半導体装置1は、半導体素子3と金属ワイヤ8との間に熱応力緩和部材4を設けることにより、半導体素子3と金属ワイヤ8との間の熱膨張係数差を小さくして熱応力を緩和させているため、半導体素子3と金属ワイヤ8と間の接続信頼性を向上させることができる。
以上のように、本実施の形態の半導体装置1によれば、半導体素子3の表面電極2又は半導体素子3の表面電極2と熱応力緩和部材4との間の接合部5の破損を防止すると共に、半導体素子3の表面電極2と熱応力緩和部材4との接合力を低下させることなく、半導体素子3と金属ワイヤ8との間の接続信頼性を向上させることができる。
実施の形態2.
図8は、本実施の形態の半導体装置のST工程時の状態を示す断面模式図である。
図8において、本実施の形態の半導体装置は、半導体素子3の下側に基板SRと接合部5aを備えている点において実施の形態1の半導体装置1と異なる。それ以外の部分は、実施の形態1と同一であるため、説明を省略する。
半導体素子3と図2又は図3に示す熱応力緩和部材4とを接合させるときには、生産性の観点から、図8のように半導体素子3は基板SR又は放熱板などに接合された構造体になっていることが好ましい。予め、半導体素子3と基板が接合されていることにより、半導体素子3が安定した状態でST工程を実施することができる。
半導体素子3と金属ワイヤ8との間の接続信頼性を向上させることができることに関しては、実施の形態1と同様である。
実施の形態3.
図5は、本実施の形態の半導体装置の断面図である。
図5において、本実施の形態の半導体装置30は、熱応力緩和部材4の形状、及び熱応力緩和部材4における金属ワイヤ8の接続領域が実施の形態1の半導体装置1と異なる。
それ以外の部分は、実施の形態1と同一であるため、説明を省略する。
本実施の形態の半導体装置30に用いられる熱応力緩和部材4は、凸部7が設けられた基部6の面と反対の面にも別の凸部31が設けられている。
このような構成とすることにより、凸部7が形成された基部6の面上だけでなく、凸部31が設けられた基部6の面上にも金属ワイヤ8を接続することが可能になる。したがって、凸部7及び凸部31が形成された基部6の2つの面に金属ワイヤ8を接続することにより、より大きな電流容量を確保することが可能となる。
なお、このような構造を有する熱応力緩和部材4は、BF工程においてエッチング加工、機械加工などの公知の方法を用いて作製することができる。熱応力緩和部材4の素材としてCICクラッド材を用いる場合の材料構成は、基部6及び凸部31がCuであり、凸部7がインバー合金とCuの二層から構成されてCu部が接合部5との接合面になる。言い換えると、図2、図3のCu部10aの外周部に段差形状を設けた構造である。
以上のように、本実施の形態の半導体装置30によれば、本実施の形態の半導体装置1の効果に加え、より大きな電流容量を確保することが可能となる。また、図5に示すように、凸部31が設けられた基部6の外周部の面上にのみ、金属ワイヤ8を接続する場合は、熱応力緩和部材4を反転することなく半導体装置30の組立を行うことが可能であるため、生産性の点で有利である。
変形例
図7は、CICクラッド材を用いた熱応力緩和部材4の他の構造例を示す断面模式図である。この構造は、基部6は周囲が薄いCu層で覆われたCICクラッドであり、凸部7及び凸部31は、中央部の厚いCu部からなる。このような熱応力緩和部材4を用いることにより、薄いCu部表面からなるワイヤボンド領域12に対して、Cuワイヤなどの金属ワイヤ8を接合すれば、接合部に金属間化合物が形成されることもない。また、熱応力緩和部材4の構成を表裏対称な形態とすることによって、熱応力による反りを無くすことができる。このような構造を用いることによって、温度サイクルに対する信頼性の高いワイヤ接合部を得ることができる。
実施の形態4.
図9は、本実施の形態のST工程における加圧状態の例を示す断面模式図であり、実施の形態3と比較すると、半導体素子3の下側に基板SRと接合部5aを備えている点が異なる。また、図9には金属ワイヤ8が無いことから理解できるように、金属ワイヤ8を接合する前にST工程を実施しているところに特徴がある。すなわち、本実施の形態では、ST工程の後にWB工程を行う。その他については、実施の形態3と同様である。
ST工程でクッション材23を使用した際、熱応力緩和部材4のクッション材23と接触した面に、クッション材23の残渣が付着する場合がある。クッション材23の残渣が付着した状態では、WB工程で金属ワイヤ8を基部6に接合する際に、安定して強固な接合を得ることが出来ず、金属ワイヤ8の接合不良の割合が高くなる。
これに対して、図9に示すように、基部6の上下に凸部を備えた熱応力緩和部材4を用いることにより、金属ワイヤ8の接合される基部6の外周部にクッション材23が接触することがない。このため、ST工程の後に、残渣に起因する接合不良を起こすことなくWB工程を行うことが可能となる。そのほか、ST工程において金属ワイヤ8が破損しないように加圧プレート21の配置を考慮する必要がなく、半導体装置1の生産性を高めることができる。
また、ワイヤ接続部が半導体素子3の直上でない基部6の外周部に接続すれば、ワイヤ接続時の熱及び物理エネルギーが半導体素子3に直接加わらない利点がある。
1、30 半導体装置、2 表面電極、3 半導体素子、4 熱応力緩和部材、5、5a 接合部、6 基部、7、31 凸部、8 金属ワイヤ、9 ゲート電極、10a、10b Cu部、11 インバー部、20 下部プレート、21 加圧プレート、23クッション材。
すなわち、本発明は、半導体素子の表面電極に接合された熱応力緩和部材に金属ワイヤが接続された半導体装置であって、前記熱応力緩和部材が、基部と前記基部上に設けられた凸部とを備えており、前記凸部の先端面が、前記半導体素子の表面電極に接合部を介して接合され、且つ前記凸部が設けられた前記基部の面上に前記金属ワイヤが接続されていることを特徴とする半導体装置である。
また、本発明は、基部と前記基部上に設けられた凸部とを備える熱応力緩和部材を作製する工程と、前記凸部が設けられた前記基部の面上に金属ワイヤを接続する工程と、前記凸部の先端面を半導体素子の表面電極に接合部を介して接合する工程とを含むことを特徴とする半導体装置の製造方法である。

Claims (13)

  1. 半導体素子の表面電極に接合された熱応力緩和部材に金属ワイヤが接続された半導体装置であって、
    前記熱応力緩和部材が、基部と前記基部上に設けられた凸部とを備えており、前記凸部の先端面が、前記半導体素子の表面電極に接合され、且つ前記凸部が設けられた前記基部の面上に前記金属ワイヤが接続されていることを特徴とする半導体装置。
  2. 前記金属ワイヤの径に対する前記熱応力緩和部材の前記凸部の高さの比が1以上であることを特徴とする請求項1に記載の半導体装置。
  3. 前記熱応力緩和部材の前記凸部が設けられた前記基部の面と反対の面の面積が、前記熱応力緩和部材の前記凸部の先端面の面積よりも大きいことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記熱応力緩和部材が、CICクラッド材を用いて形成されていることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
  5. 前記金属ワイヤが、Agと、Au、Cu、Zn、Bi、Sn及びInからなる群から選択される少なくとも1種の金属元素とを含む接合部を介して前記基部の面上に接続されていることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
  6. 前記金属ワイヤが、Al、Be、Cu、Au、Fe、Mg、Mo、Ni、Pd、Pt、Si、Ag、Ta、Sn、Ti、U及びZrからなる群から選択される少なくとも1種の金属元素を含むことを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
  7. 前記熱応力緩和部材の前記凸部が設けられた前記基部の面と反対の面に、別の凸部が設けられていることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。
  8. 基部と前記基部上に設けられた凸部とを備える熱応力緩和部材を作製する工程と、
    前記凸部が設けられた前記基部の面上に金属ワイヤを接続するWB工程と、
    前記凸部の先端面を半導体素子の表面電極に接合するST工程と
    を含むことを特徴とする半導体装置の製造方法。
  9. 前記ST工程における半導体素子の表面電極に対する前記凸部の先端面の接合が、クッション材を介した加圧によって行われることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記WB工程の前に前記ST工程を行うことを特徴とする請求項9に記載の半導体装置の製造方法。
  11. 前記金属ワイヤの径に対する前記熱応力緩和部材の前記凸部の高さの比が1以上であることを特徴とする請求項8〜10のいずれか一項に記載の半導体装置の製造方法。
  12. 前記熱応力緩和部材の前記凸部が設けられた前記基部の面と反対の面の面積が、前記熱応力緩和部材の前記凸部の先端面の面積よりも大きいことを特徴とする請求項8〜11のいずれか一項に記載の半導体装置の製造方法。
  13. 前記熱応力緩和部材が、CICクラッド材を用いて形成されていることを特徴とする請求項8〜12のいずれか一項に記載の半導体装置の製造方法。
JP2016558151A 2015-04-21 2016-04-19 半導体装置及びその製造方法 Pending JPWO2016171122A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015086630 2015-04-21
JP2015086630 2015-04-21
PCT/JP2016/062354 WO2016171122A1 (ja) 2015-04-21 2016-04-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2016171122A1 true JPWO2016171122A1 (ja) 2017-05-18

Family

ID=57143130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016558151A Pending JPWO2016171122A1 (ja) 2015-04-21 2016-04-19 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JPWO2016171122A1 (ja)
WO (1) WO2016171122A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7052444B2 (ja) * 2018-03-15 2022-04-12 住友大阪セメント株式会社 光変調器、及び光伝送装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2007173504A (ja) * 2005-12-22 2007-07-05 Toyota Central Res & Dev Lab Inc 半導体素子を実装するためのモジュールと、半導体素子が実装されている半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102326A (ja) * 1986-10-20 1988-05-07 Hitachi Cable Ltd クラツド材
JP5732955B2 (ja) * 2011-03-25 2015-06-10 トヨタ自動車株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2007173504A (ja) * 2005-12-22 2007-07-05 Toyota Central Res & Dev Lab Inc 半導体素子を実装するためのモジュールと、半導体素子が実装されている半導体装置

Also Published As

Publication number Publication date
WO2016171122A1 (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP3988735B2 (ja) 半導体装置及びその製造方法
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2011238779A (ja) 導電性接合構造体、これを用いた半導体装置および半導体装置の製造方法
JP6854810B2 (ja) 半導体装置
US20190006265A1 (en) Power semiconductor device and method for manufacturing power semiconductor device
KR20180097703A (ko) 열-확전 판 제조 방법, 열-확전 판, 반도체 모듈 제조 방법 및 반도체 모듈
JP2017107925A (ja) 熱電変換モジュールおよびその製造方法
JP6399906B2 (ja) パワーモジュール
JP6440903B2 (ja) 半導体装置およびその製造方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP6881304B2 (ja) 半導体装置及び半導体装置の製造方法
KR20180103097A (ko) 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈
WO2016171122A1 (ja) 半導体装置及びその製造方法
JP2006196765A (ja) 半導体装置
CN112086372B (zh) 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法
JP2019512867A (ja) 回路基板プレートを製造するための方法、回路基板プレート、半導体モジュールを製造するための方法、及び、半導体モジュール
JP2007150342A (ja) 半導体装置およびその製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6819385B2 (ja) 半導体装置の製造方法
JP5884625B2 (ja) 半導体デバイス
JP2003203932A (ja) 半導体装置及びその製造方法
JP2021022712A (ja) 熱電モジュール及び熱電モジュールの製造方法
WO2013021983A1 (ja) 半導体装置及びその製造方法
WO2011102547A1 (ja) 電力用半導体素子

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704