JPWO2015033600A1 - 電極対、その作製方法、デバイス用基板及びデバイス - Google Patents

電極対、その作製方法、デバイス用基板及びデバイス Download PDF

Info

Publication number
JPWO2015033600A1
JPWO2015033600A1 JP2015535332A JP2015535332A JPWO2015033600A1 JP WO2015033600 A1 JPWO2015033600 A1 JP WO2015033600A1 JP 2015535332 A JP2015535332 A JP 2015535332A JP 2015535332 A JP2015535332 A JP 2015535332A JP WO2015033600 A1 JPWO2015033600 A1 JP WO2015033600A1
Authority
JP
Japan
Prior art keywords
electrode
gap
substrate
pair
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015535332A
Other languages
English (en)
Other versions
JP6283963B2 (ja
Inventor
真島　豊
豊 真島
寺西　利治
利治 寺西
宗平 武下
宗平 武下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JPWO2015033600A1 publication Critical patent/JPWO2015033600A1/ja
Application granted granted Critical
Publication of JP6283963B2 publication Critical patent/JP6283963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Composite Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

デバイスの性能を精度よく発揮させることができる電極対及びその作製方法と、デバイス用基板及びデバイスを提供する。電極対１０は、一方の電極１０Ａと他方の電極１２Ｂとがギャップ１７を有して向かい合うように同一面上に設けられており、一方の電極１２Ａと他方の電極１２Ｂとの向かい合う部分が、互いに近づくにつれてその面から遠ざかるように湾曲している。この電極対１０は、初期ギャップを有するように間隔をあけて種電極の対が形成された基板をサンプルとして準備し、サンプルを無電解メッキ液に浸漬する際、一定時間経過すると無電解メッキ液を交換し、その交換回数を調整することにより作製される。その結果、一方の電極１２Ａと他方の電極１２Ｂとの隙間を一定に保ちながら、対向する面を縦方向に調整することができる。

Description

本発明は、ギャップを有する電極対、その作製方法、デバイス用基板及びデバイスに関する。
ナノギャップを有するように対となる電極を向かい合わせ、そのナノギャップにナノ粒子や分子を配置して構成したデバイスは、スイッチング機能やメモリ機能を有するため、新たなデバイスとして有望視されている。本発明者らは、無電解金メッキにより作製したナノギャップ電極に対して化学的に合成した金ナノ粒子を導入して単電子トランジスタ（Single Electron Transistor: SET）を組み立て、常温で動作するＳＥＴ集積回路を構築することを目指している（非特許文献１）。また、５ｎｍ以下のギャップ長を有するナノギャップ電極を９０％の収率で作製することに成功し（非特許文献２）、さらに、界面活性剤分子をテンプレートとして用いた「分子定規無電解金メッキ法」（Molecular Ruler Electroless Gold Plating: MoREGP）を開発し、２ｎｍのギャップ長を有するナノギャップ電極を再現性良く作製する技術を確立してきた（特許文献１）。
国際公開２０１２／１２１０６７号
K. Maeda, Y. Majima et al, ACS Nano, 6, 2798 (2012) Victor M. Serdio V., Yasuo Azuma, Shuhei Takeshita, Taro Muraki, Toshiharu Teranishi and Yutaka Majima, Nanoscale, 4, 7161 (2012)
しかしながら、特許文献１の技術で作製したナノギャップ電極の構造の詳細、特に断面構造の詳細は分かっておらず、ナノギャップ電極を用いたデバイスの創成に支障をきたしていた。断面構造は、ナノギャップ電極間に導入されるナノ粒子や分子などの機能性材料の個数を制御し、ゲート電極と機能性材料間の静電容量、すなわちゲート容量を左右するからである。また、ナノギャップに限らず、滑らかな表面を有してギャップを保ちながら対向面積を調整して電極対を作製することが望まれている。これによりデバイスの性能が決まるからである。
そこで、本発明の目的は、上記課題に鑑み、デバイスの性能を精度よく発揮させることができる電極対及びその作製方法と、その電極対を備えたデバイス用基板及びデバイスとを提供することにある。
上記目的を達成するために、本発明では次のような手段が講じられる。
[１] 一方の電極と他方の電極とがギャップを有して向かい合うように同一面上に設けられ、
前記一方の電極と前記他方の電極との向かい合う部分が、互いに近づくにつれて前記面から遠ざかるように湾曲している、電極対。
[２] 前記一方の電極及び前記他方の電極が、一方向に延びた本体部と、該本体部から互いの先端が向かい合うように延びて近接する近接部と、をそれぞれ備え、
前記本体部が前記面に接触しており、前記近接部が前記面に接触しておらず前記近接部が前記先端に近づくに従い前記面から遠ざかるように湾曲している、前記［１］に記載の電極対。
［３］ 前記近接部は、前記本体部から前記先端に向かう軸に対して垂直な断面積が前記先端に近づくに従い小さくなる凸の外形曲面を有している、前記［２］に記載の電極対。
［４］ 前記一方の電極と前記他方の電極が、それぞれ、金属層と、該金属層と前記面との間に設けられ該金属層を前記面に密着させる密着層とで構成され、
前記近接部が前記金属層で構成されている、前記［２］に記載の電極対。
［５］ 基板と、一方の電極と他方の電極とがギャップを有するように前記基板上に設けられた電極の対と、前記電極の対を覆うように設けられた絶縁層と、を備え、
前記一方の電極と、前記他方の電極と、さらに前記基板及び前記絶縁層との間に空間が形成されている、デバイス用基板。
［６］ 前記［１］乃至［４］の何れかに記載の電極対がナノギャップを有するように備えられ、
前記一方の電極及び前記他方の電極をソース、ドレインの各電極とし、
前記ナノギャップに、ナノ粒子又は機能性分子が配置されている、デバイス。
［７］ 前記［１］乃至［４］の何れかに記載の電極対を光伝導アンテナとする、デバイス。
［８］ 初期ギャップを有するように間隔をあけて種電極の対が形成された基板をサンプルとして準備し、
前記サンプルを無電解メッキ液に浸漬する際、一定時間経過すると前記無電解メッキ液を交換する、電極対の作製方法。
［９］ 前記無電解メッキ液を交換する回数を調整することにより、一方の電極と他方の電極との隙間を一定に保ちながら、対向する面を縦方向に延ばす、前記［８］に記載の電極対の作製方法。
本発明によれば、一方の電極と他方の電極とが向き合うように同一面上に配置され、一方の電極と他方の電極との向かい合う部分が、互いに近づくにつれてその面から遠ざかるように湾曲している。そのため、電極間に小さな電圧を印加することでギャップ間に強い電界を印加することができる。よって、ギャップにナノ粒子や分子を配置してデバイスを構成したり、電極対を光伝導アンテナとして用いてデバイスを構成したりすることにより、各デバイスの性能を効率良く実現することができる。また、本発明によれば、初期ギャップを有するように間隔をあけて種電極の対が形成された基板をサンプルとして準備し、サンプルを無電解メッキ液に浸漬する際、一定時間経過すると無電解メッキ液を交換する。よって、滑らかな表面を有してギャップを保ちながら対向面積を調整して電極対を作製することができる。
本発明の第１実施形態に係る電極対を示し、（Ａ）は（Ｂ）のＸ１−Ｘ１線に沿う断面図、（Ｂ）は平面図である。 本発明の第２実施形態に係る電極対を示し、（Ａ）は（Ｂ）のＸ２−Ｘ２線に沿う断面図、（Ｂ）は平面図である。 本発明の第３実施形態に係る電極対を示し、（Ａ）は（Ｂ）のＸ３−Ｘ３線に沿う断面図、（Ｂ）は平面図である。 本発明の実施形態に係るデバイスの模式図である。 図４のＸ４−Ｘ４線に沿う概略断面図である。 実施例で作製したサンプルを模式的に示し、（Ａ）は断面図、（Ｂ）は平面図である。 実施例で作製したナノギャップ電極のＳＥＭ像の図である。 サンプル加工後のナノギャップ電極のＳＥＭ像とＳＴＥＭ像の図である。 （Ａ）はサンプル加工後のナノギャップ電極のＳＴＥＭ像及びその拡大像の図、（Ｂ）は（Ａ）の線図である。 （Ａ）（Ｂ）及び（Ｃ）は、それぞれ、サンプルのＥＥＬＳスペクトラムイメージ、窒素（Ｎ）のピークカウント数のイメージ図、シリコン（Ｓｉ）のピークカウント数を示すイメージ図である。 比較例で作製したナノギャップ電極のＳＥＭ像の図である。
１０，２０，５０：電極対
１０Ａ，２０Ａ：デバイス
１１：基板
１１Ａ：半導体基板
１１Ｂ：絶縁層（第１の絶縁層）
１２：電極
１２Ａ：一方の電極
１２Ｂ：他方の電極
１２Ｃ，１２Ｄ，１２Ｘ，１２Ｙ：金属層
１２Ｅ，１２Ｆ：種電極
１３：絶縁層（第２の絶縁層）
１３Ａ：空間
１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ：密着層
１５：本体部
１６：近接部
１６Ａ：先端
１６Ｂ：対向面
１６Ｐ：上部
１６Ｑ：下部
１６Ｒ：手前部
１６Ｓ：奥部
１７：ギャップ
１８：金属ナノ粒子（機能性分子）
１９：トップゲート
２１，２２：保護層
３０：ＴＨｚ電磁波を発生するシステム
３１：光伝導アンテナ素子
３２：平行伝送線路
３３：アンテナ
３３Ａ：一方の電極
３３Ｂ：他方の電極
３４：基板（ＧａＡｓ基板）
３５：半球レンズ
以下、図面を参照しながら本発明の実施形態を説明するが、特許請求の範囲に記載した発明の範囲において適宜変更して実施することができる。
〔電極対及びそれを備えたデバイス用基板〕
図１は、本発明の第１実施形態に係る電極対を示し、（Ａ）は（Ｂ）のＸ１−Ｘ１線に沿う断面図であり、（Ｂ）は平面図である。本発明の実施形態に係る電極対１０は、一方の電極１２Ａと他方の電極１２Ｂとがギャップ１７を有して向かい合うように同一面上に設けられて構成されており、一方の電極１２Ａと他方の電極１２Ｂとの向かい合う部分が、互いに近づくにつれてその面から遠ざかるように湾曲している。以下、その面が基板１１の表面である場合を例にとって説明する。
電極対１０は、図１に示すように、半導体基板１１Ａ上に絶縁層１１Ｂを有して構成された基板１１上に、ナノギャップを有するように向かい合って設けられた一方の電極１２Ａ及び他方の電極１２Ｂで構成される。
一方の電極１２Ａ及び他方の電極１２Ｂは、それぞれ、図１に示すように一方向に延びた本体部１５と、本体部１５から向かい合って各先端１６Ａが互いに近接するように延びる近接部１６を備える。各近接部１６は、相対する電極１２（以下、一方の電極と他方の電極を区別しない場合には単に電極１２と表記することにする。）に向かって平面視で本体部１５から軸方向に延び、各先端１６Ａ同士でギャップ１７を形成する。ギャップ１７は、デバイスに応じて設定され、一方の電極１２Ａの先端１６Ａと他方の電極１２Ｂの先端１６Ａとの距離が例えば数μｍであってもよいし、数ｎｍ、例えば０．３ｎｍ〜１２ｎｍであってもよい。図１（Ａ），（Ｂ）に示すように、一方向をｘ方向、電極１２の幅方向をｙ方向、電極１２の厚み方向をｚ方向と呼ぶことにする。一方の電極１２Ａの先端１６Ａと他方の電極１２Ｂの先端１６Ａはギャップ１７を有しつつ相対しており、ギャップ１７のｙ方向の長さは無電解メッキの溶液及びメッキ条件により決まり、０．３ｎｍ以上でもよく、本体部１５のｙ方向の幅の９割程度であってもよい。
本発明の第１実施形態では、本体部１５は絶縁層１１Ｂに接触しており、近接部１６が絶縁層１１Ｂに接触しておらず、近接部１６が先端１６Ａに近づくに従い絶縁層１１Ｂから遠ざかるように湾曲している。近接部１６は、本体部１５から先端１６Ａに向かう軸に対して垂直な断面が先端１６Ａになるに従い小さくなる凸の外形曲面を有している。つまり、本体部１５の軸方向（ｘ方向）に直交する断面積が先端１６Ａに近づくに従い小さくなり、先端１６Ａが最小の断面積、すなわち最小の寸法となる。近接部１６は、本体部１５と異なりあたかも庇のように近接部１６の直下では「空」の状態であり、空間１３Ａが形成されている。このような空間を形成する近接部１６の形状を「庇構造」と呼ぶ。
図１（Ａ）に示すように、近接部１６は、電極１２の厚さ方向（ｚ方向）のほぼ中間面に対して上下に略対称であることが好ましい。特に、電極１２の本体部１５が延びる軸線（Ｘ１−Ｘ１線）を含んで基板１１に垂直な断面形状のうち上部１６Ｐと下部１６Ｑとが、それぞれ略円弧や楕円弧のような二次曲線の一部の如く湾曲しているとよい。また、近接部１６は、電極１２の幅方向（ｙ方向）のほぼ中間面に対して略対称であることが好ましい。特に、電極１２の幅方向の線を含んで基板１１に垂直な断面形状のうち手前部１６Ｒと奥部１６Ｓとが、それぞれ略円弧や楕円弧のような二次曲線の一部の如く湾曲している。近接部１６の構造において、電極１２の本体部１５が延びる軸線を含んで基板１１に垂直な断面形状のうち、上部１６Ｐ及び下部１６Ｑの各曲率中心と、電極１２の幅方向の線を含んで基板１１に垂直な断面形状のうち、手前部１６Ｒ及び奥部１６Ｓの曲率中心は、何れも近接部１６内に存在する。
図２は、本発明の第２実施形態に係る電極対を示し、（Ａ）は（Ｂ）のＸ２−Ｘ２線に沿う断面図であり、（Ｂ）は平面図である。図１に示す電極対と同一又は対応する部位については同一の符号が付されている。第２実施形態では、絶縁層１１Ｂ上にギャップを有するように密着層１４Ａ，１４Ｂの対が設けられ、密着層１４Ａ，１４Ｂの対のそれぞれに金属層１２Ｃ，１２Ｄが設けられている点で異なる。
第２実施形態では、一方の電極１２Ａが密着層１４Ａ及び金属層１２Ｃで構成され、他方の電極１２Ｂが密着層１４Ｂ及び金属層１２Ｄで構成される。図２に示すように、各近接部１６は、金属層１２Ｃ，１２Ｄのうち密着層１４Ａ，１４Ｂと接触していない部位でのみ構成される。よって、第１実施形態と同様、近接部１６が絶縁層１１Ｂに接触しておらず近接部１６が先端に近づくに従い絶縁層１１Ｂから遠ざかるように湾曲している。近接部１６は、本体部１５から先端１６Ａに向かう軸に対して垂直な断面が、先端１６Ａに近づくに従い小さくなる凸の外形曲面を有している。つまり、本体部１５の軸方向（ｘ方向）に直交する断面積が小さくなり、先端１６Ａが最小の面積となる。
第２実施形態においては、金属層１２Ｃ及び１２Ｄが密着層１４Ａ，１４Ｂを介在して絶縁層１２上に設けられているため、金属層１２Ｃ及び１２Ｄが絶縁層１１Ｂから剥離し難い。
図３は、本発明の第３実施形態に係る電極対５０を示し、（Ａ）は（Ｂ）のＸ３−Ｘ３線に沿う断面図であり、（Ｂ）は平面図である。図１に示す電極対と同一又は対応する部位には同一の符号が付されている。第３実施形態は、第１実施形態と次の点で異なる。すなわち、一方の電極１２Ａと他方の電極１２Ｂとが、一定の範囲のギャップを保ちながら対向面１６Ｂで向き合っており、対向面１６Ｂが一定の面積を有している点で異なっている。一定の面積とは、電極幅を１０ｎｍ〜８０ｎｍ、電極高さを２ｎｍ〜７０ｎｍとすると、例えば２０ｎｍ２〜５６０ｎｍ２の範囲である。一方の電極１２Ａ及び他方の電極１２Ｂは、第１及び第２実施形態と比べて大きい厚み、すなわち高さを有する。第３実施形態であっても、本体部１５は絶縁層１１Ｂに接触しており、近接部１６が絶縁層１１Ｂに接触しておらず、近接部１６が先端１６Ａに近づくに従い絶縁層１１Ｂから遠ざかるように湾曲している。また、近接部１６は、本体部１５から先端１６Ａに向かう軸に対して垂直な断面が、先端１６Ａになるに従い小さくなる凸の外形曲面を有している。つまり、本体部１５の軸方向（ｘ方向）に直交する断面積が先端１６Ａに近づくに従い小さくなり、先端１６Ａが最小の断面積となる。第３実施形態では、先端１６Ａの先端の面が上下方向に殆ど変化しておらず、一定の面積を有する。
一方の電極１２Ａと他方の電極１２Ｂとは対向して配置されており、ギャップ１７の大きさが例えばナノメートルオーダーで一定の範囲に収まる。よって、対向面１６Ｂの大きさとギャップの大きさとを自由に設計することができるため、ナノサイズの電極であっても非常に大きな容量を形成することができるという利点がある。なお、第３実施形態においても、図２に示すように密着層１４Ａ，１４Ｂを設けることが望ましい。
第１乃至第３実施形態では、半導体基板１１ＡとしてＳｉ基板やＧａＡｓ基板などの各種半導体基板が用いられる。絶縁層１１Ｂは、ＳｉＯ２、Ｓｉ３Ｎ４など各種絶縁材料により形成される。第１実施形態における一方の電極１２Ａ及び他方の電極１２Ｂ、第２実施形態における金属層１２Ｃ，１２Ｄは、Ａｕ、Ａｌ、Ａｇ、Ｃｕ、Ｎｉなどの金属により形成され得る。第２実施形態における密着層１４Ａ，１４ＢはＴｉ、Ｃｒ、Ｎｉなどで形成され得る。なお、金属層１２Ｃ，１２Ｄは、密着層１４Ａ，１４Ｂ上にＡｕ、Ａｌ、Ａｇ、Ｃｕ、Ｎｉなどの別の又は同一の金属で形成され得る。
〔デバイス〕
前述した電極対１０，２０を用いたデバイス１０Ａ，２０Ａを説明する。ここでのギャップ１７はナノサイズを有するように設定されるので、ギャップ１７が「ナノギャップ」と呼ばれ、そのような電極対が「ナノギャップ電極」と呼ばれる。図１及び図２に点線で示すように、ギャップ１７間に、金属ナノ粒子や機能性分子（「機能性分子」は「機能分子」とも呼ばれる。）１８を配置し、その金属ナノ粒子や機能性分子１８及び電極１２上に絶縁層１３を設ける。絶縁層１３を絶縁層１１Ｂと区別するために、絶縁層１１Ｂを第１の絶縁層と呼び、絶縁層１３を第２の絶縁層と呼ぶことがある。さらに、図１及び図２に示すように、金属ナノ粒子や機能性分子１８に対して電位を印加するために、第２の絶縁層１３上にトップゲート１９を設け、一方の電極１２Ａ及び他方の電極Ｂと同一面上にサイドゲート（図示せず）を設ける。これにより、金属ナノ粒子１８と電極１２との間にトンネル接合が形成され、トップゲート１９やサイドゲートにより金属ナノ粒子の電位を調整することができ、単電子デバイスが構成される。また、機能性分子１８として例えばフラーレンを配置すれば、分子デバイスが構成される。このようにナノギャップ電極を利用したナノデバイスを提供することができる。
ここで、第２の絶縁層１３は、ギャップ１７の最も小さい領域から基板１１側には形成されず、一方の電極１２Ａ、他方の電極１２Ｂ、第１絶縁層１１Ｂ及び第２絶縁層１３との間に空間１３Ａが形成されている。従来のように、第１の絶縁層１１Ｂ及び電極１２の相対する先端面が基板１１に対して垂直な面であって、その先端面の下端が基板１１に接触している場合と比較すると、次のようになる。本発明の第１及び第２の実施形態に係る電極対、従来型の電極対の何れにおいても、ナノギャップ電極間に電圧が印加されると、電界強度はナノギャップ間で最大となる。これにより、電極１２Ａと電極１２Ｂの間に印加した電圧が効率的に金属ナノ粒子１８や機能性分子１８に加わることになる。本実施形態の電極対では、空間１３Ａがあるため、第１絶縁層１１Ｂに加わる電界強度の最大値は、従来型の電極対のそれと比較すると低くなる。ナノギャップ電極を用いたデバイスでは、そのデバイスのメモリ機能とかスイッチング機能を発揮させるために、ギャップの部分に電圧を加える。その際、第１絶縁層１１Ｂにも電界が加わることになるが、その電界強度は小さい方がリーク電流の減少、ひいては絶縁破壊を防止するという観点において優れている。このように本発明の第１及び第２の実施形態では、空間１３Ａを有していることにより、リーク電流の低下、高耐電圧のナノギャップ電極を実現することになる。さらに、本発明の第１及び第２実施形態に係る電極対が有する断面構造は、近接部１６の断面積が３次元で等方的に小さくかつその断面積は任意の寸法を有する。よって、ナノギャップ電極間に導入されるナノ粒子や分子などの機能性材料の個数を制御することができる。このような断面構造を備えたデバイスは、トップゲート１９やサイドゲート（図示しない）と機能性材料間の静電容量を調整でき、各種のメモリ機能又は論理機能を実現することができる。
図４は、本発明の実施形態に係るデバイスの模式図である。本発明の実施形態に係るデバイスは、図４に示すように、光伝導アンテナ素子３１であり、ＴＨｚ電磁波を発生するシステム３０を構成している。光伝導アンテナ素子３１は、例えば平行伝送線路（coplanar transmission line）３２に、アンテナ３３を接続して構成され、アンテナ３３の中央には微小なギャップを有する。このギャップの寸法は通常μｍ〜数ｎｍのオーダーを有するように設定される。ギャップ間には適当な直流バイアス電圧が印加される。
ＴＨｚ電磁波発生器及び検出器においては、バタフライ型、パラレルライン型、ボウタイ型、対数スパイラル型、フィンガーギャップ型、アレイ型等のアンテナが用いられている。図４では、アンテナ３３がダイポール型である場合を示している。フェムト秒のパルスレーザー光を用いて半導体中に光キャリアを発生させ，光伝導電流をサブピコ秒で変調することにより、ＴＨｚ電磁波を発生させることができる。
図示した例では、光伝導アンテナ素子３１がＧａＡｓ基板３４上に形成され、光伝導アンテナ素子３１が半導体でなる半球レンズ３５の平面上に設けられる。アンテナ３３のギャップに、フェムト秒のレーザ光を照射することにより、基板３４の光パルスが照射された領域、つまり、アンテナ３３のプラス電極近傍に自由電子がキャリアとして生成され、生成された自由電子が直流バイアス電界によって、プラス電極へ引き寄せられ、テラヘルツ波の放射源である瞬時電流を生じさせる。このように光伝導電流が流れ、ＴＨｚ電磁波パルスが発生する。
光照射時の光電流は、バイアス電圧に起因したバイアス電界に比例する。アンテナのギャップ長を狭くすると、バイアス電界はギャップ長の逆数に比例して大きくなる。図５は、図４のＸ４−Ｘ４線に沿う概略断面図である。本発明の実施形態では、図１及び図２に示すナノデバイスと同様、一方の電極３３Ａ、他方の電極３３Ｂ、基板３４の間に空間３８が形成される。電極３３が基板３４に対して垂直な一定寸法の断面を形成することで、電極３３の先端部分が基板３４から離れないため、本発明の実施形態のような空間３８が形成されない従来型の場合と比較すると、本発明の実施形態の方が、基板３４に印加される電界強度の最大値は大きくなる。すなわち、一方の電極３３Ａ、他方の電極３３Ｂが庇構造を有することにより、基板３４の下に存在する半導体への電荷を誘起する効果が、庇構造を有さない従来型と比較して大きくなり、ギャップ直下の基板３４表面の電極の延びる方向の電界強度の最大値は大きくなる。このため、本発明の実施形態では、基板と電極が接触している部分を用いた構造よりも、無電解メッキによるひさし構造のために、半導体基板３４に高電界を加えることが可能となるため、テラヘルツ波発生効率が高くなる。
図４では発生器としてのシステムを示しているが、検出器としてのシステムについても、直流バイアスの代わりに電流検出器を配置すればよく、検出器としての性能も電界が掛かりやすくなるため、検出効率が高くなる。
第３実施形態に係る電極対５０を用いたデバイスとしては、ギャップを狭くして対向する面積を大きくしたコンデンサを挙げることができる。このようなコンデンサは、大きな容量を有する。よって、このような電極対５０をコンデンサとして備えたＬＣ共振器においては、共振周波数を下げることができる。
〔作製方法〕
次に、本発明の各実施形態に係るナノギャップ電極の作製方法について説明する。以下では図２に示すナノギャップ電極を例にとって説明する。
第１ステップ：半導体基板１１Ａ上に第１の絶縁層１１Ｂを形成する。
第２ステップ：第１の絶縁層１１Ｂ上に、密着層１４Ａ，１４Ｂを形成する。
第３ステップ：無電解メッキ法により電極対を形成し、その後必要に応じて分子定規無電解メッキ法によりギャップ長が所定の値になるようにギャップ長を狭める。
具体的には、第２ステップにおいて、例えば、第１の絶縁層１１Ｂ上に最終のギャップ長よりも大きいギャップを有するように密着層１４Ａ，１４Ｂを形成する。その後、種電極層１２Ｅ，１２Ｆを密着層１４Ａ，１４Ｂ上に間隔をあけて対を成すように形成しておく。このようにして、初期ギャップを有するように間隔をあけて種電極の対が形成された基板をサンプルとして用意する。
次に、第３ステップにおいて、無電解メッキ法により電極対を形成する。その際、サンプルを無電解メッキ液に浸漬する。メッキ液に含まれる金属イオンの濃度に応じて、浸漬時間は設定される。サンプルをメッキ液に浸漬して一定時間経過すると、メッキ液を交換する。これにより、フラットな表面を形成することができる。フラットな表面は必ずしも平面に限らないが、段差のある部分では滑らかな曲面が含まれてもよい。ここで、フラットな平面とは、基準面に対して凹凸の高さ、深さが５ｎｍ以上３０ｎｍ以下であることを意味する。
第３ステップにおいて、メッキ液の交換回数を少なくしてメッキ液へ浸漬するトータルの時間を短くすると、第２実施形態のような電極対が作製されることができる。一方、メッキ液の交換回数を多くしてメッキ液への浸漬するトータルの時間を長くすると、第３実施形態のような電極対が作製されることができる。
第３ステップについてさらに詳細に説明すると、ヨウ素無電解メッキ法（Iodine Electroless plating method）を用いて種電極層１２Ｅ，１２Ｆの上に金属を析出させて金属層１２Ｃ及び１２Ｄの一部を形成する。そして、必要に応じて分子定規無電解メッキ法を用いて、金属を析出させることにより、金属層１２Ｃ及び１２Ｄの残部を形成する。その際、分子定規無電解メッキ法の採用は必須ではなく、ヨウ素無電解メッキ法だけ採用して金属層の全てを形成してもよい。ヨウ素無電解メッキ法及び分子定規無電解メッキ法は、メッキとエッチングが共存する条件において、メッキが進行する。メッキのみが優先して起こる場合には、突起状の尖った部分の方が平坦な表面と比較して、メッキ浴のポテンシャル勾配が急になる。そのため優先的にメッキが進行し、表面は凸凹になりやすい。一方、ヨウ素無電解メッキ法及び分子定規無電解メッキ法では、尖った部分で優先的にメッキが進行した周囲はエッチングが優先される状況となり、結果としてエッチングが起こり、尖った部分が消失する。このような理由から、両メッキ法で作製された電極表面はスムースかつフラットになり、全ての電極表面にてメッキがエッチングと共存しつつ進行する。何れのメッキ処理においても複数回に分けて行うことが好ましい。これは、メッキ時間が長くなると、メッキが進行する電極近傍の状態がメッキ条件からエッチング条件に変化するので、析出した金属がエッチングされることを防止するためである。このような理由から、電極表面はフラットになり、メッキされる表面の曲率半径が大きくなるようにメッキが進行するため、庇構造が形成される。
ヨウ素無電解メッキ法や分子定規無電解メッキ法では無電解メッキ液にサンプルを浸漬する。ヨウ素無電解メッキ法の無電解メッキ液は、金属イオンを含む電解液に還元剤が混入されて作製される。一方、分子定規無電解メッキ法の無電解メッキ液は、金属イオンを含む電解液に還元剤及び界面活性剤が混入されて作製される。無電解メッキ液にサンプルを浸すと、金属イオンが還元剤と金属表面の自己触媒反応により還元され、金属が金属層の表面に析出して金属層１２Ｃと金属層１２Ｄとなり、種電極層１２Ｅ，１２Ｆのギャップが狭くなる。無電解メッキ液に含まれる界面活性剤は、その析出により形成される金属層１２Ｃ，１２Ｄに化学吸着する。界面活性剤は電極間のギャップの長さをナノメートルサイズに制御する。電解液中の金属イオンが還元剤により還元されて金属が析出するため、このような手法は無電解メッキ法に分類される。種電極層１２Ｅ、１２Ｆ上に金属層１２Ｃ、１２Ｄがメッキにより形成され、電極１２Ａ，１２Ｂの対が得られる。なお、分子定規無電解金メッキのメッキ温度は界面活性剤の種類により異なる。例えば、モノアルキルトリメチルアンモニウムブロマイドＣｎＨ２ｎ＋１Ｎ+（ＣＨ３）３Ｂｒ-の場合、ｎ＝１２，１４，１６，１８の最適メッキ温度は、それぞれ６０℃，６５℃，７３℃，７８℃となる。電極１２Ａ，１２Ｂ表面に保護基である界面活性剤分子を分子定規として用いた無電解メッキ法を用いることにより、界面活性剤の分子がギャップ長を制御し、ナノギャップ電極を再現性良くかつ精度よく形成することができる。その後、ＵＶ洗浄及び／又はＯ2プラズマアッシングを行うことで、電極１２Ａ，１２Ｂの表面に付着した分子を灰化処理し、その後カーボンを取り除く。
その後、デバイスを構成するためには、図２に一点破線で示すように、金属ナノ粒子や機能性分子１８をナノギャップ間に導入し、ＣＡＴ−ＣＶＤ（Catalytic Chemical Vapor Deposition，触媒化学気相成長）法や光ＣＶＤ法などを用いて、第２の絶縁層１３を形成する。以上のプロセスを経ることにより、図２に示すデバイスが得られる。
図６は実施例で作製したサンプルを模式的に示し、（Ａ）が断面図、（Ｂ）が平面図である。なお、図６では電極構造を観察するためにサンプルを加工した後の状態も併せて示している。ヨウ素無電解メッキ法及び分子定規無電解メッキ法を用いて、図６に示すサンプルを以下の要領で作製した。
最初に、シリコン基板１１Ａ上にシリコン酸化膜１１Ｂを全面に設けた基板１１を用意し、その基板１１上にレジストを塗布し、ＥＢリソグラフィー技術によりギャップ長２５ｎｍとなる密着層１４Ａ，１４Ｂのパターンを描画した。その際、サイドゲートが形成される領域の内側に密着層１４Ｃ，１４Ｄのパターンを描画した。現像後、ＥＢ蒸着により密着層１４Ａ，１４Ｂ，１４Ｃ，１４Ｄとして２ｎｍのＴｉ層を形成し、密着層１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ上にＡｕを１０ｎｍ蒸着して、種電極層を作製した。
ヨウ素無電解メッキ液を次のように準備した。金箔1枚（３６ｍｇ）を、１．５ ｍｌ（ミリリットル）のヨードチンキに超音波洗浄器を用いて［ＡｕＩ４］-イオンとして金を溶かす。Ｌ（＋）−アスコルビン酸を０．６ｇ加え、８５℃で湯煎し、［ＡｕＩ２］-イオンに還元する。上澄み液を別容器に取り出し、Ｌ（＋）−アスコルビン酸を０．３ｇ加え、８５℃で湯煎し、メッキ原液とする。
メッキは次のように行う。８ｍｌの超純水を測り取り、８μｌ（マイクロリットル）のメッキ原液を加え、サンプルを所望の時間、室温下でメッキ液に浸漬させる。メッキ原液に対する超純水の希釈割合は１対１０００となる。このサンプルを取り出し、超純水でのリンス、アセトンボイル、エタノールボイルを行い、窒素ガンでサンプルをブローする。このメッキプロセスを２回繰り返すにより、ヨウ素無電解メッキ法を用いて、種電極層にメッキを施す。
次に、別の無電解メッキ液を用意した。分子定規として、アルキル鎖の両端にトリメチルアンモニウム基を有する臭化ヘキサメトニウムビス（トリメチルアンモニウムブロマイド）Ｃ６Ｈ１２［Ｎ+（ＣＨ３）３Ｂｒ-］２水溶液（２５ｍＭ）を２８ｍｌ用意する。これに、５０ｍＭの塩化金酸ＨＡｕＣｌ４溶液を１２０μｌ加える。これに酢酸（９９．９％）を１ｍｌ又は２ｍｌ加える。還元剤となるＬ（＋）−アスコルビン酸（Ascorbic acid）（０．１Ｍ）を３．６ｍｌ加え、よく撹拌してメッキ液とした。室温下でこのメッキ液にサンプルを２５分浸すことを２回行うことにより、金属１２Ｃ、１２Ｄ、１２Ｘ、１２Ｙを作製した。なお、メッキ温度は２５℃とした。
以上のプロセスにより、ヨウ素無電解メッキ法と分子定規無電解メッキ法とを用いてナノギャップ電極を作製した。
その後、酸素プラズマアッシングを行って、分子定規として用いた界面活性剤のアルキル鎖を有する分子の一部を除去した。
図７は、実施例で作製したナノギャップ電極のＳＥＭ像の図である。この像から、第１電極と第２電極との間のギャップ長が１．９８ｎｍであることが分かった。このことは、第１電極と第２電極との間に電圧を掃引しても０．１ｐＡのオーダー以下であることから裏付けされる。上方から観察したＳＥＭ像から、近接部は平面視で湾曲した形状を有しており、具体的には、幅方向の中間面に対して手前方向と奥行き方向に略対称であり、しかも平面視で第１電極及び第２電極の各先端部が略半円弧状の輪郭を有することが分かった。第１電極と第２電極との間に形成されるギャップの最短部分は、本体部の幅よりも極めて狭いことも分かった。
次に、実施例で作製したナノギャップ電極の断面を観察するために、サンプルを次のように加工した。図６に示すように、ナノギャップ電極上に絶縁層１３としてＳｉＮを５０ｎｍ堆積させた。ＳｉＮの堆積には、真空チャンバー内にサンプルを設置し、シランガス、アンモニアガス及び水素ガスを導入して触媒ＣＶＤ法により処理した。その後、ナノギャップの部分を覆うように、保護層２１，２２として、順に白金を５〜１０ｎｍ、タングステンＷを１〜２μｍ蒸着した。
その後、集束イオンビーム（ＦＩＢ）によりサンプルを加工した。その際、ＦＩＢカラムとＳＥＭカラムとを同一のチャンバー内でサンプルに対して一定の角度を持たせて配置した複合イオンビーム装置を用いた。この装置を用いて、ＦＩＢにより平面視で第１及び第２電極手前に大きな溝を作製し、各電極の側面から徐々に削った。
図８は、サンプル加工後のナノギャップ電極のＳＥＭ像とＳＴＥＭ像を示す図である。図８から、ナノギャップ電極の断面部分におけるギャップの近接部は、酸化膜の上面よりも上方に離れた位置に在り、近接部は、断面のほぼ中心に位置している。つまり、図７の平面視のＳＥＭ像と図８の各像とを総合的に考察すると、Ｓｉ基板１１Ａの絶縁層１１Ｂ上に、それぞれナノギャップ電極１２Ａが形成されていること、さらに、ナノギャップ電極の先端部は、絶縁層１１Ｂには接しておらず、近接部を上下に分けると上部及び下部の断面の各曲率の中心はそれぞれの本体部内にあるように、近接部が湾曲していること、が分かった。
図７による平面視のＳＥＭ像と図８の断面ＳＥＭ像、ＳＴＥＭ像の結果から、ナノギャップ電極の近接部の各断面積は、ナノギャップ電極の幅と高さに対して小さいことが分かった。ナノギャップ電極の近接部の断面積の寸法は、無電解メッキの条件を調整することで調節することができる。よって、ナノギャップ電極の近接部の寸法の調整が、ナノギャップの先端部及びその近傍に導入する機能やナノギャップに配置するナノ粒子の数の制御を可能にし、特に複数のナノ粒子を導入できる寸法とすることで、デバイスによる電気特性のばらつきを抑えることになる。
図９は、サンプル加工後のナノギャップ電極のＳＴＥＭ像及びその拡大像の図である。なお、像の下側に像のイメージ図を示している。この像からも上述のことが裏付けられる。図１０（Ａ）（Ｂ）及び（Ｃ）は、サンプルのＥＥＬＳ（Electron. Energy-Loss Spectroscopy）スペクトラムイメージ、窒素（Ｎ）のピークカウント数のイメージ図、シリコン（Ｓｉ）のピークカウント数を示すイメージ図である。ＥＥＬＳによる元素分析により、濃淡のデータが白色になっている部分がその元素の密度が高いことを表している。
図１０のＥＥＬＳ分析結果から、ギャップの上部にはＳｉＮが堆積していることが分かる。一方、ギャップの下部にはＳｉのピークしか観察されておらず、窒化されていない状態で存在していることが分かった。
これらの結果から、ＣＡＴ-ＣＶＤによりパッシベーション膜としてＳｉＮを堆積させた際には、ＳｉＮはナノギャップ電極の近接部と基板面との間の領域には堆積しておらず、空間が存在していることが初めて分かった。
以上の実施例では、電極対がナノギャップ電極の場合を説明したが、無電解メッキの時間を調整することにより、ギャップをμｍ〜数ｎｍオーダーで形成することは、本発明の技術の分野における通常の知識を有する者であれば当然に成し得る。
従って、テラヘルツ光伝導体アンテナとして、μｍオーダーのギャップを有する電極対を無電解メッキ法により作製することにより、アンテナを構成する電極対は、基板面から離れて庇のような近接部を有する。よって、フェムト秒レーザなどにより励起する際に、ＧａＡｓ基板表面近傍に電界が印加されやすくなり、ＴＨｚ電磁波の発生効率を高めたり、逆に、検出器として構成することで検出効率を高めたりすることができる。
（比較例）
比較例として次のようなサンプルを作製した。
最初に、実施例と同様に、シリコン基板１１Ａ上にシリコン酸化膜１１Ｂを全面に設けた基板１１を用意し、密着層１４Ａ，１４Ｂ，１４Ｃ，１４Ｄとして２ｎｍのＴｉ層を形成し、密着層１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ上にＡｕを１０ｎｍ蒸着して、種電極層を作製した。
次に、ヨードチンキ溶液に金箔を溶かす際に、実施例よりも濃度が１０倍高くなるよう、メッキ原液に対する純水の割合を１対１００として、還元剤としてＬ（+）-アスコルビン酸を加え、［ＡｕＩ２］-イオンに還元してメッキ液とした。室温下でメッキ液にサンプルを浸すことを２回繰り返すにより、ヨウ素無電解メッキ法を用いて、種電極層にメッキを施した。
次に、別の無電解メッキ液を用意した。実施例とは異なり、塩化金酸水溶液ＨＡｕＣｌ４の濃度が約１０倍となるようにした。室温下でこのメッキ液にサンプルを２５分浸すことを２回行うことにより、金属１２Ｃ、１２Ｄ、１２Ｘ、１２Ｙを作製した。
以上のプロセスにより、ヨウ素無電解メッキ法と分子定規無電解メッキ法とを用いてナノギャップ電極を作製した。
図１１は、比較例で作製したサンプルのＳＥＭ像である。比較例では、メッキ液の濃度が高いため、表面の凹凸が大きいことが分かる。よって、メッキ液の濃度が所定の範囲内であることが必要なことが分かった。
また、ヨウ素メッキの際のメッキ原液の希釈の割合と、分子定規無電解の塩化金酸の濃度を変化させたところ、次のことが好ましいことが分かった。
ヨウ素メッキの際のメッキ原液の希釈の割合は、５００倍〜２０００倍が好ましい。
分子定規無電解の塩化金酸の濃度は、０．１ｍＭ〜０．５ｍＭが好ましい。

Claims (9)

  1. 一方の電極と他方の電極とがギャップを有して向かい合うように同一面上に設けられ、
    前記一方の電極と前記他方の電極との向かい合う部分が、互いに近づくにつれて前記面から遠ざかるように湾曲している、電極対。
  2. 前記一方の電極及び前記他方の電極が、一方向に延びた本体部と、該本体部から互いの先端が向かい合うように延びて近接する近接部と、をそれぞれ備え、
    前記本体部が前記面に接触しており、前記近接部が前記面に接触しておらず前記近接部が前記先端に近づくに従い前記面から遠ざかるように湾曲している、請求項１に記載の電極対。
  3. 前記近接部は、前記本体部から前記先端に向かう軸に対して垂直な断面積が前記先端に近づくに従い小さくなる凸の外形曲面を有している、請求項２に記載の電極対。
  4. 前記一方の電極と前記他方の電極が、それぞれ、金属層と、該金属層と前記面との間に設けられ該金属層を前記面に密着させる密着層とで構成され、
    前記近接部が前記金属層で構成されている、請求項２に記載の電極対。
  5. 基板と、一方の電極と他方の電極とがギャップを有するように前記基板上に設けられた電極の対と、前記電極の対を覆うように設けられた絶縁層と、を備え、
    前記一方の電極と、前記他方の電極と、さらに前記基板及び前記絶縁層との間に空間が形成されている、デバイス用基板。
  6. 請求項１乃至４の何れかに記載の電極対がナノギャップを有するように備えられ、
    前記一方の電極及び前記他方の電極をソース、ドレインの各電極とし、
    前記ナノギャップに、ナノ粒子又は機能性分子が配置されている、デバイス。
  7. 請求項１乃至４の何れかに記載の電極対を光伝導アンテナとする、デバイス。
  8. 初期ギャップを有するように間隔をあけて種電極の対が形成された基板をサンプルとして準備し、
    前記サンプルを無電解メッキ液に浸漬する際、一定時間経過すると前記無電解メッキ液を交換する、電極対の作製方法。
  9. 前記無電解メッキ液を交換する回数を調整することにより、一方の電極と他方の電極との隙間を一定に保ちながら、対向する面を縦方向に延ばす、請求項８に記載の電極対の作製方法。
JP2015535332A 2013-09-06 2014-03-09 電極対、その作製方法、デバイス用基板及びデバイス Active JP6283963B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013185650 2013-09-06
JP2013185650 2013-09-06
PCT/JP2014/056081 WO2015033600A1 (ja) 2013-09-06 2014-03-09 電極対、その作製方法、デバイス用基板及びデバイス

Publications (2)

Publication Number Publication Date
JPWO2015033600A1 true JPWO2015033600A1 (ja) 2017-03-02
JP6283963B2 JP6283963B2 (ja) 2018-02-28

Family

ID=52628095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015535332A Active JP6283963B2 (ja) 2013-09-06 2014-03-09 電極対、その作製方法、デバイス用基板及びデバイス

Country Status (7)

Country Link
US (1) US10164080B2 (ja)
EP (1) EP3043386B1 (ja)
JP (1) JP6283963B2 (ja)
KR (1) KR102150053B1 (ja)
CN (1) CN105474398B (ja)
TW (1) TWI629789B (ja)
WO (1) WO2015033600A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108137312A (zh) * 2015-07-01 2018-06-08 坎特伯雷大学 神经形态网络
NL2015262B9 (en) * 2015-08-04 2017-04-10 Univ Delft Tech Photoconductive antenna array.
TWI772618B (zh) * 2018-03-02 2022-08-01 國立研究開發法人科學技術振興機構 奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置
CN113826004A (zh) * 2019-03-26 2021-12-21 罗斯威尔生命技术公司 可调谐纳米柱和纳米间隙电极结构及其方法
EP4071228A4 (en) * 2019-12-03 2023-12-06 Japan Science and Technology Agency NANOPORE STRUCTURE AND BASE SEQUENCE ANALYSIS DEVICE COMPRISING A NANOPORE STRUCTURE
KR102458236B1 (ko) * 2021-08-25 2022-10-25 한국전자통신연구원 테라헤르츠 소자의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276892A (ja) * 2004-03-23 2005-10-06 Kyocera Corp 配線基板
JP2008192712A (ja) * 2007-02-01 2008-08-21 Japan Science & Technology Agency トンネル磁気抵抗素子
JP2011119642A (ja) * 2009-12-02 2011-06-16 Korea Electronics Telecommun 多結晶ガリウム砒素薄膜を含む光伝導体素子及びその製造方法
JP2011176211A (ja) * 2010-02-25 2011-09-08 National Institute Of Advanced Industrial Science & Technology スイッチング素子
JP2012047595A (ja) * 2010-08-26 2012-03-08 Hiroshima Univ テラヘルツ波検出装置
WO2012121067A1 (ja) * 2011-03-08 2012-09-13 独立行政法人科学技術振興機構 ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002353778A1 (en) * 2001-08-14 2003-03-18 The Penn State Research Foundation Fabrication of molecular scale devices using fluidic assembly
JP3974429B2 (ja) * 2002-02-28 2007-09-12 株式会社東芝 乱数発生素子
US6673717B1 (en) * 2002-06-26 2004-01-06 Quantum Logic Devices, Inc. Methods for fabricating nanopores for single-electron devices
WO2004018730A1 (ja) * 2002-08-23 2004-03-04 Eamex Corporation 電極形成方法
US20060134442A1 (en) * 2002-12-27 2006-06-22 Minoru Sugiyama Method for electroless plating
US6791338B1 (en) 2003-01-31 2004-09-14 Hewlett-Packard Development Company, L.P. Gated nanoscale switch having channel of molecular wires
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
JP4054881B2 (ja) * 2006-02-06 2008-03-05 松下電器産業株式会社 単電子半導体素子の製造方法
CN101226879B (zh) * 2007-01-18 2010-04-07 中国科学院化学研究所 一种纳米间隙电极的制备方法
JP2008288346A (ja) * 2007-05-16 2008-11-27 Hiroshima Univ 半導体素子
US20090130427A1 (en) * 2007-10-22 2009-05-21 The Regents Of The University Of California Nanomaterial facilitated laser transfer
CN101245470B (zh) * 2008-03-18 2011-01-19 北京大学 一种制备纳米尺度间隙金属电极对的方法
JP5281847B2 (ja) * 2008-08-19 2013-09-04 独立行政法人科学技術振興機構 複合材料及びその製造方法、並びにその製造装置
KR101312515B1 (ko) 2011-04-26 2013-10-01 주식회사 포스코 아연도금강판의 탈지용 롤장치
JP5797989B2 (ja) 2011-09-13 2015-10-21 パイオニア株式会社 アンテナ素子およびアンテナ素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276892A (ja) * 2004-03-23 2005-10-06 Kyocera Corp 配線基板
JP2008192712A (ja) * 2007-02-01 2008-08-21 Japan Science & Technology Agency トンネル磁気抵抗素子
JP2011119642A (ja) * 2009-12-02 2011-06-16 Korea Electronics Telecommun 多結晶ガリウム砒素薄膜を含む光伝導体素子及びその製造方法
JP2011176211A (ja) * 2010-02-25 2011-09-08 National Institute Of Advanced Industrial Science & Technology スイッチング素子
JP2012047595A (ja) * 2010-08-26 2012-03-08 Hiroshima Univ テラヘルツ波検出装置
WO2012121067A1 (ja) * 2011-03-08 2012-09-13 独立行政法人科学技術振興機構 ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス

Also Published As

Publication number Publication date
US20160197172A1 (en) 2016-07-07
EP3043386A4 (en) 2017-06-07
TWI629789B (zh) 2018-07-11
JP6283963B2 (ja) 2018-02-28
KR102150053B1 (ko) 2020-08-31
EP3043386B1 (en) 2019-01-09
EP3043386A1 (en) 2016-07-13
US10164080B2 (en) 2018-12-25
KR20160050019A (ko) 2016-05-10
TW201511274A (zh) 2015-03-16
WO2015033600A1 (ja) 2015-03-12
CN105474398B (zh) 2018-11-13
CN105474398A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
JP6283963B2 (ja) 電極対、その作製方法、デバイス用基板及びデバイス
US9502674B2 (en) Carbon nanotube neuron device and method for making the same
JP5674466B2 (ja) ナノチューブデバイスおよび製造方法
Noh et al. Branched TiO2/Si nanostructures for enhanced photoelectrochemical water splitting
Ray et al. CMOS-compatible fabrication of room-temperature single-electron devices
KR101985347B1 (ko) 나노 디바이스 및 그 제조 방법
CN107170813A (zh) 空穴型半导体电控量子点器件，其制备及使用方法
CN104465400A (zh) 无残留光学光刻胶石墨烯fet的制备及原位表征方法
JP6917644B2 (ja) エネルギーフィルタ処理冷電子デバイスおよび方法
CN108565337B (zh) 以纳米遮蔽层进行定位等离子处理的阻变存储器制备方法
CN107195773B (zh) 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
TWI772618B (zh) 奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置
US20140224315A1 (en) Optical device using 3-dimensional nanoparticle structure
Shin et al. Anodically induced chemical etching of GaAs Wafers for a GaAs nanowire-based flexible terahertz wave emitter
US9490300B2 (en) Complementary carbon nanotube neuron device
JP2012011374A (ja) カーボンナノチューブの成長に適した触媒の形成方法
Kontoleta et al. Localized photodeposition of catalysts using nanophotonic resonances in silicon photocathodes
EP2991118B1 (en) Method of controlling a logical operation element
JP6099362B2 (ja) シリコン基板積層体の製造方法
KR101015507B1 (ko) 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및 이 방법에 의해 제조된 반도체 소자
Horne Plasmonic Substrates and Their Applications in Photocatalytic Water Splitting and Molecular Electronics
CN110137254A (zh) 半导体栅极电控量子点及其制备方法
KIM et al. CMOS-compatible fabrication of room-temperature single-electron devices
TW201810434A (zh) 電晶體及其製造方法
JP2006107932A (ja) 電界電子放出装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180117

R150 Certificate of patent or registration of utility model

Ref document number: 6283963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250