WO2012121067A1 - ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス - Google Patents

ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス Download PDF

Info

Publication number
WO2012121067A1
WO2012121067A1 PCT/JP2012/055002 JP2012055002W WO2012121067A1 WO 2012121067 A1 WO2012121067 A1 WO 2012121067A1 JP 2012055002 W JP2012055002 W JP 2012055002W WO 2012121067 A1 WO2012121067 A1 WO 2012121067A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
nanogap
length
gap
metal
Prior art date
Application number
PCT/JP2012/055002
Other languages
English (en)
French (fr)
Other versions
WO2012121067A8 (ja
Inventor
真島　豊
寺西　利治
太郎 村木
田中　大介
Original Assignee
独立行政法人科学技術振興機構
国立大学法人筑波大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人科学技術振興機構, 国立大学法人筑波大学 filed Critical 独立行政法人科学技術振興機構
Priority to JP2013503464A priority Critical patent/JP5942297B2/ja
Priority to CN201280012185.7A priority patent/CN103563052B/zh
Priority to KR1020137026296A priority patent/KR101572228B1/ko
Priority to US14/003,679 priority patent/US20140054788A1/en
Publication of WO2012121067A1 publication Critical patent/WO2012121067A1/ja
Publication of WO2012121067A8 publication Critical patent/WO2012121067A8/ja
Priority to US15/069,879 priority patent/US20160300915A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/161—Process or apparatus coating on selected surface areas by direct patterning from plating step, e.g. inkjet
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C23C18/44—Coating with noble metals using reducing agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Definitions

  • the present invention relates to a method for producing an electrode structure having a nanogap length, and an electrode structure and nanodevice having a nanogap length obtained thereby.
  • Non-Patent Documents 2 and 3 The most representative tunnel effect in the quantum effect is the effect that a wave function of electrons having energy lower than that of the potential barrier enters the barrier, and if the barrier width is narrow, it will pass through the barrier with a finite probability. This is a phenomenon that is feared as one of the causes of leakage current due to device miniaturization.
  • Non-Patent Document 4 Single-Electron / Molecular Nanoelectronics is a research field in which this quantum effect is controlled well to function as a device, and the elemental technology in the new research element of the 2009 edition of the International Technology Roadmap (for IT Semiconductors) It is also introduced as one of them and attracts attention (Non-Patent Document 4).
  • the nanogap manufacturing method and the nanogap electrode produced by this method can be combined with the top-down method to manufacture devices that are difficult to achieve with only the top-down method, such as transistors having a channel length of 5 nm or less. Enable.
  • Non-patent Documents 5 and 6 are methods of breaking a fine wire by mechanical stress, and can be accurate in the picometer order, but is not suitable for integration.
  • the electromigration method (Non-Patent Documents 7 and 8) is a relatively simple method, but the yield is low, and the presence of metal fine particles between nano-gaps at the time of disconnection often causes a measurement problem.
  • Other methods also have problems such as high accuracy but not suitable for integration, a very low temperature is required to prevent gold migration, and a long process time (Non-Patent Documents 9 to 14).
  • FIG. 28 is a diagram showing variations in the nanogap length when the nanogap length is set to 5 nm or less by using an autocatalytic electroless gold plating method using iodine tincture.
  • the horizontal axis in FIG. 28 is the gap length (Gap Separation) nm, and the vertical axis is the number.
  • the standard deviation of the nanogap length obtained by this method is 1.7 nm.
  • the inventors of the present invention have completed the present invention by controlling the gap length with higher accuracy than before by controlling the gap length by the molecular length of the surfactant molecule.
  • the present inventors paid attention to a plating technique using a surfactant molecule when synthesizing nanoparticles as a protective group.
  • alkyltrimethylammonium bromide Alkyltrimethylammonium Bromide
  • This surfactant molecule has a straight alkyl chain, and a trimethylammonium group N (CH 3 ) 3 in which all hydrogens of the ammonium group are substituted with methyl groups is attached to the alkyl chain.
  • a method for producing an electrode structure having a nanogap length is a method in which a substrate having a gap and a metal layer arranged in pairs is used as an electrolytic solution containing metal ions.
  • an electroless plating solution in which a reducing agent and a surfactant are mixed, the metal ions are reduced by the reducing agent, and the metal is deposited on the metal layer while the surfactant adheres to the surface of the metal.
  • an electrode pair in which the length of the gap is controlled to a nanometer size is formed.
  • the method of manufacturing an electrode structure having a nanogap length includes a first step of arranging a metal layer on a substrate in a pair with a gap, and a substrate on which the metal layer is arranged in a pair with a gap.
  • a metal layer By immersing in an electroless plating solution in which a reducing agent and a surfactant are mixed in an electrolytic solution containing ions, the metal ions are reduced by the reducing agent, and the surfactant is added to the metal layer while the metal is precipitated.
  • the present invention has a plurality of electrode pairs arranged with nano gaps arranged side by side, and a standard deviation of each gap length of the plurality of electrode pairs is 0.5 nm. It is an electrode structure having a nanogap length of 0.6 to 0.6 nm, or a nanodevice provided with this electrode structure.
  • the gap length is controlled by the molecular length by an electroless plating method using a surfactant molecule as a molecular ruler on the electrode surface.
  • a gap electrode can be produced.
  • an initial nanogap electrode produced by a top-down method is plated using an electroless plating method using iodine tincture, and a molecular ruler electroless plating is performed after the distance is reduced to some extent.
  • the gap length can be controlled more precisely and with a high yield.
  • the electrode structure having a nanogap length obtained by the production method of the present invention has a standard deviation of each gap length of 0.5 nm to 0.6 nm by changing the molecular length of the surfactant molecule.
  • a plurality of electrode pairs with small variations by controlling the gap length can be provided.
  • a nanodevice having a nanogap electrode such as a diode, a tunnel element, a thermoelectronic element, or a thermophotovoltaic element, can be manufactured with a high yield.
  • or FIG. 1 It is sectional drawing which shows typically the preparation methods of the electrode structure which concerns on 1st Embodiment of this invention. It is a top view which shows typically the preparation method shown in FIG. It is a figure which shows typically the structure of the electrode which has the nano gap length obtained with the preparation method of the electrode structure shown in FIG. It is a figure which shows typically the chemical structure of surfactant molecule
  • or (d) are the SEM images of the nano gap electrode produced by immersing the board
  • (A), (b) is a SEM image which shows the example of the nano gap electrode produced in Example 1.
  • FIG. (A), (b) is a SEM image which shows the example of the nano gap electrode produced in Example 2.
  • FIG. (A), (b) is the SEM image which shows the example of the nano gap electrode produced in Example 3.
  • FIG. (A), (b) is the SEM image which shows the example of the nano gap electrode produced in Example 4.
  • FIG. It is a figure which shows the distribution which shows the variation in the gap in several pairs of the electrodes which have the gap length produced in Example 1.
  • FIG. is a figure which shows the distribution which shows the dispersion
  • FIG. It is a figure which shows the distribution which shows the variation in the gap in the several pairs of electrode which has the gap length produced in Example 3.
  • FIG. 18 is a diagram in which the histograms shown in FIGS. 14 to 17 are superimposed. It is a figure which shows the graph which plotted the length for surfactant molecule 2 chain length, and the average value actually obtained. It is a figure which shows the relationship between carbon number n and gap length in surfactant.
  • or (c) are the SEM images of the electrode which has the nano gap length produced as Example 5.
  • FIG. 10 is a diagram showing a histogram of nanogap electrodes at each stage produced in Example 5.
  • FIG. 10 is a diagram showing current-voltage characteristics at a liquid nitrogen temperature when the gate voltage is used as a parameter in the single-electron device manufactured in Example 6.
  • Example 7 it is a SEM image of the nano gap electrode produced by immersing the board
  • FIG. 10 is a diagram showing a histogram of gap length in the sample produced in Example 7. It is a figure which shows the dispersion
  • Substrate 1A Semiconductor substrate 1B: Insulating film 2A, 2B, 2C, 2D: Metal layer (initial electrode) 3A, 3B, 3C, 3D: Metal layer (electrode formed by plating) 4A, 4B: Electrode 5: Surfactant (molecular ruler) 5A, 5B: Self-composing monomolecular film 6: Alkanedithiol 7: SAM mixed film 8: Nanoparticle 8A: Gold nanoparticle protected with alkanethiol 10: Nanogap electrode 11: Semiconductor substrate 12: Insulating film 13: Substrate 14A , 14B: Metal layer 15: Insulating film 16: Metal film 17: Gate insulating film 18B: Metal layer 20: Gate electrode 21: Source electrode 22: Drain electrode
  • FIG. 1 is a cross-sectional view schematically showing a method for producing an electrode structure according to the first embodiment of the present invention
  • FIG. 2 is a plan view schematically showing the production method shown in FIG.
  • a pair of metal layers 2A and 2B having a gap L1 is formed at an interval with respect to a substrate 1 in which an insulating film 1B is provided on a semiconductor substrate 1A. To do.
  • the substrate 1 is immersed in an electroless plating solution.
  • This electroless plating solution is prepared by mixing a reducing agent and a surfactant into an electrolytic solution containing metal ions.
  • the metal ions are reduced by the reducing agent and the metal is deposited on the surfaces of the metal layers 2A and 2B.
  • the gap between the metal layer 3A and the metal layer 3B is reduced to a distance L2, and the surfactant contained in the electroless plating solution is chemically adsorbed on the metal layers 3A and 3B formed by the precipitation. Therefore, the surfactant controls the gap length (simply called “gap length”) to the nanometer size.
  • the metal ions in the electrolytic solution are reduced by the reducing agent and the metal is deposited, such a method is classified as an electroless plating method.
  • the metal layers 3A and 3B are formed on the metal layers 2A and 2B by plating, and a pair of electrodes 4A and 4B is obtained.
  • the electroless plating method (hereinafter referred to as “molecular ruler electroless plating method”) using surfactant molecules as protective groups on the surfaces of the electrodes 4A and 4B, the gap length is determined as the molecular length.
  • a pair of electrodes (hereinafter referred to as “nano-gap electrodes”) 10 having a nano-gap length controlled in such a manner is produced.
  • metal layers 2C and 2D are formed on both sides of the metal layers 2A and 2B together with the metal layers 2A and 2B, and as shown in FIG.
  • metal layers 3C and 3D together with metal layers 3A and 3B on 2D by plating each metal layer 2C and metal layer 3C, and each metal layer 2D and metal layer 3D may be used as each side gate electrode.
  • FIG. 3 is a diagram schematically showing the structure of an electrode having a nanogap length obtained by the method for producing the electrode structure shown in FIG.
  • the nanogap electrode 10 will be described in detail while describing a method for producing the nanogap electrode 10 according to the embodiment of the present invention.
  • a silicon oxide film 1B as an insulating film is formed on a Si substrate as a semiconductor substrate 1A, and initial nanogap electrodes as metal layers 2A and 2B are formed on the substrate 1 (first step).
  • the metal layers 2A and 2B are formed by laminating an adhesion layer formed of Ti, Cr, Ni or the like on the substrate 1 and a layer formed of another metal such as Au, Ag, or Cu on these adhesion layers. May be.
  • the metal layer is controlled by a molecular ruler with the surfactant molecule 5 (second step).
  • the growth of the metal layers 3A and 3B is controlled, and as a result, the gap between the electrode 4A and the electrode 4B is precisely controlled to a nano size, and a nano gap electrode is manufactured.
  • the initial nanogap electrodes as the metal layers 2A and 2B are produced by, for example, an electron beam lithography technique (hereinafter simply referred to as “EB lithography technique”).
  • EB lithography technique an electron beam lithography technique
  • the gap length at that time depends on the performance and yield of the electron beam lithography technique, but is, for example, in the range of 20 nm to 100 nm.
  • the gate electrode can be grown simultaneously by electroless plating, and the gate electrode can be made closer to a single electron island.
  • the plating solution which is a mixed solution, contains a surfactant that functions as a molecular ruler, and an aqueous solution in which deposited metal cations are mixed, for example, an aqueous solution of gold chloride (III) acid and a reducing agent.
  • This mixed solution preferably contains an acid as described later.
  • an alkyltrimethylammonium bromide (Alkyltrimethylammonium bromide) molecule is used.
  • alkyltrimethylammonium bromide include decyltrimethylammonium bromide (DTAB), lauryltrimethylammonium bromide (LTAB), myristyltrimethylammonium bromide (MTAB), and odor.
  • DTAB decyltrimethylammonium bromide
  • LTAB lauryltrimethylammonium bromide
  • MTAB myristyltrimethylammonium bromide
  • CTAB Cetyltrimethylammonium bromide
  • molecular rulers include alkyl trimethyl ammonium halide, alkyl trimethyl ammonium chloride, alkyl trimethyl ammonium iodide, dialkyl dimethyl ammonium bromide, dialkyl dimethyl ammonium chloride, dialkyl dimethyl ammonium iodide, alkyl benzyl dimethyl ammonium bromide.
  • examples of the long-chain aliphatic alkyl group include alkane groups such as hexyl, octyl, decyl, dodecyl, tetradecyl, hexadecyl, and octadecyl, and alkylene groups. Since it is expected, it is not limited to these examples.
  • an organic solvent is a gold chloride (III) acid aqueous solution, a sodium chloride gold (III) acid aqueous solution, a potassium chloride gold (III) acid aqueous solution, a gold chloride (III) aqueous solution, or an ammonium chloride gold (III) acid salt.
  • the ammonium salt include the ammonium salts described above
  • examples of the organic solvent include aliphatic hydrocarbons, benzene, toluene, chloromethane, dichloromethane, chloroform, and carbon tetrachloride.
  • ascorbic acid Ascorbic acid, hydrazine, primary amine, secondary amine, primary alcohol, secondary alcohol, polyol containing diol, sodium sulfite, hydroxylammonium borohydride, lithium aluminum hydride, oxalic acid, formic acid, etc. Is mentioned.
  • Ascorbic acid which has a relatively low reducing power, for example, enables reduction of gold to zero valence by autocatalytic plating using the electrode surface as a catalyst. If the reducing power is strong, reduction occurs outside the electrode and many clusters are generated. That is, it is not preferable because gold fine particles are generated in the solution and gold cannot be selectively deposited on the electrode. Conversely, if it is a weaker reducing agent such as ascorbic acid, the autocatalytic plating reaction will not proceed.
  • a cluster is a gold nanoparticle formed by plating on a nucleus that enables electroless plating on the surface.
  • L (+)-ascorbic acid is used as a reducing agent because it has a weak reducing action among the reducing agents described above, reduces the formation of clusters, and reduces gold to zero using the electrode surface as a catalyst. Is preferred.
  • the electroless plating solution is preferably mixed with an acid that functions to suppress the formation of clusters. This is because the cluster can be dissolved in an unstable state where it has begun to nucleate.
  • an acid hydrochloric acid, nitric acid, and acetic acid can be used.
  • FIG. 4 is a diagram schematically showing the chemical structure of a surfactant molecule (CTAB) used as a molecular ruler.
  • CTAB is a molecule having an alkyl chain length of C16, that is, 16 straight-chain carbon atoms.
  • four molecules are shown as an example of the best mode, including derivatives having different alkyl chains, DTAB as the alkyl chain C10, LTAB as the C12, and MTAB as the C14.
  • the acronyms L, M, and C are taken from the acronyms Lauryl meaning 12, 12 Myristyl, and 16 Cetyl, respectively.
  • the plating in the embodiment of the present invention is an autocatalytic electroless gold plating, it is deposited on the surface of the gold electrode serving as a nucleus. This makes it possible to reduce gold to zero using the gold electrode as a catalyst since the reducing power of ascorbic acid is weak.
  • the pH and temperature of the plating solution are approximately in the range of 25 ° C. to 90 ° C., although depending on the type of surfactant, particularly the number of linear carbons.
  • the pH range is around 2-3. If it is out of this range, it is difficult to perform gold plating, which is not preferable.
  • the pair of metal layers 2A and 2B is formed on the substrate 1 with the insulating film 1B.
  • a pair of metal layers having a certain gap is formed on the substrate 1 by using a lithography technique. This “degree” is appropriately determined according to the accuracy of the electron beam lithography technique.
  • Dissolve gold as [AuI 4 ] ⁇ ions by dissolving the gold foil in the iodine tincture solution.
  • the reducing agent L (+)-ascorbic acid is added thereto to perform autocatalytic electroless gold plating on the gold electrode surface.
  • a pair of metal layers 2A and 2B is formed by an iodine electroless plating method.
  • the pair of metal layers 2A and 2B can be arranged close to each other on one surface side of the substrate 1, that is, the gap length of the initial electrode as the metal layers 2A and 2B is shortened. be able to.
  • the metal layer 2 ⁇ / b> A and the metal layer 2 ⁇ / b> B can be formed with high accuracy with a gap in the range of several nm to about 10 nm.
  • the substrate 1 is immersed in an electroless plating solution.
  • the time for immersing the substrate 1 in the electroless plating solution that is, the plating time can be shortened. Yield reduction due to the formation of clusters can be suppressed.
  • the time for immersing the substrate 1 in the mixed solution in the second step becomes long.
  • the plating time becomes long and clusters are formed.
  • the yield is lowered by the gold clusters adhering to the outer peripheral surface of the portion to be the electrode. According to the second embodiment of the present invention, it is possible to suppress a decrease in yield.
  • Electrode structure with nanogap length and device using it Next, an electrode structure having a nanogap length obtained by the method for producing an electrode structure having a nanogap length according to the first and second embodiments of the present invention will be described.
  • An electrode structure having a nanogap length has a plurality of electrode pairs arranged with a nanogap arranged side by side, and a standard deviation of each gap length of the plurality of electrode pairs is within a predetermined range. It is within.
  • the predetermined range is a standard deviation of 0.5 nm to 0.6 nm as in Example 1 described later. Thus, the gap length variation is small.
  • the electrode pair is a source electrode and a drain electrode
  • various devices such as a single electron device can be efficiently obtained by providing a side gate electrode on the side of the source electrode and the drain electrode.
  • a thermal oxide film of the insulating film 1B of the substrate 1 is used as the channel.
  • a single electronic device using the nanogap electrode 10 manufactured by a molecular ruler electroless plating method will be described as a single electronic device.
  • a single electronic device using gold nanoparticles having an organic molecule as a protecting group will be described, and the evaluation of the effectiveness of a gold nanogap electrode produced by an electroless gold plating method will also be described.
  • As a production step a method for fixing particles between electrodes will be described first.
  • a single-electron device using gold nanoparticles having an organic molecule as a protecting group is obtained by using ligand exchange of alkanethiol-protected gold nanoparticles with dithiol molecules between gold nanogap electrodes prepared as described above. Nanoparticles are chemically bonded, for example, fixed to a self-composing monomolecular film. Coulomb blockade characteristics are observed at liquid nitrogen temperature.
  • FIG. 5 schematically shows a process for installing a single electron island by chemical bonding using dithiol molecules on the electrodes 4A and 4B in the electrode structure having a nanogap length produced as shown in FIGS.
  • FIG. 5A self-assembled monolayers (SAMs) 5A and 5B are formed on the gold electrode surfaces as the electrodes 4A and 4B.
  • SAMs self-assembled monolayers
  • FIG. 5B by introducing the alkanedithiol 6, the alkanedithiol is coordinated to the SAM deficient portion, and the SAM mixed film 7 composed of SAM and alkanethiol is formed.
  • alkanethiol-protected gold nanoparticles 8A are introduced.
  • a gold nanogap electrode was used by introducing nanoparticles 8 as single-electron islands by chemical adsorption using self-assembled monolayers 6A and 6B between electrodes having nanogap lengths.
  • the device can be configured.
  • the electrode structure having a nanogap shown in FIGS. 1 to 5 is a structure in which electrodes are arranged horizontally, but the embodiment of the present invention may be a vertical stacked electrode structure.
  • FIG. 6 is a plan view showing a device manufacturing process of an electrode structure having a nanogap according to a third embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing a manufacturing process of a device having an electrode structure provided with a nanogap according to a third embodiment of the present invention.
  • a substrate 13 in which an insulating film 12 such as SiO 2 is provided on a semiconductor substrate 11 such as Si is prepared, a resist film is formed, and then electron beam lithography or optical lithography is performed so as to form a gate electrode and a drain electrode.
  • the pattern is formed by exposing to light.
  • metal layers 14A and 14B that are part of the gate electrode and the source electrode are formed (see FIGS. 6A and 7A). At that time, the distance between the metal layer 14A and the metal layer 14B is L 11.
  • a drain electrode is deposited to form a metal film 16 (FIG. 6B, (Refer FIG.7 (b)).
  • PECVD plasma enhancement CVD
  • exposure is performed using electron beam lithography or optical lithography to form a pattern so as to form the drain electrode.
  • etching is performed by RIE (Reactive Ion Etching) or CDE (Chemical ⁇ Dry Etching) until the metal layer 18B as a part of the drain electrode and the gate insulating film 17 are formed.
  • etching is performed in the vertical direction with respect to the substrate 13 so that the drain electrode and the insulating film have the shape of the drain electrode, and etching is performed until the surface of the formed source electrode comes out.
  • the size of the drain electrode is made smaller than the shape of the formed source electrode in consideration of the size of misalignment + ⁇ .
  • the gap between the source electrode and the drain electrode is reduced by combining only the molecular ruler electroless plating method or the iodine electroless plating method. Since the gate insulating film 17 has a thickness of about 10 nm, only the molecular ruler electroless plating process may be performed.
  • plating grows in the direction in which the edge of the metal layer 18B as a part of the drain electrode extends horizontally, and the metal layer 14B as a part of the source electrode grows upward, The metal layer 14A grows inward as a part of the gate electrode (see FIGS. 6D and 7D).
  • the grown film portions at this time are denoted by reference numerals 19A, 19B, and 19C, respectively.
  • the gate electrode 20, source electrode 21, the distance between electrodes of the drain electrode 22 is narrow, for example, FIG. 6 (a), the spacing was the distance L 11 in FIGS. 7 (a) becomes L 12. Therefore, the gate capacitance increases.
  • nanoparticles are introduced in the manner described with reference to FIG.
  • a passivation film is formed, and the source electrode, drain electrode, and gate electrode die are opened to complete the process. Thereby, a single electron transistor can be formed.
  • the shape of the electrode forming the nanogap electrode by molecular ruler plating may be a vertical and stacked electrode shape.
  • the thickness of the insulator existing between the source / drain electrodes can be increased, and the leakage current can be reduced.
  • the gap length of the nano gap existing around the electrode is preferable because it can be controlled by a molecular ruler.
  • the electrode material may be copper as the initial electrode material.
  • a copper electrode is formed by using an electron beam lithography method or a photolithographic method, and then the surface of the copper electrode is made copper chloride.
  • a gold chloride solution using ascorbic acid as a reducing agent is used as a plating solution, and the copper electrode surface is covered with gold. This technique is disclosed in Non-Patent Document 16, for example.
  • a surfactant alkyltrimethylammonium bromide C n H 2n + 1 [CH 3 ] 3 N + ⁇ Br ⁇ is mixed with an aqueous solution of gold chloride (III), and the reducing agent L (+)-ascorbic acid is added.
  • autocatalytic electroless gold plating is performed on the gap electrode.
  • a nanogap electrode having a gold surface is prepared by molecular ruler plating.
  • the nanogap length is accurately and precisely controlled by the method for producing an electrode structure having a nanogap length according to an embodiment of the present invention, and will be specifically described with reference to examples.
  • a nanogap electrode was produced using the molecular ruler electroless plating method described in the first embodiment in the following manner.
  • a silicon substrate having a silicon oxide film as an insulating film 1B is prepared on a silicon substrate as a substrate 1A, a resist is applied on the substrate 1, and a metal having a gap length of 30 nm is formed by EB lithography technology.
  • the pattern of the initial electrode as the layers 2A and 2B was drawn.
  • a 2 nm Ti film was deposited by EB deposition, and Au was deposited on the Ti film by 10 nm to prepare initial gold nanogap electrodes as metal layers 2A and 2B.
  • a plurality of pairs of metal layers 2A and 2B were provided on the same substrate 1.
  • an electroless plating solution was prepared.
  • As a molecular ruler measure 25 milliliters of 25 mM alkyltribromide BR> ⁇ ruammonium (ALKYLTRIMETHYLAMMONIUMMBROMIDE). There, 120 microliters of 50 mmol of chloroauric acid aqueous solution is measured. 1 ml of acetic acid was added as an acid, and 0.1 mol and 3.6 ml of L (+)-ascorbic acid (ASCORBIC ACID) serving as a reducing agent was added and stirred well to obtain a plating solution.
  • ASCORBIC ACID L (+)-ascorbic acid
  • Example 1 DTAB molecules were used as alkyltrimethylammonium bromide.
  • An already prepared substrate with a gold nanogap electrode was immersed in an electroless plating solution for about 30 times.
  • an electrode having a nanogap length was produced by the molecular ruler electroless plating method of Example 1.
  • FIG. 8 shows the fabrication of a plurality of pairs of electrodes 2A and 2B as initial nanogap electrodes on a silicon (Si) substrate 1A provided with a silicon oxide film (SiO 2 ) as an insulating film 1B by using EB lithography technology. It is a part of SEM image which observed this. From the SEM image, the gap length of the initial electrode as the metal layers 2A and 2B was 30 nm.
  • the length of the electrode having a nanogap length produced as Example 1 was measured by observing an image by SEM.
  • the size of one pixel in the SEM image acquired at a high magnification of 200,000 times is in steps of 0.5 nm from the resolution.
  • the length was measured by enlarging to the point where the evaluation of 1 pixel size was possible, and increasing the contrast ratio so that the difference between the gap area and the substrate 1 became clear from the gap height and SEM characteristics. .
  • FIG. 9 is an SEM image of the nanogap electrode produced by immersing the substrate with the initial nanogap electrode shown in FIG. 8 in a molecular ruler plating solution.
  • (A), (b), (c), and (d) of FIG. 9 are images obtained by extracting a part of a plurality of pairs on one substrate.
  • FIG. 9A is an electrode with a gap length of 5 nm or more
  • FIG. 9B is an electrode with a gap length of 5 nm or less but which is considered not to suppress growth
  • FIG. 9D is a gap based on a molecular ruler.
  • the metal layer 3A and the metal layer 3B, that is, the state in which the source electrode and the drain electrode are connected are shown.
  • the average value and the dispersion value were calculated for each molecular ruler thus measured. Moreover, normal distribution was calculated using them. With the measured data histogram and normal distribution, it is possible to confirm the precise control of the gap length of the nanogap electrode depending on the molecular length of the molecular ruler.
  • FIG. 10 is an SEM image showing an example of the nanogap electrode produced in Example 1.
  • the gap length was 1.49 nm
  • the gap length was 2.53 nm.
  • Example 2 an electrode having a nanogap length was produced by a molecular ruler electroless plating method in the same manner as in Example 1 except that LTAB molecules were used as alkyltrimethylammonium bromide.
  • FIG. 11 is an SEM image showing an example of the nanogap electrode produced in Example 2. In FIG. 11A, the gap length was 1.98 nm, and in FIG. 11B, the gap length was 2.98 nm.
  • Example 3 an electrode having a nanogap length was produced by a molecular ruler electroless plating method in the same manner as in Example 1 except that MTAB molecules were used as alkyltrimethylammonium bromide.
  • FIG. 12 is an SEM image showing an example of a nanogap electrode produced in Example 3. In FIG. 12A, the gap length was 3.02 nm, and in FIG. 12B, the gap length was 2.48 nm.
  • Example 4 an electrode having a nanogap length was produced by a molecular ruler electroless plating method in the same manner as in Example 1 except that CTAB molecules were used as alkyltrimethylammonium bromide.
  • FIG. 13 is an SEM image showing an example of a nanogap electrode produced in Example 4. In FIG. 13A, the gap length was 3.47 nm, and in FIG. 13B, the gap length was 2.48 nm.
  • Example 1 The average and standard deviation of the gap lengths in the electrodes having the nanogap length produced in Examples 1 to 4 were calculated.
  • Example 1 DTAB molecules were used as the surfactant, and the gap length of the 25 gap length electrodes was 2.31 nm on average and 0.54 nm in standard deviation.
  • Example 2 LTAB molecules were used as the surfactant, and the average gap length in the electrode having 44 gap lengths was 2.64 nm and the standard deviation was 0.52 nm.
  • Example 3 MTAB molecules were used as the surfactant, and the average gap length in an electrode having 50 gap lengths was 3.01 nm and the standard deviation was 0.58 nm.
  • Example 4 CTAB molecules were used as the surfactant, and the average gap length in the electrode having 54 gap lengths was 3.32 nm and the standard deviation was 0.65 nm.
  • FIG. 14 is a distribution diagram showing gap variation in a plurality of pairs of electrodes having gap lengths produced in Example 1.
  • FIG. 15 is a distribution diagram showing gap variation in a plurality of pairs of electrodes having a gap length produced in Example 2.
  • FIG. 16 is a distribution diagram showing gap variation in a plurality of pairs of electrodes having gap lengths produced in Example 3.
  • FIG. 17 is a distribution diagram showing gap variation in a plurality of pairs of electrodes having gap lengths produced in Example 4.
  • FIG. 18 is a diagram in which the histograms shown in FIGS. 14 to 17 are superimposed. Any distribution can be approximated to a normal distribution.
  • FIG. 19 is a graph showing a plot of the length of the surfactant molecule and the average value actually obtained.
  • FIG. 20 is a graph showing the relationship between the number of carbons n and the gap length in the surfactant. From this figure, it can be seen that the carbon number n and the gap length are in a linear relationship. Thus, it can be seen that the average value of the gap length is linear with respect to the carbon number of the surfactant. From these, it can be seen that the nanogap electrode produced by the molecular ruler electroless plating method is controlled depending on the chain length of the molecular ruler.
  • the growth of the nanogap electrode is achieved by meshing with one or two alkyl chain lengths as shown in the schematic diagram of FIG. It can be seen that is controlled.
  • the electroless plating method using iodine makes it possible to produce a nanogap electrode with a yield of 90% (Yield) of 5 nm or less.
  • the standard deviation at that time was 1.37 nm.
  • Example 1 to Example 4 in the electroless plating method using a molecular ruler, the surfactant is adsorbed on the growth surface, so that the gap between the nanogaps is filled with the surfactant.
  • the gap length based on the molecular length could be controlled.
  • the standard deviation of the gap length is suppressed to 0.52 nm to 0.65 nm, and it can be seen that the gap length can be controlled with very high accuracy.
  • the yield was about 10%. This is because the growth is very slow compared to plating using iodine tincture, so that clusters are likely to be generated, and the probability that the clusters adhere to the electrode portion and short-circuit increases.
  • foil-like gold was dissolved in the iodine tincture solution as [AuI 4 ] ⁇ ions.
  • L (+)-ascorbic acid was added to perform autocatalytic plating on the gold electrode surface.
  • the initial nanogap electrode fabricated by top-down using the autocatalytic iodine electroless plating method was plated, and after shortening the distance to some extent, molecular ruler plating was performed for a shorter time. Then, generation
  • FIG. 21 is an SEM image of an electrode having a nanogap length produced as Example 5.
  • 21A is an initial electrode (23.9 nm)
  • FIG. 21B is a nanogap electrode after iodine plating (9.97 nm)
  • FIG. 21C is a nanogap plated using DTAB as a molecular ruler. It is each SEM image of an electrode (1.49 nm).
  • FIG. 22 is a diagram showing a histogram of the nanogap electrode at each stage produced in Example 5.
  • the self-stop is caused by the molecular ruler length. That is, the gap was controlled at equal intervals with a width of 5 nm or more, and the yield of the nanogap electrode was dramatically increased from 10% to 37.9%. In this way, it was confirmed that the yield was improved by performing molecular ruler electroless plating on the nanogap electrode after iodine electroless plating.
  • a single-electron device in which gold nanoparticles were fixed between gold nanogap electrodes was fabricated.
  • the molecules adhering to the surface were incinerated by performing O 2 plasma ashing on the nanogap electrode produced by the molecular ruler electroless plating method.
  • the sample was immersed for 12 hours in a solution of octanethiol (C8S) mixed in an ethanol solution to 1 mmol, and rinsed twice with ethanol.
  • C10S2 decanedithiol
  • FIG. 23 is a diagram schematically showing the state of particle introduction of the single-electron device produced in Example 6.
  • the single-electron device is provided with first and second gate electrodes (Gate1, Gate2) on both sides where the drain electrode (D) and the source electrode (S) face each other.
  • C10-protected gold nanoparticles 8 are disposed between the nanogap between the drain electrode and the source electrode.
  • tunnel junctions by SAM Self-Assembled-Monolayer
  • SAM Self-Assembled-Monolayer
  • R1 and R2 are generally considered to be due to SAM, that is, alkanethiol / alkanedithiol.
  • Non-Patent Documents 17 and 18 have reported that the resistance value of SAM changes by about one digit when the number of carbons changes by two (Non-Patent Documents 17 and 18). Therefore, it is possible to calculate which molecule is joined by the values of R1 and R2 obtained from the theoretical fitting.
  • FIG. 24 shows the current-voltage characteristics of the electrode 1 and the electrode 2 that are not modulated by the gate electrode, (a) shows the overall current-voltage characteristics, and (b) is an enlarged view thereof.
  • Vd potential difference
  • R1 and R2 values are estimated to be 6.0 G ⁇ and 5.9 G ⁇ by fitting with theoretical values, and it is considered that both values are octanethiols. This indicates that the introduction of particles by chemisorption is not successful.
  • FIG. 25 is a diagram illustrating current-voltage characteristics of the electrode 1 and the electrode 2 that are not modulated by the gate electrode. From the figure, it was possible to observe the gate modulation effect of changing the width of the Coulomb blockade by changing the ease of entry of electrons into the gold single-electron island when gate modulation was applied. Utilizing such a modulation effect is considered to be the operation of a single-electron device and has been found to have utility as an electrode. As shown in FIG. 25, gate modulation using a gate electrode is possible, and the usefulness of this electrode as a single-electron device can be recognized.
  • Example 7 decamethonium bromide was used as the surfactant. Similar to Example 1, an initial gold nanogap electrode was produced.
  • an electroless plating solution was prepared.
  • As a molecular ruler measure 28 milliliters of 25 millimoles of decamethonium bromide. There, 120 milliliters of 50 millimoles of a gold chloride (III) acid aqueous solution is measured. 1 ml of acetic acid was added as an acid, 0.1 mol of L (+)-ascorbic acid (Ascorbic acid) as a reducing agent and 3.6 ml of acid were added and stirred well to obtain a plating solution.
  • An already prepared substrate with a gold nanogap electrode was immersed in an electroless plating solution for about 30 minutes.
  • an electrode having a nanogap length was produced by the molecular ruler electroless plating method of Example 7.
  • FIG. 26 is an SEM image of a nanogap electrode produced by immersing a substrate with an initial nanogap electrode in a molecular ruler plating solution. When the gap length reached 1.6 nm, it was found that the growth of the plating was self-stopping.
  • FIG. 27 is a diagram showing a histogram of the gap length in the sample produced in Example 7.
  • the horizontal axis is the gap length nm, and the vertical axis is the count.
  • the average value of the gap length was 2.0 nm. This value was smaller than those of Examples 1 to 4.
  • the number of samples was 64, and the standard deviation was 0.56 nm, the minimum value was 1.0 nm, the median value was 2.0 nm, and the maximum value was 3.7 nm.
  • the molecular length of decamethonium bromide, which is the surfactant in Example 7, is 1.61 nm
  • the molecular length of CTAB, which is the surfactant in Example 4 is 1.85 nm. This is consistent with the fact that the molecular length is short and the gap between nanogap is narrow. From these results, it was found that the nanogap length can be controlled by the molecular length of the surfactant.
  • the nanogap electrode whose gap length is precisely controlled by the molecular ruler electroless plating method of the present invention has a very narrow gap between the electrodes, a diode, a tunnel element, a thermoelectronic element can be obtained by using this nanogap electrode. It plays an important role in the manufacture of nanodevices that require nanogap electrodes, such as thermophotovoltaic elements.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

金属層２Ａ，２Ｂが対にギャップを有して配置されている基板１を、金属イオンを含む電解液に還元剤及び界面活性剤を混合した無電解メッキ液に浸漬する。還元剤により金属イオンが還元されて金属が金属層２Ａ，２Ｂに析出しつつ界面活性剤が金属の表面に付着してギャップの長さをナノメートルサイズに制御した電極４Ａ、４Ｂの対を形成する。これにより、ギャップ長のバラツキを制御可能なナノギャップ長を有する電極構造の作製方法とこの作製方法を用いてギャップ長のバラツキを抑えたナノギャップ長を有する電極構造及びそれを備えたナノデバイスを提供する。

Description

ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス
　本発明はナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイスに関する。
　今日の高度情報化社会は、ＣＭＯＳの微細化に伴うＶＬＳＩの高集積化や、ＤＲＡＭ、ＮＡＮＤフラッシュメモリ等の半導体デバイスの急速な発展によって支えられている。集積密度の向上、即ち最小加工寸法の微細化によって電子機器の性能及び機能は向上してきた。しかし微細化に伴い、短チャネル効果、速度飽和、量子効果などの技術的な課題も顕著となる。
　これらの問題を解決するために、マルチゲート構造、high-Kゲート絶縁膜などのように、微細化技術を限界まで追求していく研究が進められている。このようなトップダウンの微細化を進めていく研究とは別に、新たな視点で研究を進めている分野がある。その研究分野として、単電子エレクトロニクスや分子ナノエレクトロニクスが挙げられる。単電子エレクトロニクスの場合、単電子島となるナノ粒子を３端子の構造を持つ素子中に、二重トンネル接合を介して組み込むことでゲート変調を用いたデバイスとしての機能性を発現させるもので、電子を閉じ込める単電子島・二重トンネル接合による量子効果を利用した新しい研究分野である（非特許文献１）。また、分子ナノエレクトロニクスの場合は機能性分子を素子中に組み込むことで、デバイスとしての機能性を発現させるもので、分子サイズによる量子効果と分子固有の機能を利用したこれも新しい研究分野である（非特許文献２及び３）。量子効果の中で最も代表的なトンネル効果は、ポテンシャル障壁よりも低いエネルギーを持つ電子の波動関数が障壁の中に進入し、障壁の幅が狭ければ有限の確率で障壁をすり抜ける効果であり、デバイスの微細化によるリーク電流の原因の1つとして危惧されている現象である。単電子・分子ナノエレクトロニクスは、この量子効果をうまく制御することでデバイスとして機能させる研究分野であり、国際半導体ロードマップ(International Technology Roadmap for Semiconductors; ITRS)の2009年度版の新探求素子における要素技術の一つとしても紹介され注目を集めている（非特許文献４）。
　また、ナノギャップの製造方法やこの方法により作製したナノギャップ電極は、トップダウン手法と組み合わせることにより、５ｎｍ以下のチャネル長を有するトランジスタなどトップダウン手法のみでは実現することが難しい素子を製造することを可能にする。
　このようなデバイスを創製する上で、数ナノメートルスケールの単電子島・分子と電気的な接触が得られるような構造、所謂ナノギャップ電極を作製することは重要である。これまでに報告されてきたナノギャップ電極作製手法には、それぞれ課題がある。機械的ブレークジャンクション法（非特許文献５及び６）は機械的応力により細線を破断させる方法で、ピコメートルオーダーでの精度が可能であるが、集積化には向いていない。エレクトロマイグレーション法（非特許文献７及び８）は、比較的簡単な手法であるが、歩留まりが低く、断線時にナノギャップ間に金属微粒子が存在することが測定上の問題となることが多い。この他の手法においても、精度は良いが集積化に向かない、金のマイグレーションを防ぐために極低温が必要、プロセス時間が長いといった問題がある（非特許文献９乃至１４）。
　本発明者らは、高歩留まりのナノギャップ電極の作製手法として、ヨードチンキを用いた自己触媒型無電解金メッキ法について着目した。このメッキ手法では、これまでに本発明者らは、室温において簡便に高歩留まりで複数のギャップ長が５ｎｍ以下となるナノギャップ電極を作製する手法として示してきた（非特許文献１５）。図２８は、ヨードチンキを用いた自己触媒型無電解金メッキ法を用いてナノギャップ長が５ｎｍ以下となるようにしたときのナノギャップ長のバラツキを示す図である。図２８の横軸はギャップ長（Gap Separation）ｎｍであり、縦軸は個数である。この方法で得られるナノギャップ長の標準偏差は１．７ｎｍである。
F. Kuemmeth, K. I. Bolotin, S. Shi, and D. C. Ralph, Nano Lett., 8, 12 (2008). M. ？H. Jo, J. E. Grose, K. Baheti, M. Deshmukh, J. J. Sokol, E. M. Rumberger, D. N. Hendrickson, J. R. Long, H. Park, and D. C. Ralph, Nano Letti., 6, 2014 (2006). Y. Yasutake, Z. Shi, T. Okazaki, H. Shinohara, and Y. Majima, Nano Lett. 5, 1057 (2005). ITRS Homepage, URL: HYPERLINK "http://www.itrs.net/"http://www.itrs.net/ L. Gruter, M.T. Gonzalez, R. Huber, M. Calame, and C. Schonenberger, Small, 1, 1067 (2005). J. J. Parks, A. R. Champagne, G. R. Hutchison, S. Flores-Torres, H. D. Abuna, and D. C. Ralph, Phys. Rev. Lett., 99, 026001 (2007). T. Taychatanapat, K.I. Bolotin, F. Kuemmeth, and D.C. Ralph, Nano. Lett., 7, 652 (2007). K. I. Bolotin, F. Kuemmeth, A. N. Pasupathy, and D. C. Ralph, Appl. Phys Lett, 84, 16 (2004). S.Kubatkin, A. Danilov, M. Hjort, J. Cornil, J.L. Bredas, N.S. Hansen, P. Hedegard and T. Bjornholm, Nature, 425, 698 (2003). K. Sasao, Y. Azuma, N. Kaneda, E. Hase, Y. Miyamoto, and Y. Majima, Jpn. J. Appl. Phys., Part2 43, L337 (2004). Y. Kashimura, H. Nakashima, K. Furukawa, and K. Torimitsu, Thin Solid Films, 438-439, 317 (2003) Y. B. Kervennic, D. Vanmaekelbergh, L. P. Kouwenhoven, and H. S. J. Van der Zant, Appl. Phys. Lett., 83, 3782 (2003) M. E. Anderson, M. Mihok, H. Tanaka, L.P. Tan, M.K. Horn, G.S. McCarty, and P.S. Weiss, Adv. Mater., 18, 1020 (2006). R. Negishi, T. Hasegawa, K. Terabe, M. Aono, T. Ebihara, H. Tanaka, and T. Ogawa, Appl. Phys. Lett., 88, 223111 (2006). Y. Yasutake, K. Kono, M. Kanehara, T.Teranishi, M.R. Buitelaar, C.G. Smith, and Y. Majima, Appl. Phys. Lett., 91, 203107 (2007). Mallikarjuma N. Nadagouda, and Rajender S. Varma, American Chemical Soviety Vol.7,No.12 2582-2587 (2007) H. Zhang, Y. Yasutake, Y. Shichibu, T. Teranishi, Y. Manjima, Physical Review B 72, 205441,205441-1-205441-7, (2005) Yuhsuke Yasutake, Zujin Shi, Toshiya Okazaki, Hisanori Shinohara, Yutaka Majima, Nano Letters Vol.5, No.6 1057-1060, (2005)
　しかしながら、上述のヨードチンキを用いた自己触媒型無電解金メッキ法では、このようにギャップ長を正確に制御することや所望のギャップ長を有するギャップ電極を高い生産性を持って製造することが必ずしも容易ではない。
　そこで、本発明においては、ギャップ長のバラツキを制御可能なナノギャップ長を有する電極構造の作製方法を提供することを第１の目的とし、この作製方法を用いてギャップ長のバラツキを抑えたナノギャップ長を有する電極構造及びそれを備えたデバイスを提供することを第２の目的とする。
　本発明者らは、ギャップ長を界面活性剤分子の分子長により制御することにより、これまでよりも高精度にギャップ長のバラツキを制御し本発明を完成するに至った。
　具体的には、本発明者らは、ナノ粒子を合成する際の界面活性剤分子を保護基として用いたメッキ手法について着目した。界面活性剤分子としては、例えば臭化アルキルトリメチルアンモニウム（Alkyltrimethylammonium Bromide）を用いることができる。この界面活性剤分子は直鎖のアルキル鎖を備え、そのアルキル鎖に、アンモニウム基の全ての水素をメチル基で置換したトリメチルアンモニウム基Ｎ（ＣＨ3）3が付いている。
　上記第１の目的を達成するために、本発明のナノギャップ長を有する電極構造の作製方法は、ギャップを有して金属層が対で配置されている基板を、金属イオンを含む電解液に還元剤及び界面活性剤とが混入されてなる無電界メッキ液に浸漬することにより、還元剤により金属イオンが還元されて金属が金属層に析出しつつ界面活性剤が該金属の表面に付着してギャップの長さをナノメートルサイズに制御した電極対を形成することを特徴とするものである。
　本発明のナノギャップ長を有する電極構造の作製方法は、基板に金属層をギャップを有するように対に配置する第１ステップと、ギャップを有するように金属層を対で配置した基板を、金属イオンを含む電解液に還元剤及び界面活性剤が混入されてなる無電解メッキ液に浸漬することにより、還元剤により金属イオンが還元されて金属が上記金属層に析出しつつ界面活性剤が該金属の表面に付着してギャップの長さをナノメートルサイズに制御した電極対を形成する第２ステップと、を含む。
　上記第２の目的を達成するために、本発明は、ナノギャップを設けて配置された電極対が複数並んで配置されており、複数の電極対の各ギャップ長の標準偏差が、０．５ｎｍ乃至０．６ｎｍである、ナノギャップ長を有する電極構造であるか、又は、この電極構造を備えたナノデバイスである。
　本発明のナノギャップ長を有する電極構造の作製方法によれば、電極表面に保護基である界面活性剤の分子を分子定規として用いた無電解メッキ法により、ギャップ長を分子長で制御したナノギャップ電極を作製することができる。
　また、本発明法によれば、ヨードチンキを用いた無電解メッキ法を用いてトップダウン法により作製されたイニシャルのナノギャップ電極をメッキし、距離をある程度縮めたのちに分子定規無電解メッキを行うことでギャップ長をより精密に高い歩留まりで制御することができる。
　本発明の作製方法により得られたナノギャップ長を有する電極構造は、界面活性剤分子の分子長を変えることで、各ギャップ長の標準偏差が０．５ｎｍ乃至０．６ｎｍであり、高精度にギャップ長を制御しバラツキの小さい複数の電極対を提供することができる。本発明により得られたナノギャップを有する電極構造を用いて、ダイオード、トンネル素子、熱電子素子、熱光起電力素子等、ナノギャップ電極を有するナノデバイスを歩留まりよく製造することができる。
本発明の第１実施形態に係る電極構造の作製方法を模式的に示す断面図である。 図１に示す作製方法を模式的に示す平面図である。 図１に示す電極構造の作製方法で得られるナノギャップ長を有する電極の構造を模式的に示す図である。 分子定規として用いている界面活性剤分子ＣＴＡＢの化学構造を模式的に示す図である。 図１乃至図３に示すナノギャップ長を有する電極構造の作製方法で作製した電極に対し、ジチオール分子を用いた化学結合による単電子島の設置工程を模式的に示す図である。 本発明の第３実施形態に係るナノギャップを有する電極構造を有するナノデバイスの作製工程を示す平面図である。 本発明の第３実施形態に係るナノギャップを有する電極構造を有するナノデバイスの作製工程を示す断面図である。 実施例１乃至４に関し、電極の複数対を作製した後の観察されたＳＥＭ像の一部である。 （ａ）乃至（ｄ）はそれぞれ図８に示すイニシャルナノギャップ電極付き基板を分子定規メッキ液に浸すことにより作製したナノギャップ電極のＳＥＭ像である。 （ａ）、（ｂ）は実施例１で作製したナノギャップ電極の例を示すＳＥＭ像である。 （ａ）、（ｂ）は実施例２で作製したナノギャップ電極の例を示すＳＥＭ像である。 （ａ）、（ｂ）は実施例３で作製したナノギャップ電極の例を示すＳＥＭ像である。 （ａ）、（ｂ）は実施例４で作製したナノギャップ電極の例を示すＳＥＭ像である。 実施例１で作製したギャップ長を有する電極の複数対におけるギャップのバラツキを示す分布を示す図である。 実施例２で作製したギャップ長を有する電極の複数対におけるギャップのバラツキを示す分布を示す図である。 実施例３で作製したギャップ長を有する電極の複数対におけるギャップのバラツキを示す分布を示す図である。 実施例４で作製したギャップ長を有する電極の複数対におけるギャップのバラツキを示す分布を示す図である。 図１４乃至図１７に示すそれぞれのヒストグラムを重ね合わせた図である。 界面活性剤分子２鎖長分の長さと、実際に得た平均値をプロットしたグラフを示す図である。 界面活性剤における炭素数ｎとギャップ長との関係を示す図である。 （ａ）乃至（ｃ）は実施例５として作製したナノギャップ長を有する電極のＳＥＭ像である。 実施例５で作製した各段階でのナノギャップ電極のヒストグラムを示す図である。 実施例６で作製した単電子デバイスの粒子導入の様子を模式的に示す図である。 実施例６で作製した単電子デバイスにおける液体窒素温度での電流－電圧特性を示し、（ａ）は全体図、（ｂ）は拡大図である。 実施例６で作製した単電子デバイスにおいてゲート電圧をパラメータとしたときの液体窒素温度での電流－電圧特性を示す図である。 実施例７において、イニシャルナノギャップ電極付き基板を分子定規メッキ液に浸すことにより作製したナノギャップ電極のＳＥＭ像である。 実施例７で作製したサンプルでのギャップ長のヒストグラムを示す図である。 背景技術に関し、ヨードチンキを用いた自己触媒型無電解金メッキ法を用いてナノギャップ長が５ｎｍ以下となるようにしたときのナノギャップ長のバラツキを示す図である。
　１：基板
　１Ａ：半導体基板
　１Ｂ：絶縁膜
　２Ａ，２Ｂ，２Ｃ，２Ｄ：金属層（イニシャル電極）
　３Ａ，３Ｂ，３Ｃ，３Ｄ：金属層（メッキにより形成された電極）
　４Ａ，４Ｂ：電極
　５：界面活性剤（分子定規）
　５Ａ，５Ｂ：自己組成化単分子膜
　６：アルカンジチオール
　７：ＳＡＭ混合膜
　８：ナノ粒子
　８Ａ：アルカンチオール保護された金ナノ粒子
　１０：ナノギャップ電極
　１１：半導体基板
　１２：絶縁膜
　１３：基板
　１４Ａ,１４Ｂ：金属層
　１５：絶縁膜
　１６：金属膜
　１７：ゲート絶縁膜
　１８Ｂ：金属層
　２０：ゲート電極
　２１：ソース電極
　２２：ドレイン電極
　以下、図面を参照しながら本発明の実施形態を説明する。なお、各図において同一または対応する部材には同一符号を用いる。
〔ナノギャップ長を有する電極構造の作製方法〕
　以下、本発明の第１実施形態に係るナノギャップ長を有する電極構造の作製方法（以下、単に「電極構造の作製方法」と略記する。）について詳細に説明する。図１は本発明の第１実施形態に係る電極構造の作製方法について模式的に示す断面図であり、図２は図１に示す作製方法を模式的に示す平面図である。
　図１（ａ）、図２（ａ）に示すように、半導体基板１Ａ上に絶縁膜１Ｂが設けられた基板１に対し、ギャップＬ１を有する金属層２Ａ，２Ｂの対を間隔を開けて形成する。
　次に、この基板１を無電解メッキ液に浸漬する。この無電解メッキ液は、金属イオンを含む電解液に還元剤及び界面活性剤を混入して作製したものである。基板１を無電解メッキ液に浸漬すると、図１（ｂ），図２（ｂ）に示すように、金属イオンが還元剤により還元されて金属が金属層２Ａ，２Ｂの表面に析出して金属層３Ａと金属層３Ｂとなり、金属層３Ａと金属層３Ｂとのギャップが距離Ｌ２と狭くなり、無電解メッキ液に含まれる界面活性剤がその析出により形成する金属層３Ａ，３Ｂに化学吸着するため、界面活性剤がギャップの長さ（単に「ギャップ長」と呼ぶ。）をナノメートルサイズに制御する。
　電解液中の金属イオンが還元剤により還元されて金属が析出するため、このような手法は無電解メッキ法に分類される。この手法により、金属層２Ａ、２Ｂに金属層３Ａ、３Ｂがメッキにより形成され、電極４Ａ，４Ｂの対が得られる。電極４Ａ，４Ｂ表面に保護基である界面活性剤分子を分子定規として用いた無電解メッキ法（以下、「分子定規無電解メッキ法」と呼ぶことにする。）により、ギャップ長が分子長となるよう制御したナノギャップ長を有する電極の対（以下、「ナノギャップ電極」と呼ぶ。）１０が作製される。
　図２（ａ）に示すように、金属層２Ａ及び２Ｂの両サイドに金属層２Ｃ及び２Ｄを金属層２Ａ及び２Ｂと共に形成しておき、図２（ｂ）に示すように、金属層２Ｃ及び２Ｄに金属層３Ａ，３Ｂと共に金属層３Ｃ及び３Ｄをメッキにより形成することにより、各金属層２Ｃと金属層３Ｃ、金属層２Ｄと金属層３Ｄを各サイドゲート電極として用いてもよい。
　図３は、図１に示す電極構造の作製方法で得られるナノギャップ長を有する電極の構造を模式的に示す図である。本発明の実施形態に係るナノギャップ電極１０の作製方法を説明しながら、ナノギャップ電極１０について詳細に説明する。
　半導体基板１ＡとしてのＳｉ基板の上に、絶縁膜としてのシリコン酸化膜１Ｂが形成され、該基板１上に金属層２Ａ，２Ｂとしてのイニシャルナノギャップ電極が形成される（第１ステップ）。金属層２Ａ，２Ｂは、基板１にＴｉ、Ｃｒ、Ｎｉなどで形成した密着層と、これらの密着層上にＡｕ、Ａｇ、Ｃｕなどの別の金属で形成した層と、により積層されて構成されてもよい。
　次に、無電解メッキ法を行うことで金属層３Ａ，３Ｂとしての金層が形成される際、界面活性剤の分子５による分子定規によって制御される（第２ステップ）。
　この第２ステップにより、金属層３Ａ，３Ｂの成長が制御され、結果として、電極４Ａと電極４Ｂとの隙間がナノサイズに精密に制御されてナノギャップ電極が作製される。図中の矢印は成長が抑制される様子を模式的に示している。
　第１ステップにおいて、金属層２Ａ，２Ｂとしてのイニシャルナノギャップ電極は、例えば電子線リソグラフィー技術（以下、単に「ＥＢリソグラフィー技術」と呼ぶ。）により作製される。その際のギャップ長は電子線リソグラフィー技術の性能、歩留まりに依存するが、例えば二十ｎｍ乃至百ｎｍの範囲である。この第１ステップにおいて、サイドゲート電極を作製することにより、無電解メッキによりゲート電極も同時に成長させ、ゲート電極をより単電子島に近づけることができる。
　次に、第２ステップについて詳細に説明する。
　混合溶液であるメッキ液には、分子定規の機能を果たす界面活性剤と析出する金属の陽イオンが混入されている水溶液、例えば塩化金(III)酸水溶液と還元剤とが含まれている。この混合液には後述するように酸が含まれていることが好ましい。
　分子定規には、例えば、界面活性剤である臭化アルキルトリメチルアンモニウム（Alkyltrimethylammonium Bromide）分子を用いる。臭化アルキルトリメチルアンモニウムとしては、具体的には、臭化デシルトリメチルアンモニウム（ＤＴＡＢ：Decyltrimethylammonium Bromide）、臭化ラウリルトリメチルアンモニウム（ＬＴＡＢ：Lauryltrimethylammonium Bromide）、臭化ミリスチルトリメチルアンモニウム（ＭＴＡＢ：Myristyltrimethylammonium Bromide）、臭化セチルトリメチルアンモニウム（ＣＴＡＢ：Cetyltrimethylammonium Bromide）が用いられる。
　分子定規には、それ以外にも、ハロゲン化アルキルトリメチルアンモニウム、塩化アルキルトリメチルアンモニウム、ヨウ化アルキルトリメチルアンモニウム、臭化ジアルキルジメチルアンモニウム、塩化ジアルキルジメチルアンモニウム、ヨウ化ジアルキルジメチルアンモニウム、臭化アルキルベンジルジメチルアンモニウム、塩化アルキルベンジルジメチルアンモニウム、ヨウ化アルキルベンジルジメチルアンモニウム、アルキルアミン、Ｎ－メチル－１－アルキルアミン、Ｎ－メチル－１－ジアルキルアミン、トリアルキルアミン、オレイルアミン、アルキルジメチルホスフィン、トリアルキルホスフィン、アルキルチオールの何れかが用いられる。ここで、長鎖脂肪族アルキル基としては、ヘキシル、オクチル、デシル、ドデシル、テトラデシル、ヘキサデシル、オクタデシルなどのアルカン基、アルキレン基などがあるが、長鎖脂肪族アルキル基であれば同様の機能が期待されるためこれらの例に限らない。
　分子定規としては、ＤＤＡＢ（Ｎ，Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’－ヘキサメチル－１，１０－デカンジアンモニウムジブロミド）以外にも、ヘキサメトニウムブロミド、Ｎ，Ｎ’－(１，２０－イコサンジイル)ビス(トリメチルアミニウム)ジブロミド、１，１’－(デカン－１,１０－ジイル)ビス[4-アザ-1-アゾニアビシクロ［２．２.２］オクタン]ジブロミド、塩化プロピルジトリメチルアンモニウム、１，１’－ジメチル－４,４’－ビピリジニウムジクロリド、１，１’－ジメチル－４,４’－ビピリジニウムジヨージド、１，１’－ジエチル－４,４’－ビピリジニウムジブロミド、１，１’－ジヘプチル－４,４’－ビピリジニウムジブロミドの何れかを用いてもよい。
　電解液としては、塩化金(III)酸水溶液、塩化金(III)酸ナトリウム水溶液、塩化金(III)酸カリウム水溶液、塩化金(III)水溶液、塩化金(III)酸アンモニウム塩が有機溶媒に溶解した溶液を用いる。ここで、アンモニウム塩には上述したアンモニウム塩、有機溶媒には脂肪族炭化水素、ベンゼン、トルエン、クロロメタン、ジクロロメタン、クロロホルム、四塩化炭素などが挙げられる。
　還元剤としては、アスコルビン酸、ヒドラジン、一級アミン、二級アミン、一級アルコール、二級アルコール、ジオールを含むポリオール、亜硫酸ナトリウム、塩化ヒドロキシルアンモニウム水素化ホウ素塩、水素化アルミニウムリチウム、シュウ酸、ギ酸などが挙げられる。
　還元力が比較的弱い例えばアスコルビン酸は、電極表面を触媒にした自己触媒型のメッキにより金の０価への還元を可能にする。還元力が強いと、電極以外で還元が起こり、クラスターが多く生成する。即ち、溶液中に金微粒子が生成してしまい、電極上に選択的に金を析出させることができないため好ましくない。逆にアスコルビン酸などより弱い還元剤であると、自己触媒型のメッキ反応が進まない。なお、クラスターとは、無電解メッキを可能にする核が表面にあってその核の上にメッキにより形成された金のナノ粒子のことである。
　Ｌ（＋）－アスコルビン酸は、上述した還元剤の中では還元作用が弱く、クラスターの生成をより少なくし、電極表面を触媒にして金を０価へ還元するため、還元剤として用いるのが好適である。
　無電解メッキ液には、クラスターの生成を抑える働きがある酸を混入させておくことが好ましい。クラスターが核形成をし始めた不安定な状態で溶かすことができるからである。酸としては、塩酸、硝酸、酢酸を用いることができる。
　図４は分子定規として用いている界面活性剤分子（ＣＴＡＢ）の化学構造を模式的に示す図である。ＣＴＡＢはＣ１６、即ち直鎖の炭素が１６個結合しているアルキル鎖長を有する分子である。この他にもアルキル鎖の異なる誘導体、アルキル鎖Ｃ１０となるＤＴＡＢ、Ｃ１２となるＬＴＡＢ、Ｃ１４となるＭＴＡＢを合わせて４分子を最良の形態の一例として示す。頭文字のＬ、Ｍ、Ｃはそれぞれ１２を意味するLauryl、１４のMyristyl、１６のCetylの頭文字からとられている。
　ここで、金属層２Ａ、２Ｂに電解メッキされ、ＳｉＯ2上には金が析出しない理由について説明しておく。本発明の実施形態におけるメッキは自己触媒型無電解金メッキであるため、核となる金電極表面に析出する。これはアスコルビン酸の還元力が弱いため金電極を触媒とした金の０価への還元を可能とする。
　また、メッキ液のｐＨや温度については界面活性剤の種類、特に直鎖の炭素数にも依存するが、概ね２５℃～９０℃の範囲前後である。ｐＨの範囲は２～３の範囲前後である。この範囲から外れると、金メッキがされ難くなるため好ましくない。
　本発明の第２実施形態に係るナノギャップ長を有する電極構造の作製方法について説明する。
　第２実施形態においても第１実施形態と同様、第１ステップにおいて、金属層２Ａ，２Ｂの対を絶縁膜１Ｂ付きの基板１上に形成するわけであるが、その際、前述のようにＥＢリソグラフィー技術を用いて或る程度のギャップを有する金属層の対を基板１上に形成する。この「程度」は電子線リソグラフィー技術の精度に応じて適宜決定される。
　ヨードチンキ溶液に金箔を溶かすことで、[ＡｕＩ4]-イオンとして金を溶かす。ここに還元剤のＬ（＋）-アスコルビン酸を加えることで金電極表面における自己触媒型無電解金メッキを行う。
　次に、ヨウ素無電解メッキ法により金属層２Ａ，２Ｂの対を形成する。このようにすることにより、基板１の一方の面側に並んで金属層２Ａ，２Ｂの対を近接しておくことができ、即ち金属層２Ａ，２Ｂとしてのイニシャル電極のギャップ長を縮めておくことができる。例えば、金属層２Ａと金属層２Ｂとは数ｎｍ乃至約１０ｎｍの範囲の間隔を精度良く開けて形成することができる。
　その後、第１実施形態と同様、第２ステップにおいて、基板１を無電解メッキ液に浸漬する。第２実施形態のように、第１ステップにおいて金属層２Ａ，２Ｂの対を近接しておくことで、基板１を無電解メッキ液に浸漬する時間、即ちメッキ時間を短くすることができ、金のクラスターの形成による歩留まりの低下を抑制することができる。
　これに対し、第１ステップにおいて、金属層２Ａ，２Ｂの対のギャップが大きいと、第２ステップにおいて基板１を混合溶液に浸漬する時間、即ちメッキ時間が長くなる。分子定規無電解メッキ法を用いる際粒子の成長条件を参照しているため、メッキ時間が長くなり、クラスターが形成されてしまう。金のクラスターが電極となる部分の外周面に付着することにより歩留まりが低下する。本発明の第２実施形態によれば、歩留まりの低下を抑制することができる。
〔ナノギャップ長を有する電極の構造とそれを用いたデバイス〕
　次に、本発明の第１及び第２実施形態のナノギャップ長を有する電極構造の作製方法により得られるナノギャップ長を有する電極構造について説明する。
　本発明の実施形態に係るナノギャップ長を有する電極構造は、ナノギャップを設けて配置された電極対が複数並んで配置されており、複数の電極対の各ギャップ長の標準偏差が所定の範囲内に収まっているものである。ここで、所定の範囲とは、後述する実施例１のように標準偏差が０．５ｎｍ乃至０．６ｎｍである。このようにギャップ長のバラツキが小さい。
　よって、電極対がソース電極、ドレイン電極である場合には、ソース電極及びドレイン電極の脇にサイドゲート電極を設けておくことで、単電子デバイスなどの各種のデバイスを効率よく得ることができる。チャンネルは基板１の絶縁膜１Ｂの熱酸化膜などが用いられる。
　以下、単電子デバイスとして、分子定規無電解メッキ法により作製されたナノギャップ電極１０を用いて単電子デバイスを作製することについて説明する。有機分子を保護基として有する金ナノ粒子を用いた単電子デバイスについて説明し、無電解金メッキ法で作製した金ナノギャップ電極の有効性の評価についても併せて説明する。その作製のステップとして、電極間への粒子の固定方法について先ず説明する。
　有機分子を保護基として有する金ナノ粒子を用いた単電子デバイスは、前述のように作製した金ナノギャップ電極間に、ジチオール分子によるアルカンチオール保護金ナノ粒子の配位子交換を用いて、金ナノ粒子を化学結合させることにより、例えば自己組成化単分子膜に固定したものである。液体窒素温度においてクーロンブロッケード特性が観測される。
　以下、具体的に説明する。
　図５は、図１乃至図３に示すようにして作製したナノギャップ長を有する電極構造における電極４Ａ，４Ｂに対し、ジチオール分子を用いた化学結合による単電子島の設置工程を模式的に示す図である。図５（ａ）に示すように、電極４Ａ，４Ｂとしての金電極表面に、自己組成化単分子膜（Self-Assembled Monolayer：SAM）５Ａ，５Ｂを形成する。次に、図５（ｂ）に示すように、アルカンジチオール６を導入することでＳＡＭ欠損部にアルカンジチオールが配位し、ＳＡＭとアルカンチオールとからなるＳＡＭ混合膜７が形成される。次に、アルカンチオール保護された金ナノ粒子８Ａを導入する。すると、図５（ｃ）に示すように、金ナノ粒子８の保護基であるアルカンチオールと、アルカンチオールとアルカンジチオールの混合自己組織化単分子膜７中のアルカンジチオールとの配位子交換により、金ナノ粒子８が自己組織化単分子膜に化学吸着する。
　このようにして、ナノギャップ長を有する電極の間に、自己組織化単分子膜６Ａ，６Ｂを利用し化学吸着によってナノ粒子８を単電子島として導入することで、金ナノギャップ電極を用いたデバイスを構成することができる。
　図１乃至図５に示すナノギャップを有する電極構造は、水平に電極が並んだ構造であるが、本発明の実施形態は縦型の積層型の電極構造であってもよい。
　図６は、本発明の第３実施形態に係るナノギャップを有する電極構造のデバイス作製工程を示す平面図である。図７は本発明の第３実施形態に係るナノギャップを設けた電極構造を有するデバイスの作製工程を示す断面図である。
　先ず、Ｓｉなどの半導体基板１１にＳｉＯ2などの絶縁膜１２を設けた基板１３を用意し、レジスト膜を形成した後に、ゲート電極及びドレイン電極となるパターンになるよう電子ビームリソグラフィー又は光リソグラフィーを用いて露光を行ってパターン形成を行う。
　次に、ゲート電極及びソース電極となる金、銅その他の金属を蒸着し、リフトオフを行う。これにより、ゲート電極及びソース電極の一部となる金属層１４Ａ，１４Ｂが形成される（図６（ａ）、図７（ａ）参照）。その際、金属層１４Ａと金属層１４Ｂとの距離はＬ11である。
　次に、プラズマエンハンスメントＣＶＤ（ＰＥＣＶＤ）によりＳｉＯ2、ＳｉＮなどの絶縁膜１５を積層した後、ドレイン電極となる金、銅その他の金属を蒸着し金属膜１６を形成する（図６（ｂ）、図７（ｂ）参照）。
　そして、レジスト膜を形成した後に、ドレイン電極の形状となるよう、電子ビームリソグラフィー又は光リソグラフィーを用いて露光を行ってパターン形成を行う。
　次に、ドレイン電極の一部としての金属層１８Ｂ、ゲート絶縁膜１７が形成されるまでＲＩＥ（Reactive Ion Etching）又はＣＤＥ(Chemical Dry Etching)によりエッチングする。その際、ドレイン電極、絶縁膜がドレイン電極の形状となるよう基板１３に対して縦方向にエッチングし、形成済みのソース電極の表面が出るまでエッチングする。また、電子ビームリソグラフィー、光リソグラフィーにおいては、ドレイン電極の大きさは、重ね露光のずれ＋αの大きさを考慮して形成済みのソース電極形状よりも小さくする。この工程により、ゲート電極の一部としての金属層１４Ａ上に積層されていた絶縁膜、金属層は除去され、ゲート電極の一部としての金属層１４Ａが露出している（図６（ｃ）、図７（ｃ）参照）。
　次に、分子定規無電解メッキ法のみ又はヨウ素無電解メッキ法と組み合わせて、ソース電極とドレイン電極との間のギャップを小さくする。ゲート絶縁膜１７は約１０ｎｍ前後の厚みであるので、分子定規無電解メッキ処理のみでもよい。分子定規無電解メッキ法により、ドレイン電極の一部としての金属層１８Ｂのエッジが水平に広がる方向にもメッキが成長し、ソース電極の一部としての金属層１４Ｂは上に向かって成長し、ゲート電極の一部として金属層１４Ａは内側に向かっても成長する（図６（ｄ）、図７（ｄ）参照）。このときの成長した膜部分をそれぞれ符号１９Ａ，１９Ｂ，１９Ｃで示している。よって、ゲート電極２０，ソース電極２１，ドレイン電極２２の各電極間距離が狭くなり、例えば図６（ａ）、図７（ａ）で距離Ｌ11であった間隔がＬ12となる。よって、ゲートキャパシタンスが増加することになる。
　次に、図５を参照して説明した要領で、ナノ粒子を導入する。
　最後に、パッシベーション膜を形成し、ソース電極、ドレイン電極、ゲート電極のダイを開けて完成する。これにより、単電子トランジスタを形成することができる。
　以上説明したように、分子定規メッキによりナノギャップ電極を形成する電極の形状は、縦型で積層型の電極形状であってもよい。分子定規メッキを施すことにより、ソース／ドレイン電極間に存在する絶縁体の厚さを厚くでき、リーク電流を低減させることができる。また、電極周囲に存在するナノギャップのギャップ長は、分子定規により制御できるため、好適である。
　上述では、電極材料としては金を用いているが、金に限らず別の金属であってもよい。例えば電極材料としてイニシャル電極の材料を銅としてもよい。その際、イニシャル電極は、電子ビームリソグラフィー法又は光リソグラフィー法を用いて銅電極を形成し、その後銅電極表面を塩化銅とする。その後、メッキ液としてアスコルビン酸を還元剤として用いた塩化金溶液を用い、銅電極表面を金で覆う。この手法は例えば非特許文献１６に開示されている。具体的には、塩化金(III)酸水溶液に界面活性剤臭化アルキルトリメチルアンモニウムＣnＨ2n+1〔ＣＨ3〕3Ｎ+・Ｂｒ-を混ぜ、還元剤Ｌ（＋）－アスコルビン酸を加え、ギャップ電極上に、自己触媒型無電解金メッキを行う。その後、分子定規メッキ法により表面が金のナノギャップ電極を作製する。
　以下、本発明の実施形態に係るナノギャップ長を有する電極構造の作製方法により、ナノギャップ長が精度良く精密に制御されることにつき実施例を挙げながら、具体的に説明する。
　実施例１として、以下の要領で、第１実施形態で説明した分子定規無電解メッキ法を用いてナノギャップ電極を作製した。
　最初に、基板１Ａとしてのシリコン基板上に絶縁膜１Ｂとしてのシリコン酸化膜を全面に設けたものを用意し、その基板１上にレジストを塗布し、ＥＢリソグラフィー技術により、ギャップ長３０ｎｍとなる金属層２Ａ，２Ｂとしてのイニシャル電極のパターンを描画した。現像後、ＥＢ蒸着により２ｎｍのＴｉ膜を蒸着し、そのＴｉ膜上にＡｕを１０ｎｍ蒸着して金属層２Ａ，２Ｂとしてのイニシャルの金ナノギャップ電極を作製した。金属層２Ａ、２Ｂの対は同じ基板１上に複数設けた。
　次に、無電解メッキ液を用意した。分子定規として２５ミリモルの臭化アルキルトリ・BR>＜`ルアンモニウム（ALKYLTRIMETHYLAMMONIUM BROMIDE）を２８ミリリットル測る。そこに、塩化金酸水溶液５０ミリモルを１２０マイクロリットル測り入れる。酸として酢酸を１ミリリットル加え、還元剤となるＬ（＋）－アスコルビン酸（ASCORBIC ACID）を０．１モル、３．６ミリリットル加え、よく撹拌してメッキ液とした。
　実施例１では、臭化アルキルトリメチルアンモニウムとして、ＤＴＡＢ分子を用いた。
　既に作製した、金ナノギャップ電極付きの基板を無電解メッキ液に３０程度浸漬した。これにより、実施例１の分子定規無電解メッキ法によりナノギャップ長を有する電極を作製した。
　図８は、ＥＢリソグラフィー技術を用い、絶縁膜１Ｂとしてのシリコン酸化膜（ＳｉＯ2）を設けたシリコン（Ｓｉ）基板１Ａ上に、イニシャルナノギャップ電極としての電極２Ａ，２Ｂの複数対を作製し、これを観察したＳＥＭ像の一部である。ＳＥＭ像から、金属層２Ａ、２Ｂとしてのイニシャル電極のギャップ長は３０ｎｍであった。
　次に、ＳＥＭによる像を観察することにより、実施例１として作製されたナノギャップ長を有する電極の測長を行った。２０万倍の高倍率で取得したＳＥＭ像における１ピクセルの大きさは解像度から０．５ｎｍ刻みとなる。測長には、1ピクセルサイズの評価ができるところまで拡大し、コントラスト比を上げることでギャップの高さとＳＥＭの特性からギャップの領域と基板１との差が明確になるようにして測長した。
　図９は、図８に示すイニシャルナノギャップ電極付き基板を分子定規メッキ液に浸すことにより作製されたナノギャップ電極のＳＥＭ像である。図９の（ａ）、（ｂ）、（ｃ）及び（ｄ）は一枚の基板上の複数の対の一部をそれぞれ取り出した像である。
　図９（ｃ）に示すように、ギャップ間に金が析出しその金の表面に吸着した分子定規により金の析出が抑制され、ナノギャップ間のギャップ幅(図の左右方向)が等間隔で５ｎｍ以上有するナノギャップを抜き出し測長した。
　図９（ａ）はギャップ長が５ｎｍ以上の電極、図９（ｂ）はギャップ長が５ｎｍ以下となるが成長の抑制がされていないと考えられる電極、図９（ｄ）では分子定規によるギャップの成長の抑制を超え、金属層３Ａと金属層３Ｂ、即ちソース電極とドレイン電極とがコネクトした状態を示している。
　このように測長したそれぞれの分子定規について平均値及び分散値を計算した。また、それらを用いて正規分布を計算した。測長したデータのヒストグラムと正規分布により、分子定規の分子長に依存したナノギャップ電極のギャップ長精密制御を確認することができる。
　図１０は、実施例１で作製したナノギャップ電極の例を示すＳＥＭ像である。図１０（ａ）ではギャップ長が１．４９ｎｍで、図１０（ｂ）ではギャップ長が２．５３ｎｍであった。
　実施例２では、臭化アルキルトリメチルアンモニウムとして、ＬＴＡＢ分子を用いた以外は実施例１と同様に、分子定規無電解メッキ法によりナノギャップ長を有する電極を作製した。
　図１１は、実施例２で作製したナノギャップ電極の例を示すＳＥＭ像である。図１１（ａ）ではギャップ長が１．９８ｎｍ、図１１（ｂ）ではギャップ長が２．９８ｎｍであった。
　実施例３では、臭化アルキルトリメチルアンモニウムとして、ＭＴＡＢ分子を用いた以外は実施例１と同様に、分子定規無電解メッキ法によりナノギャップ長を有する電極を作製した。図１２は、実施例３で作製したナノギャップ電極の例を示すＳＥＭ像である。図１２（ａ）ではギャップ長が３．０２ｎｍ、図１２（ｂ）ではギャップ長が２．４８ｎｍであった。
　実施例４では、臭化アルキルトリメチルアンモニウムとして、ＣＴＡＢ分子を用いた以外は実施例１と同様に、分子定規無電解メッキ法によりナノギャップ長を有する電極を作製した。図１３は実施例４で作製したナノギャップ電極の例を示すＳＥＭ像である。図１３（ａ）ではギャップ長が３．４７ｎｍ、図１３（ｂ）ではギャップ長が２．４８ｎｍであった。
　実施例１乃至実施例４で作製したナノギャップ長を有する電極におけるギャップ長の平均及び標準偏差を計算した。
　実施例１では界面活性剤としてＤＴＡＢ分子を用いており、２５個のギャップ長を有する電極のギャップ長は平均２．３１ｎｍ、標準偏差０．５４ｎｍであった。
　実施例２では界面活性剤としてＬＴＡＢ分子を用いており、４４個のギャップ長を有する電極におけるギャップ長は平均２．６４ｎｍ、標準偏差０．５２ｎｍであった。
　実施例３では界面活性剤としてＭＴＡＢ分子を用いており、５０個のギャップ長を有する電極におけるギャップ長は平均３．０１ｎｍ、標準偏差０．５８ｎｍであった。
　実施例４では界面活性剤としてＣＴＡＢ分子を用いており、５４個のギャップ長を有する電極におけるギャップ長は平均３．３２ｎｍ、標準偏差０．６５ｎｍであった。
　図１４は実施例１で作製したギャップ長を有する電極の複数対におけるギャップのバラツキを示す分布図である。図１５は実施例２で作製したギャップ長を有する電極の複数対におけるギャップのバラツキを示す分布図である。図１６は実施例３で作製したギャップ長を有する電極の複数対におけるギャップのバラツキを示す分布図である。図１７は実施例４で作製したギャップ長を有する電極の複数対におけるギャップのバラツキを示す分布図である。図１８は、図１４乃至図１７に示すそれぞれのヒストグラムを重ね合わせた図である。何れの分布もほぼ正規分布と近似できる。
　図１８から分かるように、鎖長に依存した平均値のピークが４本観察される。図１９は界面活性剤分子ニ鎖長分の長さと、実際に得た平均値をプロットしたグラフを示す図である。図２０は界面活性剤における炭素数ｎとギャップ長との関係を示す図である。この図から、炭素数ｎとギャップ長が線形の関係にあることが分かる。このようにギャップ長の平均値が界面活性剤の炭素数に対して線形的になっていることが分かる。これらのことから、分子定規無電解メッキ法によって作製されたナノギャップ電極が分子定規の鎖長に依存して制御されていることが分かる。また、２分子分の鎖長より平均値の値が０．４ｎｍ程度ずれていることから、図３に示した模式図のようにアルキル鎖長１乃至２つ分の噛み合いによりナノギャップ電極の成長が制御されていることが分かる。
　ところで、ヨウ素を用いた無電解メッキ法については９０％という収率（Ｙｉｅｌｄ）で５ｎｍ以下となるナノギャップ電極作製を可能としている。そのときの標準偏差は１．３７ｎｍであった。
　実施例１乃至実施例４に示すように、分子定規を用いた無電解メッキ法では、界面活性剤が成長表面に吸着することにより、ナノギャップ間が界面活性剤で埋められる。これにより、ナノギャップ間において金属の析出が自己停止し、分子長に基づいたギャップ長に制御することができた。しかも、ギャップ長の標準偏差は０．５２ｎｍ乃至０．６５ｎｍと抑えられ、非常に高精度に制御できていることが分かる。しかし、その歩留まりについては１０％程度であった。その原因として、成長がヨードチンキを用いたメッキに比べ非常にゆっくりであるためクラスターが発生しやすくなってしまい、クラスターが電極部に付着しショートしてしまう確率が高くなるためであった。
　そこで、本発明の第２実施形態として説明したように、ヨードチンキ溶液に箔状の金を[ＡｕＩ4]-イオンとして溶かした。ここに、Ｌ（＋）－アスコルビン酸を加えることにより金電極表面における自己触媒型のメッキを行った。つまり自己触媒型のヨウ素無電解メッキ法を用いてトップダウンにより作製されたイニシャルのナノギャップ電極をメッキし、距離をある程度縮めたのちに分子定規メッキをより短い時間行った。すると、金のクラスターの発生を抑制し、またクラスターが電極表面に付着することによるナノギャップ電極の収率の悪化を抑制することができる。これにより、ギャップ長をより精密に高い収率（Ｙｉｅｌｄ）で制御することが可能となった。図２１は実施例５として作製したナノギャップ長を有する電極のSEM像である。図２１（ａ）がイニシャル電極(２３．９ｎｍ)、図２１（ｂ）がヨウ素メッキ後のナノギャップ電極（９．９７ｎｍ）、図２１（ｃ）が分子定規としてＤＴＡＢを用いてメッキしたナノギャップ電極（１．４９ｎｍ）の各ＳＥＭ像である。
　図２２は、実施例５で作製した各段階でのナノギャップ電極のヒストグラムを示す図である。このように作製したナノギャップ電極のうち、分子定規長で自己停止している。即ち、等間隔に５ｎｍ以上の幅でギャップが制御されておりナノギャップ電極の歩留まりは３７．９％と１０％から飛躍的に上昇した。このようにヨウ素無電解メッキ後のナノギャップ電極に分子定規無電解メッキを行うことで歩留まりが向上することを確認した。
　金ナノギャップ電極間に金ナノ粒子を固定した単電子デバイスを作製した。分子定規無電解メッキ法によって作製されたナノギャップ電極にＯ2プラズマアッシングを行うことで、表面に付着した分子を灰化処理した。次にサンプルを１ミリモルとなるようオクタンチオール（Ｃ８Ｓ）をエタノール溶液に混ぜた溶液に１２時間浸し、エタノールで２回リンスした。次に５ミリモルとなるようデカンジチオール（Ｃ１０Ｓ２）を混ぜたエタノール溶液に７時間浸し、エタノールで２回リンスした。その後、デカンチオール（Ｃ１０Ｓ）で保護された金ナノ粒子をトルエンに分散して０．５ｍモルに濃度調節した溶液に７時間浸し、トルエンで２回リンスした。その後エタノールを用いて２回リンスした。
　図２３に実施例６で作製した単電子デバイスの粒子導入の様子を模式的に示す図である。図２３に示すように、単電子デバイスは、ドレイン電極（Ｄ）とソース電極（Ｓ）とが対向する両サイドに第１及び第２の各ゲート電極（Ｇａｔｅ１、Ｇａｔｅ２）が設けられており、ドレイン電極とソース電極とのナノギャップ間にＣ１０保護金ナノ粒子８が配置されている。
　実施例６で作製した単電子デバイスでは、電極１，２から金ナノ粒子までの間にそれぞれＳＡＭ（Self-Assembled Monolayer）によるトンネル接合が存在する。これは、抵抗と容量との並列接続を介して電極１，２と金ナノ粒子が接合されていることと等価である。電極１と金ナノ粒子までのトンネル接合のうち抵抗の値をＲ１、金ナノ粒子から電極２までの間の抵抗をＲ２と呼んでいる。これらＲ１、Ｒ２の値は一般にＳＡＭ、即ちアルカンチオール・アルカンジチオールによるものであると考えられる。ここで、ＳＡＭの抵抗値は炭素数が二つ分変わるとおよそ一桁変わるということをこれまでに本発明者らは報告している（非特許文献１７，１８）。そこで、理論フィッティングから求めたＲ１、Ｒ２の値から、どの分子によって接合されているのかということを計算することができる。
　ゲート電極により変調を行わないで液体窒素温度で電流電圧特性を測定した。図２４はゲート電極による変調を行っていない電極１と電極２における電流電圧特性を示し、（ａ）は全体的な電流電圧特性を示す図、（ｂ）はその拡大図である。ソース電極とドレイン電極との電位差Ｖｄがおよそ－０．２Ｖ～０．２Ｖの間で電流が流れていないことが分かる。これはクーロンブロッケード現象と呼ばれ、トンネル接合を介した単電子島、即ち金ナノ粒子を電子が通過することにより起こる現象を示している。また、理論値によるフィッティングによりＲ１、Ｒ２の値が６．０ＧΩ、５．９ＧΩ見積もられ、この値は両方オクタンチオールであることが考えられる。これは化学吸着による粒子導入が成功していないことを示している。
　次に、ゲート電極により変調を行って電流電圧特性を測定した。図２５は、ゲート電極による変調を行っていない電極１と電極２における電流電圧特性を示す図である。図から、ゲート変調を加えると金の単電子島への電子の入りやすさが変わり、クーロンブロッケードの幅が変わるゲート変調効果を観察することができた。このような変調効果を利用することが単電子デバイスの動作と考えられ、電極としての有用性を有することが分かった。図２５に示すようにゲート電極を用いたゲート変調は可能であり、この電極の単電子デバイスとしての有用性が認識できる。
　実施例７では、界面活性剤としてデカメトニウムブロミドを用いた。実施例１と同様にイニシャルの金ナノギャップ電極を作製した。
　次に、無電解メッキ液を用意した。分子定規として２５ミリモルのデカメトニウムブロミド（Decamethoniumbromide）を２８ミリリットル測る。そこに、塩化金(III)酸水溶液５０ミリモルを１２０マイクロリットル測り入れる。酸として酢酸を１ミリリットル加え、還元剤となるＬ（＋）－アスコルビン酸（Ascorbic acid）を０．１モル、３．６ミリリットル加えよく撹拌してメッキ液とした。
　既に作製した、金ナノギャップ電極付きの基板を無電解メッキ液に３０分程度浸漬した。これにより、実施例７の分子定規無電解メッキ法によりナノギャップ長を有する電極を作製した。
　図２６は、イニシャルナノギャップ電極付き基板を分子定規メッキ液に浸すことにより作製されたナノギャップ電極のＳＥＭ像である。ギャップ長が１.６ｎｍとなったところで、メッキの成長が自己停止していることが分かった。
　図２７は、実施例７で作製したサンプルでのギャップ長のヒストグラムを示す図である。横軸はギャップ長ｎｍであり、縦軸はカウントである。ギャップ長の平均値は２．０ｎｍであった。この値は、実施例１乃至４と比較して、小さい値であった。サンプル数は６４個で、標準偏差は０．５６ｎｍ、最小値１．０ｎｍ、中央値２．０ｎｍ、最大値３．７ｎｍであった。
　実施例７における界面活性剤であるデカメトニウムブロマイドの分子長は１．６１ｎｍであり、実施例４における界面活性剤であるＣＴＡＢの分子長が１．８５ｎｍであることから、実施例７の方が分子長が短く、ナノギャップの間隔が狭くなっていることと符合する。これらのことから、界面活性剤の分子長により、ナノギャップ長を制御することができることが分かった。
　本発明は本発明の実施形態及び実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることは言うまでもない。
　本発明の分子定規無電解メッキ法によってギャップ長を精密に制御されたナノギャップ電極は電極間に非常に狭い間隔を持つので、このナノギャップ電極を用いることで、ダイオード、トンネル素子、熱電子素子、熱光起電力素子等、ナノギャップ電極が必要なナノデバイスの製造において重要な役割を果たす。

Claims (9)

  1. 　金属層がギャップを有して対で配置されている基板を、金属イオンを含む電解液に還元剤及び界面活性剤が混入されてなる無電界メッキ液に浸漬することにより、上記還元剤により金属イオンが還元されて金属が上記金属層に析出しつつ上記界面活性剤が該金属の表面に付着してギャップの長さをナノメートルサイズに制御した電極対を形成する、ナノギャップ長を有する電極構造の作製方法。
  2. 　基板に金属層をギャップを有するように対で配置する第１ステップと、
    　上記金属層がギャップを有するように対で配置した基板を、金属イオンを含む電解液に還元剤及び界面活性剤が混入されてなる無電界メッキ液に浸漬することにより、上記還元剤により金属イオンが還元されて金属が上記金属層に析出しつつ上記界面活性剤が該金属の表面に付着してギャップの長さをナノメートルサイズに制御した電極対を形成する第２ステップと、
    　を含む、ナノギャップ長を有する電極構造の作製方法。
  3. 　前記界面活性剤は、前記ナノギャップに対応したアルキル鎖長を有する分子からなる、請求項１又は２に記載のナノギャップ長を有する電極構造の作製方法。
  4. 　前記界面活性剤によってギャップ長を制御する、請求項１又は２に記載のナノギャップ長を有する電極構造の作製方法。
  5. 　前記無電解メッキ液には塩酸、硫酸、酢酸その他の酸が含まれる、請求項１又は２に記載のナノギャップ長を有する電極構造の作製方法。
  6. 　前記第１ステップでは、電子線リソグラフィー法又はフォトリソグラフィー法により前記金属層の対を形成する、請求項２に記載のナノギャップ長を有する電極構造の作製方法。
  7. 　前記第１ステップでは、電子線リソグラフィー法及びフォトリソグラフィー法の何れかとヨウ素無電解メッキ法とにより前記金属層の対を形成する、請求項２に記載のナノギャップ長を有する電極構造の作製方法。
  8. 　ナノギャップを設けて配置された電極対が複数並んで配置されており、
    　複数の電極対の各ギャップ長の標準偏差は、０．５ｎｍ乃至０．６ｎｍである、ナノギャップ長を有する電極構造。
  9. 　請求項８に記載のナノギャップ長を有する電極構造を備えた、ナノデバイス。
PCT/JP2012/055002 2011-03-08 2012-02-28 ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス WO2012121067A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013503464A JP5942297B2 (ja) 2011-03-08 2012-02-28 ナノギャップ長を有する電極構造の作製方法、メッキ液及びナノデバイス
CN201280012185.7A CN103563052B (zh) 2011-03-08 2012-02-28 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件
KR1020137026296A KR101572228B1 (ko) 2011-03-08 2012-02-28 나노 갭 길이를 가지는 전극 구조의 제작 방법 및 그것에 의해 얻어지는 나노 갭 길이를 가지는 전극 구조, 및 나노 디바이스
US14/003,679 US20140054788A1 (en) 2011-03-08 2012-02-28 Method for fabricating nanogap electrodes, nanogap electrodes array, and nanodevice with the same
US15/069,879 US20160300915A1 (en) 2011-03-08 2016-03-14 Method for fabricating nanogap electrodes, nanogap electrodes array, and nanodevice with the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-050894 2011-03-08
JP2011050894 2011-03-08

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/003,679 A-371-Of-International US20140054788A1 (en) 2011-03-08 2012-02-28 Method for fabricating nanogap electrodes, nanogap electrodes array, and nanodevice with the same
US15/069,879 Division US20160300915A1 (en) 2011-03-08 2016-03-14 Method for fabricating nanogap electrodes, nanogap electrodes array, and nanodevice with the same

Publications (2)

Publication Number Publication Date
WO2012121067A1 true WO2012121067A1 (ja) 2012-09-13
WO2012121067A8 WO2012121067A8 (ja) 2013-01-03

Family

ID=46798035

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/055002 WO2012121067A1 (ja) 2011-03-08 2012-02-28 ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス

Country Status (5)

Country Link
US (2) US20140054788A1 (ja)
JP (1) JP5942297B2 (ja)
KR (1) KR101572228B1 (ja)
CN (2) CN103563052B (ja)
WO (1) WO2012121067A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014142040A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 電子素子
WO2015033600A1 (ja) 2013-09-06 2015-03-12 独立行政法人科学技術振興機構 電極対、その作製方法、デバイス用基板及びデバイス
CN105144388A (zh) * 2013-03-09 2015-12-09 国立研究开发法人科学技术振兴机构 逻辑计算元件
US10170547B2 (en) 2014-08-29 2019-01-01 Japan Science And Technology Agency Nanodevice
WO2020071025A1 (ja) * 2018-10-02 2020-04-09 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192973B1 (ko) * 2013-12-19 2020-12-18 에스케이이노베이션 주식회사 나노 구조체를 갖는 센서 및 그 제조 방법
US20150174613A1 (en) * 2013-12-19 2015-06-25 Sk Innovation Co., Ltd. Method for fabricating flexible nano structure
KR20150072292A (ko) * 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 플렉시블 기반 나노 구조체를 갖는 센서 및 그 제조 방법
US20150179738A1 (en) * 2013-12-19 2015-06-25 Sk Innovation Co., Ltd. Flexible nano structure
US9725313B2 (en) * 2013-12-19 2017-08-08 Sk Innovation Co., Ltd. Method for fabricating NANO structure including dielectric particle supporters
US9324628B2 (en) 2014-02-25 2016-04-26 International Business Machines Corporation Integrated circuit heat dissipation using nanostructures
US11624725B2 (en) * 2016-01-28 2023-04-11 Roswell Blotechnologies, Inc. Methods and apparatus for measuring analytes using polymerase in large scale molecular electronics sensor arrays
CN109328301B (zh) 2016-01-28 2021-03-12 罗斯韦尔生物技术股份有限公司 大规模并行dna测序装置
WO2017139493A2 (en) 2016-02-09 2017-08-17 Roswell Biotechnologies, Inc. Electronic label-free dna and genome sequencing
US10484590B2 (en) * 2016-03-04 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device
EP3571286A4 (en) 2017-01-19 2020-10-28 Roswell Biotechnologies, Inc SOLID STATE SEQUENCING DEVICES WITH TWO-DIMENSIONAL LAYER MATERIALS
US10475793B2 (en) 2017-04-24 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor cell and structure thereof
US10508296B2 (en) 2017-04-25 2019-12-17 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
CA3057151A1 (en) 2017-04-25 2018-11-01 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
KR102606670B1 (ko) 2017-05-09 2023-11-24 로스웰 바이오테크놀로지스 인코포레이티드 분자 센서들을 위한 결합 프로브 회로들
WO2019046589A1 (en) 2017-08-30 2019-03-07 Roswell Biotechnologies, Inc. PROCESSIVE ENZYME MOLECULAR ELECTRONIC SENSORS FOR STORING DNA DATA
KR20200067871A (ko) 2017-10-10 2020-06-12 로스웰 바이오테크놀로지스 인코포레이티드 무증폭 dna 데이터 저장을 위한 방법, 장치 및 시스템
KR101948072B1 (ko) * 2018-01-29 2019-02-14 주식회사 페타룩스 전자소자 제조방법
TWI772618B (zh) * 2018-03-02 2022-08-01 國立研究開發法人科學技術振興機構 奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置
US10590541B2 (en) * 2018-06-15 2020-03-17 Rohm And Haas Electronic Materials Llc Electroless copper plating compositions and methods for electroless plating copper on substrates
JP7228411B2 (ja) * 2019-03-06 2023-02-24 上村工業株式会社 無電解金めっき浴
CN111893527A (zh) * 2020-08-04 2020-11-06 淮南师范学院 纳米电极对及其制备方法
CN115132578B (zh) * 2022-09-01 2022-12-30 中国科学技术大学 一种具有纳米间隙的电极对及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513818A (ja) * 2001-12-21 2005-05-12 プラスティック ロジック リミテッド 自己整合印刷
JP2006209982A (ja) * 2005-01-25 2006-08-10 Seiko Epson Corp 電子放出素子、電子放出素子の製造方法、及び電気光学装置、並びに電子機器
JP2008192712A (ja) * 2007-02-01 2008-08-21 Japan Science & Technology Agency トンネル磁気抵抗素子
JP2009535837A (ja) * 2006-05-02 2009-10-01 コリア リサーチ インスティテュート オブ スタンダーズ アンド サイエンス ナノギャップ電極の製造方法及びこれを用いて製造されたナノギャップ素子

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684572A (en) * 1970-07-13 1972-08-15 Du Pont Electroless nickel plating process for nonconductors
CN87100440B (zh) * 1987-01-27 1988-05-11 中国人民解放军装甲兵工程学院 在不导电材料上刷镀铜的方法
JP2819180B2 (ja) * 1990-02-22 1998-10-30 信康 土肥 すず―鉛―ビスマス合金めっき浴
US5282953A (en) * 1993-06-28 1994-02-01 Technic Incorporated Polyoxyalklene compounds terminated with ketone groups for use as surfactants in alkanesulfonic acid based solder plating baths
EP0865078A1 (en) * 1997-03-13 1998-09-16 Hitachi Europe Limited Method of depositing nanometre scale particles
JP4932094B2 (ja) * 2001-07-02 2012-05-16 日本リーロナール有限会社 無電解金めっき液および無電解金めっき方法
US7052616B2 (en) * 2001-08-14 2006-05-30 The Penn State Research Foundation Fabrication of molecular scale devices using fluidic assembly
JP4570879B2 (ja) * 2002-04-25 2010-10-27 モーメンティブ・パフォーマンス・マテリアルズ・インク ナノサイズの銅（ｉ）化合物の製造
US7166152B2 (en) * 2002-08-23 2007-01-23 Daiwa Fine Chemicals Co., Ltd. Pretreatment solution for providing catalyst for electroless plating, pretreatment method using the solution, and electroless plated film and/or plated object produced by use of the method
CN100503093C (zh) * 2003-09-05 2009-06-24 三菱麻铁里亚尔株式会社 金属微粒、含有该微粒的组合物及金属微粒的制造方法
US7306823B2 (en) * 2004-09-18 2007-12-11 Nanosolar, Inc. Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells
US7312155B2 (en) * 2004-04-07 2007-12-25 Intel Corporation Forming self-aligned nano-electrodes
US20080025875A1 (en) * 2004-09-29 2008-01-31 Martin Charles R Chemical, Particle, and Biosensing with Nanotechnology
KR100679704B1 (ko) * 2005-01-10 2007-02-06 한국과학기술원 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법
US7833904B2 (en) * 2005-06-16 2010-11-16 The Trustees Of Columbia University In The City Of New York Methods for fabricating nanoscale electrodes and uses thereof
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7419849B2 (en) * 2006-02-06 2008-09-02 Matsushita Electric Industrial Co., Ltd. Method for producing single electron semiconductor element
JP4379450B2 (ja) * 2006-08-22 2009-12-09 ソニー株式会社 電子デバイス及びその製造方法
JP5141943B2 (ja) * 2006-12-13 2013-02-13 独立行政法人科学技術振興機構 分子素子
US8298620B2 (en) * 2008-05-13 2012-10-30 North Carolina Agricultural And Technical State University Methods of preparing thin films by electroless plating
JP5622360B2 (ja) * 2009-01-16 2014-11-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気錫めっき液および電気錫めっき方法
JP5455415B2 (ja) * 2009-04-10 2014-03-26 株式会社船井電機新応用技術研究所 ナノギャップ電極を有する素子の製造方法
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513818A (ja) * 2001-12-21 2005-05-12 プラスティック ロジック リミテッド 自己整合印刷
JP2006209982A (ja) * 2005-01-25 2006-08-10 Seiko Epson Corp 電子放出素子、電子放出素子の製造方法、及び電気光学装置、並びに電子機器
JP2009535837A (ja) * 2006-05-02 2009-10-01 コリア リサーチ インスティテュート オブ スタンダーズ アンド サイエンス ナノギャップ電極の製造方法及びこれを用いて製造されたナノギャップ素子
JP2008192712A (ja) * 2007-02-01 2008-08-21 Japan Science & Technology Agency トンネル磁気抵抗素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YUHSUKE YASUTAKE ET AL.: "Simultaneous fabrication of nanogap gold electrodes by electroless gold plating using a common medical liquid", APPLIED PHYSICS LETTERS, vol. 91, 2007, pages 203107 *

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102123955B1 (ko) * 2013-03-09 2020-06-17 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 전자 소자
JPWO2014142040A1 (ja) * 2013-03-09 2017-02-16 国立研究開発法人科学技術振興機構 電子素子
US9595604B2 (en) 2013-03-09 2017-03-14 Japan Science And Technology Agency Electronic element
CN105103291A (zh) * 2013-03-09 2015-11-25 国立研究开发法人科学技术振兴机构 电子元件
WO2014142040A1 (ja) * 2013-03-09 2014-09-18 独立行政法人科学技術振興機構 電子素子
EP2966684A4 (en) * 2013-03-09 2016-11-16 Japan Science & Tech Agency ELECTRONIC ELEMENT
CN105144388A (zh) * 2013-03-09 2015-12-09 国立研究开发法人科学技术振兴机构 逻辑计算元件
KR20150127680A (ko) * 2013-03-09 2015-11-17 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 전자 소자
EP2991118A4 (en) * 2013-03-09 2017-01-25 Japan Science and Technology Agency Logical operation element
JPWO2014142039A1 (ja) * 2013-03-09 2017-02-16 国立研究開発法人科学技術振興機構 論理演算素子
CN105474398B (zh) * 2013-09-06 2018-11-13 国立研究开发法人科学技术振兴机构 电极对、其制作方法、器件用基板以及器件
KR102150053B1 (ko) * 2013-09-06 2020-08-31 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 전극쌍, 그 제작 방법, 디바이스용 기판 및 디바이스
WO2015033600A1 (ja) 2013-09-06 2015-03-12 独立行政法人科学技術振興機構 電極対、その作製方法、デバイス用基板及びデバイス
KR20160050019A (ko) * 2013-09-06 2016-05-10 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 전극쌍, 그 제작 방법, 디바이스용 기판 및 디바이스
CN105474398A (zh) * 2013-09-06 2016-04-06 国立研究开发法人科学技术振兴机构 电极对、其制作方法、器件用基板以及器件
US10164080B2 (en) 2013-09-06 2018-12-25 Japan Science And Technology Agency Electrode pair, method for fabricating the same, substrate for device, and device
JPWO2015033600A1 (ja) * 2013-09-06 2017-03-02 国立研究開発法人科学技術振興機構 電極対、その作製方法、デバイス用基板及びデバイス
EP3043386A4 (en) * 2013-09-06 2017-06-07 Japan Science and Technology Agency Electrode pair, method for producing same, substrate for device, and device
US10170547B2 (en) 2014-08-29 2019-01-01 Japan Science And Technology Agency Nanodevice
WO2020071025A1 (ja) * 2018-10-02 2020-04-09 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法
CN112771202A (zh) * 2018-10-02 2021-05-07 国立研究开发法人科学技术振兴机构 异质外延结构及其制造方法，包括异质外延结构的金属叠层体及其制造方法，纳米间隙电极及其制造方法
JPWO2020071025A1 (ja) * 2018-10-02 2021-09-02 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法
JP7029200B2 (ja) 2018-10-02 2022-03-03 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法
US11529794B2 (en) 2018-10-02 2022-12-20 Japan Science And Technology Agency Heteroepitaxial structure and method for forming the same, and nanogap electrode
CN112771202B (zh) * 2018-10-02 2023-02-24 国立研究开发法人科学技术振兴机构 异质外延结构，包含异质外延结构的金属叠层体，纳米间隙电极，及其制造方法

Also Published As

Publication number Publication date
KR20130135336A (ko) 2013-12-10
KR101572228B1 (ko) 2015-11-26
CN103563052B (zh) 2016-08-17
WO2012121067A8 (ja) 2013-01-03
US20160300915A1 (en) 2016-10-13
CN106206685A (zh) 2016-12-07
JP5942297B2 (ja) 2016-06-29
US20140054788A1 (en) 2014-02-27
JPWO2012121067A1 (ja) 2014-07-17
CN103563052A (zh) 2014-02-05
CN106206685B (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
JP5942297B2 (ja) ナノギャップ長を有する電極構造の作製方法、メッキ液及びナノデバイス
Lin et al. Solution-processable 2D semiconductors for high-performance large-area electronics
JP5674220B2 (ja) ナノデバイス及びその製造方法
US8895417B2 (en) Reducing contact resistance for field-effect transistor devices
Ray et al. CMOS-compatible fabrication of room-temperature single-electron devices
Azuma et al. Single-electron transistor fabricated by two bottom-up processes of electroless Au plating and chemisorption of Au nanoparticle
Lee et al. Strong interactive growth behaviours in solution-phase synthesis of three-dimensional metal oxide nanostructures
US20200395453A1 (en) Nanogap electrode and method of making the same, and nano-device having a nanogap electrode
Jin et al. Coulomb drag transistor using a graphene and MoS2 heterostructure
KR100810983B1 (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
Fruhman et al. High-yield parallel fabrication of quantum-dot monolayer single-electron devices displaying Coulomb staircase, contacted by graphene
WO2014142040A1 (ja) 電子素子
EP2991118B1 (en) Method of controlling a logical operation element
Rao et al. Bottom-up meets top down: An integrated approach for nano-scale devices
Akram et al. Electrolyte‐induced modulation of electronic transport in the presence of surface charge impurities on bilayer graphene
Chen et al. Room temperature self-organized gold nanoparticles materials for embedded electronic devices
Schmelzer Jr et al. Formation of nanowires at the percolation threshold in rectangular 2D systems
WO2012102559A2 (ko) 그래핀을 이용한 반도체 소자, 탄소 나노 물질을 이용한 반도체 소자, 그래핀을 이용한 반도체 소자 어레이, 및 그 반도체 소자 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12755284

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2013503464

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20137026296

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14003679

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12755284

Country of ref document: EP

Kind code of ref document: A1