JPWO2013140663A1 - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JPWO2013140663A1
JPWO2013140663A1 JP2014505966A JP2014505966A JPWO2013140663A1 JP WO2013140663 A1 JPWO2013140663 A1 JP WO2013140663A1 JP 2014505966 A JP2014505966 A JP 2014505966A JP 2014505966 A JP2014505966 A JP 2014505966A JP WO2013140663 A1 JPWO2013140663 A1 JP WO2013140663A1
Authority
JP
Japan
Prior art keywords
circuit electrode
layer
semiconductor module
insulating
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014505966A
Other languages
English (en)
Other versions
JP5766347B2 (ja
Inventor
厚 山竹
厚 山竹
塩田　裕基
裕基 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014505966A priority Critical patent/JP5766347B2/ja
Publication of JPWO2013140663A1 publication Critical patent/JPWO2013140663A1/ja
Application granted granted Critical
Publication of JP5766347B2 publication Critical patent/JP5766347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

絶縁基板（３）上に回路電極（２ａ）の周縁に沿って、例えばシリコーンゴムからなる絶縁体層（１０）を設ける。また絶縁体層（１０）の上に、絶縁体層（１０）よりも誘電率の高い材料、例えば窒化アルミニウムからなる誘電体層（１１）を設ける。絶縁体層（１０）は、回路電極（２ａ）の端部と同じ厚さを有し、回路電極（２ａ）の端部と段差なく接合されている。誘電体層（１１）は、回路電極（２ａ）と絶縁体層（１０）の接合面を覆うように、回路電極（２ａ）上及び絶縁体層（１０）上に跨って設けられる。

Description

本発明は、半導体モジュール及びその製造方法に関し、特に高電圧で使用される半導体モジュールの電界緩和構造に関するものである。
電力変換機器等に広く用いられているパワー半導体モジュールは、半導体モジュールの中でも印加電圧が高く、半導体基板端等において電界集中による局所放電が生じやすい。その結果、パワー半導体素子の破壊や誤動作を引き起こすことがあるため、電界集中を緩和し、局所放電を抑制する構造が求められている。
先行技術では、電界集中による局所放電を抑制するための構造として、半導体基板端の近傍において最も電界集中が生じやすい回路電極の下端部分を削り込み、電界集中を抑制する手法が提案されている。例えば特許文献１では、絶縁基板上に設けられた電気回路パターンの導体層端部が緩やかな曲線となるように、Ｒ加工、Ｃ面加工、あるいは段差加工を施した回路基板が示されている。このような加工により、電気回路パターンの導体層と基板との接合面の端部が、その回路パターンの導体層の最外周端部より内側に入り込んだ断面構造となっている。
また、その他の電界緩和構造として、回路電極の上端部に導体を突出させるように付加することにより、電界緩和の効果を得る手法もある。この方法では、突出した高電位の導体端部に高電界が発生する。
特開平９−１３５０５７号公報
しかしながら、特許文献１に提示されたような回路電極の下端部分を削り込む方法では、高精度な微細加工を必要とし、工程が複雑になる。また、パワー半導体モジュールの絶縁封止材として使用されるシリコーンゲルは高温で欠陥が発生し易く、特に応力の集中する角部で剥離が起こり易い。このため、回路電極の上端部に導体を突出させる方法では、絶縁封止材の剥離が発生した場合、突出した高電位の導体端部で放電が発生する可能性が高い。
この発明は、上記問題点に鑑み、回路電極の電界集中を緩和し、局所放電を抑制することが可能な半導体モジュールを得ること目的とする。
また、回路電極の電界集中を緩和し、局所放電を抑制することが可能な半導体モジュールの製造方法を提供することを目的とする。
本発明に係る半導体モジュールは、絶縁基板上に設けられた回路電極と半導体素子、及びこれらを覆う絶縁封止材を備えた半導体モジュールであって、絶縁基板上に回路電極の周縁に沿って設けられ、その端部が回路電極の端部と接合された絶縁体層と、回路電極と絶縁体層の接合面を覆うように回路電極上及び絶縁体層上に跨って設けられた誘電体層を備えたものである。
また、絶縁基板上に設けられた回路電極と半導体素子、及びこれらを覆う絶縁封止材を備えた半導体モジュールであって、絶縁基板上に回路電極の周縁に沿って設けられ、その端部が回路電極の端部と接合された絶縁体層と、回路電極と絶縁体層の接合面に近接する回路電極上及び絶縁体層上のいずれか一方に設けられた誘電体層を備えたものである。
また、本発明に係る半導体モジュールの製造方法は、回路電極が形成された絶縁基板上に回路電極の端部を起点として絶縁性樹脂を塗布し、その端部が回路電極の端部と接合された絶縁体層を形成する第１の工程と、第１の工程に続いて、回路電極と絶縁体層の接合面を覆うように回路電極上及び絶縁体層上に跨る誘電体層を形成する第２の工程を含むものである。
本発明に係る半導体モジュールによれば、絶縁基板上に回路電極の周縁に沿って設けられた絶縁体層と、回路電極と絶縁体層の接合面を覆うように回路電極上及び絶縁体層上に跨るように設けられた誘電体層を備えることにより、回路電極端部における電界集中を緩和し、局所放電を抑制することが可能である。
また、絶縁基板上に回路電極の周縁に沿って設けられた絶縁体層と、回路電極と絶縁体層の接合面に近接する回路電極上及び絶縁体層上のいずれか一方に設けられた誘電体層を備えることにより、回路電極端部における電界集中を緩和し、局所放電を抑制することが可能である。
また、本発明に係る半導体モジュールの製造方法によれば、回路電極端部における電界集中を緩和し、局所放電を抑制することが可能な半導体モジュールを、容易に製造することが可能である。
この発明の上記以外の目的、特徴、観点及び効果は、図面を参照する以下のこの発明の詳細な説明から、さらに明らかになるであろう。
本発明の実施の形態１に係るパワー半導体基板を示す平面模式図である。 本発明の実施の形態１に係るパワー半導体モジュールを示す断面模式図である。 本発明の実施の形態１に係るパワー半導体モジュールの端部を示す拡大断面図である。 本発明の実施の形態１に係るパワー半導体モジュールの端部を示す拡大断面図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の長さｃの関係を示す図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の長さａの関係を示す図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の厚さの関係を示す図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の誘電率の関係を示す図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の誘電率の関係を示す図である。 本発明の実施の形態２に係るパワー半導体モジュールの端部を示す拡大断面図である。 本発明の実施の形態３に係るパワー半導体基板における回路電極の配置を示す平面模式図である。 本発明の実施の形態３に係るパワー半導体モジュールにおける絶縁体層と誘電体層の配置を説明する図である。
以下に、本発明を実施するための実施の形態１〜３について、図面に基づいて説明する。なお、実施の形態１〜３において、半導体基板とは、絶縁基板上に回路電極を形成し、さらに１個または複数の半導体素子を実装したものである。また、半導体モジュールとは、半導体基板に接続端子、放熱板等を取り付け、単独で機能を有する電子部品の状態としたものである。
また、パワー半導体モジュールとは、絶縁基板上に回路電極を形成し、さらに１個または複数のパワー半導体素子を実装してパワー半導体基板を得て、このパワー半導体基板を封止樹脂に浸漬し、接続端子等を取り付け、パッケージした状態を示している。さらに、半導体モジュール、パワー半導体モジュールを、１個または複数個用いて単独で操作、使用できるようにしたものを、それぞれ、半導体装置、パワー半導体装置と呼ぶ。
以下の実施の形態１〜３では、半導体モジュールのうち特に高電圧を印加するパワー半導体モジュールについて説明するが、本発明は、パワー半導体モジュールよりも耐圧が低い通常の半導体素子を用いた半導体モジュールに適用した場合でも同様の効果を奏する。すなわち、通常の半導体素子を用いた半導体モジュールであっても、小型化により高電界となる場合があり、本発明の適用により基板端近傍での電界集中、局所放電を安定して抑制し、小型で信頼性の高い半導体モジュールが得られるものである。
実施の形態１．
図１は、本発明の実施の形態１に係るパワー半導体素子を実装したパワー半導体基板を示す平面模式図である。また、図２は、本実施の形態１に係るパワー半導体モジュールを示す断面模式図、図３は、本実施の形態１に係るパワー半導体モジュールの端部を示す拡大断面図である。なお、図中、同一部分には同一符号を付している。
図１に示すように、パワー半導体基板１は、回路パターンを形成した回路電極２ａが絶縁基板３の表面に形成されている。また、絶縁基板３の裏面には、回路電極２ｂ（図１では図示せず）が形成されている。回路電極２ａ上には、例えば４個のパワー半導体素子４が実装されている。本実施の形態１では、絶縁基板３は絶縁性セラミックである窒化アルミニウムからなり、回路電極２ａ、２ｂは銅箔によって形成されている。
また、パワー半導体モジュール５は、図２に示すように、パワー半導体基板１の裏面をはんだ６によりアルミニウムからなる放熱用の金属ベース基板７に取り付け、さらに、樹脂からなるケース８でパワー半導体基板１の全面を覆い、シリコーンゲルからなる絶縁封止材９にパワー半導体基板１を浸漬して得られる。
パワー半導体基板１を外部回路と接続する接続端子（図示せず）は、予めケース８の外部に取り出されており、この接続端子は他の電子回路等と接続される。なお、絶縁基板３の表面に形成された回路電極２ａ上には、パワー半導体素子４が実装されているので、パワー半導体素子４の動作に応じて高電圧が印加される。一方、絶縁基板３の裏面に形成された回路電極２ｂは、はんだ６を介して金属ベース基板７に接続されているので、金属ベース基板７と電気的に接続され同電位となっている。
図２中、Ａで示す点線枠内の領域を拡大した拡大断面図を図３に示す。本実施の形態１では、絶縁基板３上に、回路電極２ａの周縁に沿って、シリコーンゴムからなる絶縁体層１０を設けている。また、絶縁体層１０の上には、絶縁体層１０よりも誘電率の高い無機材料からなる誘電体層１１を設けている。本実施の形態１では、誘電体層１１として、窒化アルミニウム等のセラミックを用いている（なお、図２では、絶縁体層１０及び誘電体層１１は図示を省略している）。
図３に示すように、絶縁体層１０は、回路電極２ａの端部と同じ厚さを有し、回路電極２ａの端部と段差なく接合されている。誘電体層１１は、回路電極２ａと絶縁体層１０の接合面を覆うように回路電極２ａ上及び絶縁体層１０上に跨って設けられている。なお、誘電体層１１は、回路電極２ａと絶縁体層１０の接合面に近接する回路電極２ａ上及び絶縁体層１０上のいずれか一方にのみ配置しても良い。ただし、回路電極２ａと絶縁体層１０の両方に跨って配置した方が、より高い電界緩和効果を得られるため望ましい。
次に、本実施の形態１に係る半導体モジュールの製造方法について説明する。まず、回路電極２ａが形成された絶縁基板３上に、回路電極２ａの端部を起点として絶縁性樹脂を塗布し、その端部が回路電極２ａの端部と接合された絶縁体層１０を形成する（第１の工程）。絶縁体層１０を構成する絶縁性樹脂としては、シリコーン系樹脂、ウレタン系樹脂、アクリル系樹脂、エポキシ系樹脂等を用いることができる。
第１の工程では、絶縁体層１０を形成する際に、部分放電劣化の原因となるボイドを含まないようにすることが信頼性の観点から重要である。本実施の形態１では、絶縁基板３上に回路電極２ａの端部を起点として絶縁性樹脂を塗布した後、誘電体層１１を形成するため、絶縁性樹脂の塗布に何ら支障がなく、ボイドを含まない絶縁体層１０を容易に形成することができる。
第１の工程に続いて、回路電極２ａと絶縁体層１０の接合面を覆うように回路電極２ａ上及び絶縁体層１０上に跨る誘電体層１１を形成する（第２の工程）。この第２の工程は、第１の工程で塗布した絶縁性樹脂が硬化する前に実施され、絶縁性樹脂が硬化することにより、誘電体層１１が絶縁体層１０に接着し、固定される。また、回路電極２ａと絶縁体層１０の接合面に段差を生じさせないように、硬化する前の絶縁性樹脂の高さを回路電極２ａの高さより若干高く形成しておき、さらに回路電極２ａ上の誘電体層１１が載る範囲まで絶縁性樹脂を塗布しておく。続いて誘電体層１１を上から押し付けるようにして接着させた後、絶縁性樹脂、すなわち絶縁体層１０を硬化させる。
次に、本実施の形態１に係るパワー半導体モジュール５における回路電極２ａの電界集中緩和効果について、４つの解析、検討を行った結果を図３〜図９を用いて説明する。４つの解析は、半導体基板１の裏面側の回路電極２ｂをはんだ６及び金属ベース基板７を介してグランドに接地すると共に、回路電極２ａに１ｋＶの電圧を印加し、絶縁基板３、絶縁体層１０と接する回路電極２ａの端部である回路電極端部１２（図３及び図４中、白丸で示す）での電界強度を、電界解析により求めた。回路電極端部１２は、絶縁基板３、回路電極２ａ、及び絶縁体層１０が接する三重点であり、電界が最も集中する箇所である。
また、絶縁基板３として、厚さ０．６ｍｍ、比誘電率が約９の窒化アルミニウムを用い、誘電体層１１として、厚さ０．５ｍｍ、比誘電率が約９の窒化アルミニウムを用いた。ただし、第３の解析では誘電体層１１の厚さを、第４の解析では誘電体層１１の材質を変えている。さらに、絶縁体層１０及び絶縁封止材９として、いずれも比誘電率が約３のシリコーン系樹脂を硬化したものを用いた。回路電極２ａ及び絶縁体層１０の厚さｄは、０．２ｍｍと０．４ｍｍの２種類を用意した。また、裏面側の回路電極２ｂの厚さは０．４ｍｍ、はんだ６の厚さは０．１ｍｍ、絶縁基板３の回路電極端部１２から絶縁基板３の端部までの沿面距離は２ｍｍとした。
まず、第１の解析では、図４に示すように、誘電体層１１を、絶縁基板３の端部を基準として、回路電極２ａ方向へ長さｃに形成した場合の、回路電極端部１２の電界強度を計算した。すなわちｃ＝０ｍｍとは誘電体層１１がない状態であり、ｃ＝２ｍｍの時、誘電体層１１の端部が回路電極２ａと絶縁体層１０の接合面と同じ位置となる。
第１の解析の結果を図５に示す。図５において、横軸は誘電体層１１の長さｃ（ｍｍ）、縦軸は回路電極端部１２の電界強度（ｋＶ／ｍｍ）であり、図中、黒丸はｄ＝０．２ｍｍ、白丸はｄ＝０．４ｍｍの時の電界強度を示している。
図５に示すように、ｃ＝２ｍｍ付近において電界強度が急激に低下していることから、誘電体層１１が回路電極２ａの端部近傍まで接近した時に電界緩和効果が得られている。また、誘電体層１１は、絶縁体層１０上のみでなく、回路電極２ａ上まで跨って設けた方が電界緩和効果は高くなる。従って、誘電体層１１を配置する際には、回路電極２ａ上に少しでも載るようにすることが望ましい。
ただし、ｃ＞２．５ｍｍの領域では電界緩和効果にあまり変化がないことから、誘電体層１１は、回路電極２ａ端部より内側に配置するほど効果があるというものではなく、今回の解析では、回路電極２の端部より０．５ｍｍ内側に配置すると、全体の緩和効果の９５％ほど得られた。また、回路電極２ａ及び絶縁体層１０の厚さｄは、小さい方が電界緩和量は大きくなるという結果が得られた。
次に、第２の解析では、図３に示すように、回路電極２ａの端部から誘電体層１１の内側端部までの長さｂを０．５ｍｍとし、回路電極２ａの端部から誘電体層１１の外側端部までの長さをａとした場合の、回路電極端部１２の電界強度を計算した。ただし、ａ＜０とは、誘電体層１１が全て回路電極２ａ上に配置されている状態を示している。その他の条件は上記第１の解析と同様である。
第２の解析の結果を図６に示す。図６において、横軸は誘電体層１１の長さａ（ｍｍ）、縦軸は回路電極端部１２の電界強度（ｋＶ／ｍｍ）であり、図中、黒丸はｄ＝０．２ｍｍ、白丸はｄ＝０．４ｍｍの時の電界強度を示している。
図６に示すように、ａ＜０であってもわずかに電界緩和効果が得られるが、ａ＞０とした方が電界緩和効果は高い。また、長さａは大きいほど効果があるというものではなく、今回の解析ではａ＝０．５ｍｍで十分な効果が得られた。ただし、電界強度が最小となる長さａの値は、条件によって変動する。
第１及び第２の解析の結果から、これらの解析で用いたパワー半導体モジュール５の構造と条件の下では、誘電体層１１（厚さ０．５ｍｍの窒化アルミニウム）を、回路電極２ａ上に０．５ｍｍ、絶縁体層１０上に０．５ｍｍそれぞれ配置すればよく、全体として１．０ｍｍの長さ（幅）があれば良いことになる。従って、誘電体層１１を設置する際には、回路電極２ａの端部に対応する四角い枠状、もしくは４本の棒状の誘電体層１１を設置すればよい。
なお、誘電体層１１の長さａは、最適長（ここでは０．５ｍｍ）より大きく形成されていても良いが、絶縁基板３の端部を越えると電界緩和効果が低下し、基板全体の寸法が大きくなるため、誘電体層１１は絶縁基板３の端部を越えない範囲で形成される。また、絶縁体層１０は、必ずしも絶縁基板３の端部まで形成されている必要はなく、誘電体層１１を設置する範囲に形成されていれば良い。
次に第３の解析として、ａ＝２．０ｍｍ、ｂ＝０．５ｍｍ、ｄ＝０．４ｍｍとし、誘電体層１１の厚さを変えた場合の電界強度を計算した。その他の条件は上記第１の解析及び第２の解析と同様である。第３の解析の結果を図７に示す。図７において、横軸は誘電体層１１の厚さ（ｍｍ）、縦軸は回路電極端部１２の電界強度（ｋＶ／ｍｍ）である。誘電体層１１の厚さは、大きくなるほど電界分布に影響を与えるため、高い電界緩和効果が得られる。
絶縁封止材９と絶縁体層１０の誘電率は、特に限定するものではないが、半導体基板１近傍での電界集中を抑制する観点からは、絶縁体層１０の誘電率は、絶縁封止材９の誘電率よりも高いことが好ましい。さらに、誘電体層１１の誘電率は、絶縁体層１０よりも高い必要があり、誘電率が高いほど電界緩和効果が高くなる。
誘電体層１１の材料として、例えば、アルミナ（比誘電率：約９〜１０）や窒化珪素（比誘電率：約８）等のセラミック材料を用いてもよい。これらの誘電率は窒化アルミニウムに近いため、同程度の電界緩和効果が得られる。他に、例えばガラス（比誘電率：約３．５〜４）を用いた場合には、誘電率が低いため電界緩和効果は低い。マイカ（比誘電率：約６）を用いた場合には、ガラスよりは電界緩和効果が高いが、上記セラミック材料よりは効果は低い。誘電率の高い材料として、例えばジルコニア（比誘電率：３０）や酸化チタン（比誘電率：８３）を使うと、より高い効果が得られる。
第４の解析では、誘電体層１１として様々な比誘電率の材料を用いた場合について、第２の解析と同様の計算をした。誘電体層１１の比誘電率以外の条件については、第２の解析と同様である。第４の解析の結果を図８及び図９に示す。図８及び図９において、横軸は誘電体層１１の長さａ（ｍｍ）、縦軸は回路電極端部１２の電界強度（ｋＶ／ｍｍ）であり、図８はｄ＝０．２ｍｍ、図９はｄ＝０．４ｍｍのときの結果を示している。第４の解析の結果から、誘電体層１１の材料として誘電率の低い材料を用いた場合には電界緩和効果が低く、誘電率の高い材料を用いるほど、高い電界緩和効果が得られる。
以上のことから、電界緩和効果を高めるための条件として、誘電体層１１を最適位置に配置すること、誘電体層１１の厚さを大きくすること、誘電体層１１の誘電率を高くすること、及び回路電極２ａの厚さを小さくすること、が挙げられる。ただし、誘電体層１１の誘電率を高くしすぎると、誘電体層１１の端部の角に電界が集中しやすくなる。誘電体層１１は導電物ではないため放電は発生し難いが、電界集中を抑えるために角部を丸くする加工を施しておくことが望ましい。
また、絶縁基板３の表面において電界緩和効果を高めすぎると、絶縁基板３の裏面側の回路電極２ｂ端部の電界強度の方が高くなる場合がある。例えば第４の解析において、ｄ＝０．４ｍｍ、εｒ＝８３の場合（図９）、誘電体層の長さａが１ｍｍ以上になると、絶縁基板３の裏面側の回路電極２ｂ端部の電界強度が、表面側の回路電極２ａ端部の電界強度を上回る結果が得られた。このような状態を避けるためには、誘電体層１１の厚さや長さａを、大きくなりすぎないように調整すれば良い。
また、誘電体層１１として、絶縁基板３と同質の無機セラミック材料を用いることにより、電界集中部のある領域の絶縁体層１０が、熱膨張係数が同等の絶縁基板３と誘電体層１１に挟まれる構造となる。これにより、絶縁体層１０は、絶縁基板３と誘電体層１１の熱膨張係数の差に起因する形状の変形が起こり難く、剥離等の不良が発生し難い。
本実施の形態１の比較例として、誘電体層１１が設けられていない構造、もしくは誘電体層１１ではなく高電位の導体が配置されている構造を想定すると、回路電極または高電位の導体の端部で高電界となりやすい。絶縁封止材９の材料であるシリコーンゲルは、高温動作時に応力の大きくなる角部で剥離等の欠陥が起こりやすく、剥離により露出した導体端部で局所放電が発生する可能性が高くなる。これに対し、本実施の形態１の構造では、絶縁封止材９の剥離が起こった場合でも、誘電体層１１が露出するため、局所放電を抑制することができる。
以上のように、本実施の形態１によれば、絶縁基板３上に設けられた回路電極２ａとパワー半導体素子４、及びこれらを覆う絶縁封止材９を備えたパワー半導体モジュール５において、絶縁基板３上の回路電極２ａ周縁部に設けられ、その端部が回路電極２ａの端部と接合された絶縁体層１０と、回路電極２ａと絶縁体層１０の接合面を覆うように回路電極２ａ上及び絶縁体層１０上に跨って設けられた誘電体層１１を備えることにより、回路電極２ａ、特に回路電極端部１２の電界集中を緩和し、局所放電を抑制することが可能である。
また、本実施の形態１に係る半導体モジュールの製造方法によれば、回路電極端部１２における電界集中を緩和し、局所放電を抑制することが可能な信頼性の高い半導体モジュールを、容易に製造することが可能である。
さらに、本実施の形態１に係る電界緩和構造のパワー半導体モジュール５を備えた例えばインバータ、ＤＣ／ＤＣコンバータ等のパワー半導体装置は、小型化が可能であり、パワー半導体素子４の破壊や誤動作を抑制することが可能である。
実施の形態２．
図１０は、本発明の実施の形態２に係る半導体モジュールの端部を示す拡大断面図である。なお、図１０中、図３と同一部分には同一符号を付している。本実施の形態２では、上記実施の形態１と同様に構成されたパワー半導体モジュールにおいて、回路電極２ａの周縁部に、厚さが他の部分よりも小さい段差部を設け、この段差部上に誘電体層１１を設けたものである。
上記実施の形態１で説明したように、回路電極２ａ及び絶縁体層１０の厚さｄ（図３参照）が小さいほど、高い電界緩和効果が得られる。このとき、回路電極２ａ全体の厚さが小さくなくてもよく、回路電極２ａ端部の誘電体層１１が設置される部分のみ、厚さが小さくなっていればよい。
そこで、本実施の形態２では、図１０に示すように、回路電極２ａ端部の表面を、誘電体層１１が配置される長さｂだけ任意の深さに切削し、厚さを小さく形成している。また、回路電極２ａの端部と接合される絶縁体層１０の厚さも同様に小さく形成している。さらに、この厚さの小さい段差部上に、回路電極２ａと絶縁体層１０の接合面を覆うように誘電体層１１を設けている。なお、誘電体層１１は、回路電極２ａと絶縁体層１０の接合面に近接する回路電極２ａ上及び絶縁体層１０上のいずれか一方にのみ配置しても良いが、両方に跨って配置した方が、より高い電界緩和効果を得られるため望ましい。
本実施の形態２によれば、上記実施の形態１と同様の効果に加え、回路電極２ａ端部の誘電体層１１が設置される部分の厚さを小さくすることにより、さらに高い電界緩和効果が得られると共に、誘電体層１１を設置する際の位置決めに微調整を必要とせず、誘電体層１１を正確な位置に容易に設置することができる。
実施の形態３．
図１１は、本発明の実施の形態３に係るパワー半導体基板における回路電極の配置を示している（パワー半導体素子４の図示は省略している）。また、図１２は、図１１に示すパワー半導体基板を用いたパワー半導体モジュールにおける絶縁体層と誘電体層の配置を示している。上記実施の形態１（図１参照）では、絶縁基板３の表面に１つの回路電極２ａが形成された例について説明したが、本実施の形態３では、絶縁基板３の表面に複数の回路電極２ｃ、２ｄが形成された例について説明する。
図１１に示すように、複数の回路電極２ｃ、２ｄを有するパワー半導体基板を用いたパワー半導体モジュールにおいても、回路電極２ｃ、２ｄの周縁に沿って絶縁体層１０を設け、さらにその上に誘電体層１１を設けることにより、電界緩和効果を得ることができる。その場合、図１２に示すように、回路電極２ｃ、２ｄの端部から絶縁基板３の端部までを覆う絶縁体層１０を形成すると共に、回路電極２ｃと回路電極２ｄの間の領域にも絶縁体層１０を形成する。
また、回路電極２ｃ、２ｄと絶縁体層１０の接合面を覆うように、回路電極２ｃ上と絶縁体層１０上、または回路電極２ｄと絶縁体層１０上に跨る誘電体層１１を設ける。回路電極２ｃと回路電極２ｄの間の領域では、回路電極２ｃ上、絶縁体層１０上、及び回路電極２ｄ上に跨る誘電体層１１を設ける。これにより、互いに対向する回路電極２ｃと回路電極２ｄの端部においても電界緩和効果が得られる。
なお、誘電体層１１は、回路電極２ｃ（または回路電極２ｄ）と絶縁体層１０の接合面に近接する回路電極２ｃ（または回路電極２ｄ）上及び絶縁体層１０上のいずれか一方にのみ配置しても良いが、両方に跨って配置した方がより高い電界緩和効果を得られるため望ましい。
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
本発明に係る半導体モジュールは、絶縁基板上に設けられた回路電極と半導体素子、及びこれらを覆う絶縁封止材を備えた半導体モジュールであって、絶縁基板上に回路電極の周縁に沿って設けられ、回路電極の端部と同じ厚さを有し、その端部が回路電極の端部と段差なく接合された絶縁体層と、回路電極と絶縁体層の接合面を覆うように回路電極上及び絶縁体層上に跨って設けられた誘電体層を備えたものである。
また、絶縁基板上に設けられた回路電極と半導体素子、及びこれらを覆う絶縁封止材を備えた半導体モジュールであって、絶縁基板上に回路電極の周縁に沿って設けられ、回路電極の端部と同じ厚さを有し、その端部が回路電極の端部と段差なく接合された絶縁体層と、回路電極と絶縁体層の接合面に近接する回路電極上及び絶縁体層上のいずれか一方に設けられた誘電体層を備えたものである。
本発明は、半導体モジュール及びその製造方法に関し、特に高電圧で使用される半導体モジュールの電界緩和構造に関するものである。
電力変換機器等に広く用いられているパワー半導体モジュールは、半導体モジュールの中でも印加電圧が高く、半導体基板端等において電界集中による局所放電が生じやすい。その結果、パワー半導体素子の破壊や誤動作を引き起こすことがあるため、電界集中を緩和し、局所放電を抑制する構造が求められている。
先行技術では、電界集中による局所放電を抑制するための構造として、半導体基板端の近傍において最も電界集中が生じやすい回路電極の下端部分を削り込み、電界集中を抑制する手法が提案されている。例えば特許文献１では、絶縁基板上に設けられた電気回路パターンの導体層端部が緩やかな曲線となるように、Ｒ加工、Ｃ面加工、あるいは段差加工を施した回路基板が示されている。このような加工により、電気回路パターンの導体層と基板との接合面の端部が、その回路パターンの導体層の最外周端部より内側に入り込んだ断面構造となっている。
また、その他の電界緩和構造として、回路電極の上端部に導体を突出させるように付加することにより、電界緩和の効果を得る手法もある。この方法では、突出した高電位の導体端部に高電界が発生する。
特開平９−１３５０５７号公報
しかしながら、特許文献１に提示されたような回路電極の下端部分を削り込む方法では、高精度な微細加工を必要とし、工程が複雑になる。また、パワー半導体モジュールの絶縁封止材として使用されるシリコーンゲルは高温で欠陥が発生し易く、特に応力の集中する角部で剥離が起こり易い。このため、回路電極の上端部に導体を突出させる方法では、絶縁封止材の剥離が発生した場合、突出した高電位の導体端部で放電が発生する可能性が高い。
この発明は、上記問題点に鑑み、回路電極の電界集中を緩和し、局所放電を抑制することが可能な半導体モジュールを得ること目的とする。
また、回路電極の電界集中を緩和し、局所放電を抑制することが可能な半導体モジュールの製造方法を提供することを目的とする。
本発明に係る半導体モジュールは、絶縁基板上に設けられた回路電極と半導体素子、及びこれらを覆う絶縁封止材を備えた半導体モジュールであって、絶縁基板上に回路電極の周縁に沿って設けられ、回路電極の端部と同じ厚さを有し、その端部が回路電極の端部と段差なく接合された絶縁体層と、回路電極と絶縁体層の接合面に近接する回路電極上及び絶縁体層上のいずれか一方に設けられた誘電体層を備えたものである。
また、本発明に係る半導体モジュールの製造方法は、回路電極が形成された絶縁基板上に回路電極の端部を起点として絶縁性樹脂を塗布し、その端部が回路電極の端部と接合された絶縁体層を形成する第１の工程と、第１の工程に続いて、回路電極と絶縁体層の接合面を覆うように回路電極上及び絶縁体層上に跨る誘電体層を形成する第２の工程を含むものである。
本発明に係る半導体モジュールによれば、絶縁基板上に回路電極の周縁に沿って設けられた絶縁体層と、回路電極と絶縁体層の接合面に近接する回路電極上及び絶縁体層上のいずれか一方に設けられた誘電体層を備えることにより、回路電極端部における電界集中を緩和し、局所放電を抑制することが可能である。
また、本発明に係る半導体モジュールの製造方法によれば、回路電極端部における電界集中を緩和し、局所放電を抑制することが可能な半導体モジュールを、容易に製造することが可能である。
この発明の上記以外の目的、特徴、観点及び効果は、図面を参照する以下のこの発明の詳細な説明から、さらに明らかになるであろう。
本発明の実施の形態１に係るパワー半導体基板を示す平面模式図である。 本発明の実施の形態１に係るパワー半導体モジュールを示す断面模式図である。 本発明の実施の形態１に係るパワー半導体モジュールの端部を示す拡大断面図である。 本発明の実施の形態１に係るパワー半導体モジュールの端部を示す拡大断面図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の長さｃの関係を示す図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の長さａの関係を示す図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の厚さの関係を示す図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の誘電率の関係を示す図である。 本発明の実施の形態１に係るパワー半導体モジュールの半導体基板端部における電界強度と誘電体層の誘電率の関係を示す図である。 本発明の実施の形態２に係るパワー半導体モジュールの端部を示す拡大断面図である。 本発明の実施の形態３に係るパワー半導体基板における回路電極の配置を示す平面模式図である。 本発明の実施の形態３に係るパワー半導体モジュールにおける絶縁体層と誘電体層の配置を説明する図である。
以下に、本発明を実施するための実施の形態１〜３について、図面に基づいて説明する。なお、実施の形態１〜３において、半導体基板とは、絶縁基板上に回路電極を形成し、さらに１個または複数の半導体素子を実装したものである。また、半導体モジュールとは、半導体基板に接続端子、放熱板等を取り付け、単独で機能を有する電子部品の状態としたものである。
また、パワー半導体モジュールとは、絶縁基板上に回路電極を形成し、さらに１個または複数のパワー半導体素子を実装してパワー半導体基板を得て、このパワー半導体基板を封止樹脂に浸漬し、接続端子等を取り付け、パッケージした状態を示している。さらに、半導体モジュール、パワー半導体モジュールを、１個または複数個用いて単独で操作、使用できるようにしたものを、それぞれ、半導体装置、パワー半導体装置と呼ぶ。
以下の実施の形態１〜３では、半導体モジュールのうち特に高電圧を印加するパワー半導体モジュールについて説明するが、本発明は、パワー半導体モジュールよりも耐圧が低い通常の半導体素子を用いた半導体モジュールに適用した場合でも同様の効果を奏する。すなわち、通常の半導体素子を用いた半導体モジュールであっても、小型化により高電界となる場合があり、本発明の適用により基板端近傍での電界集中、局所放電を安定して抑制し、小型で信頼性の高い半導体モジュールが得られるものである。
実施の形態１．
図１は、本発明の実施の形態１に係るパワー半導体素子を実装したパワー半導体基板を示す平面模式図である。また、図２は、本実施の形態１に係るパワー半導体モジュールを示す断面模式図、図３は、本実施の形態１に係るパワー半導体モジュールの端部を示す拡大断面図である。なお、図中、同一部分には同一符号を付している。
図１に示すように、パワー半導体基板１は、回路パターンを形成した回路電極２ａが絶縁基板３の表面に形成されている。また、絶縁基板３の裏面には、回路電極２ｂ（図１では図示せず）が形成されている。回路電極２ａ上には、例えば４個のパワー半導体素子４が実装されている。本実施の形態１では、絶縁基板３は絶縁性セラミックである窒化アルミニウムからなり、回路電極２ａ、２ｂは銅箔によって形成されている。
また、パワー半導体モジュール５は、図２に示すように、パワー半導体基板１の裏面をはんだ６によりアルミニウムからなる放熱用の金属ベース基板７に取り付け、さらに、樹脂からなるケース８でパワー半導体基板１の全面を覆い、シリコーンゲルからなる絶縁封止材９にパワー半導体基板１を浸漬して得られる。
パワー半導体基板１を外部回路と接続する接続端子（図示せず）は、予めケース８の外部に取り出されており、この接続端子は他の電子回路等と接続される。なお、絶縁基板３の表面に形成された回路電極２ａ上には、パワー半導体素子４が実装されているので、パワー半導体素子４の動作に応じて高電圧が印加される。一方、絶縁基板３の裏面に形成された回路電極２ｂは、はんだ６を介して金属ベース基板７に接続されているので、金属ベース基板７と電気的に接続され同電位となっている。
図２中、Ａで示す点線枠内の領域を拡大した拡大断面図を図３に示す。本実施の形態１では、絶縁基板３上に、回路電極２ａの周縁に沿って、シリコーンゴムからなる絶縁体層１０を設けている。また、絶縁体層１０の上には、絶縁体層１０よりも誘電率の高い無機材料からなる誘電体層１１を設けている。本実施の形態１では、誘電体層１１として、窒化アルミニウム等のセラミックを用いている（なお、図２では、絶縁体層１０及び誘電体層１１は図示を省略している）。
図３に示すように、絶縁体層１０は、回路電極２ａの端部と同じ厚さを有し、回路電極２ａの端部と段差なく接合されている。誘電体層１１は、回路電極２ａと絶縁体層１０の接合面を覆うように回路電極２ａ上及び絶縁体層１０上に跨って設けられている。なお、誘電体層１１は、回路電極２ａと絶縁体層１０の接合面に近接する回路電極２ａ上及び絶縁体層１０上のいずれか一方にのみ配置しても良い。ただし、回路電極２ａと絶縁体層１０の両方に跨って配置した方が、より高い電界緩和効果を得られるため望ましい。
次に、本実施の形態１に係る半導体モジュールの製造方法について説明する。まず、回路電極２ａが形成された絶縁基板３上に、回路電極２ａの端部を起点として絶縁性樹脂を塗布し、その端部が回路電極２ａの端部と接合された絶縁体層１０を形成する（第１の工程）。絶縁体層１０を構成する絶縁性樹脂としては、シリコーン系樹脂、ウレタン系樹脂、アクリル系樹脂、エポキシ系樹脂等を用いることができる。
第１の工程では、絶縁体層１０を形成する際に、部分放電劣化の原因となるボイドを含まないようにすることが信頼性の観点から重要である。本実施の形態１では、絶縁基板３上に回路電極２ａの端部を起点として絶縁性樹脂を塗布した後、誘電体層１１を形成するため、絶縁性樹脂の塗布に何ら支障がなく、ボイドを含まない絶縁体層１０を容易に形成することができる。
第１の工程に続いて、回路電極２ａと絶縁体層１０の接合面を覆うように回路電極２ａ上及び絶縁体層１０上に跨る誘電体層１１を形成する（第２の工程）。この第２の工程は、第１の工程で塗布した絶縁性樹脂が硬化する前に実施され、絶縁性樹脂が硬化することにより、誘電体層１１が絶縁体層１０に接着し、固定される。また、回路電極２ａと絶縁体層１０の接合面に段差を生じさせないように、硬化する前の絶縁性樹脂の高さを回路電極２ａの高さより若干高く形成しておき、さらに回路電極２ａ上の誘電体層１１が載る範囲まで絶縁性樹脂を塗布しておく。続いて誘電体層１１を上から押し付けるようにして接着させた後、絶縁性樹脂、すなわち絶縁体層１０を硬化させる。
次に、本実施の形態１に係るパワー半導体モジュール５における回路電極２ａの電界集中緩和効果について、４つの解析、検討を行った結果を図３〜図９を用いて説明する。４つの解析は、半導体基板１の裏面側の回路電極２ｂをはんだ６及び金属ベース基板７を介してグランドに接地すると共に、回路電極２ａに１ｋＶの電圧を印加し、絶縁基板３、絶縁体層１０と接する回路電極２ａの端部である回路電極端部１２（図３及び図４中、白丸で示す）での電界強度を、電界解析により求めた。回路電極端部１２は、絶縁基板３、回路電極２ａ、及び絶縁体層１０が接する三重点であり、電界が最も集中する箇所である。
また、絶縁基板３として、厚さ０．６ｍｍ、比誘電率が約９の窒化アルミニウムを用い、誘電体層１１として、厚さ０．５ｍｍ、比誘電率が約９の窒化アルミニウムを用いた。ただし、第３の解析では誘電体層１１の厚さを、第４の解析では誘電体層１１の材質を変えている。さらに、絶縁体層１０及び絶縁封止材９として、いずれも比誘電率が約３のシリコーン系樹脂を硬化したものを用いた。回路電極２ａ及び絶縁体層１０の厚さｄは、０．２ｍｍと０．４ｍｍの２種類を用意した。また、裏面側の回路電極２ｂの厚さは０．４ｍｍ、はんだ６の厚さは０．１ｍｍ、絶縁基板３の回路電極端部１２から絶縁基板３の端部までの沿面距離は２ｍｍとした。
まず、第１の解析では、図４に示すように、誘電体層１１を、絶縁基板３の端部を基準として、回路電極２ａ方向へ長さｃに形成した場合の、回路電極端部１２の電界強度を計算した。すなわちｃ＝０ｍｍとは誘電体層１１がない状態であり、ｃ＝２ｍｍの時、誘電体層１１の端部が回路電極２ａと絶縁体層１０の接合面と同じ位置となる。
第１の解析の結果を図５に示す。図５において、横軸は誘電体層１１の長さｃ（ｍｍ）、縦軸は回路電極端部１２の電界強度（ｋＶ／ｍｍ）であり、図中、黒丸はｄ＝０．２ｍｍ、白丸はｄ＝０．４ｍｍの時の電界強度を示している。
図５に示すように、ｃ＝２ｍｍ付近において電界強度が急激に低下していることから、誘電体層１１が回路電極２ａの端部近傍まで接近した時に電界緩和効果が得られている。また、誘電体層１１は、絶縁体層１０上のみでなく、回路電極２ａ上まで跨って設けた方が電界緩和効果は高くなる。従って、誘電体層１１を配置する際には、回路電極２ａ上に少しでも載るようにすることが望ましい。
ただし、ｃ＞２．５ｍｍの領域では電界緩和効果にあまり変化がないことから、誘電体層１１は、回路電極２ａ端部より内側に配置するほど効果があるというものではなく、今回の解析では、回路電極２の端部より０．５ｍｍ内側に配置すると、全体の緩和効果の９５％ほど得られた。また、回路電極２ａ及び絶縁体層１０の厚さｄは、小さい方が電界緩和量は大きくなるという結果が得られた。
次に、第２の解析では、図３に示すように、回路電極２ａの端部から誘電体層１１の内側端部までの長さｂを０．５ｍｍとし、回路電極２ａの端部から誘電体層１１の外側端部までの長さをａとした場合の、回路電極端部１２の電界強度を計算した。ただし、ａ＜０とは、誘電体層１１が全て回路電極２ａ上に配置されている状態を示している。その他の条件は上記第１の解析と同様である。
第２の解析の結果を図６に示す。図６において、横軸は誘電体層１１の長さａ（ｍｍ）、縦軸は回路電極端部１２の電界強度（ｋＶ／ｍｍ）であり、図中、黒丸はｄ＝０．２ｍｍ、白丸はｄ＝０．４ｍｍの時の電界強度を示している。
図６に示すように、ａ＜０であってもわずかに電界緩和効果が得られるが、ａ＞０とした方が電界緩和効果は高い。また、長さａは大きいほど効果があるというものではなく、今回の解析ではａ＝０．５ｍｍで十分な効果が得られた。ただし、電界強度が最小となる長さａの値は、条件によって変動する。
第１及び第２の解析の結果から、これらの解析で用いたパワー半導体モジュール５の構造と条件の下では、誘電体層１１（厚さ０．５ｍｍの窒化アルミニウム）を、回路電極２ａ上に０．５ｍｍ、絶縁体層１０上に０．５ｍｍそれぞれ配置すればよく、全体として１．０ｍｍの長さ（幅）があれば良いことになる。従って、誘電体層１１を設置する際には、回路電極２ａの端部に対応する四角い枠状、もしくは４本の棒状の誘電体層１１を設置すればよい。
なお、誘電体層１１の長さａは、最適長（ここでは０．５ｍｍ）より大きく形成されていても良いが、絶縁基板３の端部を越えると電界緩和効果が低下し、基板全体の寸法が大きくなるため、誘電体層１１は絶縁基板３の端部を越えない範囲で形成される。また、絶縁体層１０は、必ずしも絶縁基板３の端部まで形成されている必要はなく、誘電体層１１を設置する範囲に形成されていれば良い。
次に第３の解析として、ａ＝２．０ｍｍ、ｂ＝０．５ｍｍ、ｄ＝０．４ｍｍとし、誘電体層１１の厚さを変えた場合の電界強度を計算した。その他の条件は上記第１の解析及び第２の解析と同様である。第３の解析の結果を図７に示す。図７において、横軸は誘電体層１１の厚さ（ｍｍ）、縦軸は回路電極端部１２の電界強度（ｋＶ／ｍｍ）である。誘電体層１１の厚さは、大きくなるほど電界分布に影響を与えるため、高い電界緩和効果が得られる。
絶縁封止材９と絶縁体層１０の誘電率は、特に限定するものではないが、半導体基板１近傍での電界集中を抑制する観点からは、絶縁体層１０の誘電率は、絶縁封止材９の誘電率よりも高いことが好ましい。さらに、誘電体層１１の誘電率は、絶縁体層１０よりも高い必要があり、誘電率が高いほど電界緩和効果が高くなる。
誘電体層１１の材料として、例えば、アルミナ（比誘電率：約９〜１０）や窒化珪素（比誘電率：約８）等のセラミック材料を用いてもよい。これらの誘電率は窒化アルミニウムに近いため、同程度の電界緩和効果が得られる。他に、例えばガラス（比誘電率：約３．５〜４）を用いた場合には、誘電率が低いため電界緩和効果は低い。マイカ（比誘電率：約６）を用いた場合には、ガラスよりは電界緩和効果が高いが、上記セラミック材料よりは効果は低い。誘電率の高い材料として、例えばジルコニア（比誘電率：３０）や酸化チタン（比誘電率：８３）を使うと、より高い効果が得られる。
第４の解析では、誘電体層１１として様々な比誘電率の材料を用いた場合について、第２の解析と同様の計算をした。誘電体層１１の比誘電率以外の条件については、第２の解析と同様である。第４の解析の結果を図８及び図９に示す。図８及び図９において、横軸は誘電体層１１の長さａ（ｍｍ）、縦軸は回路電極端部１２の電界強度（ｋＶ／ｍｍ）であり、図８はｄ＝０．２ｍｍ、図９はｄ＝０．４ｍｍのときの結果を示している。第４の解析の結果から、誘電体層１１の材料として誘電率の低い材料を用いた場合には電界緩和効果が低く、誘電率の高い材料を用いるほど、高い電界緩和効果が得られる。
以上のことから、電界緩和効果を高めるための条件として、誘電体層１１を最適位置に配置すること、誘電体層１１の厚さを大きくすること、誘電体層１１の誘電率を高くすること、及び回路電極２ａの厚さを小さくすること、が挙げられる。ただし、誘電体層１１の誘電率を高くしすぎると、誘電体層１１の端部の角に電界が集中しやすくなる。誘電体層１１は導電物ではないため放電は発生し難いが、電界集中を抑えるために角部を丸くする加工を施しておくことが望ましい。
また、絶縁基板３の表面において電界緩和効果を高めすぎると、絶縁基板３の裏面側の回路電極２ｂ端部の電界強度の方が高くなる場合がある。例えば第４の解析において、ｄ＝０．４ｍｍ、εｒ＝８３の場合（図９）、誘電体層の長さａが１ｍｍ以上になると、絶縁基板３の裏面側の回路電極２ｂ端部の電界強度が、表面側の回路電極２ａ端部の電界強度を上回る結果が得られた。このような状態を避けるためには、誘電体層１１の厚さや長さａを、大きくなりすぎないように調整すれば良い。
また、誘電体層１１として、絶縁基板３と同質の無機セラミック材料を用いることにより、電界集中部のある領域の絶縁体層１０が、熱膨張係数が同等の絶縁基板３と誘電体層１１に挟まれる構造となる。これにより、絶縁体層１０は、絶縁基板３と誘電体層１１の熱膨張係数の差に起因する形状の変形が起こり難く、剥離等の不良が発生し難い。
本実施の形態１の比較例として、誘電体層１１が設けられていない構造、もしくは誘電体層１１ではなく高電位の導体が配置されている構造を想定すると、回路電極または高電位の導体の端部で高電界となりやすい。絶縁封止材９の材料であるシリコーンゲルは、高温動作時に応力の大きくなる角部で剥離等の欠陥が起こりやすく、剥離により露出した導体端部で局所放電が発生する可能性が高くなる。これに対し、本実施の形態１の構造では、絶縁封止材９の剥離が起こった場合でも、誘電体層１１が露出するため、局所放電を抑制することができる。
以上のように、本実施の形態１によれば、絶縁基板３上に設けられた回路電極２ａとパワー半導体素子４、及びこれらを覆う絶縁封止材９を備えたパワー半導体モジュール５において、絶縁基板３上の回路電極２ａ周縁部に設けられ、その端部が回路電極２ａの端部と接合された絶縁体層１０と、回路電極２ａと絶縁体層１０の接合面を覆うように回路電極２ａ上及び絶縁体層１０上に跨って設けられた誘電体層１１を備えることにより、回路電極２ａ、特に回路電極端部１２の電界集中を緩和し、局所放電を抑制することが可能である。
また、本実施の形態１に係る半導体モジュールの製造方法によれば、回路電極端部１２における電界集中を緩和し、局所放電を抑制することが可能な信頼性の高い半導体モジュールを、容易に製造することが可能である。
さらに、本実施の形態１に係る電界緩和構造のパワー半導体モジュール５を備えた例えばインバータ、ＤＣ／ＤＣコンバータ等のパワー半導体装置は、小型化が可能であり、パワー半導体素子４の破壊や誤動作を抑制することが可能である。
実施の形態２．
図１０は、本発明の実施の形態２に係る半導体モジュールの端部を示す拡大断面図である。なお、図１０中、図３と同一部分には同一符号を付している。本実施の形態２では、上記実施の形態１と同様に構成されたパワー半導体モジュールにおいて、回路電極２ａの周縁部に、厚さが他の部分よりも小さい段差部を設け、この段差部上に誘電体層１１を設けたものである。
上記実施の形態１で説明したように、回路電極２ａ及び絶縁体層１０の厚さｄ（図３参照）が小さいほど、高い電界緩和効果が得られる。このとき、回路電極２ａ全体の厚さが小さくなくてもよく、回路電極２ａ端部の誘電体層１１が設置される部分のみ、厚さが小さくなっていればよい。
そこで、本実施の形態２では、図１０に示すように、回路電極２ａ端部の表面を、誘電体層１１が配置される長さｂだけ任意の深さに切削し、厚さを小さく形成している。また、回路電極２ａの端部と接合される絶縁体層１０の厚さも同様に小さく形成している。さらに、この厚さの小さい段差部上に、回路電極２ａと絶縁体層１０の接合面を覆うように誘電体層１１を設けている。なお、誘電体層１１は、回路電極２ａと絶縁体層１０の接合面に近接する回路電極２ａ上及び絶縁体層１０上のいずれか一方にのみ配置しても良いが、両方に跨って配置した方が、より高い電界緩和効果を得られるため望ましい。
本実施の形態２によれば、上記実施の形態１と同様の効果に加え、回路電極２ａ端部の誘電体層１１が設置される部分の厚さを小さくすることにより、さらに高い電界緩和効果が得られると共に、誘電体層１１を設置する際の位置決めに微調整を必要とせず、誘電体層１１を正確な位置に容易に設置することができる。
実施の形態３．
図１１は、本発明の実施の形態３に係るパワー半導体基板における回路電極の配置を示している（パワー半導体素子４の図示は省略している）。また、図１２は、図１１に示すパワー半導体基板を用いたパワー半導体モジュールにおける絶縁体層と誘電体層の配置を示している。上記実施の形態１（図１参照）では、絶縁基板３の表面に１つの回路電極２ａが形成された例について説明したが、本実施の形態３では、絶縁基板３の表面に複数の回路電極２ｃ、２ｄが形成された例について説明する。
図１１に示すように、複数の回路電極２ｃ、２ｄを有するパワー半導体基板を用いたパワー半導体モジュールにおいても、回路電極２ｃ、２ｄの周縁に沿って絶縁体層１０を設け、さらにその上に誘電体層１１を設けることにより、電界緩和効果を得ることができる。その場合、図１２に示すように、回路電極２ｃ、２ｄの端部から絶縁基板３の端部までを覆う絶縁体層１０を形成すると共に、回路電極２ｃと回路電極２ｄの間の領域にも絶縁体層１０を形成する。
また、回路電極２ｃ、２ｄと絶縁体層１０の接合面を覆うように、回路電極２ｃ上と絶縁体層１０上、または回路電極２ｄと絶縁体層１０上に跨る誘電体層１１を設ける。回路電極２ｃと回路電極２ｄの間の領域では、回路電極２ｃ上、絶縁体層１０上、及び回路電極２ｄ上に跨る誘電体層１１を設ける。これにより、互いに対向する回路電極２ｃと回路電極２ｄの端部においても電界緩和効果が得られる。
なお、誘電体層１１は、回路電極２ｃ（または回路電極２ｄ）と絶縁体層１０の接合面に近接する回路電極２ｃ（または回路電極２ｄ）上及び絶縁体層１０上のいずれか一方にのみ配置しても良いが、両方に跨って配置した方がより高い電界緩和効果を得られるため望ましい。
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

Claims (10)

  1. 絶縁基板上に設けられた回路電極と半導体素子、及びこれらを覆う絶縁封止材を備えた半導体モジュールであって、
    前記絶縁基板上に前記回路電極の周縁に沿って設けられ、その端部が前記回路電極の端部と接合された絶縁体層と、
    前記回路電極と前記絶縁体層の接合面を覆うように前記回路電極上及び前記絶縁体層上に跨って設けられた誘電体層を備えたことを特徴とする半導体モジュール。
  2. 絶縁基板上に設けられた回路電極と半導体素子、及びこれらを覆う絶縁封止材を備えた半導体モジュールであって、
    前記絶縁基板上に前記回路電極の周縁に沿って設けられ、その端部が前記回路電極の端部と接合された絶縁体層と、
    前記回路電極と前記絶縁体層の接合面に近接する前記回路電極上及び前記絶縁体層上のいずれか一方に設けられた誘電体層を備えたことを特徴とする半導体モジュール。
  3. 前記絶縁体層は、前記回路電極の端部と同じ厚さを有し、前記回路電極の端部と段差なく接合されることを特徴とする請求項１または請求項２に記載の半導体モジュール。
  4. 前記絶縁体層の誘電率は、前記絶縁封止材の誘電率よりも高いことを特徴とする請求項１〜請求項３のいずれか一項に記載の半導体モジュール。
  5. 前記誘電体層の誘電率は、前記絶縁体層の誘電率よりも高いことを特徴とする請求項１〜請求項４のいずれか一項に記載の半導体モジュール。
  6. 前記誘電体層は、無機材料からなることを特徴とする請求項１〜請求項５のいずれか一項に記載の半導体モジュール。
  7. 前記回路電極は、その周縁部に、厚さが他の部分よりも小さい段差部を有し、この段差部上に前記誘電体層を設けたことを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体モジュール。
  8. 回路電極が形成された絶縁基板上に前記回路電極の端部を起点として絶縁性樹脂を塗布し、その端部が前記回路電極の端部と接合された絶縁体層を形成する第１の工程、
    前記第１の工程に続いて、前記回路電極と前記絶縁体層の接合面を覆うように前記回路電極上及び前記絶縁体層上に跨る誘電体層を形成する第２の工程を含むことを特徴とする半導体モジュールの製造方法。
  9. 前記第２の工程は、前記第１の工程で塗布した絶縁性樹脂が硬化する前に実施され、前記絶縁性樹脂が硬化することにより、前記第２の工程で形成された前記誘電体層が前記絶縁体層上に固定されることを特徴とする請求項８記載の半導体モジュールの製造方法。
  10. 前記第１の工程において、前記絶縁性樹脂として、シリコーン系樹脂、ウレタン系樹脂、アクリル系樹脂、及びエポキシ系樹脂のいずれかを用いたことを特徴とする請求項８または請求項９に記載の半導体モジュールの製造方法。
JP2014505966A 2012-03-19 2012-11-19 半導体モジュール及びその製造方法 Active JP5766347B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014505966A JP5766347B2 (ja) 2012-03-19 2012-11-19 半導体モジュール及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012061498 2012-03-19
JP2012061498 2012-03-19
PCT/JP2012/079910 WO2013140663A1 (ja) 2012-03-19 2012-11-19 半導体モジュール及びその製造方法
JP2014505966A JP5766347B2 (ja) 2012-03-19 2012-11-19 半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013140663A1 true JPWO2013140663A1 (ja) 2015-08-03
JP5766347B2 JP5766347B2 (ja) 2015-08-19

Family

ID=49222151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014505966A Active JP5766347B2 (ja) 2012-03-19 2012-11-19 半導体モジュール及びその製造方法

Country Status (2)

Country Link
JP (1) JP5766347B2 (ja)
WO (1) WO2013140663A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT519492B1 (de) 2016-12-22 2019-03-15 Mat Center Leoben Forschung Gmbh Sensoranordnung zur Bestimmung und gegebenenfalls Messung einer Konzentration von mehreren Gasen und Verfahren zur Herstellung einer Sensoranordnung
JP7002993B2 (ja) * 2018-05-10 2022-01-20 株式会社 日立パワーデバイス パワー半導体モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3440824B2 (ja) * 1998-05-28 2003-08-25 株式会社日立製作所 半導体装置
EP1101248A2 (de) * 1998-08-05 2001-05-23 Infineon Technologies AG Substrat für hochspannungsmodule
JP2000340719A (ja) * 1999-05-26 2000-12-08 Hitachi Ltd パワー半導体装置

Also Published As

Publication number Publication date
WO2013140663A1 (ja) 2013-09-26
JP5766347B2 (ja) 2015-08-19

Similar Documents

Publication Publication Date Title
US11335645B2 (en) High-frequency module and manufacturing method thereof
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP5948668B2 (ja) 半導体装置及びその製造方法
CN111446217A (zh) 半导体装置
US9048227B2 (en) Semiconductor device
JPH0240941A (ja) 電子部品パッケージ
JP6398270B2 (ja) 半導体装置
JP6726112B2 (ja) 半導体装置および電力変換装置
JP2008085169A (ja) パワー半導体モジュール
EP1739740A2 (en) Power semiconductor
WO2017082122A1 (ja) パワーモジュール
US9865787B2 (en) Chip substrate and chip package module
JP4549171B2 (ja) 混成集積回路装置
JPH03108744A (ja) 樹脂封止型半導体装置
JP2013157598A (ja) 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法
JP5766347B2 (ja) 半導体モジュール及びその製造方法
JP6407300B2 (ja) 半導体モジュールおよび半導体モジュール用の導電部材
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
CN110476245B (zh) 模块
JP5826443B1 (ja) 半導体装置及びその製造方法
JP2014120728A (ja) 半導体装置およびその製造方法
JP2013110216A (ja) 電力制御用の半導体装置
KR20170095681A (ko) 파워 모듈 및 그 제조 방법
JPH08204071A (ja) 半導体装置
KR101067138B1 (ko) 파워 모듈 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150616

R151 Written notification of patent or utility model registration

Ref document number: 5766347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250