JP7002993B2 - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP7002993B2 JP7002993B2 JP2018091165A JP2018091165A JP7002993B2 JP 7002993 B2 JP7002993 B2 JP 7002993B2 JP 2018091165 A JP2018091165 A JP 2018091165A JP 2018091165 A JP2018091165 A JP 2018091165A JP 7002993 B2 JP7002993 B2 JP 7002993B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor module
- end portion
- ceramic substrate
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
以上のパワー半導体モジュールの構造により、表面電極7の上端部分の電界集中をロウ材9の迫り出しにより緩和させることができる。特に、電界集中が増長する曲率半径Rの小さな箇所については、ロウ材9の迫り出し長さLをより大きくし電界緩和効果をより高くする。
2…セラミック基板
3…金属ベース
4…ボンディングワイヤ
5…絶縁ケース(外装ケース)
6…シリコーンゲル
7…表面電極(セラミック基板電極)
8…裏面電極(セラミック基板電極)
9,10…ロウ材
11,12…半田
13…表面電極7およびロウ材9の側面周辺部分(端部)
14…高絶縁樹脂
15…表面電極7の上端部分
16,17…表面電極7端部の段差部(段差構造)
18,19…表面電極7端部のテーパー部(テーパー形状)
20…導電性ペースト
21…中継基板
22…中継基板21の表面電極
100,200,300,400,500,600,700,800,900,1000,1100,1200,1300,1400…パワー半導体モジュール
Claims (10)
- セラミック基板と、
前記セラミック基板の第1の主面に接合された表面導体と、
前記セラミック基板の前記第1の主面の反対側の第2の主面に接合された裏面導体と、
前記表面導体上に半田を介して接合されたパワー半導体チップと、
前記裏面導体に半田を介して接合された金属ベースと、
前記セラミック基板、前記表面導体、前記裏面導体、前記パワー半導体チップを収容する絶縁ケースと、
前記絶縁ケース内に充填され、前記セラミック基板、前記表面導体、前記裏面導体、前記パワー半導体チップを封止する絶縁樹脂と、を備え、
前記表面導体の端部は、上端部よりも前記セラミック基板の側面側へ迫り出した迫り出し部を有し、
前記セラミック基板を平面視した場合において、前記表面導体の曲率半径が小さい領域ほど、前記上端部に対する前記迫り出し部の迫り出し量が大きいことを特徴とするパワー半導体モジュール。 - 請求項1に記載のパワー半導体モジュールであって、
前記表面導体は、ロウ材により前記第1の主面に接合された表面電極であり、
前記迫り出し部は、ロウ材であることを特徴とするパワー半導体モジュール。 - 請求項2に記載のパワー半導体モジュールであって、
前記表面電極の端部は、前記上端部よりも前記セラミック基板の側面側へ迫り出した下端部を有し、
前記上端部と前記下端部により段差が形成されていることを特徴とするパワー半導体モジュール。 - 請求項2に記載のパワー半導体モジュールであって、
前記表面電極の端部は、前記上端部よりも前記セラミック基板の側面側へ迫り出した下端部を有し、
前記上端部と前記下端部によりテーパー形状が形成されていることを特徴とするパワー半導体モジュール。 - 請求項1に記載のパワー半導体モジュールであって、
前記表面導体は、ロウ材により前記第1の主面に接合された表面電極であり、
前記迫り出し部は、導電性ペーストであることを特徴とするパワー半導体モジュール。 - 請求項1に記載のパワー半導体モジュールであって、
前記表面導体は、第1の曲率半径を有する第1の領域と、
前記第1の領域よりも曲率半径が小さい第2の領域と、
直線状の第3の領域と、を有し、
各領域における前記迫り出し部の迫り出し量は、第2の領域>第1の領域>第3の領域であることを特徴とするパワー半導体モジュール。 - 請求項1から6のいずれか1項に記載のパワー半導体モジュールであって、
前記迫り出し部は、高絶縁樹脂により被覆されていることを特徴とするパワー半導体モジュール。 - 請求項7に記載のパワー半導体モジュールであって、
前記高絶縁樹脂は、ポリイミド樹脂であることを特徴とするパワー半導体モジュール。 - 請求項1に記載のパワー半導体モジュールであって、
前記絶縁ケース内に収容された中継基板と、
前記中継基板の主面に導電性接合部材を介して接合された中継基板電極と、
前記中継基板電極と前記表面導体を電気的に接続するボンディングワイヤと、をさらに備え、
前記中継基板電極の端部は、上端部よりも前記中継基板の側面側へ迫り出した迫り出し部を有し、
前記中継基板を平面視した場合において、前記中継基板電極の曲率半径が小さい領域ほど、前記上端部に対する前記迫り出し部の迫り出し量が大きいことを特徴とするパワー半導体モジュール。 - 請求項1から9のいずれか1項に記載のパワー半導体モジュールであって、
前記絶縁樹脂は、シリコーンゲルであることを特徴とするパワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018091165A JP7002993B2 (ja) | 2018-05-10 | 2018-05-10 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018091165A JP7002993B2 (ja) | 2018-05-10 | 2018-05-10 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019197816A JP2019197816A (ja) | 2019-11-14 |
JP7002993B2 true JP7002993B2 (ja) | 2022-01-20 |
Family
ID=68537608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018091165A Active JP7002993B2 (ja) | 2018-05-10 | 2018-05-10 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7002993B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7258806B2 (ja) | 2020-03-23 | 2023-04-17 | 株式会社東芝 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116602A (ja) | 2003-10-03 | 2005-04-28 | Denki Kagaku Kogyo Kk | 回路基板及びその製造方法 |
WO2013094213A1 (ja) | 2011-12-20 | 2013-06-27 | 株式会社 東芝 | セラミックス銅回路基板とそれを用いた半導体装置 |
JP2013157598A (ja) | 2012-01-06 | 2013-08-15 | Mitsubishi Electric Corp | 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 |
WO2013140663A1 (ja) | 2012-03-19 | 2013-09-26 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
JP2015207731A (ja) | 2014-04-23 | 2015-11-19 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5133960B2 (ja) * | 2009-10-22 | 2013-01-30 | 電気化学工業株式会社 | 半導体搭載用回路基板及びその製造方法 |
JP5801639B2 (ja) * | 2011-07-28 | 2015-10-28 | 昭和電工株式会社 | 電子素子搭載用基板 |
-
2018
- 2018-05-10 JP JP2018091165A patent/JP7002993B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116602A (ja) | 2003-10-03 | 2005-04-28 | Denki Kagaku Kogyo Kk | 回路基板及びその製造方法 |
WO2013094213A1 (ja) | 2011-12-20 | 2013-06-27 | 株式会社 東芝 | セラミックス銅回路基板とそれを用いた半導体装置 |
JP2013157598A (ja) | 2012-01-06 | 2013-08-15 | Mitsubishi Electric Corp | 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 |
WO2013140663A1 (ja) | 2012-03-19 | 2013-09-26 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
JP2015207731A (ja) | 2014-04-23 | 2015-11-19 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019197816A (ja) | 2019-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4884830B2 (ja) | 半導体装置 | |
US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
US10763346B2 (en) | Semiconductor device and power conversion apparatus | |
US20080105896A1 (en) | Power semiconductor module | |
JP6991846B2 (ja) | 半導体装置およびその製造方法 | |
JP2020506551A (ja) | パワー半導体モジュール | |
US10888941B2 (en) | Power semiconductor module | |
JP7002993B2 (ja) | パワー半導体モジュール | |
JP6811580B2 (ja) | パワー半導体モジュール | |
US9271397B2 (en) | Circuit device | |
US9655265B2 (en) | Electronic module | |
US6440574B2 (en) | Substrate for high-voltage modules | |
US8823053B2 (en) | Semiconductor device including a plurality of first flat plates containing a material that absorbs an electromagnetic wave at a high frequency | |
CN111033723B (zh) | 功率半导体模块 | |
US10199365B2 (en) | Semiconductor module | |
JP6138277B2 (ja) | パワー半導体モジュール | |
CN111354781A (zh) | 垂直晶闸管 | |
US20240194613A1 (en) | Power semiconductor device | |
JP2018056356A (ja) | 半導体装置 | |
JP2001057409A (ja) | 半導体装置 | |
CN113410200A (zh) | 一种芯片封装框架和芯片封装结构 | |
US20200043872A1 (en) | Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module | |
CN117855174A (zh) | 功率电子布置和具有该功率电子布置的功率半导体模块 | |
CN116636004A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210222 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7002993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |