JPWO2013073084A1 - 表示パネルの製造方法および表示パネル - Google Patents

表示パネルの製造方法および表示パネル Download PDF

Info

Publication number
JPWO2013073084A1
JPWO2013073084A1 JP2013544091A JP2013544091A JPWO2013073084A1 JP WO2013073084 A1 JPWO2013073084 A1 JP WO2013073084A1 JP 2013544091 A JP2013544091 A JP 2013544091A JP 2013544091 A JP2013544091 A JP 2013544091A JP WO2013073084 A1 JPWO2013073084 A1 JP WO2013073084A1
Authority
JP
Japan
Prior art keywords
layer
opening
display panel
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013544091A
Other languages
English (en)
Other versions
JP6142359B2 (ja
Inventor
七井　識成
識成 七井
受田　高明
高明 受田
宮本　明人
明人 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2013073084A1 publication Critical patent/JPWO2013073084A1/ja
Application granted granted Critical
Publication of JP6142359B2 publication Critical patent/JP6142359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

下地基板上に、第１の開口部を有する第１の層を形成する工程と、第１の層上に第１の開口部よりも面積の小さな第２の開口部を有する第２の層を形成する工程と、第１および第２の開口部の内部に、電極と接触する配線層を形成する工程と、を含み、第２の層は、第１の層上に存在する部分と、第１の開口部内に存在する部分とを含み、第２の層の第１の開口部内に存在する部分が、第１の開口部の内周面を被覆している。

Description

本発明は、有機ＥＬ（Electro Luminescence）パネルなどの表示パネルの製造方法に関し、特に、コンタクトホールを形成する技術に関する。
近年、画素毎に発光素子を駆動する駆動回路を備えたアクティブマトリクス型の有機ＥＬパネルが開発されている（例えば、特許文献１参照）。
図２２は、特許文献１に記載された有機ＥＬパネルの構造を示す断面図である。同図には２画素分が示されている。有機ＥＬパネルは、基板５１、ゲート電極５２、ゲート絶縁膜５３、ソースドレイン電極５４、半導体層５６、パッシベーション膜５７、平坦化膜５８、画素電極５９、隔壁６０、有機ＥＬ層６１、共通電極６２、封止樹脂層６３、封止基板６４、および、コンタクトメタル６５を備える。各駆動回路を構成するトランジスタは、ゲート電極５２、ゲート絶縁膜５３、ソースドレイン電極５４および半導体層５６から構成されており、パッシベーション膜５７および平坦化膜５８により被覆されている。一方、発光素子は、画素電極５９、有機ＥＬ層６１および共通電極６２から構成されており、平坦化膜５８上に形成されている。そして、パッシベーション膜５７および平坦化膜５８にはコンタクトホールが形成されており、コンタクトホール内に形成されたコンタクトメタル６５を介して発光素子の画素電極５９と駆動回路のソースドレイン電極５４とが電気的に接続されている。特許文献１には、コンタクトホールの形成に関して、窒化シリコンからなるパッシベーション膜５７を成膜し、次いで有機材料からなる平坦化膜５８を形成した後、平坦化膜５８およびパッシベーション膜５７をエッチングするという手順が記載されている（段落００４８）。
特開２００７−３０５３５７号公報
特許文献１の技術は、第１の層を形成し、次いで、その上に第２の層を形成し、その後、第１および第２の層を一括してエッチングすることによりコンタクトホールとなる開口部を形成する技術である。そのため、コンタクトホールを形成した段階で、コンタクトホールの内周面に第１および第２の層の両方が露出することになる。したがって、第１の層を構成する材料が第２の層を形成する工程よりも後の工程で用いられる薬液やガスに対して耐性が弱ければ、第１の層が劣化してしまうという問題がある。例えば、第１の層を構成する材料がコンタクトメタルを形成する工程で利用される薬液やガスに対して耐性が弱い場合に上記問題が生じる。また、コンタクトメタルにピンホールが生じている場合には、コンタクトメタルを形成する工程以降の工程で利用される薬液やガスがピンホールを通じて侵入することがある。このとき、第１の層を構成する材料がピンホールを通じて侵入する薬液やガスに対して耐性が弱ければ、同様の問題が生じる。
そこで、本発明は、第１および第２の層にコンタクトホールのための開口部を形成した場合でも第１の層の劣化をできるだけ抑制することができる技術を提供することを目的とする。
本発明の一態様に係る表示パネルの製造方法は、電極が上面に形成された下地基板を用意する工程と、前記下地基板上に、平面視で前記電極に重なる位置に第１の開口部を有する第１の層を形成する工程と、前記第１の層上に、平面視で前記第１の開口部に重なる位置に、前記第１の開口部よりも面積の小さな第２の開口部を有する第２の層を形成する工程と、前記第１および第２の開口部の内部に、前記電極と接触する配線層を形成する工程と、を含み、前記第２の層は、前記第１の層上に存在する部分と、前記第１の開口部内に存在する部分とを含み、前記第２の層の前記第１の開口部内に存在する部分が、前記第１の開口部の内周面を被覆している。
上記構成によれば、第１の層における第１の開口部の内周面は、第２の層の第１の開口部内に存在する部分により被覆されている。そのため、第１の層が第２の層を形成する工程よりも後の工程で利用される薬液やガスに直接的に曝露されることがない。したがって、第１および第２の層にコンタクトホールのための開口部を形成した場合に、第１の層を構成する材料がそのような薬液やガスに対する耐性が弱くても、第１の層の劣化をできるだけ抑制することができる。
本発明の実施の形態１に係る表示パネルの構造を示す断面図である。 図１の表示パネルの製造工程を説明するための断面図 図１の表示パネルの製造工程を説明するための断面図 図１の表示パネルの製造工程を説明するための断面図 図１の表示パネルの製造工程を説明するための断面図 図１の表示パネルの製造工程を説明するための断面図 図１の表示パネルの製造工程を説明するための断面図 本発明の実施の形態２に係る表示パネルの構造を示す断面図である。 図８の表示パネルの製造工程を説明するための断面図 図８の表示パネルの製造工程を説明するための断面図 図８の表示パネルの製造工程を説明するための断面図 図８の表示パネルの製造工程を説明するための断面図 図８の表示パネルの製造工程を説明するための断面図 図８の表示パネルの製造工程を説明するための断面図 本発明の実施の形態１の変形例に係る表示パネルの構造を示す断面図 図１５の表示パネルの製造工程を説明するための断面図 図１５の表示パネルの製造工程を説明するための断面図 本発明の実施の形態１の変形例に係る表示パネルの製造工程を示す断面図 本発明の実施の形態１の変形例に係る表示パネルの構造を示す断面図 図１の表示パネルを表示装置に適用した場合の機能ブロックを示す図 図２０の表示装置の外観を例示する図 特許文献１に記載された有機ＥＬパネルの構造を示す断面図
［本発明の一態様の概要］
本発明の一態様に係る表示パネルの製造方法は、電極が上面に形成された下地基板を用意する工程と、前記下地基板上に、平面視で前記電極に重なる位置に第１の開口部を有する第１の層を形成する工程と、前記第１の層上に、平面視で前記第１の開口部に重なる位置に、前記第１の開口部よりも面積の小さな第２の開口部を有する第２の層を形成する工程と、前記第１および第２の開口部の内部に、前記電極と接触する配線層を形成する工程と、を含み、前記第２の層は、前記第１の層上に存在する部分と、前記第１の開口部内に存在する部分とを含み、前記第２の層の前記第１の開口部内に存在する部分が、前記第１の開口部の内周面を被覆している。
上記構成によれば、第１の層における第１の開口部の内周面は、第２の層の第１の開口部内に存在する部分により被覆されている。そのため、第１の層が第２の層を形成する工程よりも後の工程で利用される薬液やガスに直接的に曝露されることがない。したがって、第１および第２の層にコンタクトホールのための開口部を形成した場合に、第１の層を構成する材料がそのような薬液やガスに対する耐性が弱くても、第１の層の劣化をできるだけ抑制することができる。
また、前記第１の開口部の面積が、前記電極の面積よりも小さく、前記第２の層の前記第１の開口部内に存在する部分の下面が、全周にわたり前記電極の上面に接触していることとしてもよい。
また、前記第１の層は、前記第１の開口部とは異なる位置に、機能性材料層を形成するための第３の開口部を有する隔壁層であり、前記第２の層は、前記第３の開口部に形成された機能性材料層を被覆するオーバーコート層であることとしてもよい。
また、前記下地基板は、ゲート絶縁膜上に前記電極が形成されたものであり、前記機能性材料層は、前記ゲート絶縁膜上に形成される半導体層であることとしてもよい。
また、前記第１の層は、ゲート絶縁膜であり、前記第２の層は、前記第２の開口部とは異なる位置に、機能性材料層を形成するための第３の開口部を有する隔壁層であることとしてもよい。
また、本発明の一態様に係る表示パネルは、電極が上面に形成された下地基板と、前記下地基板上に形成され、平面視で前記電極に重なる位置に第１の開口部を有する第１の層と、前記第１の層上に形成され、平面視で前記第１の開口部に重なる位置に、前記第１の開口部よりも面積の小さな第２の開口部を有する第２の層と、前記第１および第２の開口部の内部に形成され、前記発光素子と前記電極と接触する配線層と、を備え、前記第２の層は、前記第１の層上に存在する部分と、前記第１の開口部内に存在する部分とを含み、前記第２の層の前記第１の開口部内に存在する部分が、前記第１の開口部の内周面を被覆している。
本発明を実施するための形態を、図面を参照して詳細に説明する。
［実施の形態１］
＜全体構成＞
図１は、本発明の実施の形態１に係る表示パネルの構造を示す断面図である。同図には１画素分が示されている。表示パネルは、基板１、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４、隔壁層５、半導体層６、オーバーコート層７、平坦化層８、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２、および、封止層１３を備える。駆動回路を構成するトランジスタは、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４および半導体層６から構成されている。トランジスタは、無機ＴＦＴ（Thin Film Transistor）または有機ＴＦＴであり、本実施形態では、１画素当たり２個のトランジスタが用いられている。発光素子は、画素電極９、有機ＥＬ層１１および共通電極１２から構成されている。駆動回路と発光素子との間に介在する絶縁層は、隔壁層５、オーバーコート層７および平坦化層８からなる。図中Ａ部において、隔壁層５、オーバーコート層７および平坦化層８は、平面視でソースドレイン電極４に重なる位置にそれぞれ開口部を有し、これらによりコンタクトホールが形成されている。そして、画素電極９の一部がコンタクトホールの内周面に沿って凹入し、コンタクトホールの底部に露出したソースドレイン電極４に接触している。画素電極９のコンタクトホール内に存在する部分がソースドレイン電極４に接触する配線層として機能する。
なお、図中Ａ部において、オーバーコート層７は、隔壁層５の上に存在する部分７１と、隔壁層５の開口部の内部に存在する部分７２とを含んでいる。そして、隔壁層５の開口部の内部に存在する部分７２は、隔壁層５の開口部の内周面５１を被覆している。この結果、オーバーコート層７の開口部の面積が、隔壁層５の開口部の面積よりも小さくなる。この構造では、隔壁層５がオーバーコート層７を形成する工程よりも後の工程で利用される薬液やガスに直接的に曝露されることがない。したがって、隔壁層５を構成する材料がそのよう薬液やガスに対する耐性が弱くても、隔壁層５の劣化をできるだけ抑制することができる。
＜各層の構成＞
基板１は、樹脂またはガラスなどの公知の絶縁性の材料を用いて形成することができる。
ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４および半導体層６は、何れも無機ＴＦＴまたは有機ＴＦＴに用いられる公知の材料を用いて形成することができる。なお、本実施形態では、半導体層６に用いられる材料は、インクジェット方式等の塗布方式で形成可能な材料であるものとする。
隔壁層５は、絶縁性および感光性を有する材料からなり、主に、半導体層６を塗布方式で形成する際に半導体層６の材料を含むインクが目的の位置以外に流出するのを防止する目的で設けられている。隔壁層５には、半導体層６を塗布方式で形成するための開口部とコンタクトホールを形成するための開口部とが形成されている。
オーバーコート層７は、絶縁性および感光性を有する材料からなり、主に、半導体層６を被覆する目的で設けられている。オーバーコート層７には、コンタクトホールを形成するための開口部が形成されている。
平坦化層８は、絶縁性および感光性を有する材料からなり、主に、上面を平坦化する目的で設けられている。平坦化層８には、コンタクトホールを形成するための開口部が形成されている。
画素電極９、有機ＥＬ層１１、共通電極１２は、何れも有機ＥＬ素子に用いられる公知の材料を用いて形成することができる。有機ＥＬ層１１は、発光層を有し、必要に応じて正孔注入層、正孔輸送層、電子注入層および電子輸送層を有する。
隔壁層１０は、絶縁性および感光性を有する材料からなり、主に、有機ＥＬ層１１を塗布方式で形成する際に有機ＥＬ層１１の材料を含むインクが目的の位置以外に流出するのを防止する目的で設けられている。
封止層１３は、絶縁性および透光性を有する材料からなり、主に、発光素子および駆動回路に水分やガスが侵入するのを防止する目的で設けられている。
＜製造方法＞
図２乃至図７は、図１の表示パネルの製造工程を説明するための断面図である。
まず、基板１を準備し、基板１上にゲート電極２およびゲート絶縁膜３を形成する（図２（ａ））。ゲート電極２は、例えば、基板１上にゲート電極を形成する導電材料を積層し、その上にレジストパターンを形成し、レジストパターンを介して導電材料をエッチングし、レジストパターンを剥離する、という工程により形成することができる。ゲート絶縁膜３は、ゲート電極２とソースドレイン電極４を接触させるためのコンタクトホールを有し、例えば、ゲート電極２が形成された基板１上にゲート絶縁膜を形成するゲート絶縁材料層を形成し、フォトマスクを配置し、フォトマスクを介してゲート絶縁材料層を露光し、その後、ゲート絶縁材料層を現像する工程により形成することができる。
次に、ゲート絶縁膜３上にソースドレイン電極４を形成するＳＤ材料層４ａを積層し（図２（ｂ））、その上に開口部４ｃを有するレジストパターン４ｂを形成し（図２（ｃ））、レジストパターン４ｂを介してＳＤ材料層４ａをエッチングし（図２（ｄ））、レジストパターン４ｂを剥離する（図２（ｅ））。これにより、ソースドレイン電極４が上面に形成された下地基板を形成することができる。なお、ソースドレイン電極４は、単層構造でもよく多層構造でもよい。単層構造の場合は単一工程で成膜できるので製造工程が簡略化できる。また、多層構造の場合は、下層を下地との密着性の高い材料とし、上層を電気伝導性の高い材料とするなど、それぞれ必要な機能に応じて適切な材料を選択することができる。このような例として、例えば、下層の材料をチタン（Ｔｉ）として厚みを数ｎｍとし、上層の材料を金（Ａｕ）として厚みを５０ｎｍ〜１００ｎｍとすることが挙げられる。
次に、ソースドレイン電極４が形成された下地基板上に隔壁層５を形成する隔壁材料層５ａを形成し（図３（ａ））、隔壁材料層５ａ上にフォトマスク５ｄを配置し、フォトマスク５ｄを介して隔壁材料層５ａを露光し（図３（ｂ））、その後、隔壁材料層５ａを現像する。この結果、半導体層６を形成するための開口部５ｅとコンタクトホールを形成するための開口部５ｆを有する隔壁層５を形成することができる（図３（ｃ））。なお、フォトマスク５ｄは、光透過性が極めて小さな遮光領域５ｂと光透過性が極めて大きな開口領域５ｃを有する。本実施形態では、隔壁層５の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク５ｄは、遮光領域５ｂが平面視で隔壁材料層５ａの開口予定部に重なり、開口領域５ｃがそれ以外の領域に重なるように形成されている。
次に、隔壁層５の開口部５ｅに半導体層６を形成する（図４（ａ））。半導体層６は、例えば、半導体層６を形成する半導体材料と溶媒とを含むインクを開口部５ｅに塗布し、溶媒を蒸発させることにより半導体材料を残留させる工程により形成することができる。
次に、半導体層６が形成された隔壁層５上にオーバーコート層７を形成するオーバーコート材料層７ａを形成し（図４（ｂ））、オーバーコート材料層７ａ上にフォトマスク７ｄを配置し、フォトマスク７ｄを介してオーバーコート材料層７ａを露光し（図５（ａ））、その後、オーバーコート材料層７ａを現像する。この結果、コンタクトホールを形成するための開口部７ｅを有するオーバーコート層７を形成することができる（図５（ｂ））。なお、フォトマスク７ｄは、光透過性が極めて小さな遮光領域７ｂと光透過性が極めて大きな開口領域７ｃを有する。本実施形態では、オーバーコート層７の材料として、隔壁層５と同じく、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク７ｄは、遮光領域７ｂが平面視でオーバーコート材料層７ａの開口予定部に重なり、開口領域７ｃがそれ以外の領域に重なるように形成されている。なお、平面視でオーバーコート層７の開口部７ｅの面積が隔壁層５の開口部５ｆの面積よりも小さい。即ち、図５（ｂ）に示すように、オーバーコート層７の開口部７ｅの径Ｄ２が、隔壁層５の開口部５ｆの径Ｄ１よりも小さい。これにより、オーバーコート層７に、隔壁層５の上に存在する部分７１と、隔壁層５の開口部５ｆの内部に存在する部分７２とを設けることができる。そして、オーバーコート層７の隔壁層５の開口部５ｆの内部に存在する部分７２は、隔壁層５の開口部５ｆの内周面を被覆している。これにより、隔壁層５がオーバーコート層７を形成する工程よりも後の工程で利用される薬液やガスに直接的に曝露されることがない。したがって、隔壁層５を構成する材料がそのような薬液やガスに対する耐性が弱くても、隔壁層５の劣化をできるだけ抑制することができる。
次に、開口部が形成されたオーバーコート層７上に平坦化層８を形成する平坦化材料層８ａを形成し（図６（ａ））、平坦化材料層８ａ上にフォトマスク８ｄを配置し、フォトマスク８ｄを介して平坦化材料層８ａを露光し（図６（ｂ））、その後、平坦化材料層８ａを現像する。この結果、コンタクトホール８ｅを有する平坦化層８を形成することができる（図６（ｃ））。なお、フォトマスク８ｄは、光透過性が極めて小さな遮光領域８ｂと光透過性が極めて大きな開口領域８ｃを有する。本実施形態では、平坦化層８の材料として、隔壁層５と異なり、現像時に露光部分が除去され未露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク８ｄは、開口領域８ｃが平面視で平坦化材料層８ａの開口予定部に重なり、遮光領域８ｂがそれ以外の領域に重なるように形成されている。
その後、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２および封止層１３を順次形成することにより、表示パネルを形成することができる（図７）。
［実施の形態２］
実施の形態１では、コンタクトホールを形成するための開口部を設ける層として、第１の層を隔壁層５とし、第１の層の上に存在する第２の層をオーバーコート層７として説明しているが、これに限られず、第１の層の開口部と第２の層の開口部とを別の工程で形成する場合であれば、如何なる層の組み合わせでも適用可能である。
実施の形態２では、コンタクトホールを形成するための開口部を設ける層として、第１の層をゲート絶縁膜３とし、第２の層を隔壁層５とする場合について説明する。なお、実施の形態１と同じ構成については説明を省略する。
＜全体構成＞
図８は、本発明の実施の形態２に係る表示パネルの構造を示す断面図である。表示パネルは、基板１、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極４、隔壁層５、半導体層６、オーバーコート層７、平坦化層８、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２、および、封止層１３を備える。
実施の形態１ではトランジスタの構造がボトムゲート−ボトムコンタクト型であり、そのため、ソースドレイン電極４が半導体層６の下部に位置している。これに対し、実施の形態２ではトランジスタの構造がボトムゲート−トップコンタクト型であり、そのため、ソースドレイン電極４が半導体層６の上部に位置している。
図中Ａ部において、ゲート絶縁膜３および隔壁層５は、平面視でゲート電極２に重なる位置にそれぞれ開口部を有し、これらによりコンタクトホールが形成されている。そして、ソースドレイン電極４の一部がコンタクトホールの内周面に沿って凹入し、コンタクトホールの底部に露出したゲート電極２に接触している。ソースドレイン電極４のコンタクトホール内に存在する部分がゲート電極２に接触する配線層として機能する。
なお、図中Ａ部において、隔壁層５は、ゲート絶縁膜３の上に存在する部分５１と、ゲート絶縁膜３の開口部の内部に存在する部分５２とを含んでいる。そして、ゲート絶縁膜３の開口部の内部に存在する部分５２は、ゲート絶縁膜３の開口部の内周面３１を被覆している。この結果、隔壁層５の開口部の面積が、ゲート絶縁膜３の開口部の面積よりも小さくなる。この構造では、ゲート絶縁膜３が隔壁層５を形成する工程よりも後の工程で利用される薬液やガスに直接的に曝露されることがない。したがって、ゲート絶縁膜３を構成する材料がそのよう薬液やガスに対する耐性が弱くても、ゲート絶縁膜３の劣化をできるだけ抑制することができる。
＜製造方法＞
図９乃至図１４は、図８の表示パネルの製造工程を説明するための断面図である。
まず、基板１を準備し、基板１上にゲート電極２を形成する。これにより、ゲート電極２が上面に形成された下地基板を形成することができる。
次に、ゲート電極２が形成された下地基板上にゲート絶縁膜３を形成するゲート絶縁材料層３ａを形成し（図９（ａ））、ゲート絶縁材料層３ａ上にフォトマスク３ｄを配置し、フォトマスク３ｄを介してゲート絶縁材料層３ａを露光し（図９（ｂ））、その後、ゲート絶縁材料層３ａを現像する。この結果、コンタクトホールを形成するための開口部３ｅを有するゲート絶縁膜３を形成することができる（図９（ｃ））。なお、フォトマスク３ｄは、光透過性が極めて小さな遮光領域３ｂと光透過性が極めて大きな開口領域３ｃを有する。本実施形態では、ゲート絶縁膜３の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク３ｄは、遮光領域３ｂが平面視でゲート絶縁材料層３ａの開口予定部に重なり、開口領域３ｃがそれ以外の領域に重なるように形成されている。
次に、ゲート絶縁膜３上に隔壁層５を形成する隔壁材料層５ａを形成し（図１０（ａ））、隔壁材料層５ａ上にフォトマスク５ｄを配置し、フォトマスク５ｄを介して隔壁材料層５ａを露光し（図１０（ｂ））、その後、隔壁材料層５ａを現像する。この結果、半導体層６を形成するための開口部５ｅとコンタクトホールを形成するための開口部５ｆを有する隔壁層５を形成することができる（図１０（ｃ））。なお、フォトマスク５ｄは、光透過性が極めて小さな遮光領域５ｂと光透過性が極めて大きな開口領域５ｃを有する。本実施形態では、隔壁層５の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク５ｄは、遮光領域５ｂが平面視で隔壁材料層５ａの開口予定部に重なり、開口領域５ｃがそれ以外の領域に重なるように形成されている。なお、平面視で隔壁層５の開口部５ｆの面積がゲート絶縁膜３の開口部３ｅの面積よりも小さい。即ち、図１０（ｃ）に示すように、隔壁層５の開口部５ｆの径Ｄ２が、ゲート絶縁膜３の開口部３ｅの径Ｄ１よりも小さい。これにより、隔壁層５に、ゲート絶縁膜３の上に存在する部分５１と、ゲート絶縁膜３の開口部３ｅの内部に存在する部分５２とを設けることができる。そして、隔壁層５のゲート絶縁膜３の開口部３ｅの内部に存在する部分５２は、ゲート絶縁膜３の開口部３ｅの内周面を被覆している。これにより、ゲート絶縁膜３が隔壁層５を形成する工程よりも後の工程で利用される薬液やガスに直接的に曝露されることがない。したがって、ゲート絶縁膜３を構成する材料がそのような薬液やガスに対する耐性が弱くても、ゲート絶縁膜３の劣化をできるだけ抑制することができる。
次に、隔壁層５の開口部５ｅに半導体層６を形成する（図１１（ａ））。
次に、半導体層６が形成された隔壁層５上にソースドレイン電極４を形成するＳＤ材料層４ａを形成し（図１１（ｂ））、エッチング工程を経て、ソースドレイン電極４を形成する（図１１（ｃ））。なお、ソースドレイン電極４は、単層構造でもよく多層構造でもよい。単層構造の場合は単一工程で成膜できるので製造工程が簡略化できる。また、多層構造の場合は、半導体との層間抵抗を考慮して下層を電荷注入性の良い材料とし、基板の熱膨張率を考慮して上層を断線しにくい材料とするなど、それぞれ必要な機能に応じて適切な材料を選択することができる。このような例として、例えば、下層の材料を銅（Ｃｕ）として厚みを数ｎｍとし、上層の材料をモリブデン（Ｍｏ）として厚みを５０ｎｍ〜１００ｎｍとすることが挙げられる。
次に、ソースドレイン電極４が形成された隔壁層５上にオーバーコート層７を形成するオーバーコート材料層７ａを形成し（図１２（ａ））、フォトマスクを介してオーバーコート材料層７ａを露光し、現像することにより、コンタクトホールを形成するための開口部７ｅを有するオーバーコート層７を形成する（図１２（ｂ））。
次に、開口部が形成されたオーバーコート層７上に平坦化層８を形成する平坦化材料層８ａを形成し（図１３（ａ））、フォトマスクを介して平坦化材料層８ａを露光し、現像することにより、コンタクトホール８ｅを有する平坦化層８を形成する（図１３（ｂ））。
その後、画素電極９、隔壁層１０、有機ＥＬ層１１、共通電極１２および封止層１３を順次形成することにより、表示パネルを形成することができる（図１４）。
［変形例］
以上、実施の形態を説明したが、これらの実施の形態に限られるものではない。例えば、以下のような変形例が考えられる。
（１）層数
実施の形態では、２層構造の各層で開口部を形成しているが、これに限られず、３層構造以上でも適用可能である。この場合、Ｎ番目の層の開口部の面積が、Ｎ−１番目の層の開口部の面積よりも小さければよい（Ｎは２以上の整数）。
図１５は、本発明の実施の形態１の変形例に係る表示パネルの構造を示す断面図である。この例では、オーバーコート層７上にさらに別のオーバーコート層１４が形成されている。これ以外の構成は実施の形態１と同様である。オーバーコート層１４は、絶縁性および感光性を有する材料からなり、主に、オーバーコート層７を被覆する目的で設けられている。オーバーコート層１４には、コンタクトホールを形成するための開口部が形成されている。
図１６および図１７は、図１５の表示パネルの製造工程を説明するための断面図である。
オーバーコート層７に開口部を形成し（図１６（ａ））、その上にオーバーコート層１４を形成するオーバーコート材料層１４ａを形成し（図１６（ｂ））、オーバーコート材料層１４ａ上にフォトマスク１４ｄを配置し、フォトマスク１４ｄを介してオーバーコート材料層１４ａを露光し（図１７（ａ））、その後、オーバーコート材料層１４ａを現像する。この結果、コンタクトホールを形成するための開口部１４ｅを有するオーバーコート層１４を形成することができる（図１７（ｂ））。フォトマスク１４ｄは、光透過性が極めて小さな遮光領域１４ｂと光透過性が極めて大きな開口領域１４ｃを有する。本変形例では、オーバーコート層１４の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いている。そのため、フォトマスク１４ｄは、遮光領域１４ｂが平面視でオーバーコート材料層１４ａの開口予定部に重なり、開口領域１４ｃがそれ以外の領域に重なるように形成されている。また、平面視でオーバーコート層１４の開口部１４ｅの面積は、オーバーコート層７の開口部７ｅの面積よりも小さい。即ち、図１７（ｂ）に示すように、オーバーコート層１４の開口部１４ｅの径Ｄ３が、オーバーコート層７の開口部７ｅの径Ｄ２よりも小さい。これにより、オーバーコート層７の内周面がオーバーコート層１４で被覆されることとなる。この構成では、隔壁層５およびオーバーコート層７がオーバーコート層１４を形成する工程よりも後の工程で利用される薬液やガスに直接的に曝露されることがない。したがって、隔壁層５およびオーバーコート層７を構成する材料がそのような薬液やガスに対する耐性が弱くても、隔壁層５およびオーバーコート層７の劣化をできるだけ抑制することができる。
（２）開口部の形状
実施の形態では、隔壁層５の開口部の平面形状とオーバーコート層７の開口部の平面形状とが同じであることを前提として説明しているが、これに限られず、オーバーコート層７の開口部の面積が隔壁層５の開口部の面積よりも小さいという条件さえ満たしていれば、隔壁層５の開口部の平面形状とオーバーコート層７の開口部の平面形状が異なることとしてもよい。隔壁層５の開口部およびオーバーコート層７の開口部の平面形状は、例えば、四角形、円形、楕円形、多角形などがある。
（３）感光性材料のタイプ
実施の形態では、第２の層（実施の形態１ではオーバーコート層７、実施の形態２では隔壁層５）の材料として、現像時に未露光部分が除去され露光部分が残留するタイプの感光性材料を用いているが、これに限られず、逆のタイプの感光性材料を用いてもよい。例えば、実施の形態１で逆のタイプを用いた場合、図１８に示すように、フォトマスク７ｕは、開口領域７ｔが平面視でオーバーコート材料層７ｒの開口予定部に重なり、遮光領域７ｓがそれ以外の領域に重なるように形成される。実施の形態２で逆のタイプを用いた場合も同様である。
（４）電極の大きさ
図１に示すように、実施の形態１では、下地基板の上面に形成されたソースドレイン電極４の面積は、隔壁層５の開口部の面積よりも大きい。そして、オーバーコート層７の隔壁層５の開口部の内部に存在する部分７２の下面７３は、全周にわたりソースドレイン電極４の上面に接触している。これに対し、例えば、図１９に示すように、ソースドレイン電極４の面積が隔壁層５の開口部の面積よりも小さくてもよい（図中Ａ部参照）。この場合、オーバーコート層７の隔壁層５の開口部の内部に存在する部分７２の下面７３はゲート絶縁膜３の上面に接触することになる。図１の構造と図１９の構造とを比べると、それぞれ以下の特徴がある。どちらの構造を採用するかは、これらの特徴を勘案して決定すればよい。
図１９の構造では、図１の構造に比べて、ソースドレイン電極４の面積が小さいので、ソースドレイン電極４と画素電極９とこれらに挟まれた絶縁層とで構成される寄生容量を小さくすることができる。したがって、発光素子の駆動の応答性を高めることができる。
一方、図１の構造では、図１９の構造に比べて、ソースドレイン電極４の面積が大きいので、アラインメント誤差に起因する位置ずれの許容範囲を大きくすることができる。したがって、簡易な製造設備で表示パネルを製造することができる。
また、半導体層６のグレインサイズを大きくするためにゲート絶縁膜３の材料に撥水性の高い材料を採用する場合がある。このような場合、図１９の構造ではオーバーコート層７とゲート絶縁膜３との密着性が悪くなり、これらの界面に薬液やガスの侵入経路が形成されることがある。これに対し、図１の構造ではオーバーコート層７はソースドレイン電極４に接触しているため、ゲート絶縁膜３の材料に撥水性の高い材料を採用したとしても、薬液やガスの侵入経路が形成されにくく、隔壁層５の劣化抑制を図ることができる。
（５）表示装置への適用例
図２０は、図１の表示パネルを表示装置に適用した場合の機能ブロックを示す図である。図２１は、図２０の表示装置の外観を例示する図である。表示装置２０は、表示パネル２１と、これに電気的に接続された駆動制御部２２とを備える。駆動制御部２２は、駆動回路２３と、駆動回路２３の動作を制御する制御回路２４とからなる。
本発明は、有機ＥＬディスプレイ等に利用可能である。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
３ａ ゲート絶縁材料層
３ｂ 遮光領域
３ｃ 開口領域
４ ソースドレイン電極
４ａ ＳＤ材料層
４ｂ レジストパターン
５ 隔壁層
５ａ 隔壁材料層
５ｂ 遮光領域
５ｃ 開口領域
５ｄ フォトマスク
６ 半導体層
７ オーバーコート層
７ａ オーバーコート材料層
７ｂ 遮光領域
７ｃ 開口領域
７ｄ フォトマスク
７ｒ オーバーコート材料層
７ｓ 遮光領域
７ｔ 開口領域
７ｕ フォトマスク
８ 平坦化層
８ａ 平坦化材料層
８ｂ 遮光領域
８ｃ 開口領域
８ｄ フォトマスク
８ｅ コンタクトホール
９ 画素電極
１０ 隔壁層
１１ 有機ＥＬ層
１２ 共通電極
１３ 封止層
１４ オーバーコート層
１４ａ オーバーコート材料層
１４ｂ 遮光領域
１４ｃ 開口領域
１４ｄ フォトマスク
２０ 表示装置
２１ 表示パネル
２２ 駆動制御部
２３ 駆動回路
２４ 制御回路
５１ 基板
５１ 内周面
５２ ゲート電極
５３ ゲート絶縁膜
５４ ソースドレイン電極
５６ 半導体層
５７ パッシベーション膜
５８ 平坦化膜
５９ 画素電極
６０ 隔壁
６１ 有機ＥＬ層
６２ 共通電極
６３ 封止樹脂層
６４ 封止基板
６５ コンタクトメタル

Claims (6)

  1. 電極が上面に形成された下地基板を用意する工程と、
    前記下地基板上に、平面視で前記電極に重なる位置に第１の開口部を有する第１の層を形成する工程と、
    前記第１の層上に、平面視で前記第１の開口部に重なる位置に、前記第１の開口部よりも面積の小さな第２の開口部を有する第２の層を形成する工程と、
    前記第１および第２の開口部の内部に、前記電極と接触する配線層を形成する工程と、を含み、
    前記第２の層は、前記第１の層上に存在する部分と、前記第１の開口部内に存在する部分とを含み、前記第２の層の前記第１の開口部内に存在する部分が、前記第１の開口部の内周面を被覆している、
    表示パネルの製造方法。
  2. 前記第１の開口部の面積が、前記電極の面積よりも小さく、
    前記第２の層の前記第１の開口部内に存在する部分の下面が、全周にわたり前記電極の上面に接触している、
    請求項１に記載の表示パネルの製造方法。
  3. 前記第１の層は、前記第１の開口部とは異なる位置に、機能性材料層を形成するための第３の開口部を有する隔壁層であり、
    前記第２の層は、前記第３の開口部に形成された機能性材料層を被覆するオーバーコート層である、
    請求項１または２に記載の表示パネルの製造方法。
  4. 前記下地基板は、ゲート絶縁膜上に前記電極が形成されたものであり、
    前記機能性材料層は、前記ゲート絶縁膜上に形成される半導体層である、
    請求項３に記載の表示パネルの製造方法。
  5. 前記第１の層は、ゲート絶縁膜であり、
    前記第２の層は、前記第２の開口部とは異なる位置に、機能性材料層を形成するための第３の開口部を有する隔壁層である、
    請求項１に記載の表示パネルの製造方法。
  6. 電極が上面に形成された下地基板と、
    前記下地基板上に形成され、平面視で前記電極に重なる位置に第１の開口部を有する第１の層と、
    前記第１の層上に形成され、平面視で前記第１の開口部に重なる位置に、前記第１の開口部よりも面積の小さな第２の開口部を有する第２の層と、
    前記第１および第２の開口部の内部に形成され、前記電極に接触する配線層と、を備え、
    前記第２の層は、前記第１の層上に存在する部分と、前記第１の開口部内に存在する部分とを含み、前記第２の層の前記第１の開口部内に存在する部分が、前記第１の開口部の内周面を被覆している、
    表示パネル。
JP2013544091A 2011-11-16 2012-08-30 表示パネルの製造方法および表示パネル Active JP6142359B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011250822 2011-11-16
JP2011250822 2011-11-16
PCT/JP2012/005468 WO2013073084A1 (ja) 2011-11-16 2012-08-30 表示パネルの製造方法および表示パネル

Publications (2)

Publication Number Publication Date
JPWO2013073084A1 true JPWO2013073084A1 (ja) 2015-04-02
JP6142359B2 JP6142359B2 (ja) 2017-06-07

Family

ID=48429189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013544091A Active JP6142359B2 (ja) 2011-11-16 2012-08-30 表示パネルの製造方法および表示パネル

Country Status (3)

Country Link
US (1) US9312283B2 (ja)
JP (1) JP6142359B2 (ja)
WO (1) WO2013073084A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6111399B2 (ja) 2012-02-08 2017-04-12 株式会社Ｊｏｌｅｄ 表示パネルおよびその製造方法
KR102080296B1 (ko) * 2013-12-03 2020-02-21 엘지디스플레이 주식회사 유기 발광 장치
KR102244310B1 (ko) 2014-08-01 2021-04-27 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN104465510A (zh) * 2014-12-11 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
JP6457879B2 (ja) 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6960710B2 (ja) * 2016-02-23 2021-11-05 Juki株式会社 ミシン
CN110214470B (zh) * 2017-01-25 2021-06-29 夏普株式会社 Oled面板
KR20210086287A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006796A (ja) * 2002-04-09 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体素子及びそれを用いた表示装置
JP2009265207A (ja) * 2008-04-23 2009-11-12 Sony Corp 表示装置および表示装置の製造方法
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415971B2 (ja) 2006-05-10 2010-02-17 カシオ計算機株式会社 表示装置及びその製造方法
KR101367140B1 (ko) * 2006-12-26 2014-03-14 삼성디스플레이 주식회사 표시장치와 그 제조방법
JP2008277370A (ja) 2007-04-26 2008-11-13 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
JP4487318B2 (ja) * 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP2009224542A (ja) 2008-03-17 2009-10-01 Sony Corp 半導体装置および表示装置
JP2010002675A (ja) * 2008-06-20 2010-01-07 Sony Corp 表示装置およびその製造方法
JP5141476B2 (ja) * 2008-09-29 2013-02-13 凸版印刷株式会社 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP5204238B2 (ja) 2008-10-02 2013-06-05 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置
US8653527B2 (en) 2009-03-13 2014-02-18 Konica Minolta Holdings, Inc. Thin film transistor and method for manufacturing the same
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP5543597B2 (ja) 2010-07-15 2014-07-09 パナソニック株式会社 有機ｅｌ表示パネルの製造方法
CN103210698B (zh) * 2011-11-16 2016-08-03 株式会社日本有机雷特显示器 显示面板的制造方法以及显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006796A (ja) * 2002-04-09 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体素子及びそれを用いた表示装置
JP2009265207A (ja) * 2008-04-23 2009-11-12 Sony Corp 表示装置および表示装置の製造方法
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器

Also Published As

Publication number Publication date
US20140197417A1 (en) 2014-07-17
JP6142359B2 (ja) 2017-06-07
WO2013073084A1 (ja) 2013-05-23
US9312283B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
JP6142359B2 (ja) 表示パネルの製造方法および表示パネル
JP5927520B2 (ja) 表示パネルの製造方法
US9825111B2 (en) Method of forming thin film transistor array substrate
JP4389962B2 (ja) 半導体装置、電子機器、および半導体装置の製造方法
US20210074794A1 (en) Display device
US8633489B2 (en) Semiconductor device and method of manufacturing the same
US7936125B2 (en) Flat panel display
JP6457879B2 (ja) 表示装置及びその製造方法
US9947738B2 (en) Display panel including multilayer wiring and member for reducing probability of power line mis-pressing during manufacturing process, and manufacturing method for the same
US9865663B2 (en) Organic light-emitting device
TW201411829A (zh) 有機電致發光顯示器及其製造方法
KR20080042900A (ko) 액티브 매트릭스 표시 장치 및 그 제조 방법과 박막트랜지스터 집적 회로 장치의 제조 방법
TW201314989A (zh) 有機發光裝置和其製造方法
US11469398B2 (en) Display panel, display device and method of manufacturing display panel
CN113571559A (zh) 显示面板及其制备方法、显示装置
US11114522B2 (en) Display device, manufacturing method of display device, and exposure device
WO2019159261A1 (ja) 表示デバイスの製造方法および露光マスク
JP2021093322A (ja) 表示装置の製造方法
JP2016119201A (ja) 発光装置
KR101219048B1 (ko) 평판표시장치와 평판표시장치의 제조방법
WO2019142294A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
US10916729B2 (en) Light-emitting display device including barrier film with organic material to suppress moisture
US20230284482A1 (en) Display device and method for manufacturing display device
WO2014141463A1 (ja) 発光装置及び発光装置の検査方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20140312

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140606

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170413

R150 Certificate of patent or registration of utility model

Ref document number: 6142359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113