JP6111399B2 - 表示パネルおよびその製造方法 - Google Patents

表示パネルおよびその製造方法 Download PDF

Info

Publication number
JP6111399B2
JP6111399B2 JP2013557414A JP2013557414A JP6111399B2 JP 6111399 B2 JP6111399 B2 JP 6111399B2 JP 2013557414 A JP2013557414 A JP 2013557414A JP 2013557414 A JP2013557414 A JP 2013557414A JP 6111399 B2 JP6111399 B2 JP 6111399B2
Authority
JP
Japan
Prior art keywords
layer
insulating film
light emitting
display panel
emitting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013557414A
Other languages
English (en)
Other versions
JPWO2013118474A1 (ja
Inventor
竹内 孝之
孝之 竹内
定吉 堀田
定吉 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2013118474A1 publication Critical patent/JPWO2013118474A1/ja
Application granted granted Critical
Publication of JP6111399B2 publication Critical patent/JP6111399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、有機EL(Electro−Luminescence)パネル等の表示パネルおよびその製造方法に関する。
近年、表示装置として基板上に有機EL素子を配設した有機EL表示パネルが普及しつつある。有機EL表示パネルは、自己発光を行う有機EL素子を利用するため視認性が高く、さらに完全固体素子であるため耐衝撃性に優れるなどの特徴を有する。
有機EL素子は電流駆動型の発光素子であり、陽極及び陰極の電極対の間に、キャリア(正孔、電子)の再結合による電界発光現象を行う発光層等の機能層を積層して構成される。また、有機EL表示パネルでは、赤色(R),緑色(G),青色(B)の各色に対応する有機EL素子をそれぞれサブピクセルとし、R,G,Bの3つのサブピクセルの組み合わせが1ピクセル(1画素)に相当する。
特開2009−218225号公報
ところで、そのような有機EL表示パネルにおいては、1つのサブピクセルの発光領域内おいて、電流密度が不均一な部分が生じる場合がある。電流密度が高い部分にはより多くの電流が流れることとなるため、当該部分の発光層の劣化が促進されて寿命が短くなり、やがて局所的な非発光領域が生じることとなる。このような局所的な非発光領域が生じると、時間の経過とともに非発光領域が拡大して発光素子からの発光量が変動してしまう。
本発明は上記の問題点に鑑みてなされたもので、サブピクセル単位の発光領域における発光量の変動を抑制することができる技術を提供することを目的とする。
本発明の一態様である表示パネルは、層間絶縁層と、行列状に形成された複数の開口部を有し、前記層間絶縁層の上方に配された隔壁層と、前記開口部単位で前記層間絶縁層上に形成された画素電極と、前記開口部内であって、前記画素電極の上方に形成された発光層と、前記画素電極と前記発光層との間に形成された絶縁膜と、を有し、前記層間絶縁層の、平面視で前記複数の開口部のうちの少なくとも1つの開口部内に位置する部分は、表面が平坦な平坦領域と、前記平坦領域よりも表面が***した突出領域と、を有し、前記絶縁膜は、前記突出領域の少なくとも一部の 上方は覆い、前記平坦領域の少なくとも一部
の上方は覆わないことを特徴とする。
本発明の一態様に係る表示パネルは、画素電極と発光層との間において突出領域の上方を覆うように絶縁膜が形成されており、突出領域の上方の部分においては画素電極と発光層との間が電気的に絶縁されているため、絶縁膜が形成された領域の上方に位置する発光層には電流が流れない。従って、電流密度が不均一な部分の面積を減少させて、発光量の変動を抑制することができる。
本発明の実施の形態に係る表示装置の構成を示す模式ブロック図である。 実施の形態に係る表示パネルの構成を模式的に示す部分断面図である。(a)は、図6におけるA−A’断面図である。(b)は、図6におけるB−B’断面図である。 TFT層に形成された画素回路を示す回路図である。 TFT層のレイアウトを示す平面図である。 隔壁層のレイアウトを示す平面図である。 実施の形態に係る表示パネルの絶縁膜のレイアウトを示す平面図である。 実施の形態に係る表示パネルの製造過程を示す模式工程図である。 実施の形態に係る表示パネルの製造過程の一部を示す模式断面図である。(a)は、基板上にTFT層が形成された状態を示す模式断面図である。(b)は、TFT層上に層間絶縁層が形成された状態を示す模式断面図である。(c)は、層間絶縁層上に画素電極が形成された状態を示す模式断面図である。 実施の形態に係る表示パネルの製造過程の一部を示す模式断面図である。(a)は、画素電極上に絶縁膜が形成された状態を示す模式断面図である。(b)は、層間絶縁層および画素電極上に隔壁層が形成された状態を示す模式断面図である。 実施の形態に係る表示パネルの製造過程の一部を示す模式断面図である。(a)は、絶縁膜上に正孔注入層および正孔輸送層が形成された状態を示す模式断面図である。(b)は、正孔輸送層上に発光層が形成された状態を示す模式断面図である。 実施の形態に係る表示パネルの製造過程の一部を示す模式断面図である。(a)は、発光層上に電子輸送層および電子注入層が形成された状態を示す模式断面図である。(b)は、電子注入層上に共通電極が形成された状態を示す模式断面図である。 変形例1に係る表示パネルの製造過程を示す模式工程図である。 変形例3に係る表示パネルの絶縁膜のレイアウトを示す平面図である。 (a)は、変形例4に係る表示パネルの絶縁膜のレイアウトを示す平面図であり、(b)は、変形例5に係る表示パネルの絶縁膜のレイアウトを示す平面図である。
≪本発明の一態様の概要≫
本発明の一態様に係る表示パネルは、ゲート電極と、前記ゲート電極と対向するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と対向する半導体層と、前記半導体層と電気的に接続されたソース電極及びドレイン電極と、を有する薄膜トランジスタを含む駆動部が複数、マトリクス状に配置されてなるトランジスタアレイと、前記トランジスタアレイの上方に位置する層間絶縁層と、行列状に形成された複数の開口部を区画し、前記層間絶縁層の上方に配された隔壁層と、前記開口部単位で前記層間絶縁層上に形成された画素電極と、前記開口部内であって、前記画素電極の上方に形成された発光層と、前記画素電極と前記発光層との間に形成された絶縁膜と、を有し、前記トランジスタアレイは、行方向に沿って配された第1電源信号配線および列方向に沿って配された第2電源信号配線を含み、前記層間絶縁層の、少なくとも1つの前記開口部内に位置する部分は、表面が平坦な平坦領域と、前記ゲート電極、前記ドレイン電極、前記ソース電極、前記第1電源信号配線、及び前記第2電源信号配線のうち少なくとも2つ以上が重畳した領域の上方において、前記平坦領域よりも表面が***した突出領域と、を有し、前記絶縁膜は、前記突出領域の少なくとも一部の上方は覆い、前記平坦領域の少なくとも一部の上方は覆わないことを特徴とする。
画素電極のうち突出領域の上に形成された部分は、その他の部分よりも突出した形状を有する。画素電極の突出した部分の上に形成される発光層は、その部分の膜厚が他の部分よりも薄くなる。発光層の膜厚の薄い部分は、電気抵抗が小さいためより多くの電流が流れる。すると、膜厚の薄い部分が強く発光して輝度ムラを生じたり、劣化が促進されたりといった問題が生じる原因となる。即ち、発光層のうち突出領域の上方に形成される部分は、電荷が集中して輝度ムラや劣化の促進の問題が発生することが予測される。本発明の一態様に係る表示パネルは、画素電極と発光層との間において突出領域の上方を覆うように絶縁膜が形成されており、突出領域の上方の部分においては画素電極と発光層との間が電気的に絶縁されているため、絶縁膜が形成された領域の上方に位置する発光層には電流が流れない。従って、電流密度が不均一な部分の面積を減少させて、輝度ムラや発光量の経時変動を抑制することができる。
また、本発明の一態様に係る表示パネルの特定の局面では、前記平坦領域の上方に位置する前記発光層を点灯状態としたときに、前記絶縁膜の上方に位置する前記発光層は、非点灯状態であることを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、前記突出領域は、前記第1電源信号配線と前記第2電源信号配線とが重なっている部分、または、前記第1電源信号配線と同層の電極配線と前記第2の電源信号配線と同層の電極配線とが重なっている部分の上方に位置することを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、前記突出領域は、前記ゲート電極、前記ドレイン電極、前記ソース電極のうち少なくとも2つ以上が重畳した領域の上方に位置することを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、前記画素電極と前記発光層との間に正孔注入層を有し、前記絶縁膜は、前記正孔注入層よりも前記画素電極側に位置することを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、前記画素電極と前記発光層との間に正孔注入層を有し、前記絶縁膜は、前記正孔注入層上に形成されていることを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、前記絶縁膜は、平面視において前記開口部の縁から離間していることを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、前記絶縁膜は、前記隔壁層よりも厚みが薄く、平面視において前記開口部の縁と連続していることを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、前記複数の開口部は、第1の発光色を発する第1の発光層が形成された第1の開口部と、前記第1の発光層とは発光色が異なり、かつ、前記第1の発光層よりも発光効率が高い第2の発光層が形成された第2の開口部と、を有し、前記第1の開口部内に位置する前記絶縁膜は、前記第2の開口部内に位置する前記絶縁膜よりも、平面視において面積が大きいことを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、前記複数の開口部内に形成された前記発光層はそれぞれ、赤色、青色、緑色のうちいずれか1つの発光色を有し、青色の発光色を有する前記発光層が形成された前記開口部内に位置する前記絶縁膜は、緑色の発光色を有する前記発光層および赤色の発光色を有する前記発光層が形成された前記開口部内に位置する前記絶縁膜よりも、平面視において面積が大きいことを特徴とする。
また、本発明の一態様に係る表示パネルの特定の局面では、赤色の発光色を有する前記発光層が形成された前記開口部内に位置する前記絶縁膜は、緑色の発光色を有する前記発光層が形成された前記開口部内に位置する前記絶縁膜よりも、平面視において面積が大きいことを特徴とする。
本発明の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に、ゲート電極と、前記ゲート電極と対向するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と対向する半導体層と、前記半導体層と電気的に接続されたソース電極及びドレイン電極と、を有する薄膜トランジスタ素子を含む駆動部を行列状に複数配置して、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、前記トランジスタアレイ基板上に、層間絶縁層を形成する層間絶縁層形成工程と、前記層間絶縁層上に、前記複数の駆動部に対応して複数の画素電極を行列状に配置する画素電極形成工程と、前記画素電極の上方において、前記層間絶縁層の一部の上方を覆うように絶縁膜を形成する絶縁膜形成工程と、前記複数の画素電極のそれぞれに対応した位置に開口部を区画する隔壁層を、前記層間絶縁層および前記絶縁膜上に形成する隔壁層形成工程と、前記開口部内であって前記絶縁膜の上方に発光層を形成する発光層形成工程と、を含み、前記トランジスタアレイ基板は、行方向に沿って配された第1電源信号配線および列方向に沿って配された第2電源信号配線を含み、前記層間絶縁層形成工程において形成される前記層間絶縁層は、少なくとも1つの前記開口部内に位置する予定の部分において表面が平坦な平坦領域と、前記ゲート電極、前記ドレイン電極、前記ソース電極、前記第1電源信号配線、及び前記第2電源信号配線のうち少なくとも2つ以上が重畳した領域の上方において、前記平坦領域よりも表面が***した突出領域とを有し、前記絶縁膜形成工程において、前記突出領域の少なくとも一部の上方は覆い、前記平坦領域の少なくとも一部の上方は覆わないように前記絶縁膜を形成することを特徴とする。
また、本発明の一態様に係る表示パネルの製造方法の特定の局面では、前記平坦領域の上方に位置する前記発光層を点灯状態としたときに、前記絶縁膜の上方に位置する前記発光層は、非点灯状態であることを特徴とする。
また、本発明の一態様に係る表示パネルの製造方法の特定の局面では、前記突出領域は、前記第1電源信号配線と前記第2電源信号配線とが重なっている部分の上方に位置することを特徴とする。
また、本発明の一態様に係る表示パネルの製造方法の特定の局面では、前記突出領域は、前記ゲート電極、前記ドレイン電極、前記ソース電極のうち少なくとも2つ以上が重畳した領域の上方に位置することを特徴とする。
また、本発明の一態様に係る表示パネルの製造方法の特定の局面では、前記絶縁膜は、前記隔壁層よりも厚みが薄く、平面視において前記開口部の縁と連続していることを特徴とする。
また、本発明の一態様に係る表示パネルの製造方法の特定の局面では、前記複数の開口部は、第1の発光色を発する第1の発光層が形成された第1の開口部と、前記第1の発光層とは発光色が異なり、かつ、前記第1の発光層よりも発光効率が高い第2の発光層が形成された第2の開口部と、を有し、前記第1の開口部内に位置する前記絶縁膜は、前記第2の開口部内に位置する前記絶縁膜よりも、平面視において面積が大きいことを特徴とする。
また、本発明の一態様に係る表示パネルの製造方法の特定の局面では、前記発光層形成工程においてそれぞれの前記開口部内に形成される前記発光層は、それぞれ赤色、青色、緑色のうちいずれか1つの発光色を有し、前記絶縁膜形成工程において形成される前記絶縁膜のうち、青色の発光色を有する前記発光層が上方に形成される予定の前記突出領域を覆うように形成される前記絶縁膜は、赤色および緑色の発光色を有する前記発光層が上方に形成される予定の前記突出領域を覆うように形成される前記絶縁膜よりも、平面視において面積が大きいことを特徴とする。
また、本発明の一態様に係る表示パネルの製造方法の特定の局面では、前記絶縁膜形成工程において形成される前記絶縁膜のうち、赤色の発光色を有する前記発光層が上方に形成される予定の前記突出領域を覆うように形成される前記絶縁膜は、緑色の発光色を有する前記発光層が上方に形成される予定の前記突出領域を覆うように形成される前記絶縁膜よりも、平面視において面積が大きいことを特徴とする。
≪実施の形態≫
[1−1.全体構成]
図1は実施の形態に係る表示パネル100を有する表示装置1の構成を示す模式ブロック図である。図1に示すように、表示装置1は、表示パネル100と、これに接続された駆動制御部20とを有し構成されている。表示パネル100は、有機材料の電界発光現象を利用したパネルであり、複数の有機EL素子が、例えば、マトリクス状に配列され構成されている。駆動制御部20は、4つの駆動回路21〜24と制御回路25とから構成されている。
なお、実際の表示装置1では、表示パネル100に対する駆動制御部20の配置については、これに限られない。
[1−2.表示パネルの構成]
表示パネル100の構成について、図2を用い説明する。
図2は、表示パネル100の概略構成を示す部分断面図である。表示パネル100は、同図上側を表示面とする、いわゆるトップエミッション型である。なお、図2(a),(b)はそれぞれ表示パネル100の異なる部分の断面図を示している。具体的には、図2(a),(b)は、それぞれ図6におけるA−A’断面図、B−B’断面図を示している。図6については、詳しくは後述する。
表示パネル100は、基板101、TFT層102、層間絶縁層103、画素電極104、絶縁膜105、隔壁層106、正孔注入層107、正孔輸送層108、発光層109、電子輸送層110、電子注入層111、共通電極112を備える。
<基板>
基板101は、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、アルミナ等の絶縁性材料からなる。
<TFT層>
TFT層102は、サブピクセル毎に設けられており、各々には薄膜トランジスタ素子を含む画素回路が形成されている。図2に示すように、TFT層102は、ゲート電極102a、ゲート絶縁膜層102b、ソース電極102c、ドレイン電極102c、チャネル層102d等を含む。TFT層102の上面には、画素回路に電気的に接続された引出電極102e(図4参照)が形成されている。なお、基板101上にTFT層102を形成したものを、薄膜トランジスタアレイ基板ともいう。なお、ソース電極およびドレイン電極については、ここでは特に区別しなくてもよいため、双方に同一の符号を付している。また、ソース電極とドレイン電極とをまとめて「ソースドレイン電極」という。
<層間絶縁層>
層間絶縁層103は、ポリイミド系樹脂またはアクリル系樹脂等の絶縁材料からなり、TFT層102の上面の段差を平坦化するためのものである。しかし、段差を完全には平坦化することはできず、表面が平坦な平坦領域103aと平坦領域103aよりも***した突出領域103bとを有する。層間絶縁層103の各引出電極102e上の部分には引出電極102eの上面の一部を露出するためのコンタクトホール(コンタクト部)113(図4参照)が形成されている。
なお、層間絶縁層103と基板101との間に、TFT層102および引出電極102eを被覆し、これらを保護するために、SiO(酸化シリコン)またはSiN(窒化シリコン)からなる薄膜であるパッシベーション膜が形成されてもよい。
また、平坦領域は、完全に平坦な表面を有していなくてもよい。平坦領域103aには、表面が凹入した凹部を含んでもよい。さらには、突出領域103bよりも比較的緩やかな***を有する部分を平坦領域103aに含めてもよい。具体的には、例えば、発光層109の膜厚をdとした場合に、1/2d以上の***については突出領域103bとし、1/2d未満の***については平坦領域103aとしてもよい。しかし、突出領域103bと平坦領域103aとを区分する***の程度については1/2dに限られず、1/2dよりも大きくてもよいし(例えば、2/3d)、1/2dよりも小さくてもよい(例えば1/5d)。なお、突出領域103bと平坦領域103aとを区分する***の程度は、隔壁内に印刷される層のインク物性や塗布・乾燥の際のプロセス条件等に応じて適宜設定すればよい
<画素電極>
画素電極104は、サブピクセル毎に個別に設けられており、層間絶縁層103に設けられたコンタクトホール113内に入り込んで引出電極102eに電気的に接続されている。画素電極104は、例えば、Ag(銀)、Al(アルミニウム)、アルミニウム合金、Mo(モリブデン)、APC(銀、パラジウム、銅の合金)、ARA(銀、ルビジウム、金の合金)、MoCr(モリブデンとクロムの合金)、MoW(モリブデンとタングステンの合金)、NiCr(ニッケルとクロムの合金)、ACL(アルミニウム、コバルト、ゲルマニウム、ランタンの合金)等の光反射性導電材料からなる。
なお、画素電極10の表面には公知の透明導電膜を設けてもよい。透明導電膜の材料としては、例えば酸化インジウムスズ(ITO)や酸化インジウム亜鉛(IZO)を用いることができる。
<絶縁膜>
絶縁膜105は、ポリイミド系樹脂、アクリル系樹脂、ノボラック型フェノール樹脂等の有機絶縁材料や、SiO(酸化シリコン)やSiN(窒化シリコン)等の無機絶縁材料からなり、画素電極104の突出領域103b上に形成された部分の上に形成されている。これにより、突出領域103bの上方において、画素電極104と発光層109との間を電気的に絶縁し、発光層109の突出領域103bの上方に相当する部分を非発光領域とする。
なお、図2(a)における絶縁膜105aと図2(b)における絶縁膜105bは、形成されている箇所やサイズが異なっているが、用いられている材料は同じである。これらを特に区別する必要が無い場合には、単に「絶縁膜105」と呼ぶ場合も有る。
また、後述する隔壁層106と同じ材料を用いて形成してもよい。同じ材料を用いて形成する場合、絶縁膜105と隔壁層106とを同時に形成してもよいし、別々に形成してもよい。
<隔壁層>
隔壁層106(以下、「バンク」とも言う)は、画素電極104上に形成されており、サブピクセル毎に設けられた開口部106aを有する。隔壁層106は、例えば、絶縁性の有機材料(例えばアクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等)からなる。隔壁層106は、発光層109を塗布法で形成する場合には塗布されたインクがあふれ出ないようにするための構造物として機能し、発光層109を蒸着法で形成する場合には蒸着マスクを載置するための構造物として機能する。
<正孔注入層>
正孔注入層107は、画素電極104から発光層109への正孔の注入を促進させる目的で設けられている。正孔注入層107は、例えば、銀(Ag)、モリブデン(Mo)、クロム(Cr)、バナジウム(V)、タングステン(W)、ニッケル(Ni)、イリジウム(Ir)などの酸化物、あるいは、PEDOT(ポリチオフェンとポリスチレンスルホン酸との混合物)などの導電性ポリマー材料からなる層である。上記の内、酸化金属からなる正孔注入層107は、正孔(ホール)を安定的に、または正孔(ホール)の生成を補助して、発光層109に対し正孔(ホール)を注入する機能を有し、大きな仕事関数を有する。本実施の形態においては、正孔注入層107は、PEDOT(ポリチオフェンとポリスチレンスルホン酸との混合物)などの導電性ポリマー材料からなる。
ここで、正孔注入層107を遷移金属の酸化物から構成する場合には、複数の酸化数をとるためこれにより複数の準位をとることができ、その結果、正孔注入が容易になり駆動電圧を低減することができる。
<正孔輸送層>
正孔輸送層108は、親水基を備えない高分子化合物を用い形成されている。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものなどを用いることができる。
正孔輸送層108は、正孔注入層107から注入された正孔を発光層109へ輸送する機能を有する。
<発光層>
発光層109は、キャリア(正孔と電子)の再結合による発光を行う部位であり、R,G,Bのいずれかの色に対応する有機材料を含むように構成されている。発光層109は、隔壁層106の開口部106a内にそれぞれ形成されており、そのため、サブピクセル毎に形成されていることになる。発光層は、例えば、特開平5−163488号公報に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、8−ヒドロキシキノリン化合物の金属錯体、2−ビピリジン化合物の金属錯体、シッフ塩とIII族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質等を挙げることができる。
<電子輸送層>
電子輸送層110は、共通電極112から注入された電子を発光層109へ輸送する機能を有し、例えば、オキサジアゾール誘導体(OXD)、トリアゾール誘導体(TAZ)、フェナンスロリン誘導体(BCP、Bphen)などを用い形成されている。
<電子注入層>
電子注入層111は、共通電極112から発光層109への電子の注入を促進させる機能を有する。電子注入層111は、例えば、リチウム、バリウム、カルシウム、カリウム、セシウム、ナトリウム、ルビジウム等の低仕事関数金属、及びフッ化リチウム等の低仕事関数金属塩、酸化バリウム等の低仕事関数金属酸化物などを用いて形成されている。
<共通電極>
共通電極112は、各サブピクセル共通に設けられており、例えば、ITO(酸化インジウムスズ)、IZO(酸化インジウム亜鉛)等の導電性を有する光透過性材料で形成されている。
なお、図2においては、図示を省略しているが、共通電極112の上に、封止層、ブラックマトリクス、カラーフィルター等が形成されていてもよい。
[1−3.各層のレイアウト]
以下、TFT層102、画素電極104、絶縁膜105、隔壁層106のレイアウトについて説明する。
図3は、TFT層102に形成された画素回路を例示する回路図である。図3に示すように、画素回路は、ゲート線102f、データ線102g、電源線102h、選択トランジスタ102i、駆動トランジスタ102j、保持容量102kを備える。選択トランジスタ102iおよび駆動トランジスタ102jは、薄膜トランジスタ素子である。
図4は、TFT層102のレイアウトを示す平面図である。TFT層102は、行方向(X方向)および列方向(Y方向)にマトリクス状(行列状)に区画された領域に形成されている。
図4に示すように、ゲート線102fが各行に配され、データ線102gと電源線102hが各列に配されている。そして、1区画に1個のTFT層102が形成されている。各TFT層102に着目すると、選択トランジスタ102i、駆動トランジスタ102jおよび保持容量102kが1区画に形成されていることが分かる。駆動トランジスタ102jのソースドレイン電極は引出電極102eに電気的に接続されており、引出電極102eはコンタクトホール113を介して画素電極104に電気的に接続されている。
なお、ゲート線102f、データ線102g、電源線102hを総称して「電源信号配線」といい、行方向(X方向)に沿って配された電源信号配線を第1電源信号配線とし、列方向(Y方向)に沿って配された電源信号配線を第2電源信号配線とする。本実施の形態においては、第1電源信号配線は、ゲート線102fであり、第2電源信号配線は、データ線102gおよび電源線102hである。
図5は、隔壁層106のレイアウトを示す平面図である。隔壁層106は、行方向(X方向)および列方向(Y方向)にマトリクス状に設けられた複数の開口部106aを有する。開口部106aは、例えば、1個が、行方向に約70μm、列方向に約210μmである。
各開口部106a内には、それぞれ選択トランジスタ102i、電極配線積層部102m、および電源信号配線積層部102nが位置している。
電極配線は、薄膜トランジスタ素子のゲート電極およびソースドレイン電極と電源信号配線とを接続する配線および、選択トランジスタ102iのソースドレイン電極と駆動トランジスタ102jのゲート電極とを接続する配線であって、ゲート電極およびソースドレイン電極が電極配線の機能を兼ねる場合も有る。本実施の形態においては、電極配線積層部102mは、ゲート線(第1電源信号配線)と同層の電極配線である駆動トランジスタ102jのゲート電極と、データ線102g(第2電源信号配線)と同層の電極配線である選択トランジスタ102iのソースドレイン電極とが重なり合う部分である。
電源信号配線積層部102nは、電源信号配線の第1電源信号配線と第2電源信号配線とが重なり合う部分である。本実施の形態においては、電極配線積層部102mは、ゲート線102fとデータ線102gとが重なり合う部分である。この場合、第1電源信号配線はゲート線102fであり、第2電源信号配線はデータ線102gである。
なお、図5においては、TFT層102のレイアウトを示すために、画素電極104については、破線で示し、あたかも透明であるかのように下のTFT層102が見えるように図示している。以下、図6および図16においても同様である。
図6は、絶縁膜105のレイアウトを示す平面図である。図6に示すように、開口部106a内部において、選択トランジスタ102iおよび電極配線積層部102mの上方に相当する部分を覆うように絶縁膜105aが形成され、電源信号配線積層部102nの上方に相当する部分を覆うように絶縁膜105bが形成されている。
なお、図6のA−A’線の位置の断面図が図2(a)に相当し、B−B’線の位置の断面図が図2(b)に相当する。本実施の形態においては、絶縁膜105bの端部の一部の上には隔壁層106が形成されているため、絶縁膜105bと隔壁層106とは一部繋がっているが、これに限られない。薄膜トランジスタアレイおよび開口部106aのレイアウトによっては、絶縁膜105a、105b共に開口部106aの縁である開口縁106bから離間して形成されてもよい。開口部の縁から離間していることにより、絶縁膜105aが隔壁層106の下に位置していないので、隔壁層の高さが一定に保たれやすくなる。
TFT層102において、薄膜トランジスタ素子や電極配線積層部102m、電源信号配線積層部102nのように、電極や配線が重なり合う部分は大きな凸部を形成するため、その上に積層された層間絶縁層103の表面において、これらの上方に相当する部分は完全には平坦化されず、突出領域103bが形成される。突出領域103bは、例えば、ゲート電極102a、ソース電極102c、ドレイン電極102c、ゲート線102f、データ線102g、及び電源線102hのうち、少なくとも2つ以上が重畳した領域の上方に形成される。なお、突出領域103bは、薄膜トランジスタ素子のうち、ゲート電極102a、ソース電極102c、及びドレイン電極102cのうちの少なくとも2つ以上が重畳した領域の上方であってもよい。また、突出領域103bは、ゲート線102f、データ線102g、及び電源線102hのうち少なくとも2つ以上が重畳した領域の上方であってもよい。
層間絶縁層103上には、画素電極104や発光層109等が積層されるのである。ここで、発光層109のうち突出領域103bの上方に形成された部分は、平坦領域103aの上方に形成された部分と比較して膜厚が薄くなる。膜厚が薄い部分は電気抵抗が低いため電荷が集中しやすく、より多くの電流が流れて局所的に劣化が促進された結果、局所的な非発光領域が生じる虞がある。本実施の形態における表示パネル100は、画素電極104の突出領域103bの上方に相当する部分を覆うように絶縁膜105が形成されているため、絶縁膜が形成された領域の上方に位置する発光層において画素電極104と発光層109との間が電気的に絶縁されて電流が流れない。これにより、発光層109の局所的な劣化を抑制し、局所的な非発光領域の発生を抑制することができる。
なお、絶縁膜105の厚みは、隔壁層106の厚みよりも薄い。
なお、絶縁膜105を設けない場合には、突出領域の上方に位置する発光層の劣化が進むことで発光素子からの発光量が変動してしまう。絶縁膜105を設けない構成に対して、本実施の形態においては絶縁膜105が設けられていることにより、従来と同じ電流を印加した場合で比較すると、発光量の変動を抑制することが出来る。
また、突出領域を隔壁で覆う構成も考えられるが、隔壁で覆う構成を採用すると、開口部の領域が小さくなる。開口部の領域が小さくなると、機能層を開口部内に精度よく滴下することが困難になる。一方、隔壁ではなく、隔壁によって区画される開口部の中に絶縁膜105を有する本実施の形態の構成によると開口部を広く取ることができ、高精細化が進んだ場合にも機能層をより精度よく形成することができる。
なお、上記説明においては、絶縁膜105が形成された部分においては、画素電極104と発光層109との間が電気的に絶縁されて電流が流れないとしたが、これは完全に絶縁されて全く電流が流れない場合に限られず、多少の電流が流れる場合も含むものである。例えば、絶縁膜105の電気抵抗が、正孔注入層107の電気抵抗よりも大きければ、該当箇所に流れる電流を抑制して局所的劣化の発生をある程度抑制することができる。
また、上述の例では、突出領域103bの全域に絶縁膜105が形成された例について述べたが、絶縁膜105は突出領域103bの一部のみを覆うものであってもよい。
また、突出領域103bに、互いに分離した複数の絶縁膜105bが形成されていてもよい。例えば、突出した領域が開口部中に分散している場合には、絶縁膜105bを各突出部に形成することで、開口部の発光量の減少を少なく抑えながら、非発光領域の発生を抑制することができる。
以上、表示パネル100の構成等について説明した。次に、表示パネル100の製造方法の一例について説明する。
[1−4.表示パネルの製造方法]
ここでは、実施の形態に係る表示パネル100の製造方法について、図7〜図11を用いて説明する。なお、図7は、表示パネル100の製造過程を示す模式工程図であり、図8〜図11は、表示パネル100の製造過程を模式的に示す部分断面図である。図8〜図11は、代表例として図2(a)に示す断面が形成される過程を示す。
まず、図8(a)に示すように、TFT層102が形成された基板101を準備する(図7のステップS1)。
その後、図8(b)に示すように、フォトレジスト法に基づき、TFT層102の上に絶縁性に優れる有機材料を用いて、厚み約4[μm]の層間絶縁層103を形成する(図7のステップS2)。
このとき、同図に示すように、下層のTFT層102表面の凹凸に応じて層間絶縁層103の表面に突出領域103bが形成される。
続いて、図8(c)に示すように、真空蒸着法またはスパッタ法に基づき、厚み400[nm]程度の金属材料からなる画素電極104をサブピクセル毎に形成する(図7のステップS3)。
次に、図9(a)に示すように、フォトリソグラフィー法に基づき、絶縁性に優れる有機材料を用いて、画素電極104の突出領域103bの上方に相当する部分の上に厚み10〜100[μm]の絶縁膜105を形成する(図7のステップS4)。具体的には、次の工程により形成する。先ず、感光性レジストを含むペースト状の絶縁膜用材料を層間絶縁層103上に一様に塗布する。この上に、突出領域103bの位置に合わせてパターン形成されたマスクを重ねる。続いてマスクの上から感光させ、絶縁膜パターンを形成する。その後、余分な絶縁膜用材料を水系もしくは非水系エッチング液(現像液)で洗い出す。これにより、絶縁膜105が形成される。
このとき、図7のステップS1においてTFT層102を形成する際に、薄膜トランジスタアレイ基板のどの位置に薄膜トランジスタ素子が形成され、どの位置で電極や配線が重なり合うのかは予めわかっている。よって、突出領域103bが形成される箇所も予めわかっているので、それに従って絶縁膜105を形成すればよい。
また、絶縁膜105をSiO(酸化シリコン)やSiN(窒化シリコン)等の無機絶縁材料により形成する場合、CVD、スパッタ法等により製膜した後、フォトリソグラフィー法に基づきレジストを塗布してパターニングを行い、ウェットエッチングまたはドライエッチングによりレジストを除去するという工程により形成してもよい。
そして、図9(b)に示すように、隔壁層106をフォトリソグラフィー法に基づいて形成する。まず隔壁層材料として、感光性レジストを含むペースト状の隔壁層材料を用意する。この隔壁層材料を画素電極104および絶縁膜105上に一様に塗布する。この上に、図5に示した開口部106aのパターンに形成されたマスクを重ねる。続いてマスクの上から感光させ、隔壁層パターンを形成する。その後は、余分な隔壁層材料を水系もしくは非水系エッチング液(現像液)で洗い出す。これにより、隔壁層材料のパターニングが完了する。以上で発光層形成領域となる開口部106aが規定され、表面が撥水性の隔壁層106が完成する(図7のステップS5)。
次に、図10(a)に示すように、PEDOT(ポリチオフェンとポリスチレンスルホン酸との混合物)などの導電性ポリマー材料をインクジェット法により開口部106a内に塗布して正孔注入層107を形成し(図7のステップS6)、その上にインクジェット法により正孔輸送層108を形成する(図7のステップS7)。
続いて、図10(b)に示すように、インクジェット法を用いて発光層109を構成する有機材料と溶媒を所定比率で混合した発光層用インクを開口部106a内に塗布した後、インクに含まれる溶媒を蒸発乾燥させ、必要に応じて加熱焼成して、発光層109を形成する(図8のステップS8)。
次に、図11(a)に示すように、発光層109および隔壁層106の上に、電子輸送層110を構成する材料を真空蒸着法に基づいて成膜する。これにより、電子輸送層110が形成される(図8のステップS9)。
続いて、電子注入層111を構成する材料を蒸着法、スピンコート法、キャスト法などの方法により成膜し、電子注入層111が形成される(図8のステップS10)。
そして、図11(b)に示すように、ITO、IZO等の材料を用い、真空蒸着法、スパッタ法等で成膜する。これにより共通電極112が形成される(図8のステップS11)。
なお、図示しないが、共通電極112の表面には、SiN、SiON等の光透過性材料をスパッタ法、CVD法等で成膜することで、封止層を形成する。
以上の工程を経ることにより表示パネル100が完成する。
[変形例]
以上、本発明の構成を実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例を実施することができる。
(1)上記実施の形態においては、絶縁膜105を画素電極104上に形成したが、これに限られない。例えば、正孔注入層107がスパッタリング法などを用いて、銀(Ag)、モリブデン(Mo)、クロム(Cr)、バナジウム(V)、タングステン(W)、ニッケル(Ni)、イリジウム(Ir)などの酸化物により形成される場合には、画素電極104上ではなく、正孔注入層107上に絶縁膜105を形成してもよい。
この場合、画素電極104を形成した後に画素電極104上に正孔注入層107を形成し、続いて隔壁層106を正孔注入層107の上方に形成する。
変形例1に係る表示パネルの製造過程を示す模式工程図を図12に示す。ここでは、実施の形態の表示パネル100の製造過程に変形例1の構成を適用した場合について説明する。
図12のステップS41〜ステップS43は、図7のステップS1〜ステップS3と同じであるので、ここでは説明を省略する。
ステップS43において画素電極104を形成した後、スパッタリング法により画素電極104の上に正孔注入層107を形成する(ステップS44)。
続いて正孔注入層107の突出領域103bの上方に相当する部分の上に厚み10〜100[μm]の絶縁膜105を形成する(ステップS45)。
次に、正孔注入層107および絶縁膜105の上に、隔壁層106を形成する。隔壁層106は、図7のステップS5と同様の方法により形成される。
以下、ステップS48〜ステップS51は、図7のステップS8〜ステップS11と同じであるので、ここでは説明を省略する。
ステップS44は、正孔注入層107をパターニングする工程を含んでいてもよい。また、画素電極104上に正孔注入層107を形成した後に、画素電極104と正孔注入層107を一括でパターニングしてもよい。
(2)絶縁膜105は、発光層109の突出領域103bの上方に相当する部分への正孔または電子の供給を抑制すればよいので、必ずしも画素電極104と発光層109との間に形成されていなくてもよい。例えば、発光層109と共通電極112との間のいずれかの層間に形成されてもよい。発光層109より下層に絶縁膜105を形成すると、絶縁膜105の端部近傍での発光層109の膜厚分布が悪影響を受ける場合があるが、発光層109より上層に絶縁膜105を形成することで、このような悪影響を除くことができる。
(3)実施の形態では、絶縁膜は突出領域の上方の部分のみを覆うように形成されたが、これに限られない。例えば、図13に示す絶縁膜105dのように、通常突出領域の上方の部分を覆うように形成された主絶縁膜部105d1と、開口部106a内の開口縁106bに沿った部分の上方にも周縁絶縁膜部105d2とを備えてもよい。本変形例においては、周縁絶縁膜部105d2は、主絶縁膜部105d1(絶縁膜105a、105bに相当)と一体的に形成されて、図13に示すように、開口部106a内部において絶縁膜開口部105eを有する形状となっている。
開口部106aの開口縁106bにおいては、隔壁層106が壁状のバンクを形成している。開口部106a内に塗布された発光層109の材料を含むインクが乾燥して発光層109が形成される過程において、バンクの壁面部分と接触しているインクは、壁面部分の撥水性や濡れ性の影響を受けるため、形成された発光層109の周縁部においては、膜厚が不均一になりやすい。本変形例のように、開口縁106bに沿った部分にも絶縁膜を形成することによって、上記の膜厚が不均一になりやすい部分に電流が流れないようにすることができ、当該部分における局所的な劣化を抑制して局所的な非発光領域の発生を抑制することができる。
(4)有機ELパネル等の表示パネルにおいては、赤色(R),緑色(G),青色(B)の各色に対応する有機EL素子をそれぞれサブピクセルとし、R,G,Bの3つのサブピクセルの組み合わせで1ピクセル(1画素)を構成している。しかし、R,G,B各色用の発光層109に用いられている有機材料は、発光効率がどれも同じではなく、通常、G色用の有機材料が最も発光効率が高く、B色用の有機材料が最も発光効率が低い。従って、B色の発光層109(B)に対しては、R,G色の発光層109(R),109(G)よりも大きな駆動電流を供給しなくてはならず、R色の発光層109(R)に対しては、G色の発光層109(G)よりも大きな電流を供給しなくてはならない。そのため、B色の発光層109(B)の下方に配される薄膜トランジスタ素子および電極配線は、R,G色の発光層109(R),109(G)の下方に配される薄膜トランジスタ素子および電極配線よりもサイズが大きくなる場合があり、R色の発光層109(R)の下方に配される薄膜トランジスタ素子および電極配線は、G色の発光層109(G)の下方に配される薄膜トランジスタ素子および電極配線よりもサイズが大きくなる場合がある。このような場合、B色のサブピクセル発光領域において形成される突出領域は、R,G色のサブピクセル発光領域において形成される突出領域よりもサイズが大きく、R色のサブピクセル発光領域において形成される突出領域は、G色のサブピクセル発光領域において形成される突出領域よりもサイズが大きくなる。従って、B色の発光層109(B)における局所的劣化発生面積が最も大きく、次いでR色、G色の順に局所的劣化の発生面積が小さくなる。
例えば、B色の発光層109(B)にのみ突出領域の上方に相当する部分に絶縁膜で覆われていない部分が一部存在する場合、当該部分に発光層の局所的な劣化が発生する。すると、局所的劣化が進行するに従い、B色の発光層109(B)にのみ非発光領域が発生し、その結果、表示パネルのホワイトバランスずれの発生へと繋がることとなる。
そこで、図14(a)に示すように、各色のサブピクセル発光領域内に形成される突出領域のサイズに応じて、B色の発光層109(B)が形成される開口部106a(B)内のサブピクセル発光領域に形成される絶縁膜105a(B)のサイズが最も大きく、G色の発光層109(G)が形成される開口部106a(G)内のサブピクセル発光領域に形成される絶縁膜105a(G)のサイズが最も小さくなるように絶縁膜を形成してもよい。
これにより、各色のサブピクセル発光領域における局所的劣化程度のずれを抑制して、ホワイトバランスずれの発生を防ぐことができる。
なお、B色のサブピクセル発光領域において形成される突出領域のサイズに合わせてR,G,B各色のサブピクセル発光領域にも全て同じサイズの絶縁膜を形成すると、R,G色のサブピクセル発光領域においては、本来発光させても問題ない平坦領域の上方に相当する部分まで絶縁膜で覆ってしまうこととなるため、発光量の無用な低下を招くこととなるため、好ましくない。
なお、上述の例では、B色の発光層109(B)に対して最も大きな駆動電流を供給する場合について述べたが、この場合に限られない。3色(3色以上の色を使用する場合には使用される色のうち)最も大きな駆動電力を供給するトランジスタが形成された開口部に、他の色の発光層が形成された開口部よりも、大きな面積の絶縁膜を形成してもよい。
また、上面から見た場合のトランジスタ面積が最も大きいトランジスタが形成された開口部に、最も大きな面積を有する絶縁膜を形成してもよい。
また、発光色によって絶縁層の大きさを変えるのではなく、発光層の発光効率によって絶縁層の大きさを変えてもよい。すなわち発光効率が大きい発光層が形成された開口部に位置する絶縁層が大きくなるように形成してもよい。
(5)変形例4のように、R,G,B色のサブピクセル発光領域に形成する絶縁膜のサイズを発光色によって異ならせる場合、図14(b)に示すように、各色の突出領域の上方に相当する部分を覆うように形成された主絶縁膜部105d1に加えて、開口縁106bに沿った部分にも周縁絶縁膜部105d2を形成してもよい。この場合においても、変形例4と同様の効果に加えて、変形例3と同様の効果を得ることができる。
(6)図1において、基板101上にTFT層102〜共通電極112の各層が積層形成されてなる構成を示した。本発明においては、各層のうちの何れかの層を欠いている、もしくは、例えば透明導電層などの他の層をさらに含む構成とすることもできる。
(7)図13において、絶縁膜105が隔壁層106の縁部と連続している構成を示した。本発明においては、絶縁膜105が隔壁層106と離間している構成とすることもできる。
本発明の表示パネルおよびその製造方法は、例えば、家庭用もしくは公共施設、あるいは業務用の各種表示装置、テレビジョン装置、携帯型電子機器用ディスプレイ等として用いられる表示パネルおよびその製造方法に好適に利用可能である。
1 表示装置
30 ディスペンサ
100,200 表示パネル
101 基板
102 TFT層
102a ゲート電極
102b ゲート絶縁膜
102c ソース電極,ドレイン電極,ソースドレイン電極
102d チャネル層
102e 引出電極
102f ゲート線
102g データ線
102h 電源線
102i 選択トランジスタ
102j 駆動トランジスタ
102k 保持容量
102m 電極配線積層部
102n 電源信号配線積層部
103 層間絶縁層
103a 平坦領域
103b 突出領域
104 画素電極
105,105a,105b,105d絶縁膜
105d1 主絶縁膜部
105d2 周縁絶縁膜部
105e 絶縁膜開口部
106 隔壁層
106a 開口部
106b 開口縁
107 正孔注入層
108 正孔輸送層
109 発光層
110 電子輸送層
111 電子注入層
112 共通電極
113 コンタクトホール

Claims (19)

  1. ゲート電極と、前記ゲート電極と対向するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と対向する半導体層と、前記半導体層と電気的に接続されたソース電極及びドレイン電極と、を有する薄膜トランジスタを含む駆動部が複数、マトリクス状に配置されてなるトランジスタアレイと、
    前記トランジスタアレイの上方に位置する層間絶縁層と、
    行列状に形成された複数の開口部を区画し、前記層間絶縁層の上方に配された隔壁層と、
    前記開口部単位で前記層間絶縁層上に形成された画素電極と、
    前記開口部内であって、前記画素電極の上方に形成された発光層と、
    前記画素電極と前記発光層との間に形成された絶縁膜と、
    を有し、
    前記トランジスタアレイは、行方向に沿って配された第1電源信号配線および列方向に沿って配された第2電源信号配線を含み、
    前記層間絶縁層の、少なくとも1つの前記開口部内に位置する部分は、表面が平坦な平坦領域と、前記ゲート電極、前記ドレイン電極、前記ソース電極、前記第1電源信号配線、及び前記第2電源信号配線のうち少なくとも2つ以上が重畳した領域の上方において、前記平坦領域よりも表面が***した突出領域と、を有し、
    前記絶縁膜は、前記突出領域の少なくとも一部の上方は覆い、前記平坦領域の少なくとも一部の上方は覆わない
    ことを特徴とする表示パネル。
  2. 前記平坦領域の上方に位置する前記発光層を点灯状態としたときに、前記絶縁膜の上方に位置する前記発光層は、非点灯状態である
    ことを特徴とする請求項1に記載の表示パネル。
  3. 前記突出領域は、前記第1電源信号配線と前記第2電源信号配線とが重なっている部分、または、前記第1電源信号配線と同層の電極配線と前記第2の電源信号配線と同層の電極配線とが重なっている部分の上方に位置する
    ことを特徴とする請求項1に記載の表示パネル。
  4. 前記突出領域は、前記ゲート電極、前記ドレイン電極、前記ソース電極のうち少なくとも2つ以上が重畳した領域の上方に位置する
    ことを特徴とする請求項1に記載の表示パネル。
  5. 前記画素電極と前記発光層との間に正孔注入層を有し、
    前記絶縁膜は、前記正孔注入層よりも前記画素電極側に位置する
    ことを特徴とする請求項1に記載の表示パネル。
  6. 前記画素電極と前記発光層との間に正孔注入層を有し、
    前記絶縁膜は、前記正孔注入層上に形成されている
    ことを特徴とする請求項1に記載の表示パネル。
  7. 前記絶縁膜は、平面視において前記開口部の縁から離間している
    ことを特徴とする請求項1に記載の表示パネル。
  8. 前記絶縁膜は、前記隔壁層よりも厚みが薄く、平面視において前記開口部の縁と連続している
    ことを特徴とする請求項1に記載の表示パネル。
  9. 前記複数の開口部は、第1の発光色を発する第1の発光層が形成された第1の開口部と、前記第1の発光層とは発光色が異なり、かつ、前記第1の発光層よりも発光効率が高い第2の発光層が形成された第2の開口部と、を有し、前記第1の開口部内に位置する前記絶縁膜は、前記第2の開口部内に位置する前記絶縁膜よりも、平面視において面積が大きい
    ことを特徴とする請求項1に記載の表示パネル。
  10. 前記複数の開口部内に形成された前記発光層はそれぞれ、赤色、青色、緑色のうちいずれか1つの発光色を有し、青色の発光色を有する前記発光層が形成された前記開口部内に位置する前記絶縁膜は、緑色の発光色を有する前記発光層および赤色の発光色を有する前記発光層が形成された前記開口部内に位置する前記絶縁膜よりも、平面視において面積が大きい
    ことを特徴とする請求項1に記載の表示パネル。
  11. 赤色の発光色を有する前記発光層が形成された前記開口部内に位置する前記絶縁膜は、緑色の発光色を有する前記発光層が形成された前記開口部内に位置する前記絶縁膜よりも、平面視において面積が大きい
    ことを特徴とする請求項10に記載の表示パネル。
  12. 基板を準備する基板準備工程と、
    前記基板上に、ゲート電極と、前記ゲート電極と対向するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と対向する半導体層と、前記半導体層と電気的に接続されたソース電極及びドレイン電極と、を有する薄膜トランジスタ素子を含む駆動部を行列状に複数配置して、トランジスタアレイ基板を形成するトランジスタアレイ基板形成工程と、
    前記トランジスタアレイ基板上に、層間絶縁層を形成する層間絶縁層形成工程と、
    前記層間絶縁層上に、前記複数の駆動部に対応して複数の画素電極を行列状に配置する画素電極形成工程と、
    前記画素電極の上方において、前記層間絶縁層の一部の上方を覆うように絶縁膜を形成する絶縁膜形成工程と、
    前記複数の画素電極のそれぞれに対応した位置に開口部を区画する隔壁層を、前記層間絶縁層および前記絶縁膜上に形成する隔壁層形成工程と、
    前記開口部内であって前記絶縁膜の上方に発光層を形成する発光層形成工程と、を含み、
    前記トランジスタアレイ基板は、行方向に沿って配された第1電源信号配線および列方向に沿って配された第2電源信号配線を含み、
    前記層間絶縁層形成工程において形成される前記層間絶縁層は、少なくとも1つの前記開口部内に位置する予定の部分において表面が平坦な平坦領域と、前記ゲート電極、前記ドレイン電極、前記ソース電極、前記第1電源信号配線、及び前記第2電源信号配線のうち少なくとも2つ以上が重畳した領域の上方において、前記平坦領域よりも表面が***した突出領域とを有し、
    前記絶縁膜形成工程において、前記突出領域の少なくとも一部の上方は覆い、前記平坦領域の少なくとも一部の上方は覆わないように前記絶縁膜を形成する
    ことを特徴とする表示パネルの製造方法。
  13. 前記平坦領域の上方に位置する前記発光層を点灯状態としたときに、前記絶縁膜の上方に位置する前記発光層は、非点灯状態である
    ことを特徴とする請求項12に記載の表示パネルの製造方法。
  14. 前記突出領域は、前記第1電源信号配線と前記第2電源信号配線とが重なっている部分の上方に位置する
    ことを特徴とする請求項12に記載の表示パネルの製造方法。
  15. 前記突出領域は、前記ゲート電極、前記ドレイン電極、前記ソース電極のうち少なくとも2つ以上が重畳した領域の上方に位置する
    ことを特徴とする請求項12に記載の表示パネルの製造方法。
  16. 前記絶縁膜は、前記隔壁層よりも厚みが薄く、平面視において前記開口部の縁と連続していることを特徴とする請求項13に記載の表示パネルの製造方法。
  17. 前記複数の開口部は、第1の発光色を発する第1の発光層が形成された第1の開口部と、前記第1の発光層とは発光色が異なり、かつ、前記第1の発光層よりも発光効率が高い第2の発光層が形成された第2の開口部と、を有し、
    前記第1の開口部内に位置する前記絶縁膜は、前記第2の開口部内に位置する前記絶縁膜よりも、平面視において面積が大きい
    ことを特徴とする請求項12に記載の表示パネルの製造方法。
  18. 前記発光層形成工程においてそれぞれの前記開口部内に形成される前記発光層は、それぞれ赤色、青色、緑色のうちいずれか1つの発光色を有し、
    前記絶縁膜形成工程において形成される前記絶縁膜のうち、青色の発光色を有する前記発光層が上方に形成される予定の前記突出領域を覆うように形成される前記絶縁膜は、赤色および緑色の発光色を有する前記発光層が上方に形成される予定の前記突出領域を覆うように形成される前記絶縁膜よりも、平面視において面積が大きい
    ことを特徴とする請求項12に記載の表示パネルの製造方法。
  19. 前記絶縁膜形成工程において形成される前記絶縁膜のうち、赤色の発光色を有する前記発光層が上方に形成される予定の前記突出領域を覆うように形成される前記絶縁膜は、緑色の発光色を有する前記発光層が上方に形成される予定の前記突出領域を覆うように形成される前記絶縁膜よりも、平面視において面積が大きい
    ことを特徴とする請求項12に記載の表示パネルの製造方法。
JP2013557414A 2012-02-08 2013-01-31 表示パネルおよびその製造方法 Active JP6111399B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012025054 2012-02-08
JP2012025054 2012-02-08
PCT/JP2013/000542 WO2013118474A1 (ja) 2012-02-08 2013-01-31 表示パネルおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013118474A1 JPWO2013118474A1 (ja) 2015-05-11
JP6111399B2 true JP6111399B2 (ja) 2017-04-12

Family

ID=48947245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013557414A Active JP6111399B2 (ja) 2012-02-08 2013-01-31 表示パネルおよびその製造方法

Country Status (3)

Country Link
US (1) US9153628B2 (ja)
JP (1) JP6111399B2 (ja)
WO (1) WO2013118474A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5991490B2 (ja) * 2013-03-22 2016-09-14 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
WO2014156133A1 (ja) * 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
JP6242121B2 (ja) * 2013-09-02 2017-12-06 株式会社ジャパンディスプレイ 発光素子表示装置及び発光素子表示装置の製造方法
JP6387580B2 (ja) * 2014-09-25 2018-09-12 株式会社Joled 有機el表示パネルの製造方法
KR102349246B1 (ko) * 2015-02-23 2022-01-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105895664B (zh) * 2016-05-31 2019-08-02 上海天马有机发光显示技术有限公司 一种显示面板、制作方法以及电子设备
US20190096967A1 (en) * 2017-09-25 2019-03-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic electroluminescent display apparatus
KR102579252B1 (ko) * 2018-06-27 2023-09-15 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
US11957001B2 (en) * 2018-09-27 2024-04-09 Sharp Kabushiki Kaisha Display device and method of manufacturing display device
KR20200048310A (ko) * 2018-10-29 2020-05-08 엘지디스플레이 주식회사 발광 표시 장치
WO2021176610A1 (ja) * 2020-03-04 2021-09-10 シャープ株式会社 表示装置、表示装置の製造方法
CN112382647B (zh) * 2020-11-10 2022-05-24 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示面板、显示装置
WO2024116362A1 (ja) * 2022-12-01 2024-06-06 シャープディスプレイテクノロジー株式会社 発光素子、表示装置、発光素子の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
US6022458A (en) * 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2001035663A (ja) 1999-07-27 2001-02-09 Pioneer Electronic Corp 有機エレクトロルミネッセンス素子表示装置及びその製造方法
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
JP4560924B2 (ja) * 2000-09-19 2010-10-13 ソニー株式会社 液晶表示装置
JP3714244B2 (ja) * 2001-12-14 2005-11-09 セイコーエプソン株式会社 半透過・反射型電気光学装置の製造方法、半透過・反射型電気光学装置、および電子機器
KR20040025383A (ko) * 2002-09-19 2004-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
JP4057871B2 (ja) * 2002-09-19 2008-03-05 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4702516B2 (ja) * 2003-05-07 2011-06-15 エルジー エレクトロニクス インコーポレイティド 有機el素子及びその製造方法
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
TW200533787A (en) * 2004-02-25 2005-10-16 Mitsubishi Gas Chemical Co Etching composition for laminated film including reflective electrode and method for forming laminated wiring structure
KR100984362B1 (ko) * 2004-04-02 2010-09-30 삼성전자주식회사 유기 발광 표시판
JP2006330130A (ja) * 2005-05-24 2006-12-07 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP2007121804A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 薄膜積層基板、及びその製造方法、並びに薄膜積層基板を備える液晶表示装置
JP2007133293A (ja) * 2005-11-14 2007-05-31 Epson Imaging Devices Corp 液晶装置及び電子機器
KR100714011B1 (ko) * 2005-11-30 2007-05-04 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
TWI299635B (en) * 2005-12-09 2008-08-01 Au Optronics Corp Organic electroluminescent display
JP4809087B2 (ja) 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
JP5117001B2 (ja) * 2006-07-07 2013-01-09 株式会社ジャパンディスプレイイースト 有機el表示装置
JP2008098148A (ja) 2006-09-14 2008-04-24 Canon Inc 有機発光装置
JP2008071671A (ja) * 2006-09-15 2008-03-27 Canon Inc 有機el素子アレイ及びその作製方法
JP2008103253A (ja) * 2006-10-20 2008-05-01 Mitsubishi Electric Corp 表示装置及びその製造方法
KR20100043011A (ko) * 2008-10-17 2010-04-27 세이코 엡슨 가부시키가이샤 유기 el 장치, 유기 el 장치의 제조 방법, 전자 기기
JP5126168B2 (ja) 2009-06-19 2013-01-23 セイコーエプソン株式会社 有機el装置および電子機器
US9013461B2 (en) * 2010-03-18 2015-04-21 Samsung Display Co., Ltd. Organic light emitting diode display
KR101643011B1 (ko) 2010-05-07 2016-07-27 가부시키가이샤 제이올레드 유기 el 표시 패널 및 그 제조 방법
JP5543597B2 (ja) 2010-07-15 2014-07-09 パナソニック株式会社 有機el表示パネルの製造方法
KR101685716B1 (ko) 2010-09-21 2016-12-12 가부시키가이샤 제이올레드 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
CN102549636B (zh) 2010-09-21 2016-08-03 株式会社日本有机雷特显示器 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
JP6142359B2 (ja) 2011-11-16 2017-06-07 株式会社Joled 表示パネルの製造方法および表示パネル

Also Published As

Publication number Publication date
US9153628B2 (en) 2015-10-06
JPWO2013118474A1 (ja) 2015-05-11
WO2013118474A1 (ja) 2013-08-15
US20140367669A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6111399B2 (ja) 表示パネルおよびその製造方法
US8624275B2 (en) Organic light-emitting panel for controlling an organic light emitting layer thickness and organic display device
US8889474B2 (en) Organic light-emitting element and process for production thereof, and organic display panel and organic display device
JP6519933B2 (ja) 有機発光デバイスとその製造方法
JP5519537B2 (ja) 有機el表示パネル及びその製造方法
JP6688701B2 (ja) 有機el表示パネル、及び有機el表示パネルの製造方法
JP7421284B2 (ja) 表示パネル、および、表示パネルの製造方法
US9401477B2 (en) Organic EL panel and method for manufacturing same
US9153791B2 (en) Organic EL display panel
US8847250B2 (en) Organic light-emitting element and manufacturing method of the same, organic display panel, and organic display device
US11038133B2 (en) Organic EL display panel, organic EL display device, and manufacturing method of organic display panel
US10680047B2 (en) Organic EL display panel, organic EL display device, and method of manufacturing organic EL display panel
WO2017204150A1 (ja) 有機el表示パネル、有機el表示装置、及び、その製造方法
US20140152171A1 (en) Display panel and method for manufacturing same
JP6471308B2 (ja) 表示装置および表示装置の製造方法
JP2019125501A (ja) 有機el表示パネル及びその製造方法
JP2019192594A (ja) 表示パネル、表示装置、および、表示パネルの製造方法
JP5607728B2 (ja) 有機el表示パネル及びその製造方法
JP6019372B2 (ja) 発光素子及び発光パネル
JP2022076272A (ja) 自発光パネル、表示装置、および、自発光パネルの製造方法
JP2021057227A (ja) 自発光パネル、および、自発光パネルの製造方法
JP2018018784A (ja) 有機el表示パネル

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R150 Certificate of patent or registration of utility model

Ref document number: 6111399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113