JPWO2013002388A1 - 自動利得調整回路 - Google Patents

Abstract

自動利得調整回路（５ａ）は、利得可変回路（３）の出力信号のピーク電圧を検出するピーク検出回路（１０）と、利得可変回路（３）の出力信号の平均値電圧を検出すると共に、平均値電圧に利得可変回路（３）の所望の出力振幅の１／２の電圧を加える平均値検出・出力振幅設定回路（１１）と、ピーク検出回路（１０）の出力電圧と平均値検出・出力振幅設定回路（１１）の出力電圧との差分を増幅して、増幅結果を利得制御信号として利得可変回路（３）の利得を制御する高利得アンプ（１２）とを備える。ピーク検出回路（１０）は、トランジスタ（Ｑ１，Ｑ２，Ｑ３）と、電流源（Ｉ１）と、フィルタ回路とから構成される。フィルタ回路は、抵抗（Ｒａ）と容量（Ｃ１）との直列接続からなる。

Description

本発明は、半導体集積回路において利得可変回路の利得を自動的に制御する自動利得調整回路に関するものである。

従来より、微小な光電流を電圧信号に変換すると同時に増幅するトランスインピーダンス増幅回路の構成要素として、自動利得調整回路（Automatic Gain Control：ＡＧＣ）が使用されている。文献「Kimkikazu Sano，et al.，“A Wideband Low-distorted ROSA for Video Distribution Service based on FM Conversion Scheme”，ECOC 2007 Proceedings,Vol.3，pp.167-168，2007」に開示されたトランスインピーダンス増幅回路の構成を図１２に示す。

トランスインピーダンスコア回路１は、図示しないフォトダイオード等の受光素子において得られた電流信号を電圧信号に変換する。オフセット補償回路２は、トランスインピーダンスコア回路１の出力信号のオフセットを補償する。利得可変回路（Variable Gain Amplifier）３は、トランスインピーダンスコア回路１の出力信号を増幅する。利得可変回路３の出力信号は、出力バッファ４を介して差動出力端子ＯＴ，ＯＣに出力される。自動利得調整回路５は、利得可変回路３の出力信号の振幅が所定の設定出力振幅と一致するように利得制御信号を生成して利得可変回路３の利得を制御する。

以下、自動利得調整回路５について詳細に説明する。自動利得調整回路５は、ピーク検出回路５０と、平均値検出回路５１と、出力振幅設定回路５２と、オペアンプ５３と、抵抗ｒ５１，ｒ５２，ｒ５３，ｒ５４と、容量ｃ５１，ｃ５２，ｃ５３とから構成される。ピーク検出回路５０は、利得可変回路３の出力信号のピーク値ＴＨｏを検出する。平均値検出回路５１は、利得可変回路３の出力信号の平均値Ａｖｅを検出する。このピーク値ＴＨｏと平均値Ａｖｅとの差分が利得可変回路３の出力信号の振幅の半値（片振幅）となる。出力振幅設定回路５２には、基準となる設定出力片振幅ＡＳｅｔが予め設定されている。出力振幅設定回路５２は、設定出力片振幅ＡＳｅｔをオペアンプ５３の非反転入力端子と反転入力端子とに出力する。

利得可変回路３の出力振幅と出力振幅設定回路５２から出力される設定出力片振幅ＡＳｅｔとを、オペアンプ５３の入力において式（１）に示すように加算する。
Ａｖｅ−ＴＨｏ＋ＡＳｅｔ ・・・（１）
オペアンプ５３の入力は安定動作時においてはオペアンプ自身の高利得性のためにほぼ０であることから、式（１）の値はほぼ０、すなわち式（２）が成り立つ。
ＴＨｏ−Ａｖｅ≒ＡＳｅｔ ・・・（２）

すなわち、オペアンプ５３は、設定出力片振幅ＡＳｅｔと利得可変回路３の出力片振幅（ＴＨｏ−Ａｖｅ）との差分を増幅し、この増幅結果に基づいて利得制御信号を利得可変回路３に出力する。これにより、オペアンプ５３は、利得可変回路３の出力片振幅（ＴＨｏ−Ａｖｅ）が設定出力片振幅ＡＳｅｔで安定するように利得可変回路３の利得を制御する。

利得可変回路３としては、例えばギルバートセル型の利得可変回路が使用される。文献「Ｐ．Ｒ．グレイ，Ｐ．Ｊ．フルスト，Ｓ．Ｈ．レビス，Ｒ．Ｇ．メイヤー著，浅田邦博、永田穣 監訳，“システムＬＳＩのためのアナログ集積設計技術（下）”，第四版，培風館，p.263-264，2003」に開示されたギルバートセル型の利得可変回路の構成を図１３に示す。この利得可変回路は、ベースに入力される利得制御信号ＧＣＴ，ＧＣＣに応じて出力振幅調整を行う上部差動対を構成する振幅調整用トランジスタＱ３０，Ｑ３１と、同じく上部差動対を構成する振幅調整用トランジスタＱ３２，Ｑ３３と、ベースが正相入力端子ＨＩＴ、逆相入力端子ＨＩＣに接続された下部差動対を構成する増幅用トランジスタＱ３４，Ｑ３５と、一端が増幅用トランジスタＱ３４，Ｑ３５のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ３０と、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ３０，Ｑ３２のコレクタに接続されたコレクタ抵抗Ｒ３０と、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ３１，Ｑ３３のコレクタに接続されたコレクタ抵抗Ｒ３１とから構成される。増幅用トランジスタＱ３４のコレクタは、振幅調整用トランジスタＱ３０，Ｑ３１のエミッタと接続され、増幅用トランジスタＱ３５のコレクタは、振幅調整用トランジスタＱ３２，Ｑ３３のエミッタと接続される。

図１３に示した利得可変回路においては、正相入力端子ＨＩＴ、逆相入力端子ＨＩＣにトランスインピーダンスコア回路１から出力される正相入力信号、逆相入力信号が入力され、上部差動対を構成する振幅調整用トランジスタＱ３０，Ｑ３１に利得制御信号ＧＣＴ，ＧＣＣが入力され、同じく上部差動対を構成する振幅調整用トランジスタＱ３３，Ｑ３２にも利得制御信号ＧＣＴ，ＧＣＣが入力される。そして、振幅調整用トランジスタＱ３１，Ｑ３３のコレクタとコレクタ抵抗Ｒ３１との接続点が正相出力端子ＨＯＴに接続され、振幅調整用トランジスタＱ３０，Ｑ３２のコレクタとコレクタ抵抗Ｒ３０との接続点が逆相出力端子ＨＯＣに接続される。

図１２に示したトランスインピーダンス増幅回路では、利得可変回路３において入力振幅が変動するとき、その変動に応じて利得可変回路３の利得及び出力振幅も自動的に変動し、最終的には自動利得調整回路５で設定された出力振幅へ収束するように動作する。この入力振幅の変動に応じた利得可変回路３の利得及び出力振幅の変動の最中において、利得及び出力振幅が不安定に変動する場合があった。
利得可変回路３の利得及び出力振幅が不安定に変動する理由は、利得可変回路３と自動利得調整回路５とから構成されている負帰還ループであるＡＧＣループの位相余裕が不十分だからである。

本発明は、上記課題を解決するためになされたもので、利得可変回路の入力振幅が変動する際に、利得可変回路の出力振幅を安定的に変動させることを目的とする。

本発明の自動利得調整回路は、主信号を増幅する利得可変回路の利得を調整する自動利得調整回路において、前記利得可変回路の出力信号のピーク電圧を検出するピーク検出回路と、前記利得可変回路の出力信号の平均値電圧を検出すると共に、この平均値電圧に前記利得可変回路の所望の出力振幅の１／２の電圧を加える平均値検出・出力振幅設定回路と、前記ピーク検出回路の出力電圧と前記平均値検出・出力振幅設定回路の出力電圧との差分を増幅して、この増幅結果を利得制御信号として前記利得可変回路の利得を制御する増幅回路とを備え、前記ピーク検出回路は、ベースが自動利得調整回路の正相入力端子に接続され、コレクタに電源電圧が供給される第１のトランジスタと、ベースが自動利得調整回路の逆相入力端子に接続され、コレクタに電源電圧が供給される第２のトランジスタと、入力が前記第１、第２のトランジスタのエミッタに接続され、出力がピーク検出回路の出力端子に接続された第１のエミッタフォロア回路とから構成されることを特徴とするものである。

本発明によれば、ピーク検出回路における周波数変化に対する位相変動量を減じることができ、利得可変回路と自動利得調整回路とからなるＡＧＣループの周波数変化に対する位相変動量も減少させることができ、ＡＧＣループの位相余裕を大きく確保してＡＧＣループの安定化を実現することができる。その結果、本発明では、利得可変回路の入力振幅が変動する際に、利得可変回路の出力振幅を安定的に変動させることができる。本発明では、利得可変回路の出力振幅の安定化を回路コストをほとんどかけずに実現することができる。また、本発明では、利得可変回路の出力振幅が設定振幅に到るまでの応答時間を高速化することができる。さらに、本発明では、平均値検出回路と出力振幅設定回路とが一体となっていることから、使用素子の削減、チップエリアの縮小、消費電力の削減といった効果が得られる。

図１は、本発明の第１実施例に係る自動利得調整回路の構成を示す回路図である。 図２Ａは、本発明の第１実施例に係るＡＧＣループの開ループ状態における利得の周波数特性を示す図である。 図２Ｂは、本発明の第１実施例に係るＡＧＣループの開ループ状態における位相の周波数特性を示す図である。 図３は、本発明の第１実施例に係る利得可変回路の出力波形の変動をシミュレーションした結果を示す図である。 図４は、本発明の第１実施例に係るＡＧＣループモデルを示す図である。 図５Ａは、ピーク検出回路に容量のみを設けた場合のＡＧＣループの開ループ状態における利得の周波数特性を示す図である。 図５Ｂは、ピーク検出回路に容量のみを設けた場合のＡＧＣループの開ループ状態における位相の周波数特性を示す図である。 図６は、ピーク検出回路に容量のみを設けた場合の利得可変回路の出力波形の変動をシミュレーションした結果を示す図である。 図７は、ピーク検出回路に容量のみを設けた場合のＡＧＣループモデルを示す図である。 図８は、本発明の第２実施例に係る自動利得調整回路の構成を示す回路図である。 図９Ａは、本発明の第２実施例に係るＡＧＣループの開ループ状態における利得の周波数特性を示す図である。 図９Ｂは、本発明の第２実施例に係るＡＧＣループの開ループ状態における位相の周波数特性を示す図である。 図１０は、本発明の第２実施例に係る利得可変回路の出力波形の変動をシミュレーションした結果を示す図である。 図１１は、本発明の第２実施例に係るＡＧＣループモデルを示す図である。 図１２は、従来のトランスインピーダンス増幅回路の構成を示すブロック図である。 図１３は、ギルバートセル型の利得可変回路の構成を示す回路図である。

［第１実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１実施例に係る自動利得調整回路の構成を示す回路図である。
本実施例における自動利得調整回路５ａは、図１２に示した従来の自動利得調整回路５と同様に利得可変回路３の出力振幅をモニタしながら、当該出力振幅が自動利得調整回路５ａ内で設定された振幅となるように利得可変回路３への利得制御信号を生成・出力する。

本実施例における自動利得調整回路５ａは、ピーク検出回路１０と、平均値検出・出力振幅設定回路１１と、差動増幅回路である高利得アンプ１２と、緩衝回路１３とから構成されている。
ピーク検出回路１０は、図１２に示した従来のピーク検出回路５０と同様に利得可変回路３の出力信号のピーク電圧を検出する回路である。ピーク検出回路１０は、ベースが緩衝回路１３の正相出力端子に接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ１と、ベースが緩衝回路１３の逆相出力端子に接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ２と、ベースがトランジスタＱ１，Ｑ２のエミッタに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ３と、一端がトランジスタＱ１，Ｑ２のエミッタおよびトランジスタＱ３のベースに接続された抵抗Ｒａと、一端が抵抗Ｒａの他端に接続され、他端に電源電圧ＶＥＥが供給される容量Ｃ１と、一端がトランジスタＱ３のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ１とから構成されている。トランジスタＱ３と電流源Ｉ１とはエミッタフォロア回路を構成している。

平均値検出・出力振幅設定回路１１は、図１２に示した従来の自動利得調整回路５では別個であった平均値検出回路と出力振幅設定回路とを一体化した回路であり、利得可変回路３の出力信号の平均値電圧を検出すると共に、この平均値電圧に利得可変回路３の所望の出力振幅の略１／２の電圧（片振幅）を加える。平均値検出・出力振幅設定回路１１は、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ４，Ｑ５と、ベースがトランジスタＱ４，Ｑ５のエミッタに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ６と、一端が緩衝回路１３の正相出力端子に接続され、他端がトランジスタＱ４，Ｑ５のベースに接続された抵抗Ｒ１と、一端が緩衝回路１３の逆相出力端子に接続され、他端がトランジスタＱ４，Ｑ５のベースに接続された抵抗Ｒ２と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ４，Ｑ５のベースに接続された抵抗Ｒ３と、一端がトランジスタＱ４，Ｑ５のベースに接続され、他端に電源電圧ＶＥＥが供給される容量Ｃ２と、一端がトランジスタＱ６のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ２とから構成されている。トランジスタＱ６と電流源Ｉ２とはエミッタフォロア回路を構成している。

ピーク検出回路１０の出力端子（トランジスタＱ３のエミッタと電流源Ｉ１との接続点）は、高利得アンプ１２の正相入力端子ＯＴに接続されている。平均値検出・出力振幅設定回路１１の出力端子（トランジスタＱ６のエミッタと電流源Ｉ２との接続点）は、高利得アンプ１２の逆相入力端子ＯＣに接続されている。

高利得アンプ１２は、図１２に示した従来のオペアンプ５３と同様の機能を司る。すなわち、高利得アンプ１２は、ピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧との差分を増幅して、この増幅結果を利得制御信号として利得可変回路３に出力する。これにより、高利得アンプ１２は、ピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧とが等しくなるように利得可変回路３の利得を制御する。

前述のとおり、利得可変回路３としては、例えば図１３に示したギルバートセル型の利得可変回路が使用される。利得可変回路３の正相出力端子ＨＯＴは自動利得調整回路５ａの正相入力端子ＩＴに接続され、利得可変回路３の逆相出力端子ＨＯＣは自動利得調整回路５ａの逆相入力端子ＩＣに接続されている。また、高利得アンプ１２から出力される正相側の利得制御信号ＧＣＴおよび逆相側の利得制御信号ＧＣＣは利得可変回路３に入力される。

一方、自動利得調整回路５ａの正相入力端子ＩＴ，逆相入力端子ＩＣとピーク検出回路１０との間には緩衝回路１３が設けられている。緩衝回路１３は、ベースが自動利得調整回路５ａの正相入力端子ＩＴに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ７と、ベースが自動利得調整回路５ａの逆相入力端子ＩＣに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタＱ８と、ベースがトランジスタＱ７，Ｑ８のエミッタに接続された差動構成のトランジスタＱ９，Ｑ１０と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ９のコレクタに接続された抵抗Ｒ４と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ１０のコレクタに接続された抵抗Ｒ５と、一端がトランジスタＱ９のエミッタに接続され、他端がトランジスタＱ１０のエミッタに接続された抵抗Ｒ６と、一端がトランジスタＱ７のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ３と、一端がトランジスタＱ８のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ４と、一端がトランジスタＱ９のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ５と、一端がトランジスタＱ１０のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源Ｉ６とから構成されている。

トランジスタＱ７と電流源Ｉ３とはエミッタフォロア回路を構成し、同様にトランジスタＱ８と電流源Ｉ４とはエミッタフォロア回路を構成している。また、トランジスタＱ９，Ｑ１０と抵抗Ｒ４，Ｒ５，Ｒ６と電流源Ｉ５，Ｉ６とは、出力回路（差動増幅回路）を構成している。

緩衝回路１３の正相出力端子（トランジスタＱ１０のコレクタと抵抗Ｒ５との接続点）は、ピーク検出回路１０の正相入力端子（トランジスタＱ１のベース）および平均値検出・出力振幅設定回路１１の正相入力端子（抵抗Ｒ１の一端）に接続されている。緩衝回路１３の逆相出力端子（トランジスタＱ９のコレクタと抵抗Ｒ４との接続点）は、ピーク検出回路１０の逆相入力端子（トランジスタＱ２のベース）および平均値検出・出力振幅設定回路１１の逆相入力端子（抵抗Ｒ２の一端）に接続されている。

緩衝回路１３の役割は、利得可変回路３の差動出力端子ＨＯＴ，ＨＯＣにおける負荷、特に容量性負荷の大きさを減少させ、利得可変回路３の高周波側の帯域を大きく確保することである。この役割が実現される様子は、以下のように説明できる。ピーク検出回路１０の入力および平均値検出・出力振幅設定回路１１の入力と利得可変回路３の出力とを直結した場合、利得可変回路３の差動出力端子ＨＯＴ，ＨＯＣにおける負荷は、ピーク検出回路１０と平均値検出・出力振幅設定回路１１の２回路となる。負荷が２回路であるために、たとえ作製プロセス（例えばＩｎＰ ＨＢＴ（ヘテロ接合バイポーラトランジスタ）の作製プロセス）で許される最小サイズのトランジスタをピーク検出回路１０の入力部のトランジスタＱ１，Ｑ２と平均値検出・出力振幅設定回路１１の入力部のトランジスタＱ４，Ｑ５に用いても、利得可変回路３が駆動する負荷は出力端子１個あたりトランジスタ２個分となる。

これに対し本実施例では、緩衝回路１３を挿入することによって、利得可変回路３が駆動する負荷を出力端子１個あたりトランジスタ１個分まで減少させることができる。すなわち、緩衝回路１３の入力部のトランジスタＱ７，Ｑ８に最小サイズのトランジスタを用いれば、利得可変回路３が駆動する負荷を、緩衝回路１３が無い場合と比べて１／２程度まで減じることが可能である。本実施例では、利得可変回路３が駆動する負荷、特に容量性負荷が小さくなることから、利得可変回路３の高周波側の帯域を大きく確保することができる。

次に、本実施例の自動利得調整回路５ａにおいて設定された出力振幅が利得可変回路３の出力端子で得られる原理を図１を用いながら説明する。緩衝回路１３を介して得られる利得可変回路３の出力電圧のピーク値をＶｐｋ、緩衝回路１３を介して得られる利得可変回路３の出力電圧の平均値をＶａｖ、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のベース−エミッタ間電圧をＶｂｅとしたとき、ピーク検出回路１０の出力電圧、すなわち高利得アンプ１２の正相入力端子ＯＴの電圧は次式のようになる。
Ｖｐｋ−２Ｖｂｅ ・・・（３）

一方、平均値検出・出力振幅設定回路１１の出力電圧、すなわち高利得アンプ１２の逆相入力端子ＯＣの電圧は、利得可変回路３の出力電圧の平均値Ｖａｖに利得可変回路３の所望の出力振幅の１／２の電圧（片振幅）Ｖｓｅｔを加え、さらにトランジスタＱ４，Ｑ５，Ｑ６のベース−エミッタ間電圧Ｖｂｅの２倍の値を減じた電圧となる。
Ｖａｖ＋Ｖｓｅｔ−２Ｖｂｅ ・・・（４）

ここで、前述したように、高利得アンプ１２は、（ａ）高利得アンプ自身が自動利得調整回路５ａと利得可変回路３とから成る負帰還ループ内に組み込まれていることと、（ｂ）高利得アンプ自身の高利得性であることから、ピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧とを等しくするように動作する。したがって、次式が成立する。
Ｖｐｋ−２Ｖｂｅ＝Ｖａｖ＋Ｖｓｅｔ−２Ｖｂｅ ・・・（５）
Ｖｐｋ−Ｖａｖ＝Ｖｓｅｔ ・・・（６）

式（６）は、利得可変回路３の出力電圧のピーク値Ｖｐｋと平均値Ｖａｖとの差分が設定値Ｖｓｅｔに等しくなることを示している。全振幅（ピークトゥーピーク振幅）で言い換えると、設定値Ｖｓｅｔの２倍の全振幅が利得可変回路３の出力で得られることを式（６）は示している。このようにして、本実施例では、設定された出力振幅値が利得可変回路３の出力で得られるように自動利得調整回路５ａにおいて利得可変回路３への利得制御信号が自動的に生成され、その結果として設定された出力振幅が利得可変回路３の出力で得られる。

次に、本実施例において利得可変回路３の出力振幅値の温度依存性が小さくなることを式を用いながら説明する。トランジスタＱ１，Ｑ２のベース−エミッタ間電圧をＶｂｅ１、トランジスタＱ３のベース−エミッタ間電圧をＶｂｅ２としたとき、上記の式（３）は次式のようになる。
Ｖｐｋ−Ｖｂｅ１−Ｖｂｅ２ ・・・（７）

抵抗Ｒ１，Ｒ２，Ｒ３の共通接続点（トランジスタＱ４，Ｑ５のベースの共通接続点）の電圧は次式のようになる。
Ｖａｖ＋（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝
／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］・・・（８）

次に、トランジスタＱ４，Ｑ５のベース−エミッタ間電圧であるが、（Ａ）トランジスタＱ１，Ｑ２とトランジスタＱ４，Ｑ５が同サイズ、（Ｂ）トランジスタＱ３とトランジスタＱ６が同サイズ、（Ｃ）電流源Ｉ１と電流源Ｉ２が同電流値、という３つの条件が揃っている場合、トランジスタＱ３のベース電流とトランジスタＱ６のベース電流が等しく、さらにこれらのベース電流の半分の大きさの電流がそれぞれ等しいサイズのトランジスタＱ１，Ｑ２，Ｑ４，Ｑ５のエミッタを流れることから、トランジスタＱ４，Ｑ５のベース−エミッタ間電圧はトランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ１に等しくなる。尚、ここでトランジスタが同サイズとは、同じベース電流下では同一のベース−エミッタ間電圧となる事を意味する。そのようなトランジスタを実現する方法の一つとして、同サイズとしたいトランジスタについて、半導体層構造や電極構造を同一とし、さらにその半導体層および電極の厚さや長さも等しく作製すればよい。

また、トランジスタＱ６のベース−エミッタ間電圧は、前述の（Ｂ）トランジスタＱ３とトランジスタＱ６が同サイズ、（Ｃ）電流源Ｉ１と電流源Ｉ２が同電流値、という２つの条件が揃っていることで、等しい電流値の電流源Ｉ１とＩ２の電流がそれぞれ等しいサイズのトランジスタＱ３，Ｑ６のエミッタを流れることから、トランジスタＱ６のベース−エミッタ間電圧はトランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ２に等しくなる。以上から、上記の式（４）を詳細に記述すると、次式のようになる。
Ｖａｖ＋（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋ Ｒ３］−Ｖｂｅ１−Ｖｂｅ２
・・・（９）

式（７）と式（９）より、上記の式（５）に相当する次式が成立する。
Ｖｐｋ−Ｖｂｅ１−Ｖｂｅ２＝Ｖａｖ＋（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］−Ｖｂｅ１−Ｖｂｅ２ ・・・（１０）

さらに、式（１０）は式（１１）のように整理することができる。
Ｖｐｋ−Ｖａｖ＝（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］ ・・・（１１）

すなわち、本実施例では、利得可変回路３のピーク電圧と平均値電圧との差が（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／｛｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３｝となるように動作する。よって利得可変回路３の出力振幅は次式のようになる。
２×（ＶＣＣ−Ｖａｖ）×｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］・・・（１２）

ここで、式（１２）を見ると、トランジスタＱ１，Ｑ２，Ｑ４，Ｑ５のベース−エミッタ間電圧Ｖｂｅ１およびトランジスタＱ３，Ｑ６のベース−エミッタ間電圧Ｖｂｅ２が含まれていないことが分かる。ベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２が排除される理由は、ピーク検出回路１０の入力端子（トランジスタＱ１，Ｑ２のベース）からピーク検出回路１０の出力端子までの経路に挿入されるトランジスタが（Ｑ１＋Ｑ２）とＱ３の２段構成で、平均値検出・出力振幅設定回路１１の入力端子（抵抗Ｒ１，Ｒ２の一端）から平均値検出・出力振幅設定回路１１の出力端子までの経路に挿入されるトランジスタが（Ｑ４＋Ｑ５）とＱ６の２段構成であり、ピーク検出回路１０において入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数と、平均値検出・出力振幅設定回路１１において入力端子から出力端子までの経路に挿入されるトランジスタのベース−エミッタ接合の数とが同一であるため、高利得アンプ１２でピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧との差分から利得制御信号を生成するときに、ベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２が排除されるからである。

これらのベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２は温度依存性が強く、式（１２）にＶｂｅ１，Ｖｂｅ２が含まれる場合は、一定で有るべき利得可変回路３の出力振幅が大きく変動することとなってしまう。本実施例では、利得可変回路３の出力振幅の設定値である式（１２）から温度依存性の強いＶｂｅ１，Ｖｂｅ２を排除し、その温度依存性を減少させている。

なお、抵抗Ｒ１〜Ｒ３にも温度依存性は有るが、式（１２）中で抵抗Ｒ１〜Ｒ３が関係す式｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］は比を計算する式であり、抵抗Ｒ１〜Ｒ３に同一の抵抗素材を用いることで個々の温度変動は相殺されるため、｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝／［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝＋Ｒ３］の温度依存性は小さくなる。よって、本実施例では、電源電圧ＶＣＣおよび利得可変回路３の出力電圧の平均値Ｖａｖの温度依存性程度まで、利得可変回路３の出力振幅の温度変動依存性を減じることが可能である。

一方、図１２に示した自動利得調整回路５によって制御される利得可変回路３の出力振幅値は、温度によって大きく変化する場合がある。図１２に示した自動利得調整回路５は、ピーク検出回路５０の出力電圧ＴＨｏと平均値検出回路５１の出力電圧Ａｖｅとの差（ＴＨｏ−Ａｖｅ）を検出し、更にその出力電圧差（ＴＨｏ−Ａｖｅ）と出力振幅設定回路５２の出力電圧ＡＳｅｔとを比較して差分が０になるように動作するが、ピーク検出回路５０の出力電圧ＴＨｏと平均値検出回路５１の出力電圧Ａｖｅの温度依存性が異なる場合、出力電圧差（ＴＨｏ−Ａｖｅ）に温度依存性が発生する。自動利得調整回路５が利得制御信号を生成するための比較判断信号の１つである出力電圧差（ＴＨｏ−Ａｖｅ）が温度依存性を持つことから、自動利得調整回路５から利得可変回路３へ出力される利得制御信号に温度依存性が発生し、結果として利得可変回路３の出力振幅値にも温度依存性が発生してしまう。このように、従来の自動利得調整回路５では、利得可変回路３の出力振幅に温度依存性が発生する可能性があるが、本実施例によれば、この温度依存性を減じることが可能である。

次に、本実施例において、利得可変回路３の入力振幅の変動時に出力振幅が安定的に変動する原理を説明する。利得可変回路３の入力振幅が変動したときに出力振幅が安定的に変動する、すなわち利得可変回路３と自動利得調整回路５ａとから成るＡＧＣループが安定的に動作するためには、ＡＧＣループの位相余裕が少なくとも６０°以上確保されていることが必要である。本実施例では、ピーク検出回路１０に抵抗Ｒａと容量Ｃ１とを設けることにより、ピーク検出回路１０における周波数変化に対する位相変動量を減じることができ、結果としてＡＧＣループ全体の周波数変化に対する位相変動量も減少させることができ、ＡＧＣループの位相余裕を大きく確保してＡＧＣループの安定化を実現することができる。

本実施例のピーク検出回路１０中のトランジスタＱ１，Ｑ２、抵抗Ｒａ及び容量Ｃ１から成る構成は、トランジスタＱ１，Ｑ２のベース−エミッタ接合を抵抗成分Ｒ’と見立てた時、Ｒ’，Ｒａ及びＣ１から構成される所謂ラグリードフィルタを構成している。ラグリードフィルタは、低周波成分を透過し高周波成分を遮断するローパスフィルタの透過特性を持ちつつ、周波数変化に対する位相変動量が少ないフィルタである。すなわち、抵抗Ｒａの挿入によって、ピーク検出回路１０は、ラグリードフィルタの特性を有するようになり、位相変動量が少なくなる。これにより、ＡＧＣループ全体の位相変動量も抑えることが可能となり、結果としてＡＧＣループの位相余裕が増大するという原理で、利得可変回路３の出力振幅の安定的な変動を実現できる。なお、ラグリードフィルタのカットオフ周波数は、高利得アンプ１２のカットオフ周波数と同程度以上であればよい。

本実施例のＡＧＣループの開ループ状態における利得の周波数特性を図２Ａに示し、位相の周波数特性を図２Ｂに示す。なお、本実施例では、全てのトランジスタをｎｐｎ形のＩｎＰ ＨＢＴ（ヘテロ接合バイポーラトランジスタ）とし、抵抗Ｒａを３ｋΩ、容量Ｃ１を４ｐＦとしている。図２Ａの横軸は周波数、縦軸は利得、図２Ｂの横軸は周波数、縦軸は位相である。図２Ａによると、利得０ｄＢでの周波数（ユニティゲイン周波数）は２５０ＭＨｚである。このユニティゲイン周波数２５０ＭＨｚにおける位相の１８０°までのマージン量、すなわち位相余裕は、図２Ｂによると９０°である。したがって、ＡＧＣループの安定動作に必要な位相余裕６０°に対して十分に大きな位相余裕を確保できていることが分かる。

図３に本実施例における利得可変回路３の出力波形の変動をシミュレーションした結果を示す。図３の横軸は時間、縦軸は電圧である。図３は、利得可変回路３に振幅５０ｍＶｐｐ、ビットレート３２Ｇｂｐｓ、ビット長２¹⁵−１の擬似ランダムビット列（Pseudo Random Bit Sequence：ＰＲＢＳ）を０ｓの時点から入力開始した場合のシミュレーション結果を示している。なお、０ｓより前の時間では入力信号は無い状態である。図３の例では、０ｓ〜１０ｎｓ手前まで６００ｍＶｐｐ程度の出力振幅の信号が利得可変回路３から出力され、その後振幅の増減を繰り返すことなく、利得可変回路３の出力振幅が設定振幅である５００ｍＶｐｐの付近に安定的に遷移することが分かる。このように、本実施例の構成によって、ＡＧＣループが安定化され、その結果として利得可変回路３の入力変動時の出力振幅変動も安定的になされることが分かる。

本実施例におけるＡＧＣループモデルを図４に示す。図１と対応する構成要素には、図１と同一の符号を付してある。図４における要素１４は、高利得アンプ１２の内部回路のうちピーク検出回路１０の出力電圧と平均値検出・出力振幅設定回路１１の出力電圧との差分を求める機能部分に相当する。要素１５は、高利得アンプ１２と利得可変回路３との間に挿入されている、利得制御信号選択のためのセレクタ回路に相当する（図１では図示せず）。本セレクタ回路により、自動利得調整回路５ａで生成した信号、もしくは外部から与えた信号のどちらかを利得制御信号として選択することができる。図１は、自動利得調整回路５ａで生成した信号を利得制御信号として選択した状態に相当する。Ｖｓｅｔは平均値検出・出力振幅設定回路１１の出力である。利得可変回路３の伝達関数Ｈｖ（ｓ）をＫｖ、ピーク検出回路１０の伝達関数Ｈｄ（ｓ）をＫｄ｛１＋ｓ／（ｚｄ）｝／｛１＋ｓ／（ｐｄ）｝、高利得アンプ１２の伝達関数Ｈａ（ｓ）をＫａ／｛１＋ｓ／（ｐａ）｝、緩衝回路１３の伝達関数Ｈｐ（ｓ）をＫｐ、要素１５の伝達関数Ｈｓ（ｓ）をＫｓとする。このとき、図４に示したＡＧＣループの開ループの伝達関数Ｏ（ｓ）は以下のようになる。

図２Ａ、図２Ｂに示した特性は、式（１３）に示した伝達関数Ｏ（ｓ）に基づくシミュレーションにより得られたものである。
本実施例との比較のため、抵抗Ｒａを短絡した場合、すなわちトランジスタＱ１，Ｑ２のエミッタと電源電圧ＶＥＥとの間に容量Ｃ１のみを設けた場合のＡＧＣループの開ループ状態における利得の周波数特性を図５Ａに示し、この場合の位相の周波数特性を図５Ｂに示す。図５Ａによると、利得０ｄＢでの周波数（ユニティゲイン周波数）は８６ＭＨｚである。このユニティゲイン周波数８６ＭＨｚにおける位相の１８０°までのマージン量、すなわち位相余裕は、図５Ｂによると１９°である。したがって、ピーク検出回路に容量Ｃ１のみを設けた場合には、ＡＧＣループの安定動作に必要な位相余裕６０°を確保できないことが分かる。ピーク検出回路に容量Ｃ１のみを設けた場合に位相余裕を確保できない理由は、容量Ｃ１のインピーダンスが１／ｊωＣ１ （ｊは虚数単位、ωは角周波数）で表されるものであり、周波数が大きくなるにつれて位相変動量が大きくなる特性を有しており、この容量Ｃ１の位相変動がＡＧＣループの位相−周波数特性に現れるからである。

トランジスタＱ１，Ｑ２のエミッタと電源電圧ＶＥＥとの間に容量Ｃ１のみを設けた場合の利得可変回路３の出力波形の変動をシミュレーションした結果を図６に示す。図６は、図３のシミュレーションと完全に同一の条件、すなわち利得可変回路３に振幅５０ｍＶｐｐ、ビットレート３２Ｇｂｐｓ、ビット長２¹⁵−１の擬似ランダムビット列を０ｓの時点から入力開始した場合のシミュレーション結果を示している。図６の例では、０ｓ〜１０ｎｓ付近まで６００ｍＶｐｐ程度の出力振幅の信号が利得可変回路３から出力された後、１０ｎｓ〜３０ｎｓ付近まで出力振幅０の状態が続いている。その後、３０ｎｓを過ぎた時点で利得可変回路３の出力振幅は５００ｍＶｐｐ程度まで一旦増加するが、３５ｎｓ付近で再び２００ｍＶｐｐ程度まで出力振幅が縮小し、４０ｎｓを過ぎた後でようやく出力振幅が設定振幅である５００ｍＶｐｐの付近に収束する。このように、ピーク検出回路に容量Ｃ１のみを設けた場合には、利得可変回路３の出力振幅が設定振幅に到るまで増減を繰り返しながら変動、すなわち不安定に変動する。

また、本実施例では、別の効果として利得可変回路３の出力振幅が設定振幅に到るまでの応答時間を高速化できるという効果も得られる。ピーク検出回路に容量Ｃ１のみを設けた場合には、図６に示したように利得可変回路３の出力振幅が不安定で増減を繰り返すために、出力振幅が設定振幅５００ｍＶｐｐに収束するまでに４０ｎｓ以上の時間を要する。これに対して、本実施例では、図３に示したように利得可変回路３の出力振幅が設定振幅５００ｍＶｐｐに収束するまでに要する時間は１０ｎｓ程度である。

トランジスタＱ１，Ｑ２のエミッタと電源電圧ＶＥＥとの間に容量Ｃ１のみを設けた場合のＡＧＣループモデルを図７に示す。図７における要素１０ｃは、図１のピーク検出回路１０においてトランジスタＱ１，Ｑ２のエミッタと電源電圧ＶＥＥとの間に容量Ｃ１のみを設けた回路に相当する。要素１０ｃの伝達関数Ｈｄ（ｓ）をＫｄ／｛１＋ｓ／（ｐｄ）｝とする。図７に示したＡＧＣループの開ループの伝達関数Ｏ（ｓ）は以下のようになる。

図５Ａ、図５Ｂに示した特性は、式（１４）に示した伝達関数Ｏ（ｓ）に基づくシミュレーションにより得られたものである。

［第２実施例］
次に、本発明の第２実施例について説明する。図８は本発明の第２実施例に係る自動利得調整回路の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。
本実施例における自動利得調整回路５ｂは、ピーク検出回路１０ｂと、平均値検出・出力振幅設定回路１１と、高利得アンプ１２と、緩衝回路１３とから構成されている。

第１実施例では、ピーク検出回路１０の容量Ｃ１と直列に抵抗Ｒａを設けることで、容量Ｃ１の影響を減じて位相変動量を小さくしている。これに対して、本実施例のピーク検出回路１０ｂは、第１実施例のピーク検出回路１０から抵抗Ｒａと容量Ｃ１とを取り除いたものであり、第１実施例においてラグリードフィルタの抵抗を無限大とした構成、すなわちラグリードフィルタの１つの極限解を用いた構成に相当する。抵抗Ｒａと容量Ｃ１とを取り除くことにより、ピーク検出回路１０ｂにおける周波数変化に対する位相変動量を減じることができ、結果としてＡＧＣループ全体の周波数変化に対する位相変動量も減少させることができ、ＡＧＣループの位相余裕を大きく確保してＡＧＣループの安定化を実現することができる。

なお、ピーク検出回路の容量Ｃ１は、利得可変回路３の出力信号のピーク値を保持する役割と、ピーク値を検出する期間を設定する役割の両方に関与しており、容量Ｃ１の大小は特にピーク値を検出する期間に強く影響する。ここで、扱う信号を高周波信号に限定して考えると、まずピーク値の保持に関しては、トランジスタＱ３の寄生容量分だけでも必要な容量を確保できる。一方、ピーク値を検出する期間に関しては、ピーク検出回路から容量Ｃ１を取り除くと、ピーク検出回路からの出力の更新頻度が高くなるものの、トランジスタＱ３の寄生容量だけで動作は可能であり、発振等の異常動作が起こることはない。つまり、扱う信号が高周波信号であれば、第１実施例のように容量Ｃ１の影響を減じたり、あるいは本実施例のように容量Ｃ１を取り除いたりしても、トランジスタＱ３の寄生容量だけでピーク検出回路の動作を実現することができる。

本実施例のＡＧＣループの開ループ状態における利得の周波数特性を図９Ａに示し、位相の周波数特性を図９Ｂに示す。本実施例では、第１実施例と同様に、全てのトランジスタをｎｐｎ形のＩｎＰ ＨＢＴ（ヘテロ接合バイポーラトランジスタ）としている。図９Ａによると、利得０ｄＢでの周波数（ユニティゲイン周波数）は４４０ＭＨｚである。このユニティゲイン周波数４４０ＭＨｚにおける位相の１８０°までのマージン量、すなわち位相余裕は、図９Ｂによると６８°である。したがって、ＡＧＣループの安定動作に必要な値６０°を超える位相余裕を確保できていることが分かる。

図１０に本実施例における利得可変回路３の出力波形の変動をシミュレーションした結果を示す。図１０は、図３のシミュレーションと完全に同一の条件、すなわち利得可変回路３に振幅５０ｍＶｐｐ、ビットレート３２Ｇｂｐｓ、ビット長２¹⁵−１の擬似ランダムビット列を０ｓの時点から入力開始した場合のシミュレーション結果を示している。図１０の例では、０ｓ〜１０ｎｓ手前まで６００ｍＶｐｐ程度の出力振幅の信号が利得可変回路３から出力され、その後振幅の増減を繰り返すことなく、利得可変回路３の出力振幅が設定振幅である５００ｍＶｐｐの付近に安定的に遷移することが分かる。このように、本実施例の構成によって、ＡＧＣループが安定化され、その結果として利得可変回路３の入力変動時の出力振幅変動も安定的になされることが分かる。

また、本実施例では、第１実施例と同様に、利得可変回路３の出力振幅が設定振幅に到るまでの応答時間を高速化できるという効果も得られる。ピーク検出回路に容量Ｃ１のみを設けた場合には、図６に示したように利得可変回路３の出力振幅が不安定で増減を繰り返すために、出力振幅が設定振幅５００ｍＶｐｐに収束するまでに４０ｎｓ以上の時間を要する。これに対して、本実施例では、図１０に示したように利得可変回路３の出力振幅が設定振幅５００ｍＶｐｐに収束するまでに要する時間は１０ｎｓ程度である。

本実施例におけるＡＧＣループモデルを図１１に示す。図４、図８と対応する構成要素には、図４、図８と同一の符号を付してある。ピーク検出回路１０ｂの伝達関数Ｈｄ（ｓ）をＫｄとする。図１１に示したＡＧＣループの開ループの伝達関数Ｏ（ｓ）は以下のようになる。

図９Ａ、図９Ｂに示した特性は、式（１５）に示した伝達関数Ｏ（ｓ）に基づくシミュレーションにより得られたものである。

なお、第１実施例および第２実施例では、利得可変回路３の構成として図１３に示したギルバートセル型の利得可変回路の構成を例に挙げているが、これに限るものではなく、本発明は他の利得可変回路にも適用可能である。
また、第１実施例および第２実施例では、自動利得調整回路５ａ，５ｂの正相入力端子ＩＴ，逆相入力端子ＩＣとピーク検出回路１０，１０ｂとの間に緩衝回路１３を設けているが、緩衝回路１３は必須の構成要件ではない。すなわち、自動利得調整回路５ａ，５ｂの正相入力端子ＩＴ，逆相入力端子ＩＣと、ピーク検出回路１０，１０ｂの正相入力端子、逆相入力端子とを直結してもよい。

本発明は、利得可変回路の利得調整を行う技術に適用することができる。

３…利得可変回路、５ａ，５ｂ…自動利得調整回路、１０，１０ｂ…ピーク検出回路、１１…平均値検出・出力振幅設定回路、１２…高利得アンプ、１３…緩衝回路、Ｑ１〜Ｑ１０…トランジスタ、Ｒ１〜Ｒ６，Ｒａ…抵抗、Ｃ１，Ｃ２…容量、Ｉ１〜Ｉ６…電流源。

Claims (3)

1. 主信号を増幅する利得可変回路の利得を調整する自動利得調整回路において、
   前記利得可変回路の出力信号のピーク電圧を検出するピーク検出回路と、
   前記利得可変回路の出力信号の平均値電圧を検出すると共に、この平均値電圧に前記利得可変回路の所望の出力振幅の１／２の電圧を加える平均値検出・出力振幅設定回路と、
   前記ピーク検出回路の出力電圧と前記平均値検出・出力振幅設定回路の出力電圧との差分を増幅して、この増幅結果を利得制御信号として前記利得可変回路の利得を制御する増幅回路とを備え、
   前記ピーク検出回路は、
   ベースが自動利得調整回路の正相入力端子に接続され、コレクタに電源電圧が供給される第１のトランジスタと、
   ベースが自動利得調整回路の逆相入力端子に接続され、コレクタに電源電圧が供給される第２のトランジスタと、
   入力が前記第１、第２のトランジスタのエミッタに接続され、出力がピーク検出回路の出力端子に接続された第１のエミッタフォロア回路とから構成されることを特徴とする自動利得調整回路。
2. 請求項１記載の自動利得調整回路において、
   前記ピーク検出回路は、一端が前記第１、第２のトランジスタのエミッタに接続され、他端が接地されたフィルタ回路をさらに備え、
   前記フィルタ回路は、フィルタ用抵抗とフィルタ用容量との直列接続からなることを特徴とする自動利得調整回路。
3. 請求項１記載の自動利得調整回路において、
   前記平均値検出・出力振幅設定回路は、
   前記正相入力端子の電圧と前記逆相入力端子の電圧との平均値電圧に前記利得可変回路の所望の出力振幅の１／２の電圧を加える電圧検出・設定回路と、
   ベースが前記電圧検出・設定回路の出力端子に接続され、コレクタに電源電圧が供給される第３、第４のトランジスタと、
   入力が前記第３、第４のトランジスタのエミッタに接続され、出力が平均値検出・出力振幅設定回路の出力端子に接続された第２のエミッタフォロア回路と、
   一端が前記電圧検出・設定回路の出力端子および前記第３、第４のトランジスタのベースに接続され、他端が接地された容量とから構成され、
   前記電圧検出・設定回路は、
   一端が前記正相入力端子に接続され、他端が電圧検出・設定回路の出力端子に接続された第１の抵抗と、
   一端が前記逆相入力端子に接続され、他端が電圧検出・設定回路の出力端子に接続された第２の抵抗と、
   一端に電源電圧が供給され、他端が電圧検出・設定回路の出力端子に接続された第３の抵抗とから構成されることを特徴とする自動利得調整回路。

Images