JPH1127216A - 入力有無検出回路 - Google Patents

入力有無検出回路

Info

Publication number
JPH1127216A
JPH1127216A JP9178005A JP17800597A JPH1127216A JP H1127216 A JPH1127216 A JP H1127216A JP 9178005 A JP9178005 A JP 9178005A JP 17800597 A JP17800597 A JP 17800597A JP H1127216 A JPH1127216 A JP H1127216A
Authority
JP
Japan
Prior art keywords
input
voltage
capacitor
detection circuit
peak detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9178005A
Other languages
English (en)
Inventor
Norikazu Fujita
典一 藤田
Masaaki Maeda
正明 前田
Shoji Hyodo
彰二 兵頭
Hiroshi Okada
浩 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OKI TEC KK
Oki Electric Industry Co Ltd
Original Assignee
OKI TEC KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OKI TEC KK, Oki Electric Industry Co Ltd filed Critical OKI TEC KK
Priority to JP9178005A priority Critical patent/JPH1127216A/ja
Publication of JPH1127216A publication Critical patent/JPH1127216A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Optical Communication System (AREA)

Abstract

(57)【要約】 【課題】 入力断状態から入力有状態への検出信号の変
化時間と、入力有状態から入力断状態への検出信号の変
化時間とを平衡化させる。 【解決手段】 入力電圧のピーク電圧を基準電圧と比較
して入力信号の有無を示す検出信号を出力する入力有無
検出回路に関する。ピーク検出器が、ピーク電圧を保持
するコンデンサと、入力電圧に応じて、コンデンサへの
充電電流を制御する制御トランジスタ部とに加えて、入
力断状態から入力有状態への検出信号の変化時間と、入
力有状態から入力断状態への検出信号の変化時間とを平
衡化させる両変化時間平衡用回路素子とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力信号の有無を
検出する入力有無検出回路に関し、例えば、光受信装置
における光信号の入力有無を検出する光入力有無検出回
路に適用し得るものである。
【0002】
【従来の技術】図2は、光信号のオンオフをディジタル
信号の2値レベルに応じて変化させて伝送する光通信シ
ステムの光受信装置の要部構成を示すブロック図であ
る。
【0003】図2において、光ファイバ1を介して光受
信装置に到来してきた光信号は、受光素子2a、及び、
帰還抵抗を有する電流/電圧変換回路2bでなる光−電
気変換部2によって電気信号に変換され、その後、等化
増幅部3によって等化増幅及び波形整形が施されて識別
再生部4及びクロック抽出部5に与えられる。クロック
抽出部5においては、入力信号からクロック信号が抽出
され、そのクロック信号が識別再生部4に出力され、識
別再生部4において、等化増幅部3からの信号がクロッ
ク信号に同期化されて送信信号(ディジタル信号)が再
生され、後段の処理部に出力される。
【0004】ここで、光受信装置においては、電気信号
に変換された受信信号に基づいて、光信号の入力有無を
検出する(特に、入力断の検出に意味がある場合が多
い)光入力有無検出回路6が設けられており、その検出
信号(入力断アラーム信号)が後段の処理部に出力さ
れ、後段の処理部の動作モードなどを変更するようにな
されている。
【0005】図3は、従来の光入力有無検出回路6の詳
細構成を、クロック抽出部5の詳細構成と共に示すブロ
ック図である。
【0006】クロック抽出部5は、クロック周波数成分
を通過させる狭帯域な周波数特性を有するタイミングフ
ィルタ5aと、その出力信号をパルス化するクロックリ
ミッタ5bとからなっている。従来においては、以下の
理由により、タイミングフィルタ5aの出力信号を光入
力有無検出回路6に入力するようにしていた。
【0007】APD(アバランシェフォトダイオード)
のように雑音暗電流が温度特性によって増加する受光素
子2aを用いた光受信装置では、電気信号に基づいて光
入力の有無を検出する際、光入力有無検出回路6に雑音
成分が漏れ込んで、光信号の無入力時であるにも拘わら
ず、入力断を示していたアラーム信号が途中で誤って入
力有を示すことがある。このような不都合を解決するた
め、上述したように、狭帯域な周波数特性を有するタイ
ミングフィルタ5aからの雑音成分がかなり除去された
出力信号を光入力有無検出回路6に入力することとして
いる。
【0008】光入力有無検出回路6は、この入力信号の
ピーク値に基づいて、光入力の有無を検出する。すなわ
ち、タイミングフィルタ5aからの出力信号を電圧増幅
器10が電圧増幅した後、そのピーク電圧をピーク検出
器11が検出し、検出されたピーク電圧と基準電圧発生
回路13から出力されている基準電圧とを、例えばオペ
アンプ構成の比較器12によって比較することにより、
光入力の有無を表す検出信号(アラーム信号)を形成し
ていた。
【0009】このような光入力有無検出回路6に設けら
れているピーク検出器11は、高電源電圧及び低電源電
圧間に直列に接続されたNPNトランジスタQ及びコン
デンサC(なお、符号Cは場合によってはその容量をも
表す)を備え、ゲートに電圧増幅器10の出力電圧が印
加されたトランジスタQがその入力電圧に応じた充電電
流をコンデンサCに供給してコンデンサCを充電させ
(勿論、その時点でのコンデンサCの充電電圧も充電電
流量を規定する)、トランジスタQのエミッタとコンデ
ンサCとの接続点におけるコンデンサCの充電電圧をピ
ーク電圧として出力するものであった。
【0010】
【発明が解決しようとする課題】しかしながら、従来の
方法によっても、瞬間的な雑音成分、例えば、APDの
ショット雑音や電流雑音、電気回路にて発生する雑音の
ピーク成分の漏れ込みについては完全に除去することが
できず、信号無入力状態であるにも拘わらず、入力断を
表していたアラーム信号が瞬間的に入力有を示すという
課題が残っていた。そのため、ピーク検出器11のトラ
ンジスタQのエミッタ微分抵抗(re)とコンデンサ容
量Cとの時定数によって定まる充電時間を長くし、瞬間
的な雑音成分による誤動作を防止するなどの処置がなさ
れていた。
【0011】ここで、光入力有無検出回路6の入力断解
除時間及び入力断検出時間はそれぞれ、(1)式に示す
ピーク検出器11の充電時間、(2)式に示すピーク検
出器11の放電時間によって決定される。
【0012】なお、光入力有無検出回路6の入力断解除
時間とは、アラーム信号が入力断を表している場合にお
いて、光入力がある状態に変化し、その変化時点からア
ラーム信号が入力有を示すように遷移するまでの時間で
あり、また、光入力有無検出回路6の検出時間とは、ア
ラーム信号が入力有を表している場合において、光入力
がない状態に変化し、その変化時点からアラーム信号が
入力断を示すように遷移するまでの時間である。
【0013】 入力断解除時間≒(VT/Iin)・C …(1) 入力断検出時間≒(C/Iin)・ΔV …(2) ここで、VTはトランジスタQの熱電圧(KT/q)、
Iinは比較器12への入力電流、ΔVは比較器12の
入力差電圧である。
【0014】上述したように、雑音を考慮して、入力断
解除時間をある程度長くとろうとした場合には、(1)
式から分かるようにコンデンサ容量Cを大きくすること
になる(IinやVTは任意に設定できないものであ
る)。しかし、このようにすると、(2)式から明らか
なように入力断検出時間が入力断解除時間以上にかなり
大きくなってしまう。すなわち、入力断状態から入力有
状態に変化したときの検出に要する入力断解除時間と、
入力有状態から入力断状態に変化したときの検出に要す
る入力断検出時間とのバランスが悪いものとなってい
た。
【0015】例えば、(1)式において、比較器入力電
流Iin=2μA、熱電圧VT=26mVとして入力断
解除時間を30μsに設定した場合、コンデンサ容量C
は2300pF程度となる。このときの入力断検出時間
は、(2)式において比較器入力差電圧をΔV=0.2
Vとすると、230μsとなり、入力断解除時間の8倍
近い時間となってしまう。なお、比較器入力差電圧ΔV
を小さくすれば、入力断検出時間を短くできるが、この
場合には、充電電圧の僅かな変化によって誤検出が生じ
る恐れが有り、0.2Vより小さく設定することは実際
的ではない。
【0016】そのため、入力断検出時間を従来より短く
して入力断解除時間及び入力断検出時間をバランスのと
れたものとすることができる入力有無検出回路が望まれ
ている。
【0017】
【課題を解決するための手段】かかる課題を解決するた
め、本発明は、入力電圧のピーク電圧を検出するピーク
検出器と、基準電圧を発生する基準電圧発生回路と、上
記ピーク検出器からの出力電圧と上記基準電圧発生回路
からの基準電圧とを比較して入力信号の有無を示す検出
信号を出力する比較器とを有する入力有無検出回路にお
いて、(A)上記ピーク検出器が、(A−1)ピーク電
圧を保持するコンデンサと、(A−2)当該ピーク検出
器への入力電圧に応じて、上記コンデンサへの充電電流
を制御する制御トランジスタ部と、(A−3)入力信号
がない入力断状態から入力信号がある入力有状態への上
記検出信号の変化時間と、入力有状態から入力断状態へ
の上記検出信号の変化時間とを平衡化させる両変化時間
平衡用回路素子とを有することを特徴とする。
【0018】一般的なコンデンサ及び制御トランジスタ
部でなるピーク検出器は、ピーク電圧に追従しつつその
ピーク電圧を保持するため、充電時の応答速度と放電時
の応答速度とが異なっている。これでは、入力信号がな
い入力断状態から入力信号がある入力有状態への検出信
号の変化時間と、入力有状態から入力断状態への検出信
号の変化時間とが異なってしまう。そこで、本発明にお
いては、コンデンサ及び制御トランジスタ部に加え、両
変化時間平衡用回路素子を設け、両変化時間を平衡化さ
せるようにした。
【0019】
【発明の実施の形態】 (A)第1の実施形態 以下、本発明による入力有無検出回路を光入力有無検出
回路に適用した第1の実施形態を図面を参照しながら詳
述する。
【0020】図1は、第1の実施形態の光入力有無検出
回路の詳細構成を示すブロック図であり、上述した従来
回路に係る図3との同一、対応部分には同一、対応符号
を付して示している。
【0021】この第1の実施形態の光入力有無検出回路
も、光受信装置における配置は、上述した従来の説明で
用いた図2に示した位置である。
【0022】第1の実施形態の光入力有無検出回路6A
も、大きくは、従来の光入力有無検出回路6と同様に、
電圧増幅器10、ピーク検出器11A、基準電圧発生回
路13及び比較器12から構成されている。
【0023】しかし、ピーク検出器11Aの詳細構成
が、従来のピーク検出器11の詳細構成と異なってい
る。
【0024】第1の実施形態のピーク検出器11Aは、
高電源電圧端子及び低電源電圧端子間に、トランジスタ
Qのコレクタ−エミッタ、抵抗R、コンデンサCがこの
順に直列に接続されていると共に、トランジスタQのゲ
ートが電圧増幅器10の出力端子に接続され、抵抗R及
びコンデンサCの接続点が比較器12の反転入力端子に
接続されている構成を有する。
【0025】第1の実施形態の光入力有無検出回路6A
も、基本的には、従来の光入力有無検出回路6と同様に
動作する。
【0026】クロック抽出部5のタイミングフィルタ5
aから出力された電圧信号は、電圧増幅器10によっ
て、所要の振幅レベルまで増幅された後、ピーク検出器
11によってその増幅信号のピーク値が検出され、ピー
ク値を表す直流電圧が生成される。このようなピーク値
直流電圧が比較器12の反転入力端子に入力され、比較
器13の非反転入力端子に入力されている基準電圧発生
回路13からの基準電圧と比較される。ピーク値直流電
圧が基準電圧より高いレベルのときには、比較器12か
らは入力有状態を表すLレベルのアラーム信号が出力さ
れ、ピーク値直流電圧が基準電圧より低いレベルのとき
には、比較器12からは入力断状態を表すHレベルのア
ラーム信号が出力される。
【0027】第1の実施形態のピーク検出器11Aにお
いては、以下のように動作してピーク値直流電圧を形成
する。
【0028】ゲートに電圧増幅器10の出力電圧が印加
されたトランジスタQがその入力電圧に応じた、しかも
抵抗Rが介在することにより、その抵抗値Rだけ従来よ
り小さくなった充電電流をコンデンサCに供給してコン
デンサCを充電させ(勿論、その時点でのコンデンサC
の充電電圧も充電電流量を規定する)、抵抗Rとコンデ
ンサCとの接続点におけるコンデンサCの充電電圧をピ
ーク電圧として出力する。
【0029】この第1の実施形態の光入力有無検出回路
6Aにおいては、ピーク検出器11Aにおけるトランジ
スタQのエミッタに抵抗Rを接続しているので、この抵
抗Rの値を任意に設定することにより、コンデンサCの
充放電時間を任意に設定することが可能となっている。
【0030】第1の実施形態の光入力有無検出回路6A
の入力断解除時間(ピーク検出器11Aの充電時間)及
び入力断検出時間(ピーク検出器11Aの放電時間)は
それぞれ、(3)式及び(4)式によって決定される。
なお、入力断検出時間は、従来と同様である((2)式
と(4)式は同じものである)。
【0031】 入力断解除時間≒(VT/Iin+R)・C …(3) 入力断検出時間≒(C/Iin)・ΔV …(4) 例えば、(3)式において、抵抗R=100kΩ、比較
器入力電流Iin=2μA、熱電圧VT=26mVとし
て入力断解除時間を30μsに設定した場合、容量Cは
270pF程度となる。このときの入力断検出時間は、
(4)式において、比較器入力差電圧ΔVを0.2Vと
すると、27μsとなり、入力断解除時間と入力断検出
時間とがほぼ等しくなる。
【0032】第lの実施形態によれば、ピーク検出器の
トランジスタQのエミッタに抵抗Rを付加したので、こ
の抵抗Rの値を充放電時間のバランスがとれるように設
定することができ、瞬間的な雑音成分によって継続して
いる無入力状態の途中において入力有と誤検出動作する
ことを防止できることを保証しつつ、入力断検出時間を
従来より短くでき、入力断解除時間及び入力断検出時間
をバランスのとれたものとすることができる。
【0033】(B)第2の実施形態 次に、本発明による入力有無検出回路を光入力有無検出
回路に適用した第2の実施形態を図面を参照しながら詳
述する。
【0034】図4は、第2の実施形態の光入力有無検出
回路の詳細構成を示すブロック図であり、上述した第1
の実施形態に係る図1との同一、対応部分には同一、対
応符号を付して示している。
【0035】この第2の実施形態の光入力有無検出回路
も、光受信装置における配置は、上述した従来の説明で
用いた図2に示した位置である。
【0036】第2の実施形態の光入力有無検出回路6B
も、大きくは、従来の光入力有無検出回路6と同様に、
電圧増幅器10、ピーク検出器11B、基準電圧発生回
路13及び比較器12から構成されている。
【0037】しかし、ピーク検出器11Bの詳細構成
が、第1の実施形態のピーク検出器11Aの詳細構成と
異なっている。
【0038】第2の実施形態のピーク検出器11Bは、
高電源電圧端子及び低電源電圧端子間に、トランジスタ
Qのコレクタ−エミッタ、抵抗R、コンデンサCがこの
順に直列に接続されていると共に、抵抗R及びコンデン
サCの直列回路部分に並列に、トランジスタQに対する
バイアス抵抗REが接続されている。また、トランジス
タQのゲートが電圧増幅器10の出力端子に接続され、
抵抗R及びコンデンサCの接続点が比較器12の反転入
力端子に接続されている構成を有する。
【0039】第2の実施形態の光入力有無検出回路6B
も、基本的には、従来や第1の実施形態の光入力有無検
出回路と同様に動作するので、その説明は省略する。
【0040】第2の実施形態のピーク検出器11Bにお
いては、バイアス抵抗REにより、トランジスタQをバ
イアス電流IREを流した状態にする。このようなバイ
アス電流IREを流した状態において、トランジスタQ
がゲートに印加された入力電圧に応じて、しかも抵抗R
が介在することにより、その抵抗値Rだけ従来より小さ
くなった充電電流をコンデンサCに供給してコンデンサ
Cを充電させ(勿論、その時点でのコンデンサCの充電
電圧も充電電流量を規定する)、抵抗RとコンデンサC
との接続点におけるコンデンサCの充電電圧をピーク電
圧として出力する。なお、バイアス抵抗REは、コンデ
ンサCの充電電圧の放電経路としても強く機能する。
【0041】第2の実施形態の光入力有無検出回路6B
の入力断解除時間(ピーク検出器11Bの充電時間)及
び入力断検出時間(ピーク検出器11Bの放電時間)は
それぞれ、(5)式及び(6)式によって決定される。
なお、入力断解除時間は、第1の実施形態と同様である
((3)式と(5)式は同じものである)。
【0042】 入力断解除時間≒(VT/Iin+R)・C …(5) 入力断検出時間≒(C/IRE)・ΔV …(6) 例えば、(5)式において、抵抗R=10kΩ、比較器
入力電流Iin=2μA、熱電圧VT=26mVとして
入力断解除時間を30μsに設定した場合、容量Cは1
300pF程度となる。このときの入力断検出時間は、
(6)式において、バイアス電流IREを10μA、比
較器入力差電圧ΔVを0.2Vとすると、26μsとな
り、入力断解除時間と入力断検出時間とがほぼ等しくな
る。
【0043】第2の実施形態によれば、ピーク検出器の
トランジスタQのエミッタにバイアス抵抗RE及び抵抗
Rを付加したので、バイアス抵抗REで定まるバイアス
電流IREや抵抗Rの値を充放電時間のバランスがとれ
るように設定するができ、瞬間的な雑音成分によって継
続している無入力状態の途中において入力有と誤検出動
作することを防止できることを保証しつつ、入力断検出
時間を従来より短くでき、入力断解除時間及び入力断検
出時間をバランスのとれたものとすることができる。
【0044】以上のような第1の実施形態と同様な効果
に加えて、バイアス抵抗REを設けたことにより、第1
の実施形態に比較して、ピーク検出器11Bの広帯域化
や高速動作化が期待できる。
【0045】(C)第3の実施形態 次に、本発明による入力有無検出回路を光入力有無検出
回路に適用した第3の実施形態を図面を参照しながら詳
述する。
【0046】図5は、第3の実施形態の光入力有無検出
回路の詳細構成を示すブロック図であり、上述した第2
の実施形態に係る図4との同一、対応部分には同一、対
応符号を付して示している。
【0047】この第3の実施形態の光入力有無検出回路
も、光受信装置における配置は、上述した従来の説明で
用いた図2に示した位置である。
【0048】第3の実施形態の光入力有無検出回路6C
も、大きくは、電圧増幅器10、ピーク検出器11C、
基準電圧発生回路13及び比較器12から構成されてい
る。
【0049】しかし、ピーク検出器11Cの詳細構成
が、第1、第2の実施形態のピーク検出器11A、11
Bの詳細構成と異なっている。
【0050】第3の実施形態のピーク検出器11Cは、
図4及び図5の比較から明らかなように、第2の実施形
態のピーク検出器11Bにおけるバイアス抵抗REを定
電流源Ieに置き換えたものである。この定電流源Ie
は、トランジスタQに常時バイアス電流を流すものであ
る。従って、第3の実施形態のピーク検出器11Cは、
第2の実施形態のピーク検出器11Bと同様に動作する
ものである。
【0051】なお、バイアス抵抗REによってバイアス
電流を常時流す方法の場合には、バイアス電流がトラン
ジスタQの温度特性の影響を受けるが、定電流源Ie
(符号Ieは、場合によっては定電流値(バイアス電流
値)を意味する)によるバイアス電流はそれに比べて温
度変動の影響が小さい。
【0052】第3の実施形態の光入力有無検出回路6C
の入力断解除時間(ピーク検出器11Cの充電時間)及
び入力断検出時間(ピーク検出器11Cの放電時間)は
それぞれ、(7)式及び(8)式によって決定される。
なお、入力断解除時間は、第2の実施形態と同様である
((5)式と(7)式は同じものである)。
【0053】 入力断解除時間≒(VT/Iin+R)・C …(7) 入力断検出時間≒(C/Ie)・ΔV …(8) 例えば、(7)式において、抵抗R=10kΩ、比較器
入力電流Iin=2μA、熱電圧VT=26mVとして
入力断解除時間を30μsに設定した場合、容量Cは1
300pF程度となる。このときの入力断検出時間は、
(8)式において、定電流(バイアス電流)Ieを10
μA、比較器入力差電圧ΔVを0.2Vとすると、26
μsとなり、入力断解除時間と入力断検出時間とがほぼ
等しくなる。
【0054】この第3の実施形態によっても、トランジ
スタQのエミッタに抵抗R及びバイアス電流を流出させ
る定電流源Ieを付加しているので、第2の実施形態と
同様な効果を奏することができる。
【0055】これに加えて、第3の実施形態によれば、
バイアス電流を流出させる構成として定電流源Ieを適
用しているので、第2の実施形態と比較して、トランジ
スタQのバイアス電流を安定化することができ、入力断
検出時間の温度変化による変動を抑圧することが可能と
なる。
【0056】(D)第4の実施形態 次に、本発明による入力有無検出回路を光入力有無検出
回路に適用した第4の実施形態を図面を参照しながら詳
述する。
【0057】図6は、第4の実施形態の光入力有無検出
回路の詳細構成を示すブロック図であり、上述した第3
の実施形態に係る図5との同一、対応部分には同一、対
応符号を付して示している。
【0058】この第4の実施形態の光入力有無検出回路
も、光受信装置における配置は、上述した従来の説明で
用いた図2に示した位置である。
【0059】第4の実施形態の光入力有無検出回路6D
も、大きくは、電圧増幅器10D、ピーク検出器11
D、基準電圧発生回路13及び比較器12から構成され
ている。
【0060】しかし、ピーク検出器11Dの詳細構成
が、第1、第2、第3の実施形態のピーク検出器11
A、11B、11Cの詳細構成と異なっている。また、
電圧増幅器10Dとして、正相及び逆相の2出力構成の
ものが適用されている。
【0061】第4の実施形態のピーク検出器11Dは、
図5及び図6の比較から明らかなように、第3の実施形
態のピーク検出器11CにおけるトランジスタQを2個
のトランジスタQ1及びQ2の差動対に置き換えたもの
である。これらトランジスタQ1及びQ2のゲートには
それぞれ、電圧増幅器10Dからの正相又は逆相の増幅
出力電圧が印加されるようになされている。
【0062】従って、第4の実施形態のピーク検出器1
1Dは、充電電流の制御用能動素子が単一のトランジス
タQか、トランジスタQ1及びQ2の差動対構成かの相
違はあるが、第3の実施形態のピーク検出器11Bとほ
ぼ同様に動作するものである。
【0063】なお、充電電流の制御用能動素子が単一の
トランジスタQの場合には、電圧増幅器10の製造ばら
つきによるオフセット電圧の影響をピーク検出器11C
が受けるが、充電電流の制御用能動素子として、トラン
ジスタQ1及びQ2の差動増幅対構成を適用した場合に
は、電圧増幅器10Dの製造ばらつきによるオフセット
電圧の影響をピーク検出器11Dにおける差動動作で補
償することができる。
【0064】第4の実施形態の光入力有無検出回路6D
の入力断解除時間(ピーク検出器11Dの充電時間)及
び入力断検出時間(ピーク検出器11Dの放電時間)は
それぞれ、第3の実施形態と同様に、上述した(7)式
及び(8)式によって決定される。すなわち、バイアス
電流Ieや抵抗RやコンデンサCの値を適宜選定するこ
とにより、入力断解除時間と入力断検出時間とをほぼ等
しくできる。
【0065】この第4の実施形態によっても、上述した
第3の実施形態と同様な効果を奏することができる。こ
れに加えて、第4の実施形態によれば、充電電流の制御
用能動素子として、トランジスタQ1及びQ2の差動対
構成を適用し、電圧増幅器10Dの正相、逆相出力双方
にてピーク値検出を行っているので、電圧増幅器10D
の出力オフセット電圧を補償することができる。
【0066】(E)第5の実施形態 次に、本発明による入力有無検出回路を光入力有無検出
回路に適用した第5の実施形態を図面を参照しながら詳
述する。
【0067】図7は、第5の実施形態の光入力有無検出
回路の詳細構成を示すブロック図であり、上述した第4
の実施形態に係る図6との同一、対応部分には同一、対
応符号を付して示している。
【0068】この第5の実施形態の光入力有無検出回路
も、光受信装置における配置は、上述した従来の説明で
用いた図2に示した位置である。
【0069】この第5の実施形態の光入力有無検出回路
6Eは、基準電圧発生回路13Eの内部構成だけが第4
の実施形態のものと異なっており、その他の構成は、第
4の実施形態と同様であり、その説明は省略する。
【0070】第4の実施形態の基準電圧発生回路13
は、電源電圧を抵抗分割するなどの能動素子を含まない
一般的な基準電圧の発生構成を前提としている。
【0071】この第5の実施形態の基準電圧発生回路1
3Eは、電源電圧を抵抗分割するなどして原基準電圧を
発生する原基準電圧発生部DCと、それを電圧増幅する
電圧増幅器13Eaと、この電圧増幅器13Eaの正
相、逆相出力を受けて差動動作する差動対を構成してい
るトランジスタQ3及びQ4と、これらトランジスタQ
3及びQ4を駆動させるためにその差動対からバイアス
電流を流出させる定電流源Ie2と、差動対の共通エミ
ッタの電圧を比較用の基準電圧として比較器12の非反
転入力端子に与える抵抗R2とから構成されている。
【0072】基準電圧発生回路13Eを上述した内部構
成のものとしたのは、比較器12へのピーク検出器11
Dからの入力電圧の温度変動、電源電圧変動を補償する
ためである。すなわち、直流的に電圧増幅器1及びピー
ク検出器と同じ構成、すなわち、基準電圧発生回路13
Eが、ピーク検出器11Dにおける能動素子の接続構成
と同様な構成を有することにより、温度変動、電源電圧
変動に対して、比較器12に与える基準電圧も、比較器
12へのピーク検出器11Dからの入力電圧の温度変
動、電源電圧変動と同様に変動させ、比較器12へのピ
ーク検出器11Dからの入力電圧の温度変動、電源電圧
変動を補償する。
【0073】第5の実施形態の光入力有無検出回路6E
の入力断解除時間(ピーク検出器11Dの充電時間)及
び入力断検出時間(ピーク検出器11Dの放電時間)は
それぞれ、第3、第4の実施形態と同様に、上述した
(7)式及び(8)式によって決定される。すなわち、
バイアス電流Ieや抵抗RやコンデンサCの値を適宜選
定することにより、入力断解除時間と入力断検出時間と
をほぼ等しくできる。
【0074】この第5の実施形態によっても、上述した
第4の実施形態と同様な効果を奏することができる。
【0075】これに加えて、第5の実施形態によれば、
基準電圧発生回路13Eを、ピーク検出器11Dの詳細
構成に対応させて構成したので、比較器12へのピーク
検出器11Dからの入力電圧の温度変動、電源電圧変動
を、基準電圧発生回路13Eからの基準電圧によって完
全に補償することができる。
【0076】(F)他の実施形態 上記各実施形態においては、いずれもタイミングフィル
タ5aの出力信号を光入力有無検出回路に与えるものを
示したが、等化増幅部3の出力信号を光入力有無検出回
路に入力させるようにしても良い。
【0077】また、上記各実施形態の説明で言及した回
路定数例は、これに限定されないことは勿論である。
【0078】さらに、上記各実施形態においては、ピー
ク検出器を構成する能動素子がNPNトランジスタであ
るものを示したが、PNPトランジスタを用いたピーク
検出器を適用することができ、また、ユニポーラトラン
ジスタを用いたピーク検出器を適用することができる。
【0079】さらにまた、上記各実施形態においては、
本発明を光入力有無検出回路に適用したものを示した
が、対向する装置からの伝送信号が電気信号(無線を含
む)である入力有無検出回路に本発明を適用することが
できる。
【0080】
【発明の効果】以上のように、本発明によれば、入力電
圧のピーク電圧を基準電圧と比較して入力信号の有無を
示す検出信号を出力する入力有無検出回路において、ピ
ーク検出器が、ピーク電圧を保持するコンデンサと、当
該ピーク検出器への入力電圧に応じて、コンデンサへの
充電電流を制御する制御トランジスタ部と、入力信号が
ない入力断状態から入力信号がある入力有状態への検出
信号の変化時間と、入力有状態から入力断状態への検出
信号の変化時間とを平衡化させる両変化時間平衡用回路
素子とを有するので、入力断検出時間を従来より短くで
き、入力断解除時間及び入力断検出時間をバランスのと
れたものとすることができる。
【図面の簡単な説明】
【図1】第1の実施形態の構成を示すブロック図であ
る。
【図2】光受信装置の全体構成を示すブロック図であ
る。
【図3】従来の構成を示すブロック図である。
【図4】第2の実施形態の構成を示すブロック図であ
る。
【図5】第3の実施形態の構成を示すブロック図であ
る。
【図6】第4の実施形態の構成を示すブロック図であ
る。
【図7】第5の実施形態の構成を示すブロック図であ
る。
【符号の説明】
5…クロック抽出部、5a…タイミングフィルタ、6A
〜6D…光入力有無検出回路、10、10D、13Ea
…電圧増幅器、11A〜11D…ピーク検出器、12…
比較器、13、13E…基準電圧発生回路、Q、Q1〜
Q4…トランジスタ、C…コンデンサ、R、R2…抵
抗、RE…バイアス抵抗、Ie、Ie2…定電流源。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04B 10/02 10/18 (72)発明者 前田 正明 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 兵頭 彰二 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 岡田 浩 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 入力電圧のピーク電圧を検出するピーク
    検出器と、基準電圧を発生する基準電圧発生回路と、上
    記ピーク検出器からの出力電圧と上記基準電圧発生回路
    からの基準電圧とを比較して入力信号の有無を示す検出
    信号を出力する比較器とを有する入力有無検出回路にお
    いて、 上記ピーク検出器が、 ピーク電圧を保持するコンデンサと、 当該ピーク検出器への入力電圧に応じて、上記コンデン
    サへの充電電流を制御する制御トランジスタ部と、 入力信号がない入力断状態から入力信号がある入力有状
    態への上記検出信号の変化時間と、入力有状態から入力
    断状態への上記検出信号の変化時間とを平衡化させる両
    変化時間平衡用回路素子とを有することを特徴とする入
    力有無検出回路。
  2. 【請求項2】 両変化時間平衡用回路素子が、上記コン
    デンサと上記制御トランジスタ部間に介挿された抵抗素
    子であることを特徴とする請求項1に記載の入力有無検
    出回路。
  3. 【請求項3】 両変化時間平衡用回路素子が、上記コン
    デンサと上記制御トランジスタ部間に介挿された抵抗素
    子、並びに、上記コンデンサ及び上記抵抗の直列回路に
    並列に接続された、上記制御トランジスタ部に対するバ
    イアス抵抗であることを特徴とする請求項1に記載の入
    力有無検出回路。
  4. 【請求項4】 両変化時間平衡用回路素子が、上記コン
    デンサと上記制御トランジスタ部間に介挿された抵抗素
    子、並びに、上記コンデンサ及び上記抵抗の直列回路に
    並列に接続された、上記制御トランジスタ部にバイアス
    電流を流す定電流源であることを特徴とする請求項1に
    記載の入力有無検出回路。
  5. 【請求項5】 上記制御トランジスタ部が、正相入力電
    圧及び逆相入力電圧が入力されて差動増幅動作する2個
    のトランジスタの差動増幅対でなることを特徴とする請
    求項1〜4のいずれかに記載の入力有無検出回路。
  6. 【請求項6】 上記基準電圧発生回路が、原基準電圧を
    発生する原基準電圧発生部と、上記ピーク検出器におけ
    る制御トランジスタ部と同様な接続構成のトランジスタ
    部を有し、上記基準電圧発生回路が、このトランジスタ
    部による原基準電圧の増幅動作を通じて、上記ピーク検
    出器における制御トランジスタ部の温度変動及び電源電
    圧変動の影響を補償できる基準電圧を出力することを特
    徴とする請求項1〜5のいずれかに記載の入力有無検出
    回路。
JP9178005A 1997-07-03 1997-07-03 入力有無検出回路 Pending JPH1127216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9178005A JPH1127216A (ja) 1997-07-03 1997-07-03 入力有無検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9178005A JPH1127216A (ja) 1997-07-03 1997-07-03 入力有無検出回路

Publications (1)

Publication Number Publication Date
JPH1127216A true JPH1127216A (ja) 1999-01-29

Family

ID=16040898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9178005A Pending JPH1127216A (ja) 1997-07-03 1997-07-03 入力有無検出回路

Country Status (1)

Country Link
JP (1) JPH1127216A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102843111A (zh) * 2011-06-21 2012-12-26 日本电信电话株式会社 自动增益控制电路
CN103563252A (zh) * 2011-06-30 2014-02-05 日本电信电话株式会社 自动增益控制电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01164132A (ja) * 1987-12-21 1989-06-28 Oki Electric Ind Co Ltd 光入力断検出回路
JPH0217744A (ja) * 1988-07-06 1990-01-22 Fujitsu Ltd 光入力信号断検出方式
JPH02104153A (ja) * 1988-10-13 1990-04-17 Nec Corp 光入力断検出方式
JPH0260351U (ja) * 1988-10-25 1990-05-02
JPH06164272A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 等化増幅器
JPH06177664A (ja) * 1992-07-16 1994-06-24 Nec Corp ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路
JPH07107045A (ja) * 1993-09-30 1995-04-21 Sumitomo Electric Ind Ltd 光信号検出回路
JPH0923571A (ja) * 1995-07-03 1997-01-21 Kyushu Hitachi Maxell Ltd 小型電気機器
JPH09172408A (ja) * 1995-12-19 1997-06-30 Nec Eng Ltd 光信号検出回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01164132A (ja) * 1987-12-21 1989-06-28 Oki Electric Ind Co Ltd 光入力断検出回路
JPH0217744A (ja) * 1988-07-06 1990-01-22 Fujitsu Ltd 光入力信号断検出方式
JPH02104153A (ja) * 1988-10-13 1990-04-17 Nec Corp 光入力断検出方式
JPH0260351U (ja) * 1988-10-25 1990-05-02
JPH06177664A (ja) * 1992-07-16 1994-06-24 Nec Corp ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路
JPH06164272A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 等化増幅器
JPH07107045A (ja) * 1993-09-30 1995-04-21 Sumitomo Electric Ind Ltd 光信号検出回路
JPH0923571A (ja) * 1995-07-03 1997-01-21 Kyushu Hitachi Maxell Ltd 小型電気機器
JPH09172408A (ja) * 1995-12-19 1997-06-30 Nec Eng Ltd 光信号検出回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102843111A (zh) * 2011-06-21 2012-12-26 日本电信电话株式会社 自动增益控制电路
JP2013005372A (ja) * 2011-06-21 2013-01-07 Nippon Telegr & Teleph Corp <Ntt> 自動利得調整回路
US8593223B2 (en) 2011-06-21 2013-11-26 Nippon Telegraph And Telephone Corporation Automatic gain control circuit
CN103563252A (zh) * 2011-06-30 2014-02-05 日本电信电话株式会社 自动增益控制电路
US9143110B2 (en) 2011-06-30 2015-09-22 Nippon Telegraph And Telephone Corporation Automatic gain control circuit

Similar Documents

Publication Publication Date Title
JP2625347B2 (ja) ディジタル受信器の自動オフセット制御回路
US5307196A (en) Optical receiver
US5430765A (en) Digital data receiver having DC offset cancelling preamplifier and dual-mode transimpedance amplifier
JP2991911B2 (ja) デジタルデータ受信機
US4375037A (en) Receiving circuit
KR102157730B1 (ko) 차지 펌핑을 이용한 고속 피크 검출 장치 및 버스트모드 트랜스 임피던스 증폭 장치
EP1746725B1 (en) Signal amplifying circuit
US11394349B2 (en) Transimpedance amplifier
JP3042608B2 (ja) バースト光受信回路
JP4113824B2 (ja) 光空間通信用受信回路
US10901009B2 (en) Power detector for radiofrequency power amplifier circuits
US20050133691A1 (en) Optical receiver circuit
JP3551642B2 (ja) 増幅回路
JP2009044228A (ja) 光受信回路
JP2001177355A (ja) オフセット制御回路及びそれを用いた光受信器並びに光通信システム
JP2954127B2 (ja) 赤外線信号受信装置
JPH1127216A (ja) 入力有無検出回路
JP4541964B2 (ja) リミッタアンプ回路
JP3181458B2 (ja) 利得切り替え型光受信増幅回路
JP4206517B2 (ja) 受信装置および受信方法
US6429741B2 (en) Circuit for detecting distortion in an amplifier, in particular an audio amplifier
JP2020010202A (ja) トランスインピーダンス増幅回路
US20100283541A1 (en) Signal level detector with hysteresis characteristic
JP2004222116A (ja) バースト信号光受信装置
JP2020010203A (ja) トランスインピーダンス増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061114