JP2012010231A - 受光回路 - Google Patents

Abstract

【課題】従来の受光回路では、オフセット電圧を十分に抑制できない問題があった。
【解決手段】本発明の受光回路は、第１の基準電流Ｉ１１とフォトダイオードＰＤ１が受光した光の光量に応じて生成した受光電流Ｉｐｄ１とを加算した入力電流が入力され、入力電流に対応した信号電流Ｉｎを出力する第１のベース接地回路Ｑ１３と、第１の基準電流Ｉ１１に対応した電流量を有する第２の基準電流Ｉ１２が入力され、第２の基準電流Ｉ１２に対応したダミー電流Ｉｐを出力する第２のベース接地回路Ｑ１５と、出力端子と負極端子と正極端子とを備え、負極端子に信号電流Ｉｎが入力され、正極端子にダミー電流Ｉｐが入力される増幅回路と、出力端子と負極端子との間に接続される帰還抵抗Ｒ２と、基準電圧ＶＣが入力される基準電圧入力端子と正極端子との間に設けられるオフセット補正抵抗Ｒ１と、を有する。
【選択図】図１

Description

本発明は受光回路に関し、特にフォトダイオードが受光した光の光量に応じて生成する受光電流を電圧に変換すると共に当該電圧の振幅を増幅して出力信号を生成する受光回路に関する。

フォトダイオードを介して得られる信号を増幅する回路として受光回路がある。フォトダイオードから得られる信号の周波数は高いため、受光回路は、この高周波の信号を扱うためにバイポーラプロセスを用いて形成される。また、受光回路は、信号を得るために用いるフォトダイオードの切り換え機能を有する。このフォトダイオードの切り換え機能は、例えば、ダイオードを用いた方法、あるいは、ＣＭＯＳトランジスタにより構成されたスイッチ回路を用いた方法がある。しかしながら、これらの方法を用いた場合、製造コストの増加、入力負荷の影響の増大等の問題がある。そこで、これらの問題を解決した受光回路におけるフォトダイオードの切り換え方法が特許文献１、２に開示されている。

特許文献１に開示されている受光回路１００の回路図を図７に示す。図７に示すように、受光回路１００は、エミッタに信号電流が供給され、ベースが第１の基準電圧源Ｖｒ１に接続されたトランジスタＱ１１７と、エミッタがトランジスタＱ１１７のエミッタに接続され、ベースが可変電圧源Ｖｃｎｔに接続されたトランジスタＱ１１６と、反転入力端子がトランジスタＱ１１７のコレクタに接続され、非反転入力端子が第２の基準電圧源ＶＣに接続されたオペアンプ１０１と、オペアンプ１０１の反転入力端子と出力端子の間に接続された抵抗Ｒ１０１とを有する。なお、受光回路１００では、トランジスタＱ１１７のエミッタに与えられる信号電流は、直流電流成分（例えば、直流電流Ｉ１００）に重畳される。また、受光回路１００は、エミッタに直流電流Ｉ１００が供給され、ベースが第１の基準電圧源Ｖｒ１に接続されたトランジスタＱ１１２と、エミッタがトランジスタＱ１１２のエミッタに接続され、ベースが可変電圧源Ｖｃｎｔに接続されたトランジスタＱ１１３と、トランジスタＱ１１３のコレクタから出力される電流Ｉ１０１をトランジスタＱ１１７のコレクタに与えるカレントミラー回路と、を有する。

そして、受光回路１００は、差動対を構成するトランジスタＱ１１６、Ｑ１１７の共通接続エミッタに、信号電流Ｉｐｄが入力される。可変電圧源Ｖｃｏｎｔの値によって、Ｑ１１６とＱ１１７のコレクタ電流の分流比を可変し利得を制御する。また、受光回路１００では、カレントミラー回路により、トランジスタＱ１１８のコレクタから出力される電流Ｉ１０１によりトランジスタＱ１１７のコレクタから出力される信号電流（Ｉｐｄ＋Ｉ１００）から直流電流成分（電流Ｉ１００）を打ち消した信号電流Ｉａを生成し、オペアンプ１０１の反転入力端子に供給する。そして、受光回路１００は、信号電流Ｉａは抵抗Ｒ１０１に流れ、オペアンプ１０１の出力端子に基準電圧源ＶＣの電圧から信号電流Ｉａと抵抗Ｒ１０１によって生じる電圧降下を減算した信号電圧が生じる。

続いて、特許文献２に開示されている受光回路２００の回路図を図８に示す。図８に示すように、受光回路２００は、制御信号Ｖ１、Ｖ２により第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２とを切り換えて利用するものである。また、受光回路２００は、直流電流Ｉ２００に第１のフォトダイオードＰＤ１が生成する受光電流Ｉｐｄ１を直流電流Ｉ２００に重畳すると共にベース接地回路（例えばトランジスタＱ２１３）を介してオペアンプ２０１に与える。また、受光回路２００は、直流電流Ｉ２００に第２のフォトダイオードＰＤ２が生成する受光電流Ｉｐｄ２を直流電流Ｉ２００に重畳すると共にベース接地回路（例えばトランジスタＱ２１５）を介してオペアンプ２０１に与える。そして、受光回路２００では、ベース接地回路のコレクタに、トランジスタＱ２１８、Ｑ２１９により構成されるカレントミラー回路により直流電流Ｉ２００に相当する電流Ｉ２０１を与える。つまり、電流Ｉ２０１は、ベース接地回路から出力される電流から直中電流Ｉ２００に関する成分を打ち消す。これにより、受光回路２００は、オペアンプ２０１に直流電流Ｉ２００の影響を除いた受光電流Ｉｐｄ１、Ｉｐｄ２をオペアンプで電圧に変換すると共に増幅する。

ベース接地回路を介して受光電流をオペアンプに与えるためには、ベース接地回路を動作させるために、受光電流を直流電流に重畳する必要がある。そのため、直流電流と重畳電流とを含む電流をオペアンプに与えた場合、直流電流成分がオフセット電圧となる。しかし、特許文献１、２に記載の受光回路では、この直流成分をカレントミラー回路を用いてこの直流成分を打ち消す電流を生成し、オペアンプに受光電流のみを与え、直流電流成分に起因するオフセット電圧を削減する。

特開平１０−２２４１５６号公報 特開２００７−０３６６２３号公報

特許文献１、２に記載の受光回路では、カレントミラー回路を用いて、ベース接地回路が出力する電流に含まれる直流成分を打ち消す電流を生成する。このとき、カレントミラー回路の入力側のトランジスタ（例えば、図７のトランジスタＱ１１４、図８のトランジスタＱ２１８）のコレクタ・エミッタ間電圧と、カレントミラー回路の出力側のトランジスタ（例えば、図７のトランジスタＱ１１５、図８のトランジスタＱ２１９）のコレクタ・エミッタ間電圧と、に電圧差がある場合、トランジスタのアーリー効果により、入力された電流と出力される電流との間に電流値の差が生じる。このアーリー効果による電流誤差は、受光回路のオフセット電圧の発生原因となる。

図７に示す受光回路１００では、トランジスタＱ１１４のエミッタ電圧Ｖ１０１は、電源電圧ＶＤＤ−トランジスタＱ１１４の閾値電圧Ｖｔｈとなる。一方、トランジスタＱ１１８のエミッタ電圧Ｖ１０２は、オペアンプ１０１の仮想短絡効果により基準電圧ＶＣとなる。つまり、受光回路１００では、カレントミラー回路の入力側のトランジスタＱ１１４のコレクタ・エミッタ間電圧と出力側のトランジスタＱ１１８のコレクタ・エミッタ間電圧との間に電圧差が生じる。

また、図８に示す受光回路２００では、トランジスタＱ２１８のエミッタ電圧Ｖ２０１は、電源電圧ＶＤＤ−トランジスタＱ１１４の閾値電圧Ｖｔｈとなる。一方、トランジスタＱ２１９のエミッタ電圧Ｖ２０２は、オペアンプ２０１の仮想短絡効果により基準電圧ＶＣとなる。つまり、受光回路２００では、カレントミラー回路の入力側のトランジスタＱ２１８のコレクタ・エミッタ間電圧と出力側のトランジスタＱ２１９のコレクタ・エミッタ間電圧との間に電圧差が生じる。

つまり、特許文献１、２に記載の受光回路では、カレントミラー回路を構成するトランジスタのアーリー効果により、受光電流を重畳する直流成分を打ち消す電流を精度良く生成することができない。これにより、特許文献１、２に記載の受光回路では、オフセット電圧を十分に低減できない問題がある。

また、カレントミラー回路では、電源電圧に変動が生じた場合、カレントミラー回路の入力側のトランジスタのコレクタ・エミッタ間電圧が一定（例えば、電源電圧ＶＤＤ−トランジスタの閾値電圧Ｖｔｈ）であるのに対して、カレントミラー回路の出力側トランジスタのコレクタ・エミッタ間電圧は当該電源電圧変動に応じて変動する。つまり、特許文献１、２に記載の受光回路では、電源電圧変動により直流電流成分に起因したオフセット電圧が発生又は変動を十分に抑制できない問題がある。

本発明にかかる受光回路の一態様は、第１の基準電流とフォトダイオードが受光した光の光量に応じて生成した受光電流とを加算した入力電流が入力され、前記入力電流に対応した信号電流を出力する第１のベース接地回路と、前記第１の基準電流に対応した電流量を有する第２の基準電流が入力され、前記第２の基準電流に対応したダミー電流を出力する第２のベース接地回路と、出力端子と負極端子と正極端子とを備え、前記負極端子に前記信号電流が入力され、正極端子に前記ダミー電流が入力される増幅回路と、前記出力端子と前記負極端子との間に接続される帰還抵抗と、基準電圧が入力される基準電圧入力端子と前記正極端子との間に設けられるオフセット補正と、を有する。

本発明にかかる受光回路では、受光電流を重畳する第１の基準電流を含む信号電流と、第２の基準電流とが増幅器に与えられる。また、増幅器の正極端子には、オフセット補正を介して基準電圧が入力される。そして、本発明にかかる受光回路では、信号電流と帰還抵抗とによって出力信号に電圧変化を生じさせる。また、本発明にかかる受光回路では、オフセット補正と第２の基準電流とによって増幅器の正極端子に第１の基準電流と帰還抵抗とによる電圧変化に対応した電圧変化を生じさせることで、第１の基準電圧に起因するオフセット電圧をキャンセルする。このとき、本発明にかかる受光回路では、カレントミラー回路等を介さずに第２の基準電圧を増幅器に伝達する。そのため、本発明にかかる受光回路では、オフセット電圧のキャンセルを精度良く行うことができる。

本発明にかかる受光回路によれば、オフセット電圧を精度良くキャンセルすることができる。

実施の形態１にかかる受光回路の回路図である。 実施の形態１にかかる増幅器の回路図である。 実施の形態１にかかる受光回路の周波数特性を示すグラフである。 実施の形態１にかかる受光回路の電源電圧対オフセット電圧の特性を示すグラフである。 実施の形態１にかかる受光回路の基準電圧対オフセット電圧の特性を示すグラフである。 実施の形態２にかかる受光回路の回路図である。 特許文献１に記載の受光回路の回路図である。 特許文献２に記載の受光回路の回路図である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に実施の形態１にかかる受光回路１の回路図を示す。図１に示すように、第１の差動回路１０、第２の差動回路２０、増幅部３０、第３の差動回路４０、第４の差動回路５０を有する。

第１の差動回路１０は、第１のフォトダイオードＰＤ１が受光した光の光量に応じて生成する受光電流Ｉｐｄ１を後段回路（例えば、増幅部３０）に出力する。また、第１の差動回路１０は、受光電流Ｉｐｄ１を第１の基準電流Ｉ１１に重畳して生成される入力電流に対応した信号電流Ｉｎを出力する。また、第１の差動回路１０は、制御信号ＣＯＮＴ１の電圧レベルに応じて入力される入力電流と信号電流Ｉｎの電流量の比を可変する。

第１の差動回路１０は、第１のベース接地回路、第１の切り換えトランジスタ、第１の電流源を有する。なお、図１に示す例では、第１の差動回路１０内に第１のフォトダイオードＰＤ１を示したが、第１のフォトダイオードＰＤ１は、受光回路１が形成される半導体基板とは異なる領域に設けられるものであっても良い。

第１の電流源は、ＮＰＮトランジスタＱ１１により構成される。ＮＰＮトランジスタＱ１１は、エミッタが接地端子（接地電圧ＧＮＤが供給される端子）に接続され、ベースにバイアス電圧Ｖｂｉａｓが与えられる。そして、ＮＰＮトランジスタＱ１１は、バイアス電圧Ｖｂｉａｓの電圧値に応じて第１の基準電流Ｉ１１をコレクタから出力する。なお、バイアス電圧Ｖｂｉａｓは、カレントミラー回路（不図示）の入力側トランジスタの閾値電圧である。

第１のベース接地回路は、ＮＰＮトランジスタＱ１３により構成される。ＮＰＮトランジスタＱ１３は、ベースに制御信号ＣＯＮＴ１が入力され、エミッタにフォトダイオードＰＤ１のカソード及びＮＰＮトランジスタＱ１１のコレクタが接続される。つまり、ＮＰＮトランジスタＱ１３のエミッタには、フォトダイオードＰＤ１が生成した受光電流Ｉｐｄ１と第１の基準電流Ｉ１１とを加算した電流が入力される。また、ＮＰＮトランジスタＱ１３のコレクタは、増幅部３０の増幅器３１の負極端子に接続される。このＮＰＮトランジスタＱ１３のコレクタ（例えば、第１の中間出力端子ＮＤｎ）は、電源端子（電源電圧ＶＤＤが供給される端子）とは切り離される。ここで、本実施の形態にかかる制御信号ＣＯＮＴ１は、ハイレベルの電圧値（切り換え閾値電圧Ｖｃｈよりも高い電圧）とロウレベルの電圧値（切り換え閾値電圧Ｖｃｈよりも低い電圧）とのいずれかの電圧値を有する信号である。

第１の切り換えトランジスタは、ＮＰＮトランジスタＱ１２により構成される。ＮＰＮトランジスタＱ１２は、ＮＰＮトランジスタＱ１３と共に第１の差動対を構成する。つまり、ＮＰＮトランジスタＱ１２のエミッタは、ＮＰＮトランジスタＱ１３のエミッタと共通接続点において共通接続され、共通接続点にＮＰＮトランジスタＱ１１のコレクタ及びフォトダイオードＰＤ１のカソードが接続される。ＮＰＮトランジスタＱ１２のベースには、切り換え閾値電圧Ｖｃｈが入力される。ＮＰＮトランジスタＱ１２のコレクタは、電源端子に接続される。

第２の差動回路２０は、第２の電流源が生成する第２の基準電流Ｉ１２に対応した電流をダミー電流として後段回路（例えば、増幅部３０）に出力する。また、第２の差動回路２０は、制御信号ＣＯＮＴ１の電圧レベルに応じて入力される入力電流と信号電流Ｉｎの電流量の比を可変する。この電流量の比は、第１の差動回路１０における入力電流と信号電流との比と等しい。第２の差動回路２０は、第２のベース接地回路、第２の切り換えトランジスタ、第２の電流源を有する。

第２の電流源は、ＮＰＮトランジスタＱ１４により構成される。ＮＰＮトランジスタＱ１４は、エミッタが接地端子に接続され、ベースにバイアス電圧Ｖｂｉａｓが与えられる。そして、ＮＰＮトランジスタＱ１４は、バイアス電圧Ｖｂｉａｓの電圧値に応じて第２の基準電流Ｉ１２をコレクタから出力する。なお、バイアス電圧Ｖｂｉａｓは、カレントミラー回路（不図示）の入力側トランジスタの閾値電圧である。つまり、ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１４のトランジスタサイズ（例えば、エミッタサイズ）が同じであれば、第２の電流源が生成する第２の基準電流Ｉ１２は、第１の電流源が生成する第１の基準電流Ｉ１１と同じ電流となる。また、ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１４のトランジスタサイズが異なる場合、第２の基準電流Ｉ１２と第１の基準電流Ｉ１１との電流量の比は、トランジスタサイズの比と等しくなる。

第２のベース接地回路は、ＮＰＮトランジスタＱ１５により構成される。ＮＰＮトランジスタＱ１５は、ベースに制御信号ＣＯＮＴ１が入力され、ＮＰＮトランジスタＱ１４のコレクタが接続される。つまり、ＮＰＮトランジスタＱ１５のエミッタには、第２の基準電流Ｉ１２が入力される。また、ＮＰＮトランジスタＱ１５のコレクタは、増幅部３０の増幅器３１の正極端子に接続される。このＮＰＮトランジスタＱ１５のコレクタ（例えば、第２の中間出力端子ＮＤｐ）は、電源端子とは切り離される。

第２の切り換えトランジスタは、ＮＰＮトランジスタＱ１６により構成される。ＮＰＮトランジスタＱ１６は、ＮＰＮトランジスタＱ１５と共に第２の差動対を構成する。つまり、ＮＰＮトランジスタＱ１６のエミッタは、ＮＰＮトランジスタＱ１５のエミッタと共通接続点において共通接続され、共通接続点にＮＰＮトランジスタＱ１４のコレクタが接続される。ＮＰＮトランジスタＱ１６のベースには、切り換え閾値電圧Ｖｃｈが入力される。ＮＰＮトランジスタＱ１６のコレクタは、電源端子に接続される。

第３の差動回路４０は、第２のフォトダイオードＰＤ２が受光した光の光量に応じて生成する受光電流Ｉｐｄ２を後段回路（例えば、増幅部３０）に出力する。また、第２の差動回路４０は、受光電流Ｉｐｄ２を第３の基準電流Ｉ２１（第１の基準電流Ｉ１１に対応した電流）に重畳して生成される入力電流に対応した信号電流Ｉｎを出力する。また、第３の差動回路４０は、制御信号ＣＯＮＴ２の電圧レベルに応じて入力される入力電流と信号電流Ｉｎの電流量の比を可変する。

第３の差動回路４０は、第３のベース接地回路、第３の切り換えトランジスタ、第３の電流源を有する。なお、図１に示す例では、第３の差動回路４０内に第２のフォトダイオードＰＤ２を示したが、第２のフォトダイオードＰＤ２は、受光回路１が形成される半導体基板とは異なる領域に設けられるものであっても良い。また、第３のベース接地回路、第３の切り換えトランジスタ、第３の電流源は、第１のベース接地回路、第３の切り換えトランジスタ、第１の電流源に対応するものである。

第３の電流源は、ＮＰＮトランジスタＱ２１により構成される。ＮＰＮトランジスタＱ２１は、エミッタが接地端子に接続され、ベースにバイアス電圧Ｖｂｉａｓが与えられる。そして、ＮＰＮトランジスタＱ２１は、バイアス電圧Ｖｂｉａｓの電圧値に応じて第３の基準電流Ｉ２１をコレクタから出力する。なお、バイアス電圧Ｖｂｉａｓは、カレントミラー回路（不図示）の入力側トランジスタの閾値電圧である。

第３のベース接地回路は、ＮＰＮトランジスタＱ２３により構成される。ＮＰＮトランジスタＱ２３は、ベースに制御信号ＣＯＮＴ２が入力され、エミッタにフォトダイオードＰＤ２のカソード及びＮＰＮトランジスタＱ２１のコレクタが接続される。つまり、ＮＰＮトランジスタＱ２３のエミッタには、フォトダイオードＰＤ２が生成した受光電流Ｉｐｄ２と第１の基準電流Ｉ２１とを加算した電流が入力される。また、ＮＰＮトランジスタＱ２３のコレクタは、増幅部３０の増幅器３１の負極端子に接続される。このＮＰＮトランジスタＱ２３のコレクタ（例えば、第１の中間出力端子ＮＤｎ）は、電源端子とは切り離される。ここで、本実施の形態にかかる制御信号ＣＯＮＴ２は、ハイレベルの電圧値（切り換え閾値電圧Ｖｃｈよりも高い電圧）とロウレベルの電圧値（切り換え閾値電圧Ｖｃｈよりも低い電圧）とのいずれかの電圧値を有する信号である。

第３の切り換えトランジスタは、ＮＰＮトランジスタＱ２２により構成される。ＮＰＮトランジスタＱ２２は、ＮＰＮトランジスタＱ２３と共に第３の差動対を構成する。つまり、ＮＰＮトランジスタＱ２２のエミッタは、ＮＰＮトランジスタＱ２３のエミッタと共通接続点において共通接続され、共通接続点にＮＰＮトランジスタＱ２１のコレクタ及びフォトダイオードＰＤ２のカソードが接続される。ＮＰＮトランジスタＱ２２のベースには、切り換え閾値電圧Ｖｃｈが入力される。ＮＰＮトランジスタＱ２２のコレクタは、電源端子に接続される。

第４の差動回路５０は、第４の電流源が生成する第４の基準電流Ｉ２２（第２の基準電流Ｉ２１に対応する電流）に対応した電流をダミー電流として後段回路（例えば、増幅部３０）に出力する。また、第４の差動回路５０は、制御信号ＣＯＮＴ２の電圧レベルに応じて入力される入力電流と信号電流Ｉｎの電流量の比を可変する。この電流量の比は、第１の差動回路１０における入力電流と信号電流との比と等しい。第４の差動回路５０は、第４のベース接地回路、第４の切り換えトランジスタ、第４の電流源を有する。なお、第４のベース接地回路、第４の切り換えトランジスタ、第４の電流源は、第２のベース接地回路、第２の切り換えトランジスタ、第２の電流源に対応するものである。

第２の電流源は、ＮＰＮトランジスタＱ２４により構成される。ＮＰＮトランジスタＱ２４は、エミッタが接地端子に接続され、ベースにバイアス電圧Ｖｂｉａｓが与えられる。そして、ＮＰＮトランジスタＱ２４は、バイアス電圧Ｖｂｉａｓの電圧値に応じて第４の基準電流Ｉ２２をコレクタから出力する。なお、バイアス電圧Ｖｂｉａｓは、カレントミラー回路（不図示）の入力側トランジスタの閾値電圧である。つまり、ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２４のトランジスタサイズ（例えば、エミッタサイズ）が同じであれば、第４の電流源が生成する第４の基準電流Ｉ２２は、第３の電流源が生成する第３の基準電流Ｉ２１と同じ電流となる。また、ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２４のトランジスタサイズが異なる場合、第４の基準電流Ｉ２２と第３の基準電流Ｉ２１との電流量の比は、トランジスタサイズの比と等しくなる。

第４のベース接地回路は、ＮＰＮトランジスタＱ２５により構成される。ＮＰＮトランジスタＱ２５は、ベースに制御信号ＣＯＮＴ２が入力され、ＮＰＮトランジスタＱ２４のコレクタが接続される。つまり、ＮＰＮトランジスタＱ２５のエミッタには、第４の基準電流Ｉ２２が入力される。また、ＮＰＮトランジスタＱ２５のコレクタは、増幅部３０の増幅器３１の正極端子に接続される。このＮＰＮトランジスタＱ２５のコレクタ（例えば、第２の中間出力端子ＮＤｐ）は、電源端子とは切り離される。

第４の切り換えトランジスタは、ＮＰＮトランジスタＱ２６により構成される。ＮＰＮトランジスタＱ２６は、ＮＰＮトランジスタＱ２５と共に第４の差動対を構成する。つまり、ＮＰＮトランジスタＱ２６のエミッタは、ＮＰＮトランジスタＱ２５のエミッタと共通接続点において共通接続され、共通接続点にＮＰＮトランジスタＱ２４のコレクタが接続される。ＮＰＮトランジスタＱ２６のベースには、切り換え閾値電圧Ｖｃｈが入力される。ＮＰＮトランジスタＱ２６のコレクタは、電源端子に接続される。

増幅部３０は、増幅器３１、オフセット補正抵抗Ｒ１、帰還抵抗Ｒ２を有する。増幅器３１は、出力端子と負極端子と正極端子とを有する。そして、増幅器３１は、負極端子に信号電流Ｉｎが入力され、正極端子にダミー電流が入力される。オフセット補正抵抗Ｒ１は、基準電圧ＶＣが入力される基準電圧入力端子と増幅器３１の正極端子との間に接続される。帰還抵抗Ｒ２は、増幅器３１の出力端子と負極端子との間に接続される。

ここで、オフセット補正抵抗Ｒ１について詳細に説明する。オフセット補正抵抗Ｒ１の抵抗値は、帰還抵抗Ｒ２の抵抗値及び第１の基準電流Ｉ１１と第２の基準電流Ｉ１２の電流値の関係に基づき設定される。例えば、第１の基準電流Ｉ１１と第２の基準電流Ｉ１２との電流値が同一に設定される場合、オフセット補正抵抗Ｒ１の抵抗値は帰還抵抗Ｒ２の抵抗値と同一に設定される。

本実施の形態にかかる増幅器３１は、バイポーラプロセスで形成されるトランジスタにより構成される。このような場合、増幅器３１の入力端子（例えば、増幅器の入力端子となるバイポーラトランジスタのベース）にベース抵抗が接続される場合がある。このベース抵抗は、バイポーラトランジスタのベースに与える信号の振幅をバイポーラトランジスタのベース・エミッタ間電圧により制限されることを防ぐために設けられる。図８の受光回路２００における抵抗Ｒ２０１は、このベース抵抗に相当するものである。一方、受光回路１では、オフセット補正抵抗Ｒ１と増幅器３１の正極端子の間に入力対象のダミー電流Ｉｐが入力される。つまり、オフセット補正抵抗Ｒ１は、増幅器の入力端子を構成するバイポーラトランジスタのベースに接続されるものであるが、入力端子に与える信号の振幅の制限を解決する機能を有していない。

ここで、増幅器３１を含む増幅部３０の回路構成について詳細に説明する。増幅部３０の回路図を図２に示す。図２に示すように、増幅部３０は、増幅器３１を有する。そして、増幅器３１は、電流源Ｉｓ、ＮＰＮトランジスタＱ３１〜Ｑ３５、３８、ＰＮＰトランジスタＱ３６、Ｑ３７、抵抗Ｒ３１〜Ｒ３３を有する。

電流源Ｉｓは、一方の端子が電源端子に接続され、他方の端子がＮＰＮトランジスタＱ３１のコレクタに接続される。そして、電流源Ｉｓは、ＮＰＮトランジスタＱ３１のコレクタに電流Ｉ３１を入力電流として与える。

ＮＰＮトランジスタＱ３１〜Ｑ３３はカレントミラー回路を構成する。また、抵抗Ｒ３１〜Ｒ３３は、ＮＰＮトランジスタＱ３１〜Ｑ３３のエミッタ抵抗として設けられる。カレントミラー回路では、ＮＰＮトランジスタＱ３１が入力側トランジスタとなり、ＮＰＮトランジスタＱ３２、Ｑ３３が出力側トランジスタとなる。ＮＰＮトランジスタＱ３２は、電流Ｉ３１に応じた電流Ｉ３２を動作電流として出力する。また、ＮＰＮトランジスタＱ３３は、Ｉ３１に応じた電流Ｉ３３を出力する。

ＮＰＮトランジスタＱ３４、Ｑ３５は、増幅器３１の入力段となる差動対を構成する。そして、ＮＰＮトランジスタＱ３４のベースは増幅器３１の負極端子となる。一方、ＮＰＮトランジスタＱ３５のベースは増幅器３１の正極端子となる。ＰＮＰトランジスタＱ３６、Ｑ３７は、差動対に対する能動負荷回路であって、カレントミラー回路と同じ回路構成を有する。ＰＮＰトランジスタＱ３７はカレントミラー回路の入力側トランジスタとなり、ＰＮＰトランジスタＱ３６はカレントミラー回路の出力側トランジスタとなる。そして、ＮＰＮトランジスタＱ３４のコレクタと、ＰＮＰトランジスタＱ３６のコレクタとの接続点にＮＰＮトランジスタＱ３８のベースが接続される。

ＮＰＮトランジスタＱ３８及びＮＰＮトランジスタＱ３３は、増幅器３１の出力段回路を構成する。ＮＰＮトランジスタＱ３８のコレクタは電源端子に接続される。ＮＰＮトランジスタＱ３８のエミッタは、ＮＰＮトランジスタＱ３３のコレクタに接続されると共に増幅器３１の出力端子となる。

続いて、受光回路１の動作について説明する。まず、受光回路１は、第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２とのいずれを利用するかを切り換える機能を有する。この切り換え機能を用いる場合、第１のフォトダイオードＰＤ２の有効又は無効を制御信号ＣＯＮＴ１により切り換え、第２のフォトダイオードＰＤ２の有効又は無効を制御信号ＣＯＮＴ２により切り換える。本実施の形態にかかる受光回路１では、第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２とは排他的に利用されるものとする。つまり、第１の差動回路１０及び第２の差動回路２０は、第３の差動回路４０及び第４の差動回路５０とは排他的に動作するものとする。

具体的には、制御信号ＣＯＮＴ１の電圧値が切り換え閾値電圧Ｖｃｈとの関係でＮＰＮトランジスタＱ１３、Ｑ１５を遮断状態とする電圧範囲（以下、ディスイネーブル範囲）にある場合、第１のフォトダイオードＰＤ１が無効となる。制御信号ＣＯＮＴ１の電圧値が切り換え閾値電圧Ｖｃｈとの関係でＮＰＮトランジスタＱ１３、Ｑ１５を導通状態とする電圧範囲（以下、イネーブル範囲と称す）にある場合、第１のフォトダイオードＰＤ１が有効となる。また、制御信号ＣＯＮＴ２の電圧値が切り換え閾値電圧Ｖｃｈとの関係でＮＰＮトランジスタＱ２３、Ｑ２５を遮断状態とする電圧範囲（以下、ディスイネーブル範囲）にある場合、第２のフォトダイオードＰＤ２が無効となる。制御信号ＣＯＮＴ２の電圧値が切り換え閾値電圧Ｖｃｈとの関係でＮＰＮトランジスタＱ２３、Ｑ２５を遮断状態とする電圧範囲（以下、ディスイネーブル範囲）にある場合、第２のフォトダイオードＰＤ２が有効となる。

第２のフォトダイオードＰＤ２が有効である場合の動作は、第１のフォトダイオードＰＤ１が有効である場合の動作と実質的に同じである。そのため、以下の説明では、第１のフォトダイオードＰＤ１が有効である場合の動作について説明する。つまり、以下の説明では、制御信号ＣＯＮＴ１の電圧値がイネーブル範囲であって、制御信号ＣＯＮＴ２の電圧値がディスイネーブル範囲にあるものとする。

この場合、第１の差動回路１０は、第１の基準電流Ｉ１１に受光電流Ｉｐｄ１を重畳した入力電流に対応した信号電流Ｉｎを増幅器３１の負極端子に出力する。また、第２の差動回路２０は、第２の基準電流Ｉ１２に対応したダミー電流Ｉｐを増幅器３１の正極端子に出力する。なお、以下の説明では、入力電流の全てが信号電流Ｉｎとなり、第２の基準電流Ｉ１２の全てがダミー電流Ｉｐとなるものとする。

そして、ダミー電流Ｉｐにより、増幅器３１の正極端子の電圧値Ｖｐは、（１）式によって表される値となる。ここで、（１）式では、ＶＣを基準電圧、Ｒ１をオフセット補正抵抗Ｒ１の抵抗値、Ｉ１２をダミー電流Ｉｐの電流値とする。
Ｖｐ＝ＶＣ−（Ｒ１×Ｉ１２）・・・（１）

また、増幅器３１の負極端子の電圧値は、増幅器の仮想短絡特性に基づき正極端子と同電圧となる。そして、増幅器３１の出力端子に生成される出力電圧Ｖｏｕｔは、（２）式で表される値となる。ここで、（２）式では、Ｒ２を帰還抵抗Ｒ２の抵抗値、Ｉ１１を第１の基準電流Ｉ１１の電流値、Ｉｐｄ１を受光電流の電流値、Ｉｎを信号電流Ｉｎの電流値とする。
Ｖｏｕｔ＝Ｖｐ＋（Ｒ２×Ｉｎ）
＝ＶＣ−（Ｒ１×Ｉ１２）＋（Ｒ２×（Ｉ１１＋Ｉｐｄ１））・・・（２）

そして、第１の基準電流Ｉ１１と第２の基準電流Ｉ１２とが同じ電流値であって、オフセット補正抵抗Ｒ１と帰還抵抗Ｒ２とが同じ抵抗値であった場合、（２）式は、（３）式で表される。
Ｖｏｕｔ＝ＶＣ−（Ｒ１×Ｉ１１）＋（Ｒ１×（Ｉ１１＋Ｉｐｄ１））
＝ＶＣ＋（Ｒ１×Ｉｐｄ１）・・・（３）

（３）式より、受光回路１の出力電圧Ｖｏｕｔには、第１の基準電流Ｉ１１及び第２の基準電流Ｉ１２に起因するオフセット電圧の成分は含まれない。つまり、受光回路１では、第１の基準電流Ｉ１１と帰還抵抗Ｒ２とを乗算して算出される第１の電圧、及び、第２の基準電流Ｉ１２とオフセット補正抵抗とを乗算して算出される第２の電圧を、実質的に同じ値に設定することで、Ｖｏｕｔのオフセット電圧をキャンセルすることができる。

また、第１の基準電流Ｉ１１と第２の基準電流Ｉ１２は、カレントミラー回路等の電源電圧変動により電流値が変動する経路を通ることがないため、電源電圧変動等の影響を受けない。さらに、第１の基準電流Ｉ１１と第２の基準電流Ｉ１２は、共に同じ回路構成の伝達経路（例えば、第１のベース接地回路と第２のベース接地回路）を介して増幅器３１に伝達される。つまり、２つの電流は、電源電圧変動以外の誤差要因の影響を受けた場合においても、その影響は２つの電流に等しく影響し、２つの電流間の相対誤差は生じない。

一方、第２のフォトダイオードが無効とされる期間の第３の差動回路４０及び第４の差動回路５０の動作について説明する。制御信号ＣＯＮＴ２がディスイネーブル範囲にある場合、第３のベース接地回路（例えば、ＮＰＮトランジスタＱ２３）は遮断状態となり、出力端子（例えば、ＮＰＮトランジスタＱ２３のコレクタ）はハイインピーダンス状態となる。そして、ＮＰＮトランジスタＱ２３のエミッタに入力される入力電流は、全てＮＰＮトランジスタＱ２２を介して電源端子から接地端子に流れる。また、第４のベース接地回路（例えば、ＮＰＮトランジスタＱ２５）は遮断状態となり、出力端子（例えば、ＮＰＮトランジスタＱ２５のコレクタ）はハイインピーダンス状態となる。そして、ＮＰＮトランジスタＱ２５のエミッタに入力される入力電流は、全てＮＰＮトランジスタＱ２６を介して電源端子から接地端子に流れる。

ここで、上記説明では、第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２を切り換える構成について説明したが、受光回路１は、制御信号ＣＯＮＴ１、ＣＯＮＴ２の電圧値を連続的に可変することで、受光電流Ｉｐｄ１、Ｉｐｄ２と出力電圧との増幅率を可変することもできる。例えば、制御信号ＣＯＮＴ１がイネーブル範囲にある状態で、制御信号ＣＯＮＴ１と切り換え閾値電圧Ｖｃｈとの電圧差を変更することで、第１の差動回路１０の第１の差動対及び第２の差動回路２０の第２の差動対における分流比を変更することができる。これにより、信号電流Ｉｎに含まれる受光電流Ｉｐｄ１の絶対値を変更することができる。この場合においても、信号電流Ｉｎに含まれる第１の基準電流Ｉ１１とダミー電流Ｉｐとして出力される第２の基準電流Ｉ１２との相対的な電流値は同じであるため、オフセット電圧がずれることはない。

続いて、受光回路１の特性について説明する。まず、図３に受光回路１の周波数特性を示すグラフを示す。なお、図３では、第１のフォトダイオードＰＤ１の寄生容量を可変パラメータとした。そして、図３の矢印の方向において寄生容量が増加する。図３に示すように、受光回路１の周波数特性は、第１のフォトダイオードＰＤ１の寄生容量が減少しても、より広帯域に亘って増幅率が一定となる。このような特性は、ベース接地回路を介して受光電流を増幅器３１に与えているためである。ベース接地回路を介さずに受光電流を増幅器３１に与えた場合、寄生容量が小さい状態においてピーキングが発生し、好ましい特性を得ることができない。

また、図４に実施の形態１にかかる受光回路１の電源電圧ＶＤＤ対オフセット電圧の特性グラフを示す。図４では、比較対象として特許文献１に記載の受光回路１００の電源電圧ＶＤＤ対オフセット電圧の特性グラフを受光回路１の電源電圧ＶＤＤ対オフセット電圧の特性グラフと共に示した。図４に示すように、実施の形態１にかかる受光回路１は、特許文献１に記載の受光回路１００に比べて電源電圧ＶＤＤが変動した場合のオフセット電圧の変動が小さい。また、実施の形態１にかかる受光回路１では、特許文献１に記載の受光回路１００に比べてオフセット電圧の絶対値が小さい。

また、図５に実施の形態１にかかる受光回路１の基準電圧ＶＣ対オフセット電圧の特性グラフを示す。図５では、比較対象として特許文献１に記載の受光回路１００の基準電圧ＶＣ対オフセット電圧の特性グラフを受光回路１の基準電圧ＶＣ対オフセット電圧の特性グラフと共に示した。図５に示すように、実施の形態１にかかる受光回路１は、特許文献１に記載の受光回路１００に比べて基準電圧ＶＣが変動した場合のオフセット電圧の変動が小さい。また、実施の形態１にかかる受光回路１では、特許文献１に記載の受光回路１００に比べてオフセット電圧の絶対値が小さい。

上記説明より、実施の形態１にかかる受光回路１は、オフセット電圧の原因となり得る第１の基準電流Ｉ１１の影響をキャンセルするために第２の基準電流Ｉ１２を生成する。また、受光回路１は、第２の基準電流Ｉ１２を第１の基準電流Ｉ１１と同一の回路構成で形成される伝達経路を介して増幅器３１の正極端子に伝達する。つまり、伝達経路において電流値の変動要因があったとしても、第１の基準電流Ｉ１１と第２の基準電流Ｉ１２には、等しく変動要因の影響が及ぶため、２つの電流の相対的な関係に変動を生じない。そして、受光回路１では、増幅器３１の正極端子と基準電圧入力端子との間に設けられるオフセット補正抵抗Ｒ１及び第２の基準電流Ｉ１２により、増幅器３１の正極端子の電圧Ｖｐに、第１の基準電流Ｉ１１により発生するオフセット電圧と同程度の電圧降下を生じさせる。従って、増幅部３０は、電圧降下後の正極端子の電圧を基準として、信号電流Ｉｎと帰還抵抗Ｒ２とにより出力電圧Ｖｏｕｔを生成することで、出力電圧Ｖｏｕｔから第１の基準電流Ｉ１１により発生するオフセット電圧成分をキャンセルする。

また、カレントミラー回路は、特にバイポーラトランジスタを用いて構成した場合、バイポーラトランジスタのベース電流の影響によりミラー係数にミラー比とのずれが生じ、入力電流と出力電流との誤差を発生させる。つまり、バイポーラトランジスタを用いたカレントミラー回路を介してオフセット電圧をキャンセルするための第２の基準電流Ｉ１２を生成した場合、オフセット電圧を十分に抑制できない問題がある。

しかし、受光回路１では、第２の基準電流Ｉ１２をカレントミラー回路等のオフセット誤差の要因となり得る回路を介さずに増幅器３１に伝達する。そのため、受光回路１では、第２の基準電流Ｉ１２と第１の基準電流Ｉ１１との相対的な電流値に誤差が生じない。つまり、受光回路１では、第１の基準電圧Ｉ１１に起因するオフセット電圧を精度良く抑制し、受光電流Ｉｐｄ１、Ｉｐｄ２の成分のみを精度良く増幅することができる。

また、電源電圧ＶＤＤあるいは基準電圧ＶＣの変動があった場合においても、受光回路１では、第１の基準電流Ｉ１１及び第２の基準電流Ｉ１２の電流値に対してこれらのパラメータの影響が及ばない。これは、受光回路１が、第１の基準電流Ｉ１１を含む信号電流Ｉｎ及び第２の基準電流Ｉ１２を含むダミー電流が伝達する経路を電源端子と切り離した構成を有するためである。また、基準電圧ＶＣが変動したとしても、受光回路１では、その影響が信号電流Ｉｎの伝達経路（例えば、ＮＰＮトランジスタＱ１３のコレクタ）とダミー電流Ｉｐの伝達経路（例えば、ＮＰＮトランジスタＱ１５のコレクタ）に等しく影響する。つまり、受光回路１においては、基準電圧ＶＣの変動に対しても、第１の基準電流Ｉ１１と第２の基準電流Ｉ１２との電流値への影響を抑制する構成を有する。

実施の形態２
実施の形態２にかかる受光回路２の回路図を図６に示す。図６に示す受光回路２は、実施の形態１にかかる受光回路１における制御信号ＣＯＮＴ２として、制御信号ＣＯＮＴ１をインバータＩＮＶによって反転した信号を用いる。つまり、受光回路２では、制御信号ＣＯＮＴ１のみにより、第１の差動回路１０及び第２の差動回路２０と、第３の差動回路４０及び第４の差動回路５０を排他的に動作させることが可能になる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、ＮＰＮトランジスタとＰＮＰトランジスタを受光回路の仕様に応じて、極性を入れ替えることができる。

１、２ 受光回路
１０、２０、４０、５０ 差動回路
３０ 増幅部
３１ 増幅器
ＣＯＮＴ１、ＣＯＮＴ２ 制御信号
Ｉｐ ダミー電流
Ｉｎ 信号電流
ＩＮＶ インバータ
Ｉｐｄ１、Ｉｐｄ２ 受光電流
Ｉｓ 電流源
ＮＤｎ、ＮＤｐ 中間出力端子
ＰＤ１、ＰＤ２ フォトダイオード
Ｑ１１〜Ｑ１６ ＮＰＮトランジスタ
Ｑ２１〜Ｑ２６ ＮＰＮトランジスタ
Ｑ３１〜Ｑ３５、Ｑ３８ ＮＰＮトランジスタ
Ｑ３６、Ｑ３７ ＰＮＰトランジスタ
Ｒ１ オフセット補正抵抗
Ｒ２ 帰還抵抗

Claims (6)

1. 第１の基準電流とフォトダイオードが受光した光の光量に応じて生成した受光電流とを加算した入力電流が入力され、前記入力電流に対応した信号電流を出力する第１のベース接地回路と、
   前記第１の基準電流に対応した電流量を有する第２の基準電流が入力され、前記第２の基準電流に対応したダミー電流を出力する第２のベース接地回路と、
   出力端子と負極端子と正極端子とを備え、前記負極端子に前記信号電流が入力され、正極端子に前記ダミー電流が入力される増幅回路と、
   前記出力端子と前記負極端子との間に接続される帰還抵抗と、
   基準電圧が入力される基準電圧入力端子と前記正極端子との間に設けられるオフセット補正抵抗と、
   を有する受光回路。
2. 前記第１のベース接地回路が前記信号電流を出力する第１の中間出力端子は、電源端子とは切り離され、
   前記第２のベース接地回路が前記ダミー電流を出力する第２の中間出力端子は、前記電源端子とは切り離される請求項１に記載の受光回路。
3. 前記第１のベース接地回路は、バイポーラトランジスタであって、当該ＮＰＮトランジスタの導通状態を制御する制御信号が入力され、エミッタに前記第１の基準電流と前記受光電流とが入力され、コレクタが前記第１の中間出力端子となり、
   前記第２のベース接地回路は、バイポーラトランジスタであって、ベース端子に前記制御信号が入力され、エミッタに前記第２の基準電流が入力され、コレクタが前記第２の中間出力端子となる請求項２に記載の受光回路。
4. 前記第１の基準電流と前記帰還抵抗とを乗算して算出される第１の電圧、及び、前記第２の基準電流と前記オフセット補正抵抗とを乗算して算出される第２の電圧は、実質的に同じ値に設定される請求項１乃至３のいずれか１項に記載の受光回路。
5. 前記第１のベース接地回路を構成するバイポーラトランジスタと共に第１の差動対を構成する第１の切り換えトランジスタと、
   前記第２のベース接地回路を構成するバイポーラトランジスタと共に第２の差動対を構成する第２の切り換えトランジスタと、
   前記第１の差動対に前記第１の基準電流を供給する第１の電流源と、
   前記第２の差動対に前記第２の基準電流を供給する第２の電流源と、
   を有し、
   前記第１、第２の切り換えトランジスタは、ベース端子に切り換え閾値電圧が入力され、コレクタが前記電源端子に接続される請求項１乃至４のいずれか１項に記載の受光回路。
6. 前記第１のベース接地回路と、前記第１の切り換えトランジスタと、前記第１の電流源と、を有する第１の差動回路と、
   前記第２のベース接地回路と、前記第２の切り換えトランジスタと、前記第２の電流源と、を有する第２の差動回路と、
   前記第１の差動回路と同一の回路構成を有し、前記第１の差動回路に前記受光電流を与える第１のフォトダイオードとは異なる第２のフォトダイオードが生成する受光電流が与えられる第３の差動回路と、
   前記第２の差動回路と同一の回路構成を有し、前記第３の差動回路に対応して設けられる第４の差動回路と、を有し、
   前記第１、第２の差動回路は、前記第３、第４の差動回路とは排他的に動作する請求項５に記載の受光回路。

Images