JPWO2011141949A1 - 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ - Google Patents
結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ Download PDFInfo
- Publication number
- JPWO2011141949A1 JPWO2011141949A1 JP2011533465A JP2011533465A JPWO2011141949A1 JP WO2011141949 A1 JPWO2011141949 A1 JP WO2011141949A1 JP 2011533465 A JP2011533465 A JP 2011533465A JP 2011533465 A JP2011533465 A JP 2011533465A JP WO2011141949 A1 JPWO2011141949 A1 JP WO2011141949A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- crystalline semiconductor
- region
- laser beam
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 837
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 72
- 239000010408 film Substances 0.000 title claims description 940
- 239000010409 thin film Substances 0.000 title claims description 93
- 239000000758 substrate Substances 0.000 title claims description 77
- 239000013078 crystal Substances 0.000 claims abstract description 277
- 238000009826 distribution Methods 0.000 claims abstract description 97
- 230000001678 irradiating effect Effects 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims description 36
- 238000009751 slip forming Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 9
- 239000012528 membrane Substances 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 description 92
- 229910021417 amorphous silicon Inorganic materials 0.000 description 86
- 230000008025 crystallization Effects 0.000 description 84
- 238000010586 diagram Methods 0.000 description 70
- 230000008018 melting Effects 0.000 description 64
- 238000002844 melting Methods 0.000 description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 52
- 229910052710 silicon Inorganic materials 0.000 description 50
- 239000010703 silicon Substances 0.000 description 50
- 229910021419 crystalline silicon Inorganic materials 0.000 description 26
- 239000002245 particle Substances 0.000 description 18
- 239000007790 solid phase Substances 0.000 description 18
- 238000007715 excimer laser crystallization Methods 0.000 description 14
- 125000004429 atom Chemical group 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000031700 light absorption Effects 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002360 explosive Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000013526 supercooled liquid Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- -1 that is Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法を提供する。短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲になるよう非結晶性半導体膜に照射する第1工程と、その非結晶性半導体膜が、前記600℃から1100℃の温度範囲に対応して結晶化する第2工程と、非結晶性半導体膜の面内における所定の温度が、連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、1100℃から1414℃の温度範囲に対応して結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、を含み、前記上に凸の連続的な光強度分布は、長軸方向で所定の強度以上となる領域範囲を有し、前記領域範囲は、潜熱により1100℃から1414℃の温度範囲になる非結晶性半導体膜上の領域に対応している。
Description
本発明は、結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタに関する。
例えば、表示装置用の液晶パネルまたは有機ELパネルを構成する薄膜トランジスタ(TFT:Thin Film Transistor)がある。その薄膜トランジスタのチャネル部となる例えばシリコンからなる半導体層は、一般的に、非晶質性(アモルファス)半導体膜または結晶性半導体膜で形成される。薄膜トランジスタのチャネル部となる半導体膜は、アモルファルシリコンと比較して高い移動度を有する結晶性半導体膜で形成されることが好ましい。一般的に、結晶性半導体膜は、非晶質性半導体膜の形成後に非晶質性半導体膜を結晶化することにより形成される。
非晶質性半導体膜から結晶性半導体膜を形成する方法としては、エキシマレーザ結晶化(ELA)法、Ni触媒等を用いた熱アニール結晶化法、赤外半導体レーザ光と光吸収層を有する試料構造の組合せを使った結晶化法等がある。
しかし、ELA法による結晶化では、微結晶または多結晶からなる結晶性半導体膜が形成されるため、結晶粒(結晶組織)の大きさや分布によりその電気特性がばらついてしまう。そのため、結晶性半導体膜を薄膜トランジスタに用いた場合、特性にばらつきが発生してしまう。
一方、熱アニール結晶化法では、均一な結晶化ができるものの、触媒金属の処理が難しい。また、赤外半導体レーザ光と光吸収層を有する試料構造の組合せを使う結晶化方法では、光吸収層とバッファ層とを試料に成膜して除去するというプロセスが必要で、タクトの点で問題がある。さらに、これらの固相成長法で結晶化した膜を使って薄膜トランジスタを作製しても、膜の平均粒径が小さいために、目標とする電気特性に達しないという問題がある。
それに対して、ELA法において、薄膜トランジスタの結晶性半導体膜の結晶粒の幅を制御することができる技術が開示されている(特許文献1)。また、ELA法において、薄膜トランジスタの結晶性半導体膜の結晶粒界の方向や結晶粒の幅を制御することができる技術が開示されている(特許文献2)。
特許文献1及び特許文献2に開示される技術を用いると、レーザ光照射により、所定の方向に結晶成長させて、幅が0.5〜10μm以下の大粒径結晶を有する結晶性半導体膜を形成することができる。また、そのように形成された膜を用いて半導体素子を形成することにより、隣接ばらつきが少ない優れた半導体装置を作製できる。
しかしながら、上記特許文献1及び特許文献2では、大粒径結晶を有する結晶性半導体膜を形成する方法が開示されているに過ぎない。
すなわち、ELA法では、パルス発振のレーザ光(例えば、波長λ = 308 nmのXeClエキシマレーザ光)を用い、非結晶性半導体膜を結晶化する。その際、パルス発振のエキシマレーザ光を非結晶性半導体膜に照射することで瞬間的に(ナノ秒オーダの照射時間で)温度を上昇させ溶融させた後に結晶化する。しかし、パルス発振のエキシマレーザ光の照射時間は、ナノ秒オーダという短い照射時間である。非結晶性半導体膜は、その温度を半導体膜(シリコン)の融点以上(1414℃以上)にしていったん融解させてからでないと結晶化しないが、結晶粒径は、条件により変化してしまう。さらに、非結晶性半導体膜を結晶化する際の体積膨張、すなわち液体(溶融時)から固体(結晶化時)になる際の体積膨張により、結晶化後の結晶性半導体膜には表面突起が生じて平坦性が失われる。すなわち、結晶性半導体膜の粒径に面内ばらつきが生じる。そのため、エッチングプロセス等の薄膜トランジスタ製造プロセスにおいて問題となる。また、結晶化後の結晶性半導体膜の面内ばらつきの対策として多数回ショットが不可欠で、コスト及びタクトの点で問題がある。
また、このような結晶性半導体膜を有する薄膜トランジスタでは、例えばゲート電極に電圧を印加する際、ソース・ドレイン間に流れる電流量がばらつく。例えば、有機EL表示装置のような電流駆動の表示デバイスが上記の薄膜トランジスタを備える場合、有機ELは電流により階調制御されるため、電流量のばらつきは表示画像のばらつきに直結する。つまり、高精度な画像が得られない。また、上記の薄膜トランジスタでは、結晶性半導体膜に生じた突起がソース・ドレイン電極間のリーク電流の原因となり、特性が劣化する。
それに対して、上記特許文献1及び特許文献2では、上記のELA法についての課題のうち、結晶粒径の制御については開示されているものの、表面突起についての課題を解決するものではなく、その示唆もない。
本発明は、上記の問題点を鑑みてなされたもので、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを提供することを目的とする。
上記目的を達成するために、本発明に係る結晶性半導体膜の製造方法は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記600℃から1100℃の温度範囲に対応して結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414 ℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、を含み、前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、前記領域範囲は、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している。
本発明によれば、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを実現することができる。
本発明の一態様に係る結晶性半導体膜の製造方法は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記600℃から1100℃の温度範囲に対応して結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414 ℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、を含み、前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、前記領域範囲は、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している。
例えば、グリーンレーザ光やブルーレーザ光など連続発振型のレーザ光を、10〜100ナノセンカンドという短時間ではなく10〜100マイクロセカンドという比較的長い時間、照射する。本態様によれば、非結晶性半導体膜の温度が600℃から1100℃の範囲になるような出力密度で非結晶性半導体膜上に照射する。そして非結晶性半導体膜は、非結晶性半導体膜の温度が瞬間的に600℃から1100℃の範囲になるよう照射されると、非結晶性半導体膜の温度は、結晶化の際に発生する潜熱によりさら上がる。このときに非結晶性半導体膜は、アモルファスシリコンにおける原子のネットワーク構造によって変化するアモルファスシリコンの融点として考えられる温度を越え、かつ、結晶性シリコンの融点1414℃以下となる温度範囲を経て、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されず、例えば薄膜トランジスタを作製する上で品質の良い結晶性半導体膜となる。そして、表面突起の発生を抑え、前記半導体膜の表面の平坦性を保ち、前記半導体膜を含む薄膜トランジスタ装置の特性を向上させることができる。
このように、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法を実現できる。
ここで、前記凸の連続的な光強度分布は、ガウシアン分布である。
また、前記第1工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜の温度範囲が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する。
本態様によれば、第1工程での非結晶性半導体膜の温度範囲を、600℃から800℃の範囲としても、600℃から1100℃の範囲と同等の効果を有する。
また、記第1工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜にマイクロセカンドオーダにて照射する。
本態様によれば、連続発振型のレーザ光を非結晶性半導体膜に照射する照射時間を長くとることができるため、非結晶性半導体膜において、原子の構造がアモルファスの状態から結晶化し、さらにアモルファスの状態から原子が再配列するのに十分な時間を確保できる。
また、前記第1工程において、前記連続発振型のレーザ光を前記非結晶性半導体膜上に照射する時間は、10〜100マイクロセカンドである。
本態様によれば、連続発振型のレーザ光を非結晶性半導体膜上に照射する照射時間が長くなるため、非結晶性半導体膜において、原子の構造がアモルファスの状態から再配列して結晶化するのに十分な時間を確保できる。
また、前記第1工程の前に、基材を準備する第4工程と、前記基材の上にゲート電極を所定間隔ごとに複数配置する第5工程と、前記所定間隔ごとに配置された複数のゲート電極上に前記絶縁膜を成膜する第6工程と、前記絶縁膜上に前記非結晶性半導体膜を成膜する第7工程と、を含み、前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域の温度が前記潜熱により1100℃から1414 ℃になるように、前記上に凸の連続的な光強度分布の前記長軸の方向における一定の幅が規定されている。
本態様のように、連続発振型のレーザの長軸方向のガウシアン分布の幅を、複数所定間隔ごとに配置されたゲート電極に対応する非結晶性半導体膜上の領域に対応させることにより、非結晶性半導体膜上のゲート電極に対応する領域を選択的に照射して、薄膜トランジスタのチャネル部として形成される結晶性半導体膜の領域を選択的に微結晶化できる。また、その結果、チャネル部として、表面が平坦な結晶性半導体膜を形成できる。
また、本発明の別の一態様に係る結晶性半導体膜付き基板は、前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域は、前記所定間隔ごとに配置された複数のゲート電極の幅を覆う領域であるとしてもよい。
また、基材と、前記基材の上方に配置された複数のゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記基材の上方に配置された複数のゲート電極上の絶縁膜を覆って形成された結晶性半導体膜とを具備し、前記結晶性半導体膜は、平均結晶粒径が40nmから60nmである結晶粒によって構成されており、前記複数のゲート電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第1領域と、平均結晶粒径が25nmから35nmによって構成されており、前記第1領域に隣接して形成されている、前記結晶性半導体膜内の第2領域とを有する。
本態様によれば、結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成される第1領域が、複数のゲート電極が配置された領域にまたがって連続して形成される。そして、このような結晶性半導体膜を用いて薄膜トランジスタを形成すれば、有機ELディスプレイに用いる薄膜トランジスタとして十分なオン特性が得られる移動度を確保できる。
また、前記結晶性半導体膜は、アモルファスと結晶の混晶を含むとしてもよい。
例えば、結晶性半導体膜は、アモルファスと結晶との混晶を含む、すなわち、平均結晶粒径が40nmから60nmの結晶粒と、平均結晶粒径が40nmから60nmの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
また、前記複数のゲート電極は、前記基材の上方に列状に配置され、前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されているとしてもよい。
本態様によれば、結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成される第1領域は、複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている。本態様の結晶性半導体膜付き基板は、結晶性半導体膜付き基板から、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので、ダイシング等により容易に多数の個片に分割することができる結晶性半導体膜付き基板を実現できる。
また、前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第1領域に対応するとしてもよい。
本態様によれば、第1工程は、例えば、グリーンレーザ光やブルーレーザ光などの連続発振型のレーザ光を、ナノセンカンドオーダではなくマイクロセカンドオーダで、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう非結晶性半導体膜に照射する。第1工程では、非結晶性半導体膜の全面について、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう非結晶性半導体膜を照射しても、その際に非結晶性半導体膜に生ずる潜熱によっても1414℃以下で結晶化されるため、結晶粒径も比較的小さく、表面突起は形成されず、問題がない。
また、第2工程では、このレーザ光を、非結晶性半導体膜の温度が1100℃から1414℃の範囲になるよう性半導体膜に照射するのではなく、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう非結晶性半導体膜に照射する。このように照射することで、非結晶性半導体膜は、その際に非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲となる。
第2工程に続く第3工程では、非結晶性半導体膜の温度は1414℃以下の状態で、非結晶性半導体膜が溶融して結晶化するため、その平均結晶粒径は40nmから60nm と比較的小さい。また、このように結晶化して形成された結晶性半導体膜の表面には、突起が生ぜず、結晶性半導体膜の表面の平坦性を保つことになる。したがって、この結晶性半導体膜を用いた薄膜トランジスタ装置の特性を向上させることができる。
なお、非結晶性半導体膜は、非結晶性半導体膜の全面について、非結晶性半導体膜の温度が1100℃から1414℃の範囲になるように照射されると、非結晶性半導体膜内に生ずる潜熱により、非結晶性半導体膜内に1414℃以上の領域ができてしまう。この1414℃以上の領域を経て結晶化されると、例えば、膜厚50nmに対してこの膜厚と同一幅の表面突起50nmができてしまう。
このように、本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が600℃から800℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に1414℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する結晶性半導体膜付き基板を実現できる。
また、本発明の一態様に係る薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであって、ゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された結晶性半導体膜と、前記結晶性半導体膜上に形成されたソース/ドレイン電極と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成され、前記結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、前記潜熱により1100℃から1414℃ の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている。
本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が600℃から800℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に1414℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する薄膜トランジスタを実現できる。
また、本発明の一態様に係る結晶性半導体膜付き基板は、基材と、前記基材の上方に配置された複数のソース/ドレイン電極と、前記ソース/ドレイン電極上に形成された絶縁膜と、前記基材の上方に配置された複数のソース/ドレイン電極上に形成された絶縁膜を覆って形成された結晶性半導体膜と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成されており、前記複数のソース/ドレイン電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第1領域と、平均結晶粒径が25nmから35nmによって構成されており、前記第1領域に隣接して形成されている前記結晶性半導体膜内の第2領域とを有する。
本態様によれば、結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成される第1領域が、複数のゲート電極が配置された領域にまたがって連続して形成されている。そのため、このような結晶性半導体膜を用いて薄膜トランジスタを形成すれば、有機ELディスプレイに用いる薄膜トランジスタとして十分オン特性が得られる移動度を確保できる。
また、前記結晶性半導体膜は、アモルファスと結晶の混晶を含むとしてもよい。
本態様によれば、結晶性半導体膜は、アモルファスと結晶との混晶を含む、すなわち、平均結晶粒径が40nmから60nmの結晶粒と、前記平均結晶粒径が40nmから60nmの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
また、前記複数のゲート電極は、前記基材の上方に列状に配置され、前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されているとしてもよい。
本態様によれば、結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成される第1領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている。本態様の結晶性半導体膜付き基板は、結晶性半導体膜付き基板から、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので、ダイシング等により容易に多数の個片に分割することができる結晶性半導体膜付き基板を実現できる。
また、前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414 ℃になり、前記1100 ℃から1414 ℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第1領域に対応する。
本態様によると、レーザ光の照射によって、非結晶性半導体膜の温度が600℃から800℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲になって結晶化す。こうすることで、非結晶性半導体膜内に1414℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する前記結晶性半導体膜付き基板を実現できる。
また、本発明の一態様に係る薄膜トランジスタは、トップゲート型の薄膜トランジスタであって、ソース/ドレイン電極と、前記ソース/ドレイン電極上に形成された結晶性半導体膜と、前記結晶性半導体膜上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成され、前記結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、前記潜熱により1100℃から1414℃ の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている。
本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が600℃から800℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に1414℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する薄膜トランジスタを実現できる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図1は、本実施の形態におけるCWレーザ光結晶化装置の構成例を示す図である。図2Aは、本実施の形態におけるCWレーザ光の短軸プロファイルを示す図である。図2Bは、本実施の形態におけるCWレーザ光の長軸プロファイルを示す図である。
図1は、本実施の形態におけるCWレーザ光結晶化装置の構成例を示す図である。図2Aは、本実施の形態におけるCWレーザ光の短軸プロファイルを示す図である。図2Bは、本実施の形態におけるCWレーザ光の長軸プロファイルを示す図である。
図1に示すCWレーザ光結晶化装置100は、アモルファスシリコン層等の非晶質性半導体が例えばガラス基板上に形成された試料9に対して、連続的なレーザ光のCW(Continuous Wave laser)レーザ光を用いてマイクロセカンドオーダで照射する装置である。CWレーザ光結晶化装置100は、レーザ装置20と、長軸成形レンズ30と、ミラー40と、短軸成形レンズ50と、集光レンズ60と、ビームプロファーラー70と、石英ガラス80とを備える。
レーザ装置20は、連続発振型のレーザを発振する。すなわち、レーザ装置20は、CWレーザ光を発振する。レーザ装置20は、例えば、グリーンレーザ光またはブルーレーザ光を、10〜100ナノセンカンドという短時間ではなく10〜100マイクロセカンドという比較的長い時間で発振する。
CWレーザ光結晶化装置100において、レーザ装置20が発振するCWレーザ光は、長軸成形レンズ30を通過し、ミラー40で照射方向を変更する。ミラー40で照射方向を変更したCWレーザ光は、短軸成形レンズ50を通過し、集光レンズ60で集光されて試料9に照射される。また、集光レンズ60で集光されたCWレーザ光の大半は、石英ガラス80を通過して試料9に照射されるが、集光レンズ60で集光されたCWレーザ光の一部は、ビームプロファーラー70に入射されて、ビームプロファイルが測定される。
ここで、集光レンズ60により集光されたCWレーザ光、すなわち、CWレーザ光結晶化装置100が照射するCWレーザ光のビームプロファイルは、図2A及び図2Bに示すように、ガウシアン分布の光強度分布を有する。ここで、図2A及び図2Bの縦軸は、図2A及び図2Bに示すレーザ光のプロファイルのレーザ光強度が最大となる位置でのレーザ光強度を100%とした、相対強度である。
なお、集光レンズ60により集光されたCWレーザ光のビームプロファイルは、短軸及び長軸においてガウシアン分布の光強度分布を有する。この光強度分布は、レーザ装置20が発振するCWレーザ光が短軸成形レンズ50及び長軸成形レンズ30を通過することに成形される。なお、集光レンズ60により集光されて試料9に照射されるCWレーザ光のビームプロファイルは、典型的には、ガウシアン分布の光強度分布を有するが、それに限らない。上に凸の連続的な光強度分布であればよい。
ここで、集光レンズ60で集光されたCWレーザ光のビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布を有する場合が典型的である理由を説明する。CWレーザ光を発振する装置が発振するCWレーザ光の強度分布は、元来ガウシアン分布かそれに相当するものである。そのため、CWレーザ光結晶化装置100の光学系に特別な付加装置、または部品を導入しなくてもよいので、CWレーザ光結晶化装置100は、ビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布であるCWレーザ光を比較的簡便に照射することができる。
続いて、以上のように構成されたCWレーザ光結晶化装置100を用いてマイクロセカンドオーダにてCWレーザ光を、非晶質性半導体に照射することで非晶質性半導体を結晶性半導体にする方法について説明する。なお、比較のため、従来のCWレーザ光を用いて非晶質性半導体を結晶性半導体にする場合についても合わせて説明する。
最初に、従来のCWレーザ光を用いて非晶質性半導体を結晶性半導体にする場合では、問題があることを説明する。
図3Aは、従来のCWレーザ光の短軸プロファイルを示す図である。図3Bは、従来のCWレーザ光の長軸プロファイルを示す図である。図4は、従来のCWレーザ光を用いた結晶化について説明するための模式図である。横軸tは、時間の経過を示している。図4(a)は、従来のCWレーザ光の長軸方向のビームプロファイルの断面図を示している。図4(b)は、試料9の非晶質性半導体膜の断面図の温度分布を示している。図4(c)は、試料9の非晶質性半導体膜の状態表面図を示している。
ここで、SPC(Sollid Phase Crystallization)範囲とは、アモルファスシリコンの融点以下の範囲すなわち600℃〜1100℃の温度範囲において非結晶性半導体膜が結晶化する温度範囲のことである。すなわち、SPCは、アモルファスシリコンの融点以下の範囲すなわち600℃〜1100℃の温度範囲で、固相成長で結晶化する現象である。なお、図5Aは、SPCによるシリコンの結晶組織の例を示している。SPCによるシリコンの結晶組織は、例えば図5Aに示すように、平均粒径30nm程度で、平坦な表面を有する。
また、Ex(Explosive Nucleation)範囲とは、アモルファスシリコンの融点以上で、かつ、シリコンの融点以下すなわち1100℃〜1414℃の温度範囲において非結晶性半導体膜が結晶化する温度の範囲のことである。すなわち、Exは、アモルファスシリコンの融点以上、シリコンの融点以下すなわち1100℃〜1414℃の温度範囲で、過冷却液体状態を経て結晶化する現象である。なお、図5Bは、Exによるシリコンの結晶組織の例を示している。Exによるシリコンの結晶組織は、例えば図5Bに示すように、平均粒径40〜50nm程度で、平坦な表面を有する。
また、溶融範囲とは、シリコンの融点すなわち、1414℃以上の温度範囲である。なお、図5Cは、溶融後に結晶化した結晶組織の例を示している。図5Cに示すように、アモルファスシリコンを溶融範囲で結晶化した場合には、平均粒径は500nm程度のP−Si(多結晶シリコン)であり、表面に突起が存在することになる。
従来のCWレーザ光は、図3A及び図3Bに示すように、短軸においてガウシアン型の光強度分布を有するが、長軸において、トップフラット型の強度分布を有する。
この従来のCWレーザ光(以下、長軸トップフラット型CWレーザ光と記載)を、試料9の非晶質性半導体膜に照射する場合について、図4を用いて説明する。
まず、時間t1において、図4(c)に示すように、非晶質性半導体膜、具体的にはアモルファスシリコン(a−Si)膜1が用意されている。
次に、時間t2において、図4(a)に示す長軸トップフラット型CWレーザ光を、アモルファスシリコン膜1に照射する。ここで、長軸トップフラット型CWレーザ光は、図4(c)に示すビームスキャン方向で連続的に照射される。すると、アモルファスシリコン膜1は、長軸トップフラット型CWレーザ光が照射された領域では、図4(b)に示すように、SPC範囲の温度分布を示す。なお、図4(a)に示す長軸トップフラット型CWレーザ光は、長軸のトップフラット部分において、光強度の揺らぎが発生する。それを、図4(a)において、長軸のトップフラット部分の突起で表現している。
次に、時間t3において、アモルファスシリコン膜1の平面に対して長軸トップフラット型CWレーザ光でのスキャンすなわちアモルファスシリコン膜1の平面すべての照射が完了する。その際、アモルファスシリコン膜1は、図4(b)に示すように、結晶化の際に発生する潜熱によりさらに温度が上昇するが、ほぼSPC範囲内に収まっている。しかし、長軸のトップフラット部分の突起部分すなわち光強度の揺らぎ部分が照射されたアモルファスシリコン膜1の領域は、SPC範囲を超えてEx範囲にまで温度が上がってしまっている。SPC範囲で結晶化した場合とSPC範囲を超えてEx範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。そのため、SPC範囲を超えてEx範囲を経て結晶化した部分は結晶粒の粒径のムラ(以下、Exムラ、と称する)となってしまう。
このように、従来の長軸トップフラット型CWレーザ光を用いて非晶質性半導体を結晶性半導体膜にする場合では、SPCの半導体膜中にExの半導体膜があるすなわちExムラが発生してしまうという問題がある。つまり、表面に突起が発生するなど、結晶性半導体膜の表面の平坦性が失われるだけなく、結晶性半導体膜の面内で粒径のばらつきが発生してしまう。そして、この結晶性半導体膜を有する薄膜トランジスタの特性に悪影響を及ぼしてしまうという問題がある。
ここで、図を用いて、シリコンの結晶化メカニズムについて説明する。図6は、シリコンの結晶化に対する温度とエネルギーの関係を示す図である。なお、図6において、横軸は、温度を示しており、縦軸はエネルギー(熱)を示している。
図6に示すように、アモルファス状態のシリコンは、例えばレーザ光の照射などで熱せられ、SPC範囲すなわち、600℃〜1100℃の温度範囲になるとする。すると、アモルファス状態のシリコンは、固相成長して微結晶化する。なお、このSPC範囲を経て結晶化したシリコンは、平均結晶粒径が25nmから35nmであるSPCの結晶性シリコンとなる。
さらに、SPC範囲のシリコンに熱を加えて、Ex範囲、すなわち、アモルファスシリコンにおける原子のネットワーク構造が変化する融点として考えられる温度である1100℃を越え、かつ、シリコンの融点1414℃以下の範囲になるとする。すると、固相成長で得られる結晶(SPCの結晶性シリコン)からわずかに粒径拡大する。これは、アモルファスシリコンの融点以上の温度となるため、部分的に溶融がすることで粒径が大きくなるためと考えられる。なお、このEx範囲を経て結晶化したシリコンは、平均結晶粒径が40nmから60nmであるExの結晶性シリコンとなる。
そして、さらに、Ex範囲のシリコンに熱を加えて、溶融範囲すなわちシリコンの融点である1414℃以上の温度範囲になるとする。そこで、Ex範囲で得られる結晶(Exの結晶性シリコン)は、シリコンの融点において熱エネルギーが潜熱として与えられ、溶融する(液相となる)。なお、溶融範囲を経て結晶化したシリコンは、溶融して体積が縮小した後に体積膨張を伴って結晶化し、平均粒径は50nm以上のP−Si(多結晶シリコン)となる。
次に、Ex範囲のシリコンが溶融するメカニズムについて説明する。図7は、Ex結晶組織の成長メカニズムを説明するための図である。
SPC範囲にあるシリコンでは、確率的に原子が複数集まって、臨界粒径(〜1nm)を越えると結晶核となり、結晶成長する。
それに対し、Ex範囲にあるシリコンでは、アモルファスシリコンの融点以上の温度が加えられているため、原子の移動が促進され、図7(a)に示すように、結晶核の形成が促進される。そして、成長性の核が発生した核の周囲は、潜熱により溶融して(図7(b))、結晶化する。
以上のように、SPC範囲で結晶化した場合と、SPC範囲を超えてEx範囲を経て結晶化した場合と、溶融範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。
それに対して、図8は、本実施の形態におけるCWレーザ光を用いた結晶化について説明するための模式図である。横軸tは、時間の経過を示している。図8(a)は、CWレーザ光の長軸方向のビームプロファイルの断面図を示している。図8(b)は、試料9の非晶質性半導体膜の断面図の温度分布を示している。図8(c)は、試料9の非晶質性半導体膜の状態表面図を示している。
まず、時間t10において、図8(a)に示す長軸のビームプロファイルがガウシアン型であるCWレーザ光(以下、長軸ガウシアン型CWレーザ光と記載)を、試料9の非晶質性半導体膜、具体的にはアモルファスシリコン(a−Si)膜10に照射する。ここで、長軸ガウシアン型CWレーザ光は、照射されたアモルファスシリコン膜10の温度が600℃から1100℃の範囲になるような出力密度で、かつ、図8(c)に示すビームスキャン方向に連続して照射される。すると、アモルファスシリコン膜10は、長軸ガウシアン型CWレーザ光が照射された領域(図中、SPC11と記載)では、図8(b)に示すSPC範囲の温度分布を示す。なお、図8(a)に示す長軸ガウシアン型CWレーザ光では、長軸のトップフラット型CWレーザ光のような、光強度の揺らぎはない。
次に、時間t11において、アモルファスシリコン膜10に対して長軸ガウシアン型CWレーザ光の照射は続けて行われており、長軸ガウシアン型CWレーザ光の照射はアモルファスシリコン膜10の端までに達している。
すると、時間t11で長軸ガウシアン型CWレーザ光が照射された領域は、上述のようにSPC11となる。また、図8(b)に示すように、時間t10で長軸ガウシアン型CWレーザ光が照射されたSPC11は、結晶化の際に発生する潜熱によりさらに温度が上昇し、Ex範囲の温度分布を示すEx領域12となる。それとともに、Ex領域12のビームスキャン方向からみた側面すなわちEx領域12の側面の近接領域は、Ex領域12の熱が伝導されて、SPC範囲の領域すなわちSPC11となっている。なお、Ex範囲とは、上述したが、アモルファスシリコン膜10における原子のネットワーク構造によって変化する融点として考えられる温度(1100℃)を越え、かつ、シリコンの融点1414℃以下の範囲である。
その後、時間t12において、アモルファスシリコン膜10に対して長軸ガウシアン型CWレーザ光でのスキャンすなわちアモルファスシリコン膜10の平面すべての照射が完了する。すると、時間t11で長軸ガウシアン型CWレーザ光が照射されたSPC範囲の領域であるSPC11は、図8(c)に示すように、上記同様に、結晶化の際に発生する潜熱によりさらに温度が上昇し、Ex範囲の温度分布を示すEx領域12となる。それとともに、時間t11でEx領域12となったアモルファスシリコン膜10のビームスキャン方向からみた側面の近接領域は、Ex領域12の熱が伝導されて、SPC範囲の領域であるSPC11となる。
ここで、Ex領域12のビームスキャン方向に垂直方向の幅すなわちEx領域12の側面方向の幅は、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅に対応している。つまり、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲とは、この領域範囲で照射された場合に、アモルファスシリコン膜10の温度が600℃から1100℃の範囲(SPC範囲)になる長軸ガウシアン型CWレーザ光の出力密度となる領域範囲を意味する。
このように、長軸ガウシアン型CWレーザ光を用いてアモルファスシリコン膜10を結晶性シリコン膜にする場合には、長軸ガウシアン型CWレーザ光が所定の強度以上となる領域範囲の幅で照射されたアモルファスシリコン膜10の領域では、Exの結晶性シリコン膜に結晶化される。また、長軸ガウシアン型CWレーザ光が照射されたアモルファスシリコン膜10の領域のビームスキャン方向で側面の近接領域は、SPCの結晶性シリコン膜に結晶化される。なお、このように結晶化されたExの結晶性シリコン膜すなわちExの結晶組織からなる結晶性シリコン膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されていない。また、Exの結晶性シリコン膜の平均結晶粒径は、面内均一性を保ちつつ、40nmから60nmとなる。一方、SPCの結晶性シリコン膜の平均結晶粒径は、25nmから35nmとなる。
言い換えると、非結晶性半導体膜の温度が600℃から1100℃の範囲になるような出力密度で長軸ガウシアン型CWレーザ光を非結晶性半導体膜に照射することで非結晶性半導体膜を結晶性半導体膜にする。この長軸ガウシアン型CWレーザ光が照射された非結晶性半導体膜は、結晶化する際に発生する潜熱によりさらに温度が上がり、アモルファスシリコンの原子のネットワーク構造を変化させるアモルファスシリコンの融点として考えられる温度を越え、かつ結晶性シリコンの融点1414℃以下となった後に結晶化して、EXの結晶性半導体膜となる。このようにして、長軸ガウシアン型CWレーザ光が照射された非結晶性半導体膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されないで結晶化される。また、その際、結晶性半導体膜の平均結晶粒径は、面内均一性を保ちつつ40nmから60nmとなる。
なお、時間t10において、長軸ガウシアン型CWレーザ光を、照射されたアモルファスシリコン膜10の温度が600℃から1100℃の範囲になるような出力密度で非結晶性半導体膜に照射されるとしたが、これに限らない。照射されたアモルファスシリコン膜10の温度が600℃から800℃の範囲になるような出力密度で非結晶性半導体膜に照射するとしてもよく、効果は同じである。
以上、実施の形態1によれば、Exの結晶性シリコン膜すなわち面内均一性の良い結晶組織を有する結晶性半導体膜の製造を実現することができる。
具体的には、長軸ガウシアン型CWレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲(SPC範囲)になるよう非結晶性半導体膜に例えば10〜100マイクロセカンドなどのマイクロセカンドオーダにて照射することで、面内均一性の良い結晶組織を有する結晶性半導体膜の形成することができる。これは、長軸ガウシアン型CWレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲(SPC範囲)になるよう非結晶性半導体膜に照射することで、照射された非結晶性半導体膜が結晶化の際に生ずる潜熱によってその非結晶性半導体膜の温度が1100℃から1414℃の範囲に収まるようにしているからである。これにより、照射された非結晶性半導体膜は、1414℃以上の温度範囲を経て結晶化されることはなく、1100℃から1414℃の温度範囲を経て結晶化されるので、表面突起の発生を抑えることができ、表面の平坦性を保つことができる。そのため、このように形成された結晶性半導体膜を有する薄膜トランジスタは、特性を向上させることができる。
また、長軸ガウシアン型CWレーザ光は、ナノセカンドオーダではなくマイクロセカンドオーダで非結晶性半導体膜に照射される。それにより、長軸ガウシアン型CWレーザ光の照射時間を長くとることができるため、非結晶性半導体膜における原子の構造がアモルファスの状態から原子が再配列して結晶化するまでの十分な時間を確保することができる。
なお、最初から、長軸ガウシアン型CWレーザ光を、照射された非結晶性半導体膜の温度が瞬間的に1100℃から1414℃の範囲になるような出力密度で照射することで非結晶性半導体膜を結晶性半導体膜にする場合も考えられる。しかし、それは、以下の理由で不適である。すなわち、照射された非結晶性半導体膜の領域内に生ずる潜熱により、非結晶性半導体膜の領域は、1414℃以上となって溶融してしまった後に、結晶化することになる。非結晶性半導体膜が1414℃以上の温度領域を経て結晶化される場合、非結晶性半導体膜は、溶融して体積が縮小した後に体積膨張を伴って結晶化するため、例えば膜厚とほぼ同じ高さの表面突起が発生してしまうだけでなく、粒径の面内ばらつきも大きくなってしまう。したがって、最初から、長軸ガウシアン型CWレーザ光を、照射されたアモルファスシリコン膜10の温度が瞬間的に1100℃から1414℃の範囲になるような出力密度で照射することで非結晶性半導体膜を結晶性半導体膜にする方法は、面内均一性の良い結晶組織を有する結晶性半導体膜の製造を実現することができず、不適である。
(実施の形態2)
実施の形態2では、実施の形態1の方法で形成した面内均一性の良い結晶組織を有する結晶性半導体膜の適用例について説明する。
実施の形態2では、実施の形態1の方法で形成した面内均一性の良い結晶組織を有する結晶性半導体膜の適用例について説明する。
図9は、本実施の形態における結晶性半導体膜付き基板への適用例について説明するための図である。
まず、基材200上に非結晶性半導体膜210が形成された非結晶質半導体膜付き基板と、長軸ガウシアン型CWレーザ光とを準備する。ここで、長軸ガウシアン型CWレーザ光のビームプロファイルは、図9(a)に示すように、ガウシアンの光強度分布を示している。
次に、長軸ガウシアン型のCWレーザ光を非結晶性半導体膜210にマイクロセカンドオーダにて照射する。具体的には、非結晶性半導体膜210の温度が600℃から800℃の範囲(SPC範囲)になるように、長軸ガウシアン型のCWレーザ光を非結晶性半導体膜210に照射する。
すると、図9(b)に示すように、 長軸ガウシアン型CWレーザ光が照射された領域は、SPC結晶性半導体膜211となる。ここで、SPC結晶性半導体膜211は、上述したように、600℃〜1100℃の温度範囲(SPC範囲)で、固相成長で結晶化した結晶組織(結晶粒)を有する結晶性半導体膜である。
そして、長軸ガウシアン型のCWレーザ光の照射が終了して、一定時間経過すると、長軸ガウシアン型CWレーザ光が照射されたSPC結晶性半導体膜211の一部の領域は、結晶化の際に発生する潜熱によりさらにEx範囲の温度に上昇して結晶粒径を拡大させて、図9(b)に示すように、Ex結晶性半導体膜212となる。
ここで、SPC結晶性半導体膜211のうち、Ex結晶性半導体膜212となる一部の領域の幅は、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅に対応している。
このようにして、長軸ガウシアン型CWレーザ光を用いた面内均一性の良い結晶組織を有する結晶性半導体膜を有する結晶性半導体膜付き基板を実現できる。
なお、長軸ガウシアン型CWレーザ光を用いた面内均一性の良い結晶組織を有する結晶性半導体膜は、上記の場合に限られない。ボトムゲート型薄膜トランジスタに適用してよい。
図10は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するため図であり、図11は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。図12は、本実施の形態の結晶性半導体膜を備えるボトムゲート型薄膜トランジスタの構成を示す図である。
まず、例えばガラスまたは絶縁基板などの基材200を準備する。次いで、基材200の洗浄を行い(S201)、基材200に汚染防止膜を成膜する(S202)。
次に、図10(a)に示すように、基材200上に、ゲート電極220を形成する(S203)。具体的には、スパッタ法により基材200上にゲート電極220となる金属を堆積し、フォトリソグラフィ及びエッチングによりゲート電極220をパターニングする。ここで、ゲート電極220は、モリブデン(Mo)若しくはMo合金などの金属、チタニウム(Ti)、アルミニウム(Al)若しくはAl合金などの金属、銅(Cu)若しくはCu合金などの金属、または、銀(Ag)、クロム(Cr)、タンタル(Ta)若しくはタングステン(W)等の金属の材料で形成される。
次に、図10(b)及び図10(c)に示すように、ゲート電極220上にゲート絶縁膜230を成膜し、ゲート絶縁膜230上に例えばアモルファルシリコン膜などの非結晶性半導体膜240を成膜する(S204)。具体的には、プラズマCVD法により、ゲート電極220上にすなわち基材200とゲート電極220とを覆うようにゲート絶縁膜230を成膜し(図10(b))、成膜したゲート絶縁膜230上に非結晶性半導体膜240を連続的に成膜する(図10(c))。
次に、非結晶性半導体膜240に長軸ガウシアン型CWレーザ光を照射する前準備として、脱水素処理を行う(S205)。具体的には、例えば400℃〜500℃で30分間のアニールを行う。非結晶性半導体膜240には、通常、5%〜15%の水素がSiHとして含有されている。5%〜15%の水素を含有したままの非結晶性半導体膜240を結晶化する場合、水素がシリコンの手を塞いでしまい結晶化を阻害してしまうだけでなく、突沸のような現象が起こりやすくなる。つまり、プロセス制御上好ましくないため、脱水素処理を行う。
次に、図10(d)及び図10(e)に示すように、長軸ガウシアン型CWレーザ光を非結晶性半導体膜240に照射し、非結晶性半導体膜240を結晶化する(S206)。具体的には、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲で照射された非結晶性半導体膜240の領域は、Ex結晶性半導体膜242になり、Ex結晶性半導体膜242に近接する領域では、SPC結晶性半導体膜241となる。一方、長軸ガウシアン型CWレーザ光がほとんど照射されていない非結晶性半導体膜240の領域は、非結晶性半導体膜240のままである。ここで、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、少なくともゲート電極220の幅(CWレーザ光の長軸方向に垂直方向の幅)より広い。なお、長軸ガウシアン型CWレーザ光の照射方法の詳細は、上述したので説明を省略する。
次に、水素プラズマ処理を行う(S207)。具体的には、水素プラズマ処理を行うことで、長軸ガウシアン型CWレーザ光が照射された非結晶性半導体膜240すなわち、非結晶性半導体膜240、SPC結晶性半導体膜241及びEx結晶性半導体膜242の水素終端化処理を行う。
次に、半導体膜250を形成する(S208)。具体的には、プラズマCVD法により、非結晶性半導体膜240、SPC結晶性半導体膜241及びEx結晶性半導体膜242上に、半導体膜250を成膜する。そして、Ex結晶性半導体膜242の領域が残るようにパターニングし、半導体膜250と非結晶性半導体膜240とSPC結晶性半導体膜241とをエッチングにより除去する。それにより、面内均一性の良い結晶組織を有する結晶性半導体膜のみをボトムゲート型薄膜トランジスタのチャネル部とすることができる。
次に、ソース・ドレイン電極270を形成する(S210)。具体的には、半導体膜250上に、スパッタ法によりソース・ドレイン電極270となる金属が堆積される。続いて、ソース・ドレイン電極270のパターニングを行う。ここで、半導体膜250は、Ex結晶性半導体膜242とソース・ドレイン電極270とを接続するオーミックコンタクト層となっている。
このようにして、図12に示すゲートボトム型薄膜トランジスタが製造される。
なお、上記では、説明の便宜のため1つのゲートボトム型薄膜トランジスタを製造する方法について説明したが、それに限らない。複数のゲートボトム型薄膜トランジスタを同時に製造するとしてもよい。
図13は、複数のゲートボトム型薄膜トランジスタを同時に製造する場合について説明するための図である。
複数のゲートボトム型薄膜トランジスタを同時に製造する場合には、上述したS201〜S205において、所定の間隔で並んだ複数のゲート電極220を基材200上に形成し、ゲート電極220上にゲート絶縁膜230を成膜すればよい。ここで、複数のゲート電極220は、所定の間隔で一列に並んでいるとしてもよいし、さらに、この列が一定の間隔で配置されているとしてもよい。なお、図13は後者の例を示している。
そして、S206において、図13に示すように、長軸ガウシアン型CWレーザ光を所定の間隔で一列に並んでいるゲート電極220に対応する非結晶性半導体膜240の領域(帯状の領域)を連続的に照射して、非結晶性半導体膜240の領域を結晶化すればよい。ここで、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、この非結晶性半導体膜240の領域(帯状の領域)の幅よりも広い。なお、非結晶性半導体膜240の領域(帯状の領域)の幅は、長軸ガウシアン型CWレーザ光のスキャン方向に垂直の幅である。
言い換えると、長軸ガウシアン型CWレーザ光は、所定間隔ごとに配置された複数のゲート電極220に対応する非結晶性半導体膜240上の領域であって、所定間隔ごとに配置された複数のゲート電極の配置方向と垂直な方向の幅を覆う非結晶性半導体膜240の領域(図中、帯状の領域)に連続的に照射される。それにより、ゲート電極220に対応する非結晶性半導体膜240の領域をEx結晶性半導体膜242にすることができる。なお、Ex結晶性半導体膜242の長軸ガウシアン型CWレーザ光のスキャン方向に垂直な近接領域は、上述と同様に、SPC結晶性半導体膜241となっている。
このように、連続発振型のレーザの長軸方向のガウシアン分布の幅を、所定間隔ごとに配置された複数のゲート電極に対応する非結晶性半導体膜上の領域(の幅)に対応させることにより、非結晶性半導体膜上のゲート電極に対応する領域を選択的に照射することができる。それにより、薄膜トランジスタにおいてチャネル部として形成される結晶性半導体膜の領域を選択的に微結晶化でき、加えて表面が平坦な結晶性半導体膜を形成できる。
なお、Ex結晶性半導体膜242の領域は、平均結晶粒径が40nmから60nmである結晶粒によって構成され、複数のゲート電極220が列状に配置された(所定の間隔で一列に並んでいる)領域にまたがって帯状に連続して形成されている。また、SPC結晶性半導体膜241は、Ex結晶性半導体膜242に近接して形成されている。このような結晶性半導体膜を有する基材200は、多数の個片にダイシング等により分割する際、上記の帯状の領域に沿ってダイシングを行うことができるので容易に分割することができるという効果を奏する。
以上、本実施の形態2によれば、面内均一性の良い結晶組織を有する結晶性半導体膜が適用されたボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板を実現することができる。
(実施の形態3)
実施の形態2では、ボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板への適用例について説明した。実施の形態3は、トップゲート型薄膜トランジスタへの適用例について説明する。
実施の形態2では、ボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板への適用例について説明した。実施の形態3は、トップゲート型薄膜トランジスタへの適用例について説明する。
図14は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するための図である。図15は、本実施の形態3におけるトップゲート型薄膜トランジスタの構成を示す図である。
図14は、トップゲート型薄膜トランジスタの製造工程の一部を抜き出したものである。
すなわち、図14(b)に示すように、基材300上にソース・ドレイン電極310が形成され、ソース・ドレイン電極310上に、非結晶性半導体膜320が形成される製造工程を示している。そして、図14(a)に示す長軸ガウシアン型CWレーザ光を非結晶性半導体膜320に照射し、図14(c)に示すように結晶化するという製造工程を示している。
具体的には、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲を、非結晶性半導体膜320のゲートとなる領域に照射する。
すると、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲が照射された非結晶性半導体膜320の領域は、Ex結晶性半導体膜322になり、Ex結晶性半導体膜322に近接する領域では、SPC結晶性半導体膜321となる。一方、長軸ガウシアン型CWレーザ光がほとんど照射されていない非結晶性半導体膜320の領域は、非結晶性半導体膜320のままである。なお、長軸ガウシアン型CWレーザ光の照射方法の詳細は、上述と同様のため省略する。
このようにして、Ex結晶性半導体膜322を有する例えば図15に示すトップゲート型薄膜トランジスタが形成される。ここで、図15に示すトップゲート型薄膜トランジスタは、基材300と、ソース・ドレイン電極310と、Ex結晶性半導体膜322と、Ex結晶性半導体膜上に形成されたゲート絶縁膜340と、ゲート絶縁膜340上に形成されたゲート電極350とを備える。
なお、トップゲート型薄膜トランジスタの構成としては、図15に限らず、例えば図16に示すようなものもある。ここで、図16は、本実施の形態3におけるトップゲート型薄膜トランジスタの別の構成を示す図である。図15と同様の要素には同一の符号を付している。なお、図15に示すトップゲート型薄膜トランジスタでは、ゲート電極350上に形成された保護膜460が図示されている。
図17は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。
S301〜S311の工程は、ソース・ドレイン電極310とゲート電極350とを形成する順番以外は、S201〜S209の工程と同様のため説明を省略する。また、S305については、図14で説明したとおりであるので説明を省略する。なお、S312では、ゲート電極350上に、保護膜(例えば保護膜460)を形成している。
また、図16または図17に示す本実施の形態のトップゲート型薄膜トランジスタは、実施の形態2と同様に、同時に複数製造されるとしてももちろん構わない。その場合には、S301〜S303において、所定の間隔で並んだ複数のソース・ドレイン電極310を基材300上に形成し、ゲート電極220上にゲート絶縁膜340を成膜すればよい。ここで、複数のソース・ドレイン電極310は、所定の間隔で一列に並んでいるとしてもよいし、さらに、この列が一定の間隔で配置されているとしてもよい。
そして、長軸ガウシアン型CWレーザ光は、所定間隔ごとに配置された複数のソース・ドレイン電極310間のゲート電極350が形成される領域に対応する非結晶性半導体膜上の領域(帯状の領域)に連続的に照射される。それにより、ゲート電極350が形成される領域に対応する非結晶性半導体膜の領域をEx結晶性半導体膜322にすることができる。
なお、Ex結晶性半導体膜322の領域は、平均結晶粒径が40nmから60nmである結晶粒によって構成され、複数のゲート電極350が列状に配置される領域にまたがって帯状に連続して形成されている。また、SPC結晶性半導体膜は、Ex結晶性半導体膜322に近接して形成される。このような結晶性半導体膜を有する基材300は、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので容易に分割することができるという効果を奏する。
以上、本実施の形態3によれば、面内均一性の良い結晶組織を有する結晶性半導体膜が適用されたトップゲート型薄膜トランジスタを実現することができる。
以上のように、非結晶性半導体膜の温度が600℃から800℃の範囲(SPC範囲)になるよう、短軸及び長軸がガウシアン分布である連続発振型のレーザ光を、非結晶性半導体膜に照射することで、その際に非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲(Ex範囲)を経て非結晶性半導体膜を結晶化させる。この方法では、非結晶性半導体膜内に1414℃以上(溶融範囲)を経て結晶化された領域が形成されることはないので、表面突起の発生を抑え、表面の平坦性を保つことができる結晶性半導体膜を形成できる。したがって、表面突起の発生を抑え、表面の平坦性を保つことができる結晶性半導体膜を実現できるだけでなく、これを有する薄膜トランジスタを実現できる。
以上、本発明によれば、ガウシアン分布等、長軸方向に光強度勾配を有するCWレーザをマイクロ秒オーダの照射時間で照射することで、非晶質性半導体膜を結晶化する。その際、潜熱の効果を利用して、非晶質の融点以上で、かつ、結晶の融点以下の温度範囲で非晶質性半導体膜を結晶化している。それにより、結晶化された結晶性半導体膜は、面内の粒径ばらつきが抑制されると同時に、固相成長により結晶化された場合よりも粒径が拡大した結晶組織が形成される。それにより、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを実現することができる。
また、このように、SPC結晶組織よりも電気特性に優れ、かつ面内均一性が良い微結晶組織を有するEx結晶組織からなる結晶化半導体膜を形成することで、特性ばらつきが少ない薄膜トランジスタ、及び、その薄膜トランジスタを用いた表示装置を実現することができる。
Exの結晶性半導体膜は、平均結晶粒径が40nmから60nmである結晶粒によって構成されている。そのため、例えば、Ex結晶性半導体膜を用いて形成されたトップゲート型の薄膜トランジスタは、有機ELディスプレイに用いる薄膜トランジスタとして十分なオン特性が得られる移動度を確保できるという効果を奏する。
なお、結晶性半導体膜は、Exの結晶性半導体膜のみからなるとしてもよいし、アモルファスとExの結晶の混晶で構成されているとしてもよい。その場合、結晶性半導体膜は、アモルファスと結晶の混晶を含む、すなわち、平均結晶粒径が40nmから60nmの結晶粒と、前記平均結晶粒径が40nmから60nmの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、結晶性半導体膜は、隣接する結晶粒の界面の結晶学的不整合を、アモルファス構造で緩和することができる。
以上、本発明の結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明は、結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタに利用でき、特に、テレビなどのFPD表示装置として用いられる有機EL表示装置の薄膜トランジスタのチャネル部に利用することができる。
1、10 アモルファスシリコン膜
11 SPC
12 Ex領域
20 レーザ装置
30 長軸成形レンズ
40 ミラー
50 短軸成形レンズ
60 集光レンズ
70 ビームプロファーラー
80 石英ガラス
100 CWレーザ光結晶化装置
200、300 基材
210、240、320 非結晶性半導体膜
211、241、321 SPC結晶性半導体膜
212、242、322 Ex結晶性半導体膜
220、350 ゲート電極
230、340 ゲート絶縁膜
250 半導体膜
270、310 ドレイン電極
460 保護膜
11 SPC
12 Ex領域
20 レーザ装置
30 長軸成形レンズ
40 ミラー
50 短軸成形レンズ
60 集光レンズ
70 ビームプロファーラー
80 石英ガラス
100 CWレーザ光結晶化装置
200、300 基材
210、240、320 非結晶性半導体膜
211、241、321 SPC結晶性半導体膜
212、242、322 Ex結晶性半導体膜
220、350 ゲート電極
230、340 ゲート絶縁膜
250 半導体膜
270、310 ドレイン電極
460 保護膜
本発明は、結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタに関する。
例えば、表示装置用の液晶パネルまたは有機ELパネルを構成する薄膜トランジスタ(TFT:Thin Film Transistor)がある。その薄膜トランジスタのチャネル部となる例えばシリコンからなる半導体層は、一般的に、非晶質性(アモルファス)半導体膜または結晶性半導体膜で形成される。薄膜トランジスタのチャネル部となる半導体膜は、アモルファルシリコンと比較して高い移動度を有する結晶性半導体膜で形成されることが好ましい。一般的に、結晶性半導体膜は、非晶質性半導体膜の形成後に非晶質性半導体膜を結晶化することにより形成される。
非晶質性半導体膜から結晶性半導体膜を形成する方法としては、エキシマレーザ結晶化(ELA)法、Ni触媒等を用いた熱アニール結晶化法、赤外半導体レーザ光と光吸収層を有する試料構造の組合せを使った結晶化法等がある。
しかし、ELA法による結晶化では、微結晶または多結晶からなる結晶性半導体膜が形成されるため、結晶粒(結晶組織)の大きさや分布によりその電気特性がばらついてしまう。そのため、結晶性半導体膜を薄膜トランジスタに用いた場合、特性にばらつきが発生してしまう。
一方、熱アニール結晶化法では、均一な結晶化ができるものの、触媒金属の処理が難しい。また、赤外半導体レーザ光と光吸収層を有する試料構造の組合せを使う結晶化方法で
は、光吸収層とバッファ層とを試料に成膜して除去するというプロセスが必要で、タクトの点で問題がある。さらに、これらの固相成長法で結晶化した膜を使って薄膜トランジスタを作製しても、膜の平均粒径が小さいために、目標とする電気特性に達しないという問題がある。
は、光吸収層とバッファ層とを試料に成膜して除去するというプロセスが必要で、タクトの点で問題がある。さらに、これらの固相成長法で結晶化した膜を使って薄膜トランジスタを作製しても、膜の平均粒径が小さいために、目標とする電気特性に達しないという問題がある。
それに対して、ELA法において、薄膜トランジスタの結晶性半導体膜の結晶粒の幅を制御することができる技術が開示されている(特許文献1)。また、ELA法において、薄膜トランジスタの結晶性半導体膜の結晶粒界の方向や結晶粒の幅を制御することができる技術が開示されている(特許文献2)。
特許文献1及び特許文献2に開示される技術を用いると、レーザ光照射により、所定の方向に結晶成長させて、幅が0.5〜10μm以下の大粒径結晶を有する結晶性半導体膜を形成することができる。また、そのように形成された膜を用いて半導体素子を形成することにより、隣接ばらつきが少ない優れた半導体装置を作製できる。
しかしながら、上記特許文献1及び特許文献2では、大粒径結晶を有する結晶性半導体膜を形成する方法が開示されているに過ぎない。
すなわち、ELA法では、パルス発振のレーザ光(例えば、波長λ = 308 nmのXeClエキシマレーザ光)を用い、非結晶性半導体膜を結晶化する。その際、パルス発振のエキシマレーザ光を非結晶性半導体膜に照射することで瞬間的に(ナノ秒オーダの照射時間で)温度を上昇させ溶融させた後に結晶化する。しかし、パルス発振のエキシマレーザ光の照射時間は、ナノ秒オーダという短い照射時間である。非結晶性半導体膜は、その温度を半導体膜(シリコン)の融点以上(1414℃以上)にしていったん融解させてからでないと結晶化しないが、結晶粒径は、条件により変化してしまう。さらに、非結晶性半導体膜を結晶化する際の体積膨張、すなわち液体(溶融時)から固体(結晶化時)になる際の体積膨張により、結晶化後の結晶性半導体膜には表面突起が生じて平坦性が失われる。すなわち、結晶性半導体膜の粒径に面内ばらつきが生じる。そのため、エッチングプロセス等の薄膜トランジスタ製造プロセスにおいて問題となる。また、結晶化後の結晶性半導体膜の面内ばらつきの対策として多数回ショットが不可欠で、コスト及びタクトの点で問題がある。
また、このような結晶性半導体膜を有する薄膜トランジスタでは、例えばゲート電極に電圧を印加する際、ソース・ドレイン間に流れる電流量がばらつく。例えば、有機EL表示装置のような電流駆動の表示デバイスが上記の薄膜トランジスタを備える場合、有機ELは電流により階調制御されるため、電流量のばらつきは表示画像のばらつきに直結する。つまり、高精度な画像が得られない。また、上記の薄膜トランジスタでは、結晶性半導体膜に生じた突起がソース・ドレイン電極間のリーク電流の原因となり、特性が劣化する。
それに対して、上記特許文献1及び特許文献2では、上記のELA法についての課題のうち、結晶粒径の制御については開示されているものの、表面突起についての課題を解決するものではなく、その示唆もない。
本発明は、上記の問題点を鑑みてなされたもので、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを提供することを目的とする。
上記目的を達成するために、本発明に係る結晶性半導体膜の製造方法は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記600℃から1100℃の温度範囲に対応して結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、を含み、前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、前記領域範囲は、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している。
本発明によれば、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを実現することができる。
本発明の一態様に係る結晶性半導体膜の製造方法は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記600℃から1100℃の温度範囲に対応して結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、を含み、前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、前記領域範囲は、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している。
例えば、グリーンレーザ光やブルーレーザ光など連続発振型のレーザ光を、10〜100ナノセンカンドという短時間ではなく10〜100マイクロセカンドという比較的長い時間、照射する。本態様によれば、非結晶性半導体膜の温度が600℃から1100℃の範囲になるような出力密度で非結晶性半導体膜上に照射する。そして非結晶性半導体膜は、非結晶性半導体膜の温度が瞬間的に600℃から1100℃の範囲になるよう照射されると、非結晶性半導体膜の温度は、結晶化の際に発生する潜熱によりさら上がる。このときに非結晶性半導体膜は、アモルファスシリコンにおける原子のネットワーク構造によって変化するアモルファスシリコンの融点として考えられる温度を越え、かつ、結晶性シリコンの融点1414℃以下となる温度範囲を経て、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されず、例えば薄膜トランジスタを作製する上で品質の良い結晶性半導体膜となる。そして、表面突起の発生を抑え、前記半導体膜の表面の平坦性を保ち、前記半導体膜を含む薄膜トランジスタ装置の特性を向上させることができる。
このように、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法を実現できる。
ここで、前記凸の連続的な光強度分布は、ガウシアン分布である。
また、前記第1工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜の温度範囲が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する。
本態様によれば、第1工程での非結晶性半導体膜の温度範囲を、600℃から800℃の範囲としても、600℃から1100℃の範囲と同等の効果を有する。
また、記第1工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜にマ
イクロセカンドオーダにて照射する。
イクロセカンドオーダにて照射する。
本態様によれば、連続発振型のレーザ光を非結晶性半導体膜に照射する照射時間を長くとることができるため、非結晶性半導体膜において、原子の構造がアモルファスの状態から結晶化し、さらにアモルファスの状態から原子が再配列するのに十分な時間を確保できる。
また、前記第1工程において、前記連続発振型のレーザ光を前記非結晶性半導体膜上に照射する時間は、10〜100マイクロセカンドである。
本態様によれば、連続発振型のレーザ光を非結晶性半導体膜上に照射する照射時間が長くなるため、非結晶性半導体膜において、原子の構造がアモルファスの状態から再配列して結晶化するのに十分な時間を確保できる。
また、前記第1工程の前に、基材を準備する第4工程と、前記基材の上にゲート電極を所定間隔ごとに複数配置する第5工程と、前記所定間隔ごとに配置された複数のゲート電極上に前記絶縁膜を成膜する第6工程と、前記絶縁膜上に前記非結晶性半導体膜を成膜する第7工程と、を含み、前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域の温度が前記潜熱により1100℃から1414℃になるように、前記上に凸の連続的な光強度分布の前記長軸の方向における一定の幅が規定されている。
本態様のように、連続発振型のレーザの長軸方向のガウシアン分布の幅を、複数所定間隔ごとに配置されたゲート電極に対応する非結晶性半導体膜上の領域に対応させることにより、非結晶性半導体膜上のゲート電極に対応する領域を選択的に照射して、薄膜トランジスタのチャネル部として形成される結晶性半導体膜の領域を選択的に微結晶化できる。また、その結果、チャネル部として、表面が平坦な結晶性半導体膜を形成できる。
また、本発明の別の一態様に係る結晶性半導体膜付き基板は、前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域は、前記所定間隔ごとに配置された複数のゲート電極の幅を覆う領域であるとしてもよい。
また、基材と、前記基材の上方に配置された複数のゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記基材の上方に配置された複数のゲート電極上の絶縁膜を覆って形成された結晶性半導体膜とを具備し、前記結晶性半導体膜は、平均結晶粒径が40nmから60nmである結晶粒によって構成されており、前記複数のゲート電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第1領域と、平均結晶粒径が25nmから35nmによって構成されており、前記第1領域に隣接して形成されている、前記結晶性半導体膜内の第2領域とを有する。
本態様によれば、結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成される第1領域が、複数のゲート電極が配置された領域にまたがって連続して形成される。そして、このような結晶性半導体膜を用いて薄膜トランジスタを形成すれば、有機ELディスプレイに用いる薄膜トランジスタとして十分なオン特性が得られる移動度を確保できる。
また、前記結晶性半導体膜は、アモルファスと結晶の混晶を含むとしてもよい。
例えば、結晶性半導体膜は、アモルファスと結晶との混晶を含む、すなわち、平均結晶粒径が40nmから60nmの結晶粒と、平均結晶粒径が40nmから60nmの結晶粒
の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
また、前記複数のゲート電極は、前記基材の上方に列状に配置され、前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されているとしてもよい。
本態様によれば、結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成される第1領域は、複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている。本態様の結晶性半導体膜付き基板は、結晶性半導体膜付き基板から、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので、ダイシング等により容易に多数の個片に分割することができる結晶性半導体膜付き基板を実現できる。
また、前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第1領域に対応するとしてもよい。
本態様によれば、第1工程は、例えば、グリーンレーザ光やブルーレーザ光などの連続発振型のレーザ光を、ナノセンカンドオーダではなくマイクロセカンドオーダで、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう非結晶性半導体膜に照射する。第1工程では、非結晶性半導体膜の全面について、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう非結晶性半導体膜を照射しても、その際に非結晶性半導体膜に生ずる潜熱によっても1414℃以下で結晶化されるため、結晶粒径も比較的小さく、表面突起は形成されず、問題がない。
また、第2工程では、このレーザ光を、非結晶性半導体膜の温度が1100℃から1414℃の範囲になるよう性半導体膜に照射するのではなく、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう非結晶性半導体膜に照射する。このように照射することで、非結晶性半導体膜は、その際に非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲となる。
第2工程に続く第3工程では、非結晶性半導体膜の温度は1414℃以下の状態で、非結晶性半導体膜が溶融して結晶化するため、その平均結晶粒径は40nmから60nmと比較的小さい。また、このように結晶化して形成された結晶性半導体膜の表面には、突起が生ぜず、結晶性半導体膜の表面の平坦性を保つことになる。したがって、この結晶性半導体膜を用いた薄膜トランジスタ装置の特性を向上させることができる。
なお、非結晶性半導体膜は、非結晶性半導体膜の全面について、非結晶性半導体膜の温
度が1100℃から1414℃の範囲になるように照射されると、非結晶性半導体膜内に生ずる潜熱により、非結晶性半導体膜内に1414℃以上の領域ができてしまう。この1414℃以上の領域を経て結晶化されると、例えば、膜厚50nmに対してこの膜厚と同一幅の表面突起50nmができてしまう。
度が1100℃から1414℃の範囲になるように照射されると、非結晶性半導体膜内に生ずる潜熱により、非結晶性半導体膜内に1414℃以上の領域ができてしまう。この1414℃以上の領域を経て結晶化されると、例えば、膜厚50nmに対してこの膜厚と同一幅の表面突起50nmができてしまう。
このように、本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が600℃から800℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に1414℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する結晶性半導体膜付き基板を実現できる。
また、本発明の一態様に係る薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであって、ゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された結晶性半導体膜と、前記結晶性半導体膜上に形成されたソース/ドレイン電極と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成され、前記結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている。
本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が600℃から800℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に1414℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する薄膜トランジスタを実現できる。
また、本発明の一態様に係る結晶性半導体膜付き基板は、基材と、前記基材の上方に配置された複数のソース/ドレイン電極と、前記ソース/ドレイン電極上に形成された絶縁膜と、前記基材の上方に配置された複数のソース/ドレイン電極上に形成された絶縁膜を覆って形成された結晶性半導体膜と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成されており、前記複数のソース/ドレイン電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第1領域と、平均結晶粒径が25nmから35nmによって構成されており、前記第1領域に隣接して形成されている前記結晶性半導体膜内の第2領域とを有する。
本態様によれば、結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成される第1領域が、複数のゲート電極が配置された領域にまたがって連続して形成されている。そのため、このような結晶性半導体膜を用いて薄膜トランジスタを形成すれば、有機ELディスプレイに用いる薄膜トランジスタとして十分オン特性が得ら
れる移動度を確保できる。
れる移動度を確保できる。
また、前記結晶性半導体膜は、アモルファスと結晶の混晶を含むとしてもよい。
本態様によれば、結晶性半導体膜は、アモルファスと結晶との混晶を含む、すなわち、平均結晶粒径が40nmから60nmの結晶粒と、前記平均結晶粒径が40nmから60nmの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、表面ラフネスを低減することができる。
また、前記複数のゲート電極は、前記基材の上方に列状に配置され、前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されているとしてもよい。
本態様によれば、結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成される第1領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている。本態様の結晶性半導体膜付き基板は、結晶性半導体膜付き基板から、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので、ダイシング等により容易に多数の個片に分割することができる結晶性半導体膜付き基板を実現できる。
また、前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第1領域に対応する。
本態様によると、レーザ光の照射によって、非結晶性半導体膜の温度が600℃から800℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲になって結晶化す。こうすることで、非結晶性半導体膜内に1414℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する前記結晶性半導体膜付き基板を実現できる。
また、本発明の一態様に係る薄膜トランジスタは、トップゲート型の薄膜トランジスタであって、ソース/ドレイン電極と、前記ソース/ドレイン電極上に形成された結晶性半導体膜と、前記結晶性半導体膜上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、を具備し、前記結晶性半導体膜は、前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成され、前記結晶粒は、短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている。
本態様によれば、レーザ光の照射によって、非結晶性半導体膜の温度が600℃から800℃の範囲になるように、レーザ光を非結晶性半導体膜に照射する。その際、非結晶性半導体膜は、非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲になって結晶化する。こうすることで、非結晶性半導体膜内に1414℃以上を経て結晶化される領域がないので、表面突起の発生を抑え、表面の平坦性を保った、結晶性半導体膜を形成でき、これを有する薄膜トランジスタを実現できる。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図1は、本実施の形態におけるCWレーザ光結晶化装置の構成例を示す図である。図2Aは、本実施の形態におけるCWレーザ光の短軸プロファイルを示す図である。図2Bは、本実施の形態におけるCWレーザ光の長軸プロファイルを示す図である。
図1は、本実施の形態におけるCWレーザ光結晶化装置の構成例を示す図である。図2Aは、本実施の形態におけるCWレーザ光の短軸プロファイルを示す図である。図2Bは、本実施の形態におけるCWレーザ光の長軸プロファイルを示す図である。
図1に示すCWレーザ光結晶化装置100は、アモルファスシリコン層等の非晶質性半導体が例えばガラス基板上に形成された試料9に対して、連続的なレーザ光のCW(Continuous Wave laser)レーザ光を用いてマイクロセカンドオーダで照射する装置である。CWレーザ光結晶化装置100は、レーザ装置20と、長軸成形レンズ30と、ミラー40と、短軸成形レンズ50と、集光レンズ60と、ビームプロファーラー70と、石英ガラス80とを備える。
レーザ装置20は、連続発振型のレーザを発振する。すなわち、レーザ装置20は、CWレーザ光を発振する。レーザ装置20は、例えば、グリーンレーザ光またはブルーレーザ光を、10〜100ナノセンカンドという短時間ではなく10〜100マイクロセカンドという比較的長い時間で発振する。
CWレーザ光結晶化装置100において、レーザ装置20が発振するCWレーザ光は、長軸成形レンズ30を通過し、ミラー40で照射方向を変更する。ミラー40で照射方向を変更したCWレーザ光は、短軸成形レンズ50を通過し、集光レンズ60で集光されて試料9に照射される。また、集光レンズ60で集光されたCWレーザ光の大半は、石英ガラス80を通過して試料9に照射されるが、集光レンズ60で集光されたCWレーザ光の一部は、ビームプロファーラー70に入射されて、ビームプロファイルが測定される。
ここで、集光レンズ60により集光されたCWレーザ光、すなわち、CWレーザ光結晶化装置100が照射するCWレーザ光のビームプロファイルは、図2A及び図2Bに示すように、ガウシアン分布の光強度分布を有する。ここで、図2A及び図2Bの縦軸は、図2A及び図2Bに示すレーザ光のプロファイルのレーザ光強度が最大となる位置でのレーザ光強度を100%とした、相対強度である。
なお、集光レンズ60により集光されたCWレーザ光のビームプロファイルは、短軸及び長軸においてガウシアン分布の光強度分布を有する。この光強度分布は、レーザ装置2
0が発振するCWレーザ光が短軸成形レンズ50及び長軸成形レンズ30を通過することに成形される。なお、集光レンズ60により集光されて試料9に照射されるCWレーザ光のビームプロファイルは、典型的には、ガウシアン分布の光強度分布を有するが、それに限らない。上に凸の連続的な光強度分布であればよい。
0が発振するCWレーザ光が短軸成形レンズ50及び長軸成形レンズ30を通過することに成形される。なお、集光レンズ60により集光されて試料9に照射されるCWレーザ光のビームプロファイルは、典型的には、ガウシアン分布の光強度分布を有するが、それに限らない。上に凸の連続的な光強度分布であればよい。
ここで、集光レンズ60で集光されたCWレーザ光のビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布を有する場合が典型的である理由を説明する。CWレーザ光を発振する装置が発振するCWレーザ光の強度分布は、元来ガウシアン分布かそれに相当するものである。そのため、CWレーザ光結晶化装置100の光学系に特別な付加装置、または部品を導入しなくてもよいので、CWレーザ光結晶化装置100は、ビームプロファイルが短軸及び長軸ともにガウシアン型の光強度分布であるCWレーザ光を比較的簡便に照射することができる。
続いて、以上のように構成されたCWレーザ光結晶化装置100を用いてマイクロセカンドオーダにてCWレーザ光を、非晶質性半導体に照射することで非晶質性半導体を結晶性半導体にする方法について説明する。なお、比較のため、従来のCWレーザ光を用いて非晶質性半導体を結晶性半導体にする場合についても合わせて説明する。
最初に、従来のCWレーザ光を用いて非晶質性半導体を結晶性半導体にする場合では、問題があることを説明する。
図3Aは、従来のCWレーザ光の短軸プロファイルを示す図である。図3Bは、従来のCWレーザ光の長軸プロファイルを示す図である。図4は、従来のCWレーザ光を用いた結晶化について説明するための模式図である。横軸tは、時間の経過を示している。図4(a)は、従来のCWレーザ光の長軸方向のビームプロファイルの断面図を示している。図4(b)は、試料9の非晶質性半導体膜の断面図の温度分布を示している。図4(c)は、試料9の非晶質性半導体膜の状態表面図を示している。
ここで、SPC(Sollid Phase Crystallization)範囲とは、アモルファスシリコンの融点以下の範囲すなわち600℃〜1100℃の温度範囲において非結晶性半導体膜が結晶化する温度範囲のことである。すなわち、SPCは、アモルファスシリコンの融点以下の範囲すなわち600℃〜1100℃の温度範囲で、固相成長で結晶化する現象である。なお、図5Aは、SPCによるシリコンの結晶組織の例を示している。SPCによるシリコンの結晶組織は、例えば図5Aに示すように、平均粒径30nm程度で、平坦な表面を有する。
また、Ex(Explosive Nucleation)範囲とは、アモルファスシリコンの融点以上で、かつ、シリコンの融点以下すなわち1100℃〜1414℃の温度範囲において非結晶性半導体膜が結晶化する温度の範囲のことである。すなわち、Exは、アモルファスシリコンの融点以上、シリコンの融点以下すなわち1100℃〜1414℃の温度範囲で、過冷却液体状態を経て結晶化する現象である。なお、図5Bは、Exによるシリコンの結晶組織の例を示している。Exによるシリコンの結晶組織は、例えば図5Bに示すように、平均粒径40〜50nm程度で、平坦な表面を有する。
また、溶融範囲とは、シリコンの融点すなわち、1414℃以上の温度範囲である。なお、図5Cは、溶融後に結晶化した結晶組織の例を示している。図5Cに示すように、アモルファスシリコンを溶融範囲で結晶化した場合には、平均粒径は500nm程度のP−Si(多結晶シリコン)であり、表面に突起が存在することになる。
従来のCWレーザ光は、図3A及び図3Bに示すように、短軸においてガウシアン型の
光強度分布を有するが、長軸において、トップフラット型の強度分布を有する。
光強度分布を有するが、長軸において、トップフラット型の強度分布を有する。
この従来のCWレーザ光(以下、長軸トップフラット型CWレーザ光と記載)を、試料9の非晶質性半導体膜に照射する場合について、図4を用いて説明する。
まず、時間t1において、図4(c)に示すように、非晶質性半導体膜、具体的にはアモルファスシリコン(a−Si)膜1が用意されている。
次に、時間t2において、図4(a)に示す長軸トップフラット型CWレーザ光を、アモルファスシリコン膜1に照射する。ここで、長軸トップフラット型CWレーザ光は、図4(c)に示すビームスキャン方向で連続的に照射される。すると、アモルファスシリコン膜1は、長軸トップフラット型CWレーザ光が照射された領域では、図4(b)に示すように、SPC範囲の温度分布を示す。なお、図4(a)に示す長軸トップフラット型CWレーザ光は、長軸のトップフラット部分において、光強度の揺らぎが発生する。それを、図4(a)において、長軸のトップフラット部分の突起で表現している。
次に、時間t3において、アモルファスシリコン膜1の平面に対して長軸トップフラット型CWレーザ光でのスキャンすなわちアモルファスシリコン膜1の平面すべての照射が完了する。その際、アモルファスシリコン膜1は、図4(b)に示すように、結晶化の際に発生する潜熱によりさらに温度が上昇するが、ほぼSPC範囲内に収まっている。しかし、長軸のトップフラット部分の突起部分すなわち光強度の揺らぎ部分が照射されたアモルファスシリコン膜1の領域は、SPC範囲を超えてEx範囲にまで温度が上がってしまっている。SPC範囲で結晶化した場合とSPC範囲を超えてEx範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。そのため、SPC範囲を超えてEx範囲を経て結晶化した部分は結晶粒の粒径のムラ(以下、Exムラ、と称する)となってしまう。
このように、従来の長軸トップフラット型CWレーザ光を用いて非晶質性半導体を結晶性半導体膜にする場合では、SPCの半導体膜中にExの半導体膜があるすなわちExムラが発生してしまうという問題がある。つまり、表面に突起が発生するなど、結晶性半導体膜の表面の平坦性が失われるだけなく、結晶性半導体膜の面内で粒径のばらつきが発生してしまう。そして、この結晶性半導体膜を有する薄膜トランジスタの特性に悪影響を及ぼしてしまうという問題がある。
ここで、図を用いて、シリコンの結晶化メカニズムについて説明する。図6は、シリコンの結晶化に対する温度とエネルギーの関係を示す図である。なお、図6において、横軸は、温度を示しており、縦軸はエネルギー(熱)を示している。
図6に示すように、アモルファス状態のシリコンは、例えばレーザ光の照射などで熱せられ、SPC範囲すなわち、600℃〜1100℃の温度範囲になるとする。すると、アモルファス状態のシリコンは、固相成長して微結晶化する。なお、このSPC範囲を経て結晶化したシリコンは、平均結晶粒径が25nmから35nmであるSPCの結晶性シリコンとなる。
さらに、SPC範囲のシリコンに熱を加えて、Ex範囲、すなわち、アモルファスシリコンにおける原子のネットワーク構造が変化する融点として考えられる温度である1100℃を越え、かつ、シリコンの融点1414℃以下の範囲になるとする。すると、固相成長で得られる結晶(SPCの結晶性シリコン)からわずかに粒径拡大する。これは、アモルファスシリコンの融点以上の温度となるため、部分的に溶融がすることで粒径が大きくなるためと考えられる。なお、このEx範囲を経て結晶化したシリコンは、平均結晶粒径
が40nmから60nmであるExの結晶性シリコンとなる。
が40nmから60nmであるExの結晶性シリコンとなる。
そして、さらに、Ex範囲のシリコンに熱を加えて、溶融範囲すなわちシリコンの融点である1414℃以上の温度範囲になるとする。そこで、Ex範囲で得られる結晶(Exの結晶性シリコン)は、シリコンの融点において熱エネルギーが潜熱として与えられ、溶融する(液相となる)。なお、溶融範囲を経て結晶化したシリコンは、溶融して体積が縮小した後に体積膨張を伴って結晶化し、平均粒径は50nm以上のP−Si(多結晶シリコン)となる。
次に、Ex範囲のシリコンが溶融するメカニズムについて説明する。図7は、Ex結晶組織の成長メカニズムを説明するための図である。
SPC範囲にあるシリコンでは、確率的に原子が複数集まって、臨界粒径(〜1nm)を越えると結晶核となり、結晶成長する。
それに対し、Ex範囲にあるシリコンでは、アモルファスシリコンの融点以上の温度が加えられているため、原子の移動が促進され、図7(a)に示すように、結晶核の形成が促進される。そして、成長性の核が発生した核の周囲は、潜熱により溶融して(図7(b))、結晶化する。
以上のように、SPC範囲で結晶化した場合と、SPC範囲を超えてEx範囲を経て結晶化した場合と、溶融範囲を経て結晶化した場合とでは、結晶化するメカニズムが異なり結晶化後の粒径等が異なることになる。
それに対して、図8は、本実施の形態におけるCWレーザ光を用いた結晶化について説明するための模式図である。横軸tは、時間の経過を示している。図8(a)は、CWレーザ光の長軸方向のビームプロファイルの断面図を示している。図8(b)は、試料9の非晶質性半導体膜の断面図の温度分布を示している。図8(c)は、試料9の非晶質性半導体膜の状態表面図を示している。
まず、時間t10において、図8(a)に示す長軸のビームプロファイルがガウシアン型であるCWレーザ光(以下、長軸ガウシアン型CWレーザ光と記載)を、試料9の非晶質性半導体膜、具体的にはアモルファスシリコン(a−Si)膜10に照射する。ここで、長軸ガウシアン型CWレーザ光は、照射されたアモルファスシリコン膜10の温度が600℃から1100℃の範囲になるような出力密度で、かつ、図8(c)に示すビームスキャン方向に連続して照射される。すると、アモルファスシリコン膜10は、長軸ガウシアン型CWレーザ光が照射された領域(図中、SPC11と記載)では、図8(b)に示すSPC範囲の温度分布を示す。なお、図8(a)に示す長軸ガウシアン型CWレーザ光では、長軸のトップフラット型CWレーザ光のような、光強度の揺らぎはない。
次に、時間t11において、アモルファスシリコン膜10に対して長軸ガウシアン型CWレーザ光の照射は続けて行われており、長軸ガウシアン型CWレーザ光の照射はアモルファスシリコン膜10の端までに達している。
すると、時間t11で長軸ガウシアン型CWレーザ光が照射された領域は、上述のようにSPC11となる。また、図8(b)に示すように、時間t10で長軸ガウシアン型CWレーザ光が照射されたSPC11は、結晶化の際に発生する潜熱によりさらに温度が上昇し、Ex範囲の温度分布を示すEx領域12となる。それとともに、Ex領域12のビームスキャン方向からみた側面すなわちEx領域12の側面の近接領域は、Ex領域12の熱が伝導されて、SPC範囲の領域すなわちSPC11となっている。なお、Ex範囲
とは、上述したが、アモルファスシリコン膜10における原子のネットワーク構造によって変化する融点として考えられる温度(1100℃)を越え、かつ、シリコンの融点1414℃以下の範囲である。
とは、上述したが、アモルファスシリコン膜10における原子のネットワーク構造によって変化する融点として考えられる温度(1100℃)を越え、かつ、シリコンの融点1414℃以下の範囲である。
その後、時間t12において、アモルファスシリコン膜10に対して長軸ガウシアン型CWレーザ光でのスキャンすなわちアモルファスシリコン膜10の平面すべての照射が完了する。すると、時間t11で長軸ガウシアン型CWレーザ光が照射されたSPC範囲の領域であるSPC11は、図8(c)に示すように、上記同様に、結晶化の際に発生する潜熱によりさらに温度が上昇し、Ex範囲の温度分布を示すEx領域12となる。それとともに、時間t11でEx領域12となったアモルファスシリコン膜10のビームスキャン方向からみた側面の近接領域は、Ex領域12の熱が伝導されて、SPC範囲の領域であるSPC11となる。
ここで、Ex領域12のビームスキャン方向に垂直方向の幅すなわちEx領域12の側面方向の幅は、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅に対応している。つまり、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲とは、この領域範囲で照射された場合に、アモルファスシリコン膜10の温度が600℃から1100℃の範囲(SPC範囲)になる長軸ガウシアン型CWレーザ光の出力密度となる領域範囲を意味する。
このように、長軸ガウシアン型CWレーザ光を用いてアモルファスシリコン膜10を結晶性シリコン膜にする場合には、長軸ガウシアン型CWレーザ光が所定の強度以上となる領域範囲の幅で照射されたアモルファスシリコン膜10の領域では、Exの結晶性シリコン膜に結晶化される。また、長軸ガウシアン型CWレーザ光が照射されたアモルファスシリコン膜10の領域のビームスキャン方向で側面の近接領域は、SPCの結晶性シリコン膜に結晶化される。なお、このように結晶化されたExの結晶性シリコン膜すなわちExの結晶組織からなる結晶性シリコン膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されていない。また、Exの結晶性シリコン膜の平均結晶粒径は、面内均一性を保ちつつ、40nmから60nmとなる。一方、SPCの結晶性シリコン膜の平均結晶粒径は、25nmから35nmとなる。
言い換えると、非結晶性半導体膜の温度が600℃から1100℃の範囲になるような出力密度で長軸ガウシアン型CWレーザ光を非結晶性半導体膜に照射することで非結晶性半導体膜を結晶性半導体膜にする。この長軸ガウシアン型CWレーザ光が照射された非結晶性半導体膜は、結晶化する際に発生する潜熱によりさらに温度が上がり、アモルファスシリコンの原子のネットワーク構造を変化させるアモルファスシリコンの融点として考えられる温度を越え、かつ結晶性シリコンの融点1414℃以下となった後に結晶化して、EXの結晶性半導体膜となる。このようにして、長軸ガウシアン型CWレーザ光が照射された非結晶性半導体膜は、固相成長で得られる結晶からわずかに粒径拡大して、かつ均一性を失うことなく、表面突起は形成されないで結晶化される。また、その際、結晶性半導体膜の平均結晶粒径は、面内均一性を保ちつつ40nmから60nmとなる。
なお、時間t10において、長軸ガウシアン型CWレーザ光を、照射されたアモルファスシリコン膜10の温度が600℃から1100℃の範囲になるような出力密度で非結晶性半導体膜に照射されるとしたが、これに限らない。照射されたアモルファスシリコン膜10の温度が600℃から800℃の範囲になるような出力密度で非結晶性半導体膜に照射するとしてもよく、効果は同じである。
以上、実施の形態1によれば、Exの結晶性シリコン膜すなわち面内均一性の良い結晶組織を有する結晶性半導体膜の製造を実現することができる。
具体的には、長軸ガウシアン型CWレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲(SPC範囲)になるよう非結晶性半導体膜に例えば10〜100マイクロセカンドなどのマイクロセカンドオーダにて照射することで、面内均一性の良い結晶組織を有する結晶性半導体膜の形成することができる。これは、長軸ガウシアン型CWレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲(SPC範囲)になるよう非結晶性半導体膜に照射することで、照射された非結晶性半導体膜が結晶化の際に生ずる潜熱によってその非結晶性半導体膜の温度が1100℃から1414℃の範囲に収まるようにしているからである。これにより、照射された非結晶性半導体膜は、1414℃以上の温度範囲を経て結晶化されることはなく、1100℃から1414℃の温度範囲を経て結晶化されるので、表面突起の発生を抑えることができ、表面の平坦性を保つことができる。そのため、このように形成された結晶性半導体膜を有する薄膜トランジスタは、特性を向上させることができる。
また、長軸ガウシアン型CWレーザ光は、ナノセカンドオーダではなくマイクロセカンドオーダで非結晶性半導体膜に照射される。それにより、長軸ガウシアン型CWレーザ光の照射時間を長くとることができるため、非結晶性半導体膜における原子の構造がアモルファスの状態から原子が再配列して結晶化するまでの十分な時間を確保することができる。
なお、最初から、長軸ガウシアン型CWレーザ光を、照射された非結晶性半導体膜の温度が瞬間的に1100℃から1414℃の範囲になるような出力密度で照射することで非結晶性半導体膜を結晶性半導体膜にする場合も考えられる。しかし、それは、以下の理由で不適である。すなわち、照射された非結晶性半導体膜の領域内に生ずる潜熱により、非結晶性半導体膜の領域は、1414℃以上となって溶融してしまった後に、結晶化することになる。非結晶性半導体膜が1414℃以上の温度領域を経て結晶化される場合、非結晶性半導体膜は、溶融して体積が縮小した後に体積膨張を伴って結晶化するため、例えば膜厚とほぼ同じ高さの表面突起が発生してしまうだけでなく、粒径の面内ばらつきも大きくなってしまう。したがって、最初から、長軸ガウシアン型CWレーザ光を、照射されたアモルファスシリコン膜10の温度が瞬間的に1100℃から1414℃の範囲になるような出力密度で照射することで非結晶性半導体膜を結晶性半導体膜にする方法は、面内均一性の良い結晶組織を有する結晶性半導体膜の製造を実現することができず、不適である。
(実施の形態2)
実施の形態2では、実施の形態1の方法で形成した面内均一性の良い結晶組織を有する結晶性半導体膜の適用例について説明する。
実施の形態2では、実施の形態1の方法で形成した面内均一性の良い結晶組織を有する結晶性半導体膜の適用例について説明する。
図9は、本実施の形態における結晶性半導体膜付き基板への適用例について説明するための図である。
まず、基材200上に非結晶性半導体膜210が形成された非結晶質半導体膜付き基板と、長軸ガウシアン型CWレーザ光とを準備する。ここで、長軸ガウシアン型CWレーザ光のビームプロファイルは、図9(a)に示すように、ガウシアンの光強度分布を示している。
次に、長軸ガウシアン型のCWレーザ光を非結晶性半導体膜210にマイクロセカンドオーダにて照射する。具体的には、非結晶性半導体膜210の温度が600℃から800℃の範囲(SPC範囲)になるように、長軸ガウシアン型のCWレーザ光を非結晶性半導体膜210に照射する。
すると、図9(b)に示すように、 長軸ガウシアン型CWレーザ光が照射された領域は、SPC結晶性半導体膜211となる。ここで、SPC結晶性半導体膜211は、上述したように、600℃〜1100℃の温度範囲(SPC範囲)で、固相成長で結晶化した結晶組織(結晶粒)を有する結晶性半導体膜である。
そして、長軸ガウシアン型のCWレーザ光の照射が終了して、一定時間経過すると、長軸ガウシアン型CWレーザ光が照射されたSPC結晶性半導体膜211の一部の領域は、結晶化の際に発生する潜熱によりさらにEx範囲の温度に上昇して結晶粒径を拡大させて、図9(b)に示すように、Ex結晶性半導体膜212となる。
ここで、SPC結晶性半導体膜211のうち、Ex結晶性半導体膜212となる一部の領域の幅は、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅に対応している。
このようにして、長軸ガウシアン型CWレーザ光を用いた面内均一性の良い結晶組織を有する結晶性半導体膜を有する結晶性半導体膜付き基板を実現できる。
なお、長軸ガウシアン型CWレーザ光を用いた面内均一性の良い結晶組織を有する結晶性半導体膜は、上記の場合に限られない。ボトムゲート型薄膜トランジスタに適用してよい。
図10は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するため図であり、図11は、本実施の形態におけるボトムゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。図12は、本実施の形態の結晶性半導体膜を備えるボトムゲート型薄膜トランジスタの構成を示す図である。
まず、例えばガラスまたは絶縁基板などの基材200を準備する。次いで、基材200の洗浄を行い(S201)、基材200に汚染防止膜を成膜する(S202)。
次に、図10(a)に示すように、基材200上に、ゲート電極220を形成する(S203)。具体的には、スパッタ法により基材200上にゲート電極220となる金属を堆積し、フォトリソグラフィ及びエッチングによりゲート電極220をパターニングする。ここで、ゲート電極220は、モリブデン(Mo)若しくはMo合金などの金属、チタニウム(Ti)、アルミニウム(Al)若しくはAl合金などの金属、銅(Cu)若しくはCu合金などの金属、または、銀(Ag)、クロム(Cr)、タンタル(Ta)若しくはタングステン(W)等の金属の材料で形成される。
次に、図10(b)及び図10(c)に示すように、ゲート電極220上にゲート絶縁膜230を成膜し、ゲート絶縁膜230上に例えばアモルファルシリコン膜などの非結晶性半導体膜240を成膜する(S204)。具体的には、プラズマCVD法により、ゲート電極220上にすなわち基材200とゲート電極220とを覆うようにゲート絶縁膜230を成膜し(図10(b))、成膜したゲート絶縁膜230上に非結晶性半導体膜240を連続的に成膜する(図10(c))。
次に、非結晶性半導体膜240に長軸ガウシアン型CWレーザ光を照射する前準備として、脱水素処理を行う(S205)。具体的には、例えば400℃〜500℃で30分間のアニールを行う。非結晶性半導体膜240には、通常、5%〜15%の水素がSiHとして含有されている。5%〜15%の水素を含有したままの非結晶性半導体膜240を結晶化する場合、水素がシリコンの手を塞いでしまい結晶化を阻害してしまうだけでなく、
突沸のような現象が起こりやすくなる。つまり、プロセス制御上好ましくないため、脱水素処理を行う。
突沸のような現象が起こりやすくなる。つまり、プロセス制御上好ましくないため、脱水素処理を行う。
次に、図10(d)及び図10(e)に示すように、長軸ガウシアン型CWレーザ光を非結晶性半導体膜240に照射し、非結晶性半導体膜240を結晶化する(S206)。具体的には、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲で照射された非結晶性半導体膜240の領域は、Ex結晶性半導体膜242になり、Ex結晶性半導体膜242に近接する領域では、SPC結晶性半導体膜241となる。一方、長軸ガウシアン型CWレーザ光がほとんど照射されていない非結晶性半導体膜240の領域は、非結晶性半導体膜240のままである。ここで、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、少なくともゲート電極220の幅(CWレーザ光の長軸方向に垂直方向の幅)より広い。なお、長軸ガウシアン型CWレーザ光の照射方法の詳細は、上述したので説明を省略する。
次に、水素プラズマ処理を行う(S207)。具体的には、水素プラズマ処理を行うことで、長軸ガウシアン型CWレーザ光が照射された非結晶性半導体膜240すなわち、非結晶性半導体膜240、SPC結晶性半導体膜241及びEx結晶性半導体膜242の水素終端化処理を行う。
次に、半導体膜250を形成する(S208)。具体的には、プラズマCVD法により、非結晶性半導体膜240、SPC結晶性半導体膜241及びEx結晶性半導体膜242上に、半導体膜250を成膜する。そして、Ex結晶性半導体膜242の領域が残るようにパターニングし、半導体膜250と非結晶性半導体膜240とSPC結晶性半導体膜241とをエッチングにより除去する。それにより、面内均一性の良い結晶組織を有する結晶性半導体膜のみをボトムゲート型薄膜トランジスタのチャネル部とすることができる。
次に、ソース・ドレイン電極270を形成する(S210)。具体的には、半導体膜250上に、スパッタ法によりソース・ドレイン電極270となる金属が堆積される。続いて、ソース・ドレイン電極270のパターニングを行う。ここで、半導体膜250は、Ex結晶性半導体膜242とソース・ドレイン電極270とを接続するオーミックコンタクト層となっている。
このようにして、図12に示すゲートボトム型薄膜トランジスタが製造される。
なお、上記では、説明の便宜のため1つのゲートボトム型薄膜トランジスタを製造する方法について説明したが、それに限らない。複数のゲートボトム型薄膜トランジスタを同時に製造するとしてもよい。
図13は、複数のゲートボトム型薄膜トランジスタを同時に製造する場合について説明するための図である。
複数のゲートボトム型薄膜トランジスタを同時に製造する場合には、上述したS201〜S205において、所定の間隔で並んだ複数のゲート電極220を基材200上に形成し、ゲート電極220上にゲート絶縁膜230を成膜すればよい。ここで、複数のゲート電極220は、所定の間隔で一列に並んでいるとしてもよいし、さらに、この列が一定の間隔で配置されているとしてもよい。なお、図13は後者の例を示している。
そして、S206において、図13に示すように、長軸ガウシアン型CWレーザ光を所定の間隔で一列に並んでいるゲート電極220に対応する非結晶性半導体膜240の領域(帯状の領域)を連続的に照射して、非結晶性半導体膜240の領域を結晶化すればよい
。ここで、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、この非結晶性半導体膜240の領域(帯状の領域)の幅よりも広い。なお、非結晶性半導体膜240の領域(帯状の領域)の幅は、長軸ガウシアン型CWレーザ光のスキャン方向に垂直の幅である。
。ここで、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲の幅は、この非結晶性半導体膜240の領域(帯状の領域)の幅よりも広い。なお、非結晶性半導体膜240の領域(帯状の領域)の幅は、長軸ガウシアン型CWレーザ光のスキャン方向に垂直の幅である。
言い換えると、長軸ガウシアン型CWレーザ光は、所定間隔ごとに配置された複数のゲート電極220に対応する非結晶性半導体膜240上の領域であって、所定間隔ごとに配置された複数のゲート電極の配置方向と垂直な方向の幅を覆う非結晶性半導体膜240の領域(図中、帯状の領域)に連続的に照射される。それにより、ゲート電極220に対応する非結晶性半導体膜240の領域をEx結晶性半導体膜242にすることができる。なお、Ex結晶性半導体膜242の長軸ガウシアン型CWレーザ光のスキャン方向に垂直な近接領域は、上述と同様に、SPC結晶性半導体膜241となっている。
このように、連続発振型のレーザの長軸方向のガウシアン分布の幅を、所定間隔ごとに配置された複数のゲート電極に対応する非結晶性半導体膜上の領域(の幅)に対応させることにより、非結晶性半導体膜上のゲート電極に対応する領域を選択的に照射することができる。それにより、薄膜トランジスタにおいてチャネル部として形成される結晶性半導体膜の領域を選択的に微結晶化でき、加えて表面が平坦な結晶性半導体膜を形成できる。
なお、Ex結晶性半導体膜242の領域は、平均結晶粒径が40nmから60nmである結晶粒によって構成され、複数のゲート電極220が列状に配置された(所定の間隔で一列に並んでいる)領域にまたがって帯状に連続して形成されている。また、SPC結晶性半導体膜241は、Ex結晶性半導体膜242に近接して形成されている。このような結晶性半導体膜を有する基材200は、多数の個片にダイシング等により分割する際、上記の帯状の領域に沿ってダイシングを行うことができるので容易に分割することができるという効果を奏する。
以上、本実施の形態2によれば、面内均一性の良い結晶組織を有する結晶性半導体膜が適用されたボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板を実現することができる。
(実施の形態3)
実施の形態2では、ボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板への適用例について説明した。実施の形態3は、トップゲート型薄膜トランジスタへの適用例について説明する。
実施の形態2では、ボトムゲート型薄膜トランジスタ、及び、結晶性半導体膜付き基板への適用例について説明した。実施の形態3は、トップゲート型薄膜トランジスタへの適用例について説明する。
図14は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するための図である。図15は、本実施の形態3におけるトップゲート型薄膜トランジスタの構成を示す図である。
図14は、トップゲート型薄膜トランジスタの製造工程の一部を抜き出したものである。
すなわち、図14(b)に示すように、基材300上にソース・ドレイン電極310が形成され、ソース・ドレイン電極310上に、非結晶性半導体膜320が形成される製造工程を示している。そして、図14(a)に示す長軸ガウシアン型CWレーザ光を非結晶性半導体膜320に照射し、図14(c)に示すように結晶化するという製造工程を示している。
具体的には、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範
囲を、非結晶性半導体膜320のゲートとなる領域に照射する。
囲を、非結晶性半導体膜320のゲートとなる領域に照射する。
すると、長軸ガウシアン型CWレーザ光の長軸方向で所定の強度以上となる領域範囲が照射された非結晶性半導体膜320の領域は、Ex結晶性半導体膜322になり、Ex結晶性半導体膜322に近接する領域では、SPC結晶性半導体膜321となる。一方、長軸ガウシアン型CWレーザ光がほとんど照射されていない非結晶性半導体膜320の領域は、非結晶性半導体膜320のままである。なお、長軸ガウシアン型CWレーザ光の照射方法の詳細は、上述と同様のため省略する。
このようにして、Ex結晶性半導体膜322を有する例えば図15に示すトップゲート型薄膜トランジスタが形成される。ここで、図15に示すトップゲート型薄膜トランジスタは、基材300と、ソース・ドレイン電極310と、Ex結晶性半導体膜322と、Ex結晶性半導体膜上に形成されたゲート絶縁膜340と、ゲート絶縁膜340上に形成されたゲート電極350とを備える。
なお、トップゲート型薄膜トランジスタの構成としては、図15に限らず、例えば図16に示すようなものもある。ここで、図16は、本実施の形態3におけるトップゲート型薄膜トランジスタの別の構成を示す図である。図15と同様の要素には同一の符号を付している。なお、図15に示すトップゲート型薄膜トランジスタでは、ゲート電極350上に形成された保護膜460が図示されている。
図17は、本実施の形態におけるトップゲート型薄膜トランジスタの製造方法を説明するためのフロー図である。
S301〜S311の工程は、ソース・ドレイン電極310とゲート電極350とを形成する順番以外は、S201〜S209の工程と同様のため説明を省略する。また、S305については、図14で説明したとおりであるので説明を省略する。なお、S312では、ゲート電極350上に、保護膜(例えば保護膜460)を形成している。
また、図16または図17に示す本実施の形態のトップゲート型薄膜トランジスタは、実施の形態2と同様に、同時に複数製造されるとしてももちろん構わない。その場合には、S301〜S303において、所定の間隔で並んだ複数のソース・ドレイン電極310を基材300上に形成し、ゲート電極220上にゲート絶縁膜340を成膜すればよい。ここで、複数のソース・ドレイン電極310は、所定の間隔で一列に並んでいるとしてもよいし、さらに、この列が一定の間隔で配置されているとしてもよい。
そして、長軸ガウシアン型CWレーザ光は、所定間隔ごとに配置された複数のソース・ドレイン電極310間のゲート電極350が形成される領域に対応する非結晶性半導体膜上の領域(帯状の領域)に連続的に照射される。それにより、ゲート電極350が形成される領域に対応する非結晶性半導体膜の領域をEx結晶性半導体膜322にすることができる。
なお、Ex結晶性半導体膜322の領域は、平均結晶粒径が40nmから60nmである結晶粒によって構成され、複数のゲート電極350が列状に配置される領域にまたがって帯状に連続して形成されている。また、SPC結晶性半導体膜は、Ex結晶性半導体膜322に近接して形成される。このような結晶性半導体膜を有する基材300は、多数の個片にダイシング等により分割される際、上記の帯状の領域に沿ってダイシングを行うことができるので容易に分割することができるという効果を奏する。
以上、本実施の形態3によれば、面内均一性の良い結晶組織を有する結晶性半導体膜が
適用されたトップゲート型薄膜トランジスタを実現することができる。
適用されたトップゲート型薄膜トランジスタを実現することができる。
以上のように、非結晶性半導体膜の温度が600℃から800℃の範囲(SPC範囲)になるよう、短軸及び長軸がガウシアン分布である連続発振型のレーザ光を、非結晶性半導体膜に照射することで、その際に非結晶性半導体膜に生ずる潜熱によって非結晶性半導体膜の温度が1100℃から1414℃の範囲(Ex範囲)を経て非結晶性半導体膜を結晶化させる。この方法では、非結晶性半導体膜内に1414℃以上(溶融範囲)を経て結晶化された領域が形成されることはないので、表面突起の発生を抑え、表面の平坦性を保つことができる結晶性半導体膜を形成できる。したがって、表面突起の発生を抑え、表面の平坦性を保つことができる結晶性半導体膜を実現できるだけでなく、これを有する薄膜トランジスタを実現できる。
以上、本発明によれば、ガウシアン分布等、長軸方向に光強度勾配を有するCWレーザをマイクロ秒オーダの照射時間で照射することで、非晶質性半導体膜を結晶化する。その際、潜熱の効果を利用して、非晶質の融点以上で、かつ、結晶の融点以下の温度範囲で非晶質性半導体膜を結晶化している。それにより、結晶化された結晶性半導体膜は、面内の粒径ばらつきが抑制されると同時に、固相成長により結晶化された場合よりも粒径が拡大した結晶組織が形成される。それにより、面内均一性の良い結晶組織を有する結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタを実現することができる。
また、このように、SPC結晶組織よりも電気特性に優れ、かつ面内均一性が良い微結晶組織を有するEx結晶組織からなる結晶化半導体膜を形成することで、特性ばらつきが少ない薄膜トランジスタ、及び、その薄膜トランジスタを用いた表示装置を実現することができる。
Exの結晶性半導体膜は、平均結晶粒径が40nmから60nmである結晶粒によって構成されている。そのため、例えば、Ex結晶性半導体膜を用いて形成されたトップゲート型の薄膜トランジスタは、有機ELディスプレイに用いる薄膜トランジスタとして十分なオン特性が得られる移動度を確保できるという効果を奏する。
なお、結晶性半導体膜は、Exの結晶性半導体膜のみからなるとしてもよいし、アモルファスとExの結晶の混晶で構成されているとしてもよい。その場合、結晶性半導体膜は、アモルファスと結晶の混晶を含む、すなわち、平均結晶粒径が40nmから60nmの結晶粒と、前記平均結晶粒径が40nmから60nmの結晶粒の周囲にアモルファス構造の領域とを含んでいる。この構造により、結晶性半導体膜は、隣接する結晶粒の界面の結晶学的不整合を、アモルファス構造で緩和することができる。
以上、本発明の結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明は、結晶性半導体膜の製造方法、結晶性半導体膜付き基板の製造方法、薄膜トランジスタに利用でき、特に、テレビなどのFPD表示装置として用いられる有機EL表示装置の薄膜トランジスタのチャネル部に利用することができる。
1、10 アモルファスシリコン膜
11 SPC
12 Ex領域
20 レーザ装置
30 長軸成形レンズ
40 ミラー
50 短軸成形レンズ
60 集光レンズ
70 ビームプロファーラー
80 石英ガラス
100 CWレーザ光結晶化装置
200、300 基材
210、240、320 非結晶性半導体膜
211、241、321 SPC結晶性半導体膜
212、242、322 Ex結晶性半導体膜
220、350 ゲート電極
230、340 ゲート絶縁膜
250 半導体膜
270、310 ドレイン電極
460 保護膜
11 SPC
12 Ex領域
20 レーザ装置
30 長軸成形レンズ
40 ミラー
50 短軸成形レンズ
60 集光レンズ
70 ビームプロファーラー
80 石英ガラス
100 CWレーザ光結晶化装置
200、300 基材
210、240、320 非結晶性半導体膜
211、241、321 SPC結晶性半導体膜
212、242、322 Ex結晶性半導体膜
220、350 ゲート電極
230、340 ゲート絶縁膜
250 半導体膜
270、310 ドレイン電極
460 保護膜
Claims (17)
- 短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から1100℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、
前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜は、前記600℃から1100℃の温度範囲に対応して結晶化する第2工程と、
前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、を含み、
前記上に凸の連続的な光強度分布は、前記長軸方向に所定の強度以上となる領域範囲を有し、
前記領域範囲は、前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域に対応している
結晶性半導体膜の製造方法。 - 前記凸の連続的な光強度分布は、ガウシアン分布である
請求項1に記載の結晶性半導体膜の製造方法。 - 前記第1工程において、前記連続発振型のレーザ光を、前記非結晶性半導体膜の温度範囲が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する
請求項1に記載の結晶性半導体膜の製造方法。 - 前記第1工程において、
前記連続発振型のレーザ光を、前記非結晶性半導体膜にマイクロセカンドオーダにて照射する
請求項1に記載の結晶性半導体膜の製造方法。 - 前記第1工程において、
前記連続発振型のレーザ光を前記非結晶性半導体膜上に照射する時間は、10〜100マイクロセカンドである
請求項4に記載の結晶性半導体膜の製造方法。 - 前記第1工程の前に、
基材を準備する第4工程と、
前記基材の上にゲート電極を所定間隔ごとに複数配置する第5工程と、
前記所定間隔ごとに配置された複数のゲート電極上に絶縁膜を成膜する第6工程と、
前記絶縁膜上に前記非結晶性半導体膜を成膜する第7工程と、を含み、
前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域の温度が前記潜熱により1100℃から1414℃になるように、前記上に凸の連続的な光強度分布の前記長軸の方向における一定の幅が規定されている
請求項1に記載の結晶性半導体膜の製造方法。 - 前記所定間隔ごとに配置された複数のゲート電極に対応する前記非結晶性半導体膜上の領域は、前記所定間隔ごとに配置された複数のゲート電極の幅を覆う領域である
請求項6に記載の結晶性半導体膜の製造方法。 - 基材と、
前記基材の上方に配置された複数のゲート電極と、
前記ゲート電極上に形成された絶縁膜と、
前記基材の上方に配置された複数のゲート電極上の絶縁膜を覆って形成された結晶性半導体膜と、を具備し、
前記結晶性半導体膜は、
平均結晶粒径が40nmから60nmである結晶粒によって構成されており、前記複数のゲート電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第1領域と、
平均結晶粒径が25nmから35nmによって構成されており、前記第1領域に隣接して形成されている、前記結晶性半導体膜内の第2領域とを有する
結晶性半導体膜付き基板。 - 前記結晶性半導体膜は、アモルファスと結晶の混晶を含む
請求項8に記載の結晶性半導体膜付き基板。 - 前記複数のゲート電極は、前記基材の上方に列状に配置され、
前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている
請求項8または請求項9に記載の結晶性半導体膜付き基板。 - 前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、
短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、
前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、
前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、
前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第1領域に対応する
請求項8〜請求項10のいずれか1項に記載の結晶性半導体膜付き基板。 - ボトムゲート型の薄膜トランジスタであって、
ゲート電極と、
前記ゲート電極上に形成された絶縁膜と、
前記絶縁膜上に形成された結晶性半導体膜と、
前記結晶性半導体膜上に形成されたソース/ドレイン電極と、を具備し、
前記結晶性半導体膜は、
前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成され、
前記結晶粒は、
短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、
前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、
前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、
前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている
薄膜トランジスタ。 - 基材と、
前記基材の上方に配置された複数のソース/ドレイン電極と、
前記ソース/ドレイン電極上に形成された絶縁膜と、
前記基材の上方に配置された複数のソース/ドレイン電極上に形成された絶縁膜を覆って形成された結晶性半導体膜と、を具備し、
前記結晶性半導体膜は、
前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成されており、前記複数のソース/ドレイン電極が配置された領域にまたがって連続して形成される前記結晶性半導体膜内の第1領域と、
平均結晶粒径が25nmから35nmによって構成されており、前記第1領域に隣接して形成されている前記結晶性半導体膜内の第2領域とを有する
結晶性半導体膜付き基板。 - 前記結晶性半導体膜は、アモルファスと結晶の混晶を含む
請求項13に記載の結晶性半導体膜付き基板。 - 前記複数のゲート電極は、前記基材の上方に列状に配置され、
前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、前記複数のゲート電極が列状に配置された領域にまたがって帯状に連続して形成されている
請求項13または請求項14に記載の結晶性半導体膜付き基板。 - 前記平均結晶粒径が40nmから60nmである結晶粒によって構成される結晶性半導体膜内の第1領域は、
短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、
前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、
前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、
前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定され、
前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域は、前記第1領域に対応する
請求項13〜請求項15のいずれか1項に記載の結晶性半導体膜付き基板。 - トップゲート型の薄膜トランジスタであって、
ソース/ドレイン電極と、
前記ソース/ドレイン電極上に形成された結晶性半導体膜と、
前記結晶性半導体膜上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、を具備し、
前記結晶性半導体膜は、
前記結晶性半導体膜内の平均結晶粒径が40nmから60nmである結晶粒によって構成され、
前記結晶粒は、
短軸及び長軸において上に凸の連続的な光強度分布を有する連続発振型のレーザ光を、非結晶性半導体膜の温度が600℃から800℃の範囲になるよう前記非結晶性半導体膜に照射する第1工程と、
前記第1工程において前記連続発振型のレーザ光が照射された非結晶性半導体膜が、前記600℃から800℃の温度範囲に対応して前記非結晶性半導体膜を結晶化する第2工程と、
前記非結晶性半導体膜の面内における所定の温度が、前記連続発振型のレーザ光の照射により非結晶性半導体膜が結晶化する際に生じる潜熱により1100℃から1414℃になり、前記1100℃から1414℃の温度範囲に対応して前記結晶化した非結晶性半導体膜の結晶粒径を拡大させる第3工程と、により形成され、
前記潜熱により1100℃から1414℃の温度範囲になる前記非結晶性半導体膜上の領域が一定の幅を持つように、前記長軸方向において上に凸の連続的な光強度分布を規定されている
薄膜トランジスタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/003157 WO2011141949A1 (ja) | 2010-05-10 | 2010-05-10 | 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011141949A1 true JPWO2011141949A1 (ja) | 2013-07-22 |
Family
ID=44914029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011533465A Withdrawn JPWO2011141949A1 (ja) | 2010-05-10 | 2010-05-10 | 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US20110297950A1 (ja) |
JP (1) | JPWO2011141949A1 (ja) |
KR (1) | KR20130044124A (ja) |
CN (1) | CN102754187A (ja) |
WO (1) | WO2011141949A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011161715A1 (ja) | 2010-06-21 | 2011-12-29 | パナソニック株式会社 | 薄膜トランジスタアレイ装置、有機el表示装置、及び、薄膜トランジスタアレイ装置の製造方法 |
JP5891504B2 (ja) | 2011-03-08 | 2016-03-23 | 株式会社Joled | 薄膜トランジスタアレイ装置の製造方法 |
CN103003928A (zh) | 2011-06-02 | 2013-03-27 | 松下电器产业株式会社 | 薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置 |
WO2013031198A1 (ja) | 2011-08-30 | 2013-03-07 | パナソニック株式会社 | 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板 |
KR101888089B1 (ko) * | 2011-09-29 | 2018-08-16 | 엘지디스플레이 주식회사 | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
CN103155019B (zh) | 2011-09-30 | 2016-01-20 | 株式会社日本有机雷特显示器 | 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法 |
JP5998397B2 (ja) * | 2011-10-25 | 2016-09-28 | 株式会社Joled | 薄膜半導体装置及びその製造方法 |
KR20230082837A (ko) | 2021-12-02 | 2023-06-09 | 인하대학교 산학협력단 | 실리콘계 물질의 단결정 성장방법 |
US20240067914A1 (en) * | 2022-08-15 | 2024-02-29 | Cellino Biotech, Inc. | Systems and methods for cell manufacturing |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4397439B2 (ja) * | 1997-09-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR100848099B1 (ko) * | 2002-05-27 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
JP2003229359A (ja) * | 2001-11-29 | 2003-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2005136138A (ja) * | 2003-10-30 | 2005-05-26 | Sony Corp | 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置 |
JP5388433B2 (ja) * | 2006-10-03 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
EP2291856A4 (en) * | 2008-06-27 | 2015-09-23 | Semiconductor Energy Lab | THIN FILM TRANSISTOR |
TWI491048B (zh) * | 2008-07-31 | 2015-07-01 | Semiconductor Energy Lab | 半導體裝置 |
-
2010
- 2010-05-10 WO PCT/JP2010/003157 patent/WO2011141949A1/ja active Application Filing
- 2010-05-10 KR KR1020117019213A patent/KR20130044124A/ko not_active Application Discontinuation
- 2010-05-10 JP JP2011533465A patent/JPWO2011141949A1/ja not_active Withdrawn
- 2010-05-10 CN CN2010800087344A patent/CN102754187A/zh active Pending
-
2011
- 2011-08-18 US US13/212,465 patent/US20110297950A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN102754187A (zh) | 2012-10-24 |
US20110297950A1 (en) | 2011-12-08 |
KR20130044124A (ko) | 2013-05-02 |
WO2011141949A1 (ja) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2011141949A1 (ja) | 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ | |
US8748326B2 (en) | Device and method for forming low-temperature polysilicon film | |
US8421080B2 (en) | Thin-film transistor array device, organic EL display device, and method of manufacturing thin-film transistor array device | |
JP4190798B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
KR20030057484A (ko) | 반도체 장치 및 그 반도체 장치의 생산 시스템 | |
KR20020032551A (ko) | 박막 반도체 장치의 제조 방법 | |
JP2004335839A (ja) | 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置 | |
JP5085902B2 (ja) | 表示装置の製造方法 | |
JP2003031496A (ja) | 半導体基板の製造方法及び半導体装置 | |
KR100333275B1 (ko) | 액정표시장치의 tft 및 그 제조방법 | |
KR20140018081A (ko) | 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치 | |
JP2006295117A (ja) | 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法 | |
JP4169073B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
TWI352391B (ja) | ||
JP2007281421A (ja) | 半導体薄膜の結晶化方法 | |
US8535994B2 (en) | Thin-film transistor array device manufacturing method | |
US7541615B2 (en) | Display device including thin film transistors | |
KR100660814B1 (ko) | 박막트랜지스터의 반도체층 형성방법 | |
WO2013030885A1 (ja) | 薄膜形成基板の製造方法及び薄膜基板 | |
KR20060106170A (ko) | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 | |
CN100573886C (zh) | 显示装置 | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
JP2007281465A (ja) | 多結晶膜の形成方法 | |
KR101137734B1 (ko) | 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 | |
JP2011216665A (ja) | 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140314 |