JPWO2011118519A1 - 伝送装置及び伝送方法 - Google Patents

伝送装置及び伝送方法 Download PDF

Info

Publication number
JPWO2011118519A1
JPWO2011118519A1 JP2012506979A JP2012506979A JPWO2011118519A1 JP WO2011118519 A1 JPWO2011118519 A1 JP WO2011118519A1 JP 2012506979 A JP2012506979 A JP 2012506979A JP 2012506979 A JP2012506979 A JP 2012506979A JP WO2011118519 A1 JPWO2011118519 A1 JP WO2011118519A1
Authority
JP
Japan
Prior art keywords
signal
tdm
multiplexing
unit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012506979A
Other languages
English (en)
Other versions
JP5510538B2 (ja
Inventor
聡一 廣瀬
聡一 廣瀬
鎌田 慎也
慎也 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012506979A priority Critical patent/JP5510538B2/ja
Publication of JPWO2011118519A1 publication Critical patent/JPWO2011118519A1/ja
Application granted granted Critical
Publication of JP5510538B2 publication Critical patent/JP5510538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1623Plesiochronous digital hierarchy [PDH]
    • H04J3/1647Subrate or multislot multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13216Code signals, frame structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292Time division multiplexing, TDM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

伝送装置であって、他の装置から信号を受信する複数の入力インターフェースと、他の装置へ信号を送信する複数の出力インターフェースと、複数の入力インターフェースによって受信された各信号を多重化する多重化部と、多重化部によって多重化された信号を、複数の出力インターフェース夫々に送信する分配部と、各信号の送信先を定義したスイッチングテーブルを記憶するテーブル記憶部と、を備え、出力インターフェースは、多重化部によって多重化された信号に含まれる各信号から、スイッチングテーブルの内容に応じて自身が送信すべき信号を抽出し、スイッチングテーブルの内容に応じた転送先へ送信する。

Description

本発明は、信号のスイッチングを行うための技術に関する。
従来、TDM(Time Division Multiplexing:時分割多重化)通信におけるスイッチングを行うスイッチ(以下、「TSW」という。)が提案されている。TSWでは、入力スロット数と、TSW内部で置き換えるスロット数と、出力スロット数との比が、1:1:1であった。すなわち、TDM通信の回線を集約するメインモジュールにおいて、TSW内部の置き換えスロット及びそれに伴う内部回路の数は、入出力するスロットの数の倍数分用意される必要があった。
なお、TSWに関する関連技術としては、特許文献1と特許文献2に開示された技術がある。特許文献1には、出力多重回路がデータメモリからの出力を順次選択して多重し、出力多重時分割データを出力ハイウェイに出力することで、回路規模を縮小する技術が開示されている。また、特許文献2には、ディジタル交換機において、各回線インターフェース部が必要とする通話チャネル数を表示し、制御部がそれを読み取って多重度変換回路を制御する技術が開示されている。
日本国特開2002−077960号公報 日本国特開平10−032888号公報
従来のTSWでは、入出力スロットの数が多くなると、それに伴い内部回路の規模が大きくなってしまうという問題が生じていた。例えば、サポートする入出力スロット数がnとなれば、メインモジュール内のTSWの内部回路もnスロット分用意しなければならない。したがって、サポートするスロットの数の増加に伴って、メインモジュールの内部回路は膨大なものとなってしまう。
上記事情に鑑み、本発明は、入出力スロットの数が増加した場合に、それに伴うハードウェアの規模の増大を抑止することを可能とする技術を提供することを目的とする。
本発明の一態様は、伝送装置であって、他の装置から信号を受信する複数の入力インターフェースと、他の装置へ信号を送信する複数の出力インターフェースと、前記複数の入力インターフェースによって受信された各信号を多重化する多重化部と、前記多重化部によって多重化された信号を、前記複数の出力インターフェース夫々に送信する分配部と、各信号の送信先を定義したスイッチングテーブルを記憶するテーブル記憶部と、を備え、前記出力インターフェースは、前記多重化部によって多重化された信号に含まれる各信号から、前記スイッチングテーブルの内容に応じて自身が送信すべき信号を抽出し、前記スイッチングテーブルの内容に応じた転送先へ送信する。
本発明の一態様は、他の装置から信号を受信する複数の入力インターフェースと、他の装置へ信号を送信する複数の出力インターフェースと、各信号の送信先を定義したスイッチングテーブルを記憶するテーブル記憶部と、を備える伝送装置が行う伝送方法であって、前記伝送装置が、前記複数の入力インターフェースによって受信された各信号を多重化する多重化ステップと、前記伝送装置が、前記多重化ステップによって多重化された信号を、前記複数の出力インターフェース夫々に送信する分配ステップと、前記伝送装置が、前記複数の出力インターフェースそれぞれにおいて、前記多重化された信号に含まれる各信号から、前記スイッチングテーブルの内容に応じて自身が送信すべき信号を抽出し、前記スイッチングテーブルの内容に応じた転送先へ送信する送信ステップと、を備える。
本発明により、入出力スロットの数が増加した場合に、それに伴うハードウェアの規模の増大を抑止することが可能となる。
伝送装置の構成を示すブロック図である。 多重機構の機能構成を示す機能ブロック図である。 伝送装置におけるスロット番号と多重用逓倍カウンタ値との対応表を示す図である。 多重機構によって生成されるTDM多重信号の概略を表す図である。 出力インターフェースの機能構成を示す機能ブロック図である。 多重機構によって生成されるTDM多重信号の変形例の概略を表す図である。
図1は、伝送装置100の構成を示すブロック図である。伝送装置100は、複数のTDM(Time Division Multiplexing)信号の入力を受けスイッチングを行うTDMスイッチである。図1に示すように、実施形態の伝送装置100は、入力インターフェース(入力INF)1と、メインモジュール2と、出力インターフェース(出力INF)5とを備える。入力インターフェース1、メインモジュール2、及び出力インターフェース5は、それぞれ、クロックマスター20からTDM同期用クロックを受信する。
なお、図1には、1つの入力インターフェース1のみ図示されているが、メインモジュール2に入力されるスロット(Slot)毎に、入力インターフェース1が設けられる。また、図1には、1つの出力インターフェース5のみ図示されているが、メインモジュール2から出力されるスロット毎に出力インターフェース5が設けられている。すなわち、図1のように入力されるスロットの数がNである場合には、入力インターフェース1がN個設けられ、出力されるスロットの数がNである場合には、出力インターフェース5がN個設けられる。入力インターフェース1及び出力インターフェース5の数は、図1のように同数であっても良いし、異なる数であっても良い。また、以下の説明では、一方向の通信についてのみ説明するが、反対方向の通信についても同様に行われる。
入力インターフェース1は、他の装置や他の回路からTDM信号を受信する。入力インターフェース1に入力されるTDM信号の多重数は任意である。TDM信号の回線フォーマットは、例えばE1回線やT1回線である。入力インターフェース1は、M本のTDM信号を受信し、受信したM本のTDM信号を時分割多重によって集約する。そして、入力インターフェース1は、生成された信号(以下、「TDM集約信号」という。)を、TDM同期用クロックに同期させてメインモジュール2へ出力する。
メインモジュール2は、通信方向毎に多重機構3及び分配機構4の組を備える。メインモジュール2は、複数の入力インターフェース1からのスロット毎のTDM集約信号を受信する。メインモジュール2でサポートするスロット数は任意であり、ここではNスロットとしている。
メインモジュール2の多重機構3は、入力インターフェース1からスロット毎のTDM集約信号を受信すると、TDM同期用クロックを逓倍した逓倍クロックに基づいて、同一チャネルの全スロット分のTDM集約信号を多重化したTDM多重信号を形成する。そして、多重機構3は、形成されたTDM多重信号を分配機構4に送信する。そのため、多重機構3と分配機構4との間の伝送路のハードウェア構成は、入出力スロット数に拘わらず、TDM多重信号を送信するための伝送路のみについて構成されれば良い。すなわち、図1に示されるように、入力スロット数の最大値がNであり、Nスロット分のTDM集約信号を多重化して送信する場合には、多重機構3と分配機構4との間に設けられる伝送路は、一つの伝送路で構成されればよい。なお、図1では、逆方向の伝送路も設けられているため、メインモジュール2はTDM多重信号を伝送するための伝送路を計2つ有している。
メインモジュール2の分配機構4は、多重機構3からTDM多重信号を受信し、受信されたTDM多重信号をN本の各スロットに分配する。従って、分配機構4と各出力インターフェース5との間は、どのスロットでも同じTDM多重信号が流れる。このように、分配機構4は少なくとも分配部としての機能を持つ。
出力インターフェース5は、分配機構4から分配されたTDM多重信号を受信する。そして、出力インターフェース5は、テーブル記憶部14に記憶されるスイッチングテーブルに応じて、受信されたTDM多重信号から各TDM信号を認識し、自身に割り当てられたスロット及びチャネルに対応するTDM信号を抽出する。そして、出力インターフェース5は、抽出したTDM信号について、スイッチングテーブルに基づいて、送信させるチャネルに対応するフレーム変換部13のチャネルバッファを決定し、TDM信号を送信する。出力インターフェース5から出力されるTDM信号の多重数は任意であり、図1ではMである。
図2は、多重機構3の機能構成を示す機能ブロック図である。多重機構3は、入力のスロット数に応じたTDM受信部6−1〜6−N、クロック逓倍部7、逓倍カウンタ8、多重化部9を備える。クロック逓倍部7及び逓倍カウンタ8は、クロックマスター20から供給されたTDM同期用クロックを受信する。
クロック逓倍部7は、TDM同期用クロックを(TDM信号のスイッチング動作に必要な周波数×多重するスロット数)分だけ逓倍する。以下、クロック逓倍部7によって逓倍されたクロックを「多重用逓倍クロック」という。クロック逓倍部7は、多重用逓倍クロックを逓倍カウンタ8へ出力する。このように、クロック逓倍部7は少なくともクロック部としての機能を持つ。
逓倍カウンタ8は、クロック逓倍部7から送られてきた多重用逓倍クロックをループ式にカウントする。具体的には、逓倍カウンタ8は、「1、2、・・・N、1、2、・・・N、・・・」と、カウンタの値(以下、「多重用逓倍カウンタ値」という。)を1から増加させ、N番までカウントした後に再び1へ戻り、カウントを繰り返し実行する。また、逓倍カウンタ8は、TDM同期用クロックを受信し、TDM同期用クロックの立ち上がり時にカウンタ値を「1」に補正する機能を持っても良い。逓倍カウンタ8は、多重用逓倍カウンタ値をTDM受信部6−1〜6−Nへ出力する。このように、逓倍カウンタ8は少なくともクロックカウンタ部としての機能を持つ。
TDM受信部6−1〜6−Nは、入力インターフェース1から送られてきたスロット毎のTDM集約信号を受信する。また、TDM受信部6−1〜6−Nは、逓倍カウンタ8から多重用逓倍カウンタ値を受信する。TDM受信部6−1〜6−Nは、逓倍カウンタ8から受信した多重用逓倍カウンタ値を元に、各自のスロット番号のタイミングでのみ、受信されたTDM集約信号を多重化部9へ送信する。TDM受信部6−1〜6−Nは、各自のスロット番号のタイミングでない場合には、多重化部9へ何も送信せず、出力信号はオープンとしておく。
多重化部9は、TDM受信部6−1〜6−Nから順次受信する複数のTDM集約信号を時間軸に沿って並べることによって同一チャネルに多重化し、TDM多重信号を形成する。そして、多重化部9は、TDM多重信号を分配機構4へ送信する。なお、多重化部9から分配機構4までの伝送路については、TDM多重信号が伝送される伝送路となるため、十分な帯域を確保する必要がある。
図3は、伝送装置100におけるスロット番号(Slot番号)と多重用逓倍カウンタ値(図3では単に「逓倍カウンタ値」と表示する。)との対応表を示す図である。TDM受信部6−1〜6−Nは、各自に入力された各スロットのTDM集約信号を、図3に表された対応表の「○」のタイミングが合った場合にのみ、多重化部9へ送信する。
図4は、多重機構3によって生成されるTDM多重信号の概略を表す図である。図4において、縦軸はスロットの番号を表し、横軸は時間を表す。TDM受信部6−1、6−2、…、6−Nには、スロット1(Slot1)、スロット2(Slot2)、…、スロットN(SlotN)から、各タイミングに応じたチャネルのTDM集約信号が入力される。例えば、図4の最も左のタイミングでは、各TDM受信部6−1〜6−Nに対し、各スロット1〜Nから、チャネル1(CH1)のTDM信号が入力される。そして、各TDM受信部6−1〜6−Nは、多重用逓倍カウンタ値に応じて、各スロットから入力されたTDM集約信号を所定のタイミングで多重化部9に出力する。
多重化部9は、各TDM受信部6−1〜6−Nから出力される順に従って、各TDM受信部6−1〜6−Nから出力されるTDM集約信号を同一チャネルに時間方向に多重化する。このような多重化部9の動作によって、複数のTDM集約信号が多重化されたTDM多重信号が生成される。例えば、スロット1〜スロットNのそれぞれから入力されたチャネル1の各TDM集約信号が多重化部9によって多重化され、TDM多重信号が生成される。TDM多重信号の1つのチャネルの時間幅は、多重化される前の各TDM集約信号のチャネルの時間幅と同じである。言い換えれば、多重化部9は、(チャネル数/スロット数)の数に応じたサブチャネルSCHを各チャネルに設け、各サブチャネルに対してTDM集約信号を割り当てる。そのため、各TDM受信部6−1〜6−Nに入力される各TDM集約信号に比べて、TDM多重信号に多重化されている各TDM集約信号の時間幅(各サブチャネルの時間幅)は小さくなっており、具体的にはほぼ1/Nとなっている。隣接するサブチャネルSCH同士の間の隔は、隙間が生じないように設定されても良いし、所定の幅が設けられても良い。
多重用逓倍カウンタ値が“1”の場合には、TDM受信部6−1からスロット1のTDM集約信号が多重化部9に入力される。多重化部9は、このTDM集約信号を、サブチャネルSCH1に配置する。多重用逓倍カウンタ値が“2”の場合には、TDM受信部6−2からスロット2のTDM集約信号が多重化部9に入力される。多重化部9は、このTDM集約信号を、サブチャネルSCH2に配置する。以下、多重用逓倍カウンタ値が1サイクル分進行するまで、これらの処理が繰り返されることによって、TDM多重信号が生成される。そして、多重用逓倍カウンタ値が“N”の場合には、TDM受信部6−NからスロットNのTDM集約信号が多重化部9に入力される。多重化部9は、このTDM集約信号をサブチャネルSCHNに配置し、1チャネル分のTDM多重信号が生成される。
なお、多重化部9は、TDM受信部6から出力されたTDM集約信号を多重化して分配機構4へ出力させており、この時、多重化部9からの伝送路はTDM集約信号が多重されているため、十分な帯域を確保する必要がある。また、ここでは、例としてE1回線の多重フレーム形式を示しているため、チャネル数は32であるが、T1回線の場合には、チャネル数は24となる。
図5は、出力インターフェース5の機能構成を示す機能ブロック図である。出力インターフェース5は、クロック逓倍部10、逓倍カウンタ11、抽出部12、出力のTDM信号数に応じたフレーム変換部13−1〜13−M及びTDM送信部15−1〜15−M、テーブル記憶部14を備える。クロック逓倍部10、逓倍カウンタ11、抽出部12、フレーム変換部13−1〜13−Mは、クロックマスター20から供給されたTDM同期用クロックをそれぞれ受信する。
クロック逓倍部10は、TDM同期用クロックを(TDM信号のスイッチング動作に必要な周波数×多重するスロット数)分だけ逓倍する。以下、クロック逓倍部10によって逓倍されたクロックを「分配用逓倍クロック」という。クロック逓倍部7は、分配用逓倍クロックを逓倍カウンタ11へ出力する。
逓倍カウンタ11は、クロック逓倍部10から送られてきた分配用逓倍クロックをループ式にカウントする。具体的には、逓倍カウンタ11は、「1、2、・・・N、1、2、・・・N、・・・」と、カウンタの値(以下、「分配用逓倍カウンタ値」という。)を1から増加させ、N番までカウントした後に再び1へ戻り、カウントを繰り返し実行する。また、逓倍カウンタ11は、TDM同期用クロックを受信し、TDM同期用クロックの立ち上がり時にカウンタ値を「1」に補正する機能を持っても良い。逓倍カウンタ11は、分配用逓倍カウンタ値を抽出部12へ出力する。
テーブル記憶部14は、スイッチングテーブルを記憶する。テーブル記憶部14が記憶するスイッチングテーブルの内容は、抽出部12によって読み出される。スイッチングテーブルとは、各入力側のスロットから入力されるTDM集約信号に関するスイッチング情報である。具体的には、スイッチングテーブルは、例えばスロットの番号及びチャネルの番号と、フレーム変換部13とを対応付けて有するテーブルである。なお、各スロットの出力インターフェース5が備えるテーブル記憶部14は、自スロットに対応する情報のみを有するように構成される。例えば、スロット1に接続された出力インターフェース5のテーブル記憶部14は、スロット1(Slot1)に関する情報のみを記憶する。
抽出部12は、多重機構3から分配機構4を経由して送信されたTDM多重信号を受信し、多重化されていたTDM集約信号のうち、自身のスロットに対応したTDM集約信号のみを抽出する。抽出部12は、抽出したTDM集約信号について、集約を解くことによってM本のTDM信号を生成する。そして、抽出部12は、M本の各TDM信号を、対応するフレーム変換部13−1〜13−Mに対して出力する。
具体的には、抽出部12は、予めテーブル記憶部14に記憶されているスイッチングテーブルの内容を読み出しておく。抽出部12は、逓倍カウンタ11から分配用逓倍カウンタ値を受信し、受信された分配用逓倍カウンタ値に基づいて、同じタイミングで多重機構3から受信したTDM多重信号のサブチャネルSCHに含まれるTDM集約信号のスロットの番号を判定する。また、抽出部12は、クロックマスター20からTDM同期用クロックを受信し、受信されたTDM同期用クロックに基づいて、同じタイミングで多重機構3から受信したTDM多重信号のチャネルの番号を判定する。チャネルの番号の判定は、具体的には、TDM同期用クロックが抽出部12によって受信されたタイミングから、TDM多重信号が受信されたタイミングまでの間に経過した時間(秒数)に基づいて行われる。抽出部12は、判定結果であるスロットの番号及びチャネルの番号をテーブル記憶部14のスイッチングテーブルと比較し、送信させるチャネルに対応するフレーム変換部13を判断する。そして、抽出部12は、判断結果に応じたフレーム変換部13のチャネルバッファに対して、抽出されたTDM信号を送信する。
フレーム変換部13−1〜13−Mは、出力側のTDM信号数に応じて設けられる。フレーム変換部13−1〜13−Mは、出力するTDM信号を記憶するためのバッファ(チャネルバッファ)を少なくとも1段備える。フレーム変換部13−1〜13−Mは、抽出部12からTDM信号を受信し、チャネルバッファに一時的に蓄積する。そして、フレーム変換部13−1〜13−Mは、TDM同期用クロックに合わせて、自身に対応するTDM送信部15−1〜15−Mに対し、チャネルバッファに蓄積されているTDM信号を送信する。フレーム変換部13−1〜13−Mに受信される時点では、各TDM信号の時間幅はサブチャネルSCH分の時間幅をさらに1/Mにした時間幅(1チャネル/(N×M)分の時間幅)である。しかし、フレーム変換部13−1〜13−Mから送信される時点では、フレーム変換部13−1〜13−Mによって、各TDM信号の時間幅は1チャネル分の時間幅に変換される。
TDM送信部15−1〜15−Mは、それぞれに対応するフレーム変換部13−1〜13−MからTDM信号を受信し、対応する装置にTDM信号を送信する。
伝送装置100によれば、複数のスロットのTDM集約信号を同一のチャネル内にサブチャネルとして多重化して、抽出部12へ入力する。そして、各サブチャネルに多重化されたTDM集約信号を抽出部12が抽出して、集約を解き、対応するフレーム変換部13から送信する。そのため、スロット数が増大した場合であっても、それに応じた回路規模の増大を抑止することができる。すなわち、従来は、入力スロット数、TSW内部の置き換えスロット数、出力スロット数の比が1:1:1であったのに対し、伝送装置100では、入出力スロット数がnに増えた場合にn:1:nの比を実現することが可能となる。
また、このように構成されることによって、メインモジュール2の回路規模を従来に比べて格段に小さくすることが可能となる。さらに、要求されるスロット数に応じて、メインモジュール2のハードウェアを変更することなく、入力インターフェース1及び出力インターフェース5の数を変更(追加又は削除)することによって対応することができる。そのため、メインモジュール2に予め不必要に多いスロット数に対応するためのハードウェアを設ける必要が無く、ニーズに応じたスロット数の伝送装置100を低価格で提供することが可能となる。
<変形例>
入力インターフェース1に入力される信号及び出力インターフェース5から出力される信号は、上記の実施例ではTDM信号であったが、TDM信号に限定される必要はなく、他の信号であっても良い。ただしその場合は、入力インターフェース1及び出力インターフェース5に対するTDM同期用クロックの入力は適宜省略されても良い。
また、上記の実施例では、多重機構3はNスロット分のTDM集約信号を一つのチャネルに多重化したが、Nよりも少ない複数のチャネルに多重化するように構成されても良い。例えば、多重機構3は、N/2スロット分のTDM集約信号を一つのチャネルに多重化し、多重機構3と分配機構4との間にTDM多重信号の伝送路を2つ設けるように構成されても良い。この場合、多重機構3の多重化部9は2つ設けられる。そして、例えばスロット1〜スロット(N/2)のTDM集約信号が一方の多重化部9に入力され、残るスロットのTDM集約信号が他方の多重化部9に入力される。分配機構4においても、それぞれのTDM多重信号を受ける2つの受信部が設けられ、それぞれが対応する出力インターフェース5に対してTDM多重信号を送信する。
また、TDM多重信号には、スロット数よりも多いサブチャネルSCHが設けられても良い。図6は、多重機構3によって生成されるTDM多重信号の変形例の概略を表す図である。図6に示されるTDM多重信号では、入力側及び出力側のスロット数がNである場合に、1つのチャネルに対するサブチャネルSCHの数はN+1となっている。そのため、TDM多重信号のサブチャネルSCH(N+1)には、スロットから入力されたTDM信号とは異なる他の情報を表す信号を配置することができる。そのため、変形例における多重化部9は、サブチャネルSCH(N+1)に対し、回線やネットワークの状態を表す情報や、障害の発生に関する情報や、その他の所定の情報を配置する。この場合、出力インターフェース5の抽出部12は、サブチャネルSCH(N+1)から情報を抽出すると、予め定められた出力先へ、抽出された情報を送信する。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
本願は、2010年3月24日に、日本に出願された特願2010−068181号に基づき優先権を主張し、その内容をここに援用する。
本発明は、複数の入力インターフェース及び複数の出力インターフェースを備えた伝送装置に適用できる。
1…入力インターフェース, 2…メインモジュール, 3…多重機構, 4…分配機構, 5…出力インターフェース, 6−1〜6−N…TDM受信部, 7…クロック逓倍部(クロック部), 8…逓倍カウンタ, 9…多重化部, 10…クロック逓倍部(クロック部), 11…逓倍カウンタ(クロックカウンタ部), 12…抽出部, 13−1〜13−N…フレーム変換部, 14…テーブル記憶部, 15…TDM送信部, 20…クロックマスター

Claims (5)

  1. 他の装置から信号を受信する複数の入力インターフェースと、
    他の装置へ信号を送信する複数の出力インターフェースと、
    前記複数の入力インターフェースによって受信された各信号を多重化する多重化部と、
    前記多重化部によって多重化された信号を、前記複数の出力インターフェース夫々に送信する分配部と、
    各信号の送信先を定義したスイッチングテーブルを記憶するテーブル記憶部と、
    を備え、
    前記出力インターフェースは、前記多重化部によって多重化された信号に含まれる各信号から、前記スイッチングテーブルの内容に応じて自身が送信すべき信号を抽出し、前記スイッチングテーブルの内容に応じた転送先へ送信する伝送装置。
  2. 1チャネル分の時間で複数回振幅するクロックを生成するクロック部と、
    前記クロック部によって生成されたクロックの振幅回数を、チャネル毎に繰り返し計数するクロックカウンタ部と、をさらに備え、
    前記多重化部は、前記クロックカウンタ部によるカウンタ結果に応じて、各入力インターフェースによって受信された信号の多重化のタイミングを決定し、
    前記出力インターフェースは、前記クロックカウンタ部によるカウンタ結果に応じて、前記多重化された信号がいずれの前記入力インターフェースによって受信された信号であるかを判定し、判定結果及び前記スイッチングテーブルの内容に応じて各信号の転送先を決定する請求項1に記載の伝送装置。
  3. 前記多重化部は、前記1チャネルに、前記入力インターフェースの数と同数以上のサブチャネルを設け、各入力インターフェースによって受信された信号を各サブチャネルに配置することによって多重化を行う請求項1又は2に記載の伝送装置。
  4. 前記多重化部は、全入力インターフェースによって受信された信号に加えて、他の制御情報をさらに多重化する請求項1〜3のいずれかに記載の伝送装置。
  5. 他の装置から信号を受信する複数の入力インターフェースと、他の装置へ信号を送信する複数の出力インターフェースと、各信号の送信先を定義したスイッチングテーブルを記憶するテーブル記憶部と、を備える伝送装置が行う伝送方法であって、
    前記伝送装置が、前記複数の入力インターフェースによって受信された各信号を多重化する多重化ステップと、
    前記伝送装置が、前記多重化ステップによって多重化された信号を、前記複数の出力インターフェース夫々に送信する分配ステップと、
    前記伝送装置が、前記複数の出力インターフェースそれぞれにおいて、前記多重化された信号に含まれる各信号から、前記スイッチングテーブルの内容に応じて自身が送信すべき信号を抽出し、前記スイッチングテーブルの内容に応じた転送先へ送信する送信ステップと、
    を備える伝送方法。
JP2012506979A 2010-03-24 2011-03-18 伝送装置及び伝送方法 Active JP5510538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012506979A JP5510538B2 (ja) 2010-03-24 2011-03-18 伝送装置及び伝送方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010068181 2010-03-24
JP2010068181 2010-03-24
PCT/JP2011/056538 WO2011118519A1 (ja) 2010-03-24 2011-03-18 伝送装置及び伝送方法
JP2012506979A JP5510538B2 (ja) 2010-03-24 2011-03-18 伝送装置及び伝送方法

Publications (2)

Publication Number Publication Date
JPWO2011118519A1 true JPWO2011118519A1 (ja) 2013-07-04
JP5510538B2 JP5510538B2 (ja) 2014-06-04

Family

ID=44673074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012506979A Active JP5510538B2 (ja) 2010-03-24 2011-03-18 伝送装置及び伝送方法

Country Status (6)

Country Link
US (1) US8995470B2 (ja)
EP (1) EP2552123B1 (ja)
JP (1) JP5510538B2 (ja)
CN (1) CN102812723B (ja)
HK (1) HK1177855A1 (ja)
WO (1) WO2011118519A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012131444A1 (en) * 2011-03-30 2012-10-04 Tejas Networks Limited Method and system to enhance management channels
WO2014082072A1 (en) 2012-11-26 2014-05-30 Adc Telecommunications, Inc. Timeslot mapping and/or aggregation element for digital radio frequency transport architecture
US9893995B1 (en) * 2014-09-25 2018-02-13 Cisco Technology, Inc. Systems, methods, and apparatus for implementing agents in service appliances

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287590A (en) * 1979-06-25 1981-09-01 International Standard Electric Corporation Time division multiplex communication system
JPH1032888A (ja) 1996-07-15 1998-02-03 Nec Corp ディジタル交換機の時分割多重化方式
JP3002727B1 (ja) 1998-07-31 2000-01-24 東京大学長 Ts接続を用いた可変速度tdm交換方式
US6396910B1 (en) * 1999-03-01 2002-05-28 Charles Industries, Ltd. Method and apparatus for improved data transmissions on telephone links between service providers and remote clients
US7031330B1 (en) * 1999-04-15 2006-04-18 Marconi Intellectual Property (Ringfence), Inc. Very wide memory TDM switching system
US7002991B1 (en) * 2000-08-11 2006-02-21 Lucent Technologies Inc. Method and apparatus for provisioning distribution channels in a communications network
JP2002077960A (ja) 2000-08-24 2002-03-15 Nec Miyagi Ltd 時分割スイッチ
US20030035173A1 (en) * 2001-08-17 2003-02-20 Byers Charles Calvin Interconnecting processing units of a stored program controlled system using time division muliplexed free space optics
US6922501B2 (en) * 2002-04-11 2005-07-26 Nortel Networks Limited Fast optical switch
JP5012232B2 (ja) 2007-06-08 2012-08-29 富士通株式会社 光スイッチ装置
JP5155787B2 (ja) 2008-09-10 2013-03-06 アルパイン株式会社 移動体用放送受信装置

Also Published As

Publication number Publication date
EP2552123A4 (en) 2017-07-05
WO2011118519A1 (ja) 2011-09-29
CN102812723B (zh) 2015-06-10
CN102812723A (zh) 2012-12-05
JP5510538B2 (ja) 2014-06-04
US8995470B2 (en) 2015-03-31
HK1177855A1 (en) 2013-08-30
EP2552123B1 (en) 2019-12-18
US20130010811A1 (en) 2013-01-10
EP2552123A1 (en) 2013-01-30

Similar Documents

Publication Publication Date Title
CN101291208B (zh) 通信网络中数据内容的传送和接收方法和相应设备
CN100493037C (zh) 用于集成电信网络的交换机
CN110401506A (zh) 一种业务传送方法和第一传送设备
JP5510538B2 (ja) 伝送装置及び伝送方法
JP2016076950A (ja) 断片化されたワイヤレス・スペクトルの仮想集約
CN101159502A (zh) 用于传输时戳信息的方法和设施
JP5558564B2 (ja) 可変ビットレート機器
US7447238B2 (en) Method for compensating for internal delays within each node and transmission delays between the nodes
US9729360B2 (en) Method and apparatus for processing bit-interleaved data traffic in a communication network
JP5827733B2 (ja) 送信装置
EP3437218A1 (en) Time-multiplexed spectrum sharing
US10911986B2 (en) Wireless communication device, wireless communication system, and wireless communication method
CN1681231B (zh) 在电信网络单元中提供时钟和同步的方法和装置
EP3399690B1 (en) Synchronized full-duplex communication
JP7074426B2 (ja) 同期処理装置、信号処理システム、同期処理方法、および同期処理用プログラム
US6700892B1 (en) Communication system for E1/T1
JP5742461B2 (ja) 信号伝送装置
CN116964965A (zh) 通信装置、通信***和通信方法
JP2000022723A (ja) 伝送装置、デ−タ多重分離装置及びクロスコネクト装置
WO2002103945A2 (en) Communication system, communication station, data input/output unit
JP2019176290A (ja) 低速光通信装置および低速光通信方法
JPH05145507A (ja) 同期多重交換回路
WO2012036009A1 (ja) 中継装置、通信システム、通信方法、通信プログラム、およびデータフレームの構造
JPS63283325A (ja) デイジタル時分割多重化装置
JP2000013351A (ja) ノード装置および伝送路監視系

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5510538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150