JPH05145507A - 同期多重交換回路 - Google Patents

Abstract

(57)【要約】 【目的】 数千チャネルのディジタル交換を小規模な回
路で実現できる多チャネル非同期データの同期多重交換
回路を提供する。 【構成】 アドレスゲートスイッチ回路２０−１〜２０
−ｎは、複数のチャネルから伝送される非同期データ信
号を受け、制御信号に応答して複数の同期データ信号を
出力する。ゲートスイッチ制御回路３０は、アドレスゲ
ートスイッチ回路２０−１〜２０−ｎに送られた非同期
データ信号を同期多重する順序を格納し、格納された順
序を示す信号を制御信号としてアドレスゲートスイッチ
回路２０−１〜２０−ｎに送る。データバス４０は、ア
ドレスゲートスイッチ回路２０−１〜２０−ｎから出力
された複数の同期データ信号をひとまとめにして同期多
重データ信号として出力する。逆多重回路５０は、デー
タバス４０から供給される同期多重データ信号を受け、
同期多重データ信号を逆多重し、この逆多重した信号を
時分割多重信号として出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信システムにおいて
多数の非同期データ信号を同期多重交換するための同期
多重交換回路に関する。

【０００２】

【従来の技術】従来、小規模の回路で非同期データ信号
を同期多重交換するためには、図１０に示すように、入
力データ信号を各々のクロックでエラスティックストア
メモリに書き込み、この入力データ信号を多重化回路の
クロックで読み出すことによって同期させて時分割多重
（ＴＤＭ）信号にオクテット多重していた。さらに、こ
の時分割多重信号をＴ一段スイッチへ供給し、Ｔ一段ス
イッチではオクテット単位でＴＤＭ信号上のタイムスロ
ットの入れ替えを行ってデジタル交換を実現している。
しかしながら、この方法では、通話メモリや制御メモリ
を周期的にアクセスしなければならないため、アクセス
するためのサイクルタイムに制限されて交換可能なチャ
ネル数が１０００チャネル程度に限られてしまう。

【０００３】したがって、入出力ともＴＤＭ信号で交換
を行うＴスイッチを用いてさらに多数のチャネルを扱う
ためには、図１１に示すように、複数のＴＤＭ信号の入
れ替えを行うＳスイッチと組み合わせ、Ｔスイッチにお
いて時間的に入れ替えられた信号をＳスイッチで空間的
に入れ替え、さらにＴスイッチで入れ替えを行った後で
逆多重するＴＳＴ構成としていた。また、図１２に示す
ようなＴスイッチを多段重ねたＴ多段構成を用いる場合
もあったが、いずれの場合も複雑かつ大規模な回路構成
をとらなければならなかった。

【０００４】一方、互いに非同期な複数の低速データ信
号を時分割多重（ＴＤＭ）信号に多重変換する際に発生
するスリップを避けるためには、パルススタッフィング
方式を用いていた。パルススタッフィング方式とは、図
１３に示すような多重化回路において全入力データ速度
の和よりも速い速度の信号を送ることができる回線を使
用し、時分割された信号系列に余分な符号を適当に挿入
することにより、各非同期データ信号を同期関係にする
ものである。すなわち、非同期データ信号に対して同期
化しようとするクロック周波数との差に応じて無情報ビ
ット（スタッフパルス）を挿入し、クロック周波数を同
期化する。このようにして複数の非同期信号を同期多重
し、受信側でのスリップを防止するのである。

【０００５】

【発明が解決しようとする課題】上述したように、従来
の多重交換回路では多数のチャネルを扱うためには回路
構成を複雑にしなけらばならないという問題があった。
また、このような回路において、従来のパルススタッフ
ィング方式を用いてスリップを防止するためには、各入
力チャネル毎に必要に応じて無情報ビットを付加すると
ともに、この無情報ビットを挿入したかどうかを示すス
タッフ制御ビットを付加する機能が必要となる。すなわ
ち、フレーム上の決められたディジット位置に無情報ビ
ットを挿入し、無情報ビットの有無を示すためにフレー
ム毎にスタッフ制御信号を配置しなければならないの
で、多チャネルのデータを扱うためには規模の大きな回
路を備えなければならないという問題があった。

【０００６】従って本発明の目的は、数千チャネルのデ
ィジタル交換を小規模な回路で実現できる多チャネル非
同期データの同期多重交換回路を提供することにある。

【０００７】また、本発明のさらに他の目的は、互いに
非同期なデータを時分割多重する際に発生するスリップ
によるエラーを簡略な方法で解決することにある。

【０００８】

【課題を解決するための手段】本発明による同期多重交
換回路は、複数のチャネルからそれぞれ伝送される複数
の非同期データ信号を受け、前記複数の非同期データ信
号を同期させて時分割多重し、該時分割多重した信号を
多重交換し、該多重交換した信号を複数の時分割多重信
号として出力する同期多重交換回路において、前記複数
のチャネルに１対１に接続され、前記複数のチャネルか
ら伝送される非同期データ信号を受け、制御信号に応答
して複数の同期データ信号を出力する複数のゲート手段
と、前記複数のゲート手段のすべてに接続され、前記複
数のゲート手段に送られた前記非同期データ信号を同期
多重する順序を格納し、前記格納された順序を示す信号
を前記制御信号として前記複数のゲート手段に送るため
の制御手段と、前記複数のゲート手段の全てに接続さ
れ、前記複数のゲート手段から出力された前記複数の同
期データ信号をひとまとめにして同期多重データ信号と
して出力するためのデータバスと、前記データバスから
供給される前記同期多重データ信号を受け、前記同期多
重データ信号を逆多重し、該逆多重した信号を前記時分
割多重信号として出力する逆多重手段と、を有し、前記
制御手段に格納された前記順序を入れ替えることによっ
て、前記複数のゲート手段から出力される前記同期デー
タ信号を随意に多重交換できることを特徴とする。

【０００９】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１０】図１は本発明の一実施例による同期多重交
換回路を示すブロック図である。信号線１０−１〜１０
−ｎ（ｎは自然数）は、それぞれアドレスゲートスイッ
チ回路２０−１〜２０−ｎに接続されている。また、ア
ドレスゲートスイッチ回路２０−１〜２０−ｎは全てゲ
ートスイッチ制御回路３０に接続されている。

【００１１】アドレスゲートスイッチ回路２０−１〜２
０−ｎは、それぞれＳ／Ｐ変換回路（直並列変換回路）
２１−１〜２１−ｎと、エラスティックバッファ２２−
１〜２２−ｎと、ゲートスイッチ２３−１〜２３−ｎと
から成る。

【００１２】Ｓ／Ｐ変換回路２１−１〜２１−ｎは、直
列信号として供給された入力データ信号ＤＳ１〜ＤＳｎ
を、以後の回路内で取り扱うｊビットの並列信号に変換
する。Ｓ／Ｐ変換回路２１−１〜２１−ｎにおいて並列
信号に変換された信号は、それぞれデータバスを介して
エラスティックバッファ２２−１〜２２−ｎへ送られ
る。エラスティックバッファ２２−１〜２２−ｎは、後
述するように互いに非同期な入力信号の同期をとるため
に、Ｓ／Ｐ変換回路２１−１〜２１−ｎから供給される
並列信号を、それぞれの信号のクロック周期で一時的に
格納しておく。ゲートスイッチ２３−１〜２３−ｎは後
述するように、ゲートスイッチ制御回路３０からのゲー
トスイッチ制御信号に応答して、エラスティックバッフ
ァ２２−１〜２２−ｎに格納された信号をデータバス４
０に供給する。

【００１３】ゲートスイッチ制御回路３０は、各クロッ
クタイミングで開くべきゲートスイッチ２３−１〜２３
−ｎのアドレス番号を、ゲートスイッチ制御信号として
ゲートスイッチ２３−１〜２３−ｎへ供給する。ゲート
スイッチ２３−１〜２３−ｎは、ゲートスイッチ制御回
路３０から供給されたゲートスイッチ制御信号に示され
ている順に、ゲートスイッチ制御信号のクロックでエラ
スティックバッファ２２−１〜２２−ｎから入力データ
信号ＤＳ１〜ＤＳｎを読みだし、データバス４０に順次
供給する。

【００１４】すなわち、入力データ信号ＤＳ１〜ＤＳｎ
は、ゲートスイッチ制御信号に示された順にゲートスイ
ッチ制御信号のクロックに同期して時分割多重された形
で、データバス４０に供給される。換言すれば、入力デ
ータ信号ＤＳ１〜ＤＳｎをゲートスイッチ制御信号のク
ロックで順次読み出すことによって、非同期な入力デー
タ信号ＤＳ１〜ＤＳｎを時分割多重信号に変えているの
である。したがって、この時ゲートスイッチ制御信号に
よって示されるゲートスイッチ２３−１〜２３−ｎのア
ドレス番号の順序を入れ替えることで、時分割多重と交
換を同時に行うことができるのである。

【００１５】データバス４０に供給された時分割多重信
号は、逆多重回路５０に送られる。逆多重回路５０にお
いて、データバス４０上から供給された高速の時分割多
重信号は入力順に規則正しく逆多重され、目的とする速
度のＴＤＭ出力信号ＯＳ１〜ＯＳｍ（ｍは自然数）とし
て出力される。

【００１６】次に図２を用いて本発明の原理についてさ
らに詳細に説明する。

【００１７】図２（ａ）は、図１に示す同期多重交換回
路に供給される入力データ信号ＤＳ１〜ＤＳｎの一例を
示す図であり、図２（ｂ）および図２（ｃ）は、それぞ
れゲートスイッチ制御信号およびデータバス４０に供給
された時分割多重信号の一例を示す図である。

【００１８】上述したようにエラスティックバッファ２
２−１〜２２−ｎに格納されたｊビットの並列信号は、
ゲートスイッチ制御信号によって指定された順序でデー
タバス４０に供給される。すなわち、図２ｂにおいてゲ
ートスイッチ制御信号はＣＨ２、ＣＨｎ．．．ＣＨ１の
ような順を示しているため、エラスティックバッファに
格納された信号は、図２（ｃ）に示すようにＤＳ２のＢ
０、ＤＳｎのＸ０、．．．ＤＳ１のＡ０というような順
で、ゲートスイッチ２３−１〜２３−ｎを介してデータ
バス４０に供給される。

【００１９】図３は、ゲートスイッチ制御回路３０の構
成を示す概念図である。

【００２０】ゲートスイッチ制御回路３０は、メモリ回
路３１、データバス３２およびデコーダ３３を備えてい
る。メモリ３１は、入力データ信号を出力ＴＤＭ信号に
多重する順序で、それぞれの入力データ信号に対応する
ゲートスイッチのアドレス番号を記憶している。図２
（ｂ）に示すようなＣＨ２、ＣＨｎ．．．ＣＨ１の順で
多重を行う場合は、メモリ回路３１にはそれぞれのゲー
トスイッチ番号２、ｎ、．．．、１を記憶させておく。

【００２１】メモリ３１に記憶されたデータは、スキャ
ナ（図示せず）によってスキャンされ、データバス３２
を介してデコーダ３３に供給される。デコーダ３３は、
供給された信号のデコードを行い、ゲートスイッチ制御
信号として出力する。

【００２２】ゲートスイッチを開くタイミングを作るク
ロック周期としては、誤差を含めていずれの入力データ
信号のクロック周期よりも僅かに高いクロック周期を選
択する。これによって、１つの入力データ信号に着目し
た場合、２タイミングにわたってｊビット単位の重複デ
ータが時分割多重される（スリップする）ことはあって
もデータの消失は生じない。

【００２３】図４は、図１に示した同期多重交換回路を
用いて多チャネルの交換に対応する場合の一実施例を示
す図である。

【００２４】図１に示した同期多重交換回路への入力デ
ータ数は、ゲートスイッチ制御回路３０内のメモリ３１
をアクセスするためのサイクルタイムによって制限され
ている。従って、図４に示すように、１つのアドレスゲ
ートスイッチ回路に複数のゲートスイッチを並列に設け
ることによって、Ｓスイッチを組み合わせたり多段のＴ
スイッチを使用しなくても、複数のＴＤＭ信号間で信号
の入れ替えを行うことができる。このため、図４に示す
構成をとることによって、より多くの入力データ信号に
対応することができるようになる。

【００２５】図５は、図１に示した同期多重交換回路が
適用される通信システムの第１の実施例を示す図および
その動作を説明するためのタイムチャートである。

【００２６】図５（ａ）において、送信端末機６１およ
び受信端末機６２は、同期多重交換回路内で並列に取り
扱うｊビット毎に１ビットのタイミングビットを用いて
同期伝送を行う端末機である。このタイミングビットパ
ターンは「１」と「０」との繰り返しである。受信端末
機６２では、同期多重交換回路から供給されたＴＤＭ信
号から、ｊビット単位のタイムスロットを選択する。こ
の場合、送信端末機６１から供給されたデータのうちの
目的とするものに対応するタイムスロットを選択する。
さらに、選択したデータをシーケンシャルに並べること
によって、送信端末機６１から送られたデータを再生す
る。

【００２７】受信端末機６２は、同期多重交換回路内で
エラーが生じなかった場合には、図５（ｂ）に示すよう
な正常なデータを受信する。しかしながら、同期多重交
換回路内でスリップが生じた場合には、図５（ｂ）に示
すように、２回にわたって全く同じｊビットのデータを
受信することになる。すなわち、タイミングビットが
「１」「１」または「０」「０」となっているため、こ
の連続した同じタイミングビットを検出することで、ス
リップの発生を検出することができる。スリップの発生
を検出した場合は、そのタイミングで受信したｊビット
のデータを無視して送信端末機６１からのデータを再生
することによって、スリップ発生によるエラーを取り除
く。

【００２８】図６は、図１に示した同期多重交換回路が
適用される通信システムの第２の実施例を示す図および
その動作を説明するためのタイムチャートである。

【００２９】図６（ａ）において、送信端末機６１およ
び受信端末機６２は、同期多重交換回路内で並列に取り
扱うｊビット毎に１ビットのタイミングビットを用いて
同期伝送を行う端末機である。このタイミングビットパ
ターンは図５の場合と同様に「１」と「０」との繰り返
しであるが、同期多重交換回路にはＴＤＭ信号をタイム
スロット単位に分離する分離回路６３が接続されてい
る。受信端末機６２は、分離回路６３の出力である目的
とする送信端末機６１の送信データのみの連続信号を受
信する。

【００３０】この場合は、分離回路６３において同期多
重交換回路からの出力ＴＤＭ信号をタイムスロット単位
に分離する際に、各タイムスロットについてタイミング
ビットの「１」「１」または「０」「０」を検出し、そ
のタイミングが属するタイムスロットのｊビットのデー
タを無視して受信端末機６２へのデータ送出を行う。こ
れによってスリップによるエラーを取り除く。

【００３１】図７、図８および図９は、図１に示した同
期多重交換回路が適用される通信システムの他の実施例
を示す図である。この場合、送信端末機６４および受信
端末機６６は、非同期伝送を行う端末機であるか、また
は同期伝送を行う端末機であっても同期多重交換回路内
で並列に取り扱うｊビット毎に１ビット、「１」と
「０」との繰り返しパターンのタイミングビットが挿入
されていないかのどちらかであるとする。このため、同
期多重交換回路の前にスリップ検出用ビット挿入回路６
５を設け、入力データ信号の（ｊ−１）ビット毎に１ビ
ット「１」と「０」との繰り返しパターンのスリップ検
出用ビットを挿入する。

【００３２】図７において、同期多重交換回路から供給
されるＴＤＭ信号のうち目的とする信号のスリップ検出
用ビットの「１」「１」または「０」「０」を検出する
ことにより、重複データを無視して送信端末機６４のデ
ータを再生する。このためスリップによるエラーを取り
除くことができる。

【００３３】図８において、同期多重交換回路には図６
に示す実施例と同様の分離回路６３が接続されている。
分離回路６３において同期多重交換回路からの出力ＴＤ
Ｍ信号をタイムスロット単位に分離する際に、各タイム
スロットについてスリップ検出用ビットの「１」「１」
または「０」「０」を検出し、そのタイミングが属する
タイムスロットのｊビットのデータを無視して受信端末
機６６へのデータ送出を行う。これによってスリップに
よるエラーを取り除く。

【００３４】さらに図９に示す実施例では、図８に示す
分離回路がさらに多重回路６７に接続されている。分離
回路６３において同期多重交換回路からの出力ＴＤＭ信
号をタイムスロット単位に分離し、各タイムスロットに
ついてスリップ検出用ビットの「１」「１」または
「０」「０」を検出する。さらに、そのタイミングが属
するタイムスロットのｊビットのデータを無視して（ｊ
−１）ビット単位で再度時分割多重することによってス
リップによるエラーを取り除く。このようにしてエラー
を取り除いたＴＤＭ信号を受信端末機６６に送る。

【００３５】本発明の応用分野としては、衛星に搭載す
るベースバンド交換機がある。

【００３６】衛星搭載ベースバンド交換機は、小規模の
回路で多数の入力信号を交換する必要があり、本発明に
よる同期多重交換回路はこの条件を満たすことができ
る。また、衛星搭載ベースバンド交換機として本発明に
よる同期多重交換回路を用いることにより、アップリン
クが地球局毎の非同期のＳＣＰＣ信号、ダウンリンクが
多数信号を多重したＴＤＭ信号とすることが可能とな
る。したがって移動する地球局や超小型の地球局へのサ
ービス提供に適したシステムが実現できる。すなわち、
移動体衛星通信やパーソナル衛星通信などのための衛星
交換機として利用することができる。

【００３７】

【発明の効果】以上説明したように、本発明によれば、
同期多重を行うと同時に交換も行うことができるため、
小規模の回路で非同期データ信号の同期多重交換を実現
できるという効果を有する。

【００３８】また、本発明によれば、同期多重交換すべ
き非同期データ信号数の増加に対して、並列構成をとる
ことによって余分な回路を付加することなく対応できる
という効果を有する。

【００３９】さらに本発明によれば、非同期データを多
重変換する際に発生するスリップによるエラーを簡略な
方法で取り除くことができるという効果を有する。

【図面の簡単な説明】

【図１】本発明による同期多重交換回路の一実施例を示
すブロック図である。

【図２】図１に示す同期多重交換回路に供給される入力
データ信号、ゲートスイッチ制御信号およびデータバス
に供給された時分割多重信号の一例を示す図である。

【図３】ゲートスイッチ制御回路３０の構成を示す概念
図である。

【図４】図１に示した同期多重交換回路を用いて多チャ
ネルの交換に対応する場合の一実施例を示す図である。

【図５】図１に示した同期多重交換回路が適用される通
信システムの第１の実施例を示す図およびその動作を説
明するためのタイムチャートである。

【図６】図１に示した同期多重交換回路が適用される通
信システムの第２の実施例を示す図およびその動作を説
明するためのタイムチャートである。

【図７】図１に示した同期多重交換回路が適用される通
信システムの他の実施例を示す図である。

【図８】図１に示した同期多重交換回路が適用される通
信システムの他の実施例を示す図である。

【図９】図１に示した同期多重交換回路が適用される通
信システムの他の実施例を示す図である。

【図１０】従来の同期多重交換回路の構成を示すブロッ
ク図である。

【図１１】従来のＴＳＴ方式の構成を示すブロック図で
ある。

【図１２】従来のＴ多段方式の構成を示すブロック図で
ある。

【図１３】従来のパルススタッフィング方式を説明する
ための図である。

【符号の説明】

１０−１〜１０−ｎ 信号線 ２０−１〜２０−ｎ アドレスゲートスイッチ回路 ２１−１〜２１−ｎ Ｓ／Ｐ変換回路 ２２−１〜２２−ｎ エラスティックバッファ ２３−１〜２３−ｎ ゲートスイッチ ３０ ゲートスイッチ制御回路 ３１ メモリ ３３ デコーダ ４０ データバス ５０ 逆多重回路

フロントページの続き (72)発明者 遠藤 実 東京都千代田区岩本町二丁目12番５号 株 式会社宇宙通信基礎技術研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のチャネルからそれぞれ伝送される
   複数の非同期データ信号を受け、前記複数の非同期デー
   タ信号を同期させて時分割多重し、該時分割多重した信
   号を多重交換し、該多重交換した信号を複数の時分割多
   重信号として出力する同期多重交換回路において、 前記複数のチャネルに１対１に接続され、前記複数のチ
   ャネルから伝送される非同期データ信号を受け、制御信
   号に応答して複数の同期データ信号を出力する複数のゲ
   ート手段と、 前記複数のゲート手段のすべてに接続され、前記複数の
   ゲート手段に送られた前記非同期データ信号を同期多重
   する順序を格納し、前記格納された順序を示す信号を前
   記制御信号として前記複数のゲート手段に送るための制
   御手段と、 前記複数のゲート手段の全てに接続され、前記複数のゲ
   ート手段から出力された前記複数の同期データ信号をひ
   とまとめにして同期多重データ信号として出力するため
   のデータバスと、 前記データバスから供給される前記同期多重データ信号
   を受け、前記同期多重データ信号を逆多重し、該逆多重
   した信号を前記時分割多重信号として出力する逆多重手
   段とを有することを特徴とする同期多重交換回路。
2. 【請求項２】 前記制御手段に格納された前記順序を入
   れ替えることによって、前記複数のゲート手段から出力
   される前記同期データ信号を随意に多重交換できること
   を特徴とする請求項１記載の同期多重交換回路。