JPWO2010122628A1 - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2010122628A1 JPWO2010122628A1 JP2011510105A JP2011510105A JPWO2010122628A1 JP WO2010122628 A1 JPWO2010122628 A1 JP WO2010122628A1 JP 2011510105 A JP2011510105 A JP 2011510105A JP 2011510105 A JP2011510105 A JP 2011510105A JP WO2010122628 A1 JPWO2010122628 A1 JP WO2010122628A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- compound semiconductor
- gate electrode
- drain electrode
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 150000001875 compounds Chemical class 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 111
- 239000007789 gas Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 9
- 238000010894 electron beam technology Methods 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000004075 alteration Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 123
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 24
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 230000005684 electric field Effects 0.000 description 17
- 238000002955 isolation Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000001459 lithography Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000005284 excitation Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
化合物半導体装置において、ゲートリーク電流の増加は、高電圧印加時にドレイン電極からゲート電極への電界が、ゲート電極の底部のドレイン電極側の端部位(以下、「ドレイン側ゲート底部端」とする。)に集中することに起因して生じる。そこで、ゲートリーク電流を減少するには、ドレイン側ゲート底部端における電界集中を緩和することが重要である。
このように、D−G間領域の2次元電子ガス濃度を調節することにより、ドレイン側ゲート底部端における電界集中が大幅に緩和され、ゲートリークが低減し、化合物半導体装置の高電圧動作、高耐圧及び高出力を得ることができる。
以下、上記の基本骨子を踏まえ、具体的な諸実施形態について図面を参照して詳細に説明する。
本実施形態では、化合物半導体装置であるAlGaN/GaN・FETの構成について、その製造方法と共に説明する。
図1A〜図1Fは、第1の実施形態による化合物半導体装置の製造方法を工程順に示す概略断面図である。
詳細には、基板、ここではSiC基板1上に、例えばMOVPE法により、インテンショナリーアンドープGaN(i−GaN)及びインテンショナリーアンドープAlGaN(i−AlGaN)を順次堆積し、電子走行層2及び電子供給層3を形成する。ここで、電子走行層2は膜厚3μm程度、電子供給層3はAl0.25Ga0.75Nとして膜厚20nmに形成する。
詳細には、先ず、リソグラフィー及び塩素系ガス等を用いたドライエッチングにより、電子供給層3上の素子分離領域に、電子供給層3下の電子走行層2の一部を掘り込む深さの分離溝4aを形成する。
ここで、分離溝4aを形成して分離溝4aに絶縁物を充填する代わりに、電子供給層3上の素子分離領域に不純物をイオン注入し、素子分離領域を絶縁状態にする手法を用いても良い。
詳細には、先ず、全面にレジストを塗布し、リソグラフィーにより、活性領域のソース電極5及びドレイン電極6の形成予定部位に開口を有するレジストパターン(不図示)を形成する。そして、例えば蒸着法により電極材料、例えばTi/Alを開口を埋め込むようにレジストパターン上に積層する。その後、加温した有機溶媒等を用いてレジストパターンをその上のTi/Alと共に除去する。その後、例えば550℃程度の温度によりSiC基板1にアニール処理を施す。以上により、Ti/Alからなる一対のオーミック電極であるソース電極5及びドレイン電極6が形成される。
以下、図1D〜図1Fの各工程を詳述する。
詳細には、例えばプラズマCVD法を用いる。成膜条件は、プラズマの励起周波数を13.56MHz、投入電力である高周波出力を50W、ソースガスをSiH4、N2、及びHeの混合ガスとして、ガス流量をSiH4/N2/He=3sccm/150sccm/1000sccmとする。このようにして、膜厚50nm程度のSiNを全面に堆積し、保護膜8を形成する。
詳細には、リソグラフィー及び例えばフッ素系ガスを用いたドライエッチングにより保護膜8を加工し、ゲート電極7を覆い電子供給層3上でゲート電極7の近傍まで延在するように保護膜8を残す。ドレイン電極6とゲート電極7との距離(D−G間距離)は例えば(1μm)〜(20μm)程度であり、保護膜8の電子供給層3上における長さ(保護膜8の電子供給層3上で延在する部分の長さ)は、例えば(0.1μm)〜(2μm)程度とされる。
詳細には、例えばプラズマCVD法を用いる。成膜条件は、プラズマの励起周波数を13.56MHz、投入電力である高周波出力を50W、ソースガスをSiH4、N2、及びHeの混合ガスとして、ガス流量をSiH4/N2/He=2sccm/150sccm/1000sccmとする。ここでは、SiH4の流量を保護膜8の形成時よりも小さく調節する。このようにして、膜厚50nm程度のSiNを全面に堆積し、保護膜9を形成する。
保護膜8の水素濃度>保護膜9の水素濃度
となる。
保護膜8,9の水素濃度は、その形成時のSiH4の流量を例えば2.0sccm程度〜3sccm程度の範囲内で保護膜8が保護膜9よりも流量が大きくなるように適宜選択することにより、調整される。
保護膜8,9の変質度合いは、その形成時の投入電力である高周波出力を例えば50W程度〜200W程度の範囲内で保護膜8が保護膜9よりも高周波出力が大きくなるように適宜選択することにより、調整される。
SiN(B)は、プラズマCVD法の成膜条件を、プラズマの励起周波数を13.56MHz、投入電力である高周波出力を50W、ソースガスをSiH4、N2、及びHeの混合ガスとして、ガス流量をSiH4/N2/He=2.9sccm/150sccm/1000sccmとして形成した保護膜である。
SiN(C)は、プラズマCVD法の成膜条件を、プラズマの励起周波数を13.56MHz、投入電力である高周波出力を100W、ソースガスをSiH4、N2、及びHeの混合ガスとして、ガス流量をSiH4/N2/He=2.9sccm/150sccm/1000sccmとして形成した保護膜である。
SiN(D)は、プラズマCVD法の成膜条件を、プラズマの励起周波数を13.56MHz、投入電力である高周波出力を200W、ソースガスをSiH4、N2、及びHeの混合ガスとして、ガス流量をSiH4/N2/He=3.0sccm/150sccm/1000sccmとして形成した保護膜である。
以上のようにして、AlGaN/GaN・FETを形成する。
図2A及び図2Bは、化合半導体装置の機能を説明する概略断面図であり、図2Aが比較例を、図2Bが本実施形態をそれぞれ示す。図2Aの比較例では、図1A〜図1Eの各工程を経た後、例えば表1の標準条件(SiN(C)を成膜する条件)で膜厚100nm程度に保護膜10が形成される。
図2Aの比較例では、D−G間の界面領域13では、2次元電子ガス濃度(シートキャリア濃度)はほぼ一定である。従って、保護膜10の直下(電子供給層3の保護膜10との接触部分)におけるシート抵抗はほぼ一定である。この構成により、ドレイン電極6からゲート電極7へ向かってD−G間に発生する電界は、図2Aの矢印で示すように、ゲート電極7のドレイン電極6側の底部端の近傍に集中する。この電界集中に起因して、ゲートリーク電流が増加する。
R2>R1
このように本実施形態では、ゲート電極7のドレイン電極6側の底部端における電界集中が緩和され、ゲートリーク電流が大幅に減少し、ゲート耐圧が改善される。
ここで、第1の実施形態の諸変形例について説明する。
図3A〜図3Cは、第1の実施形態の諸変形例において、第1の実施形態の図1Fに相当するAlGaN/GaN・FETの様子のみを示す概略断面図である。図3Aが変形例1、図3Bが変形例2、図3Cが変形例3にそれぞれ対応している。
本例では、図3Aに示すように、電子供給層3上のソース電極5とドレイン電極6との間(S−G間)の領域において、ゲート電極7がソース電極5側に偏倚するように形成されている。換言すれば、S−G間の距離が、D−G間の距離よりも短くなる位置に、ゲート電極7が形成されている。
ゲート電極7を上記のような偏倚位置に形成するには、第1の実施形態における図1Cの工程において、ソース電極5及びドレイン電極6を形成した後に、ゲート電極7を所望の偏倚位置に形成すれば良い。
本例では、図3Bに示すように、保護膜9下の保護膜8が、ゲート電極7の上面の所定部位からドレイン電極6側へ向かってゲート電極7を覆い、電子供給層3上でゲート電極7の近傍まで延在するように形成されている。電子供給層3上でソース電極5側におけるゲート電極7の近傍には、保護膜8は存在しない。
ドレイン電極6とゲート電極7との間における電界集中を緩和するには、保護膜8が、電子供給層3上でドレイン電極6側におけるゲート電極7の近傍に存在すれば十分であって、電子供給層3上でソース電極5側におけるゲート電極7の近傍には、保護膜8は特に要しない。
本例では、図3Cに示すように、変形例1,2を共に採用したAlGaN/GaN・FETを開示する。即ち、ゲート電極7がドレイン電極6側よりもソース電極5側に偏倚するように形成されると共に、保護膜8が、ゲート電極7の上面の所定部位からドレイン電極6側へ向かってゲート電極7を覆い、電子供給層3上でゲート電極7の近傍まで延在するように形成される。
本例によれば、上記した第1の実施形態における諸効果に加えて、上記した変形例1,2に特有の効果を共に奏する。
本実施形態では、化合物半導体装置であるAlGaN/GaN・FETの構成について、その製造方法と共に説明する。第1の実施形態とは、保護膜8の形成工程が異なる点で相違する。
図4A〜図4Gは、第2の実施形態による化合物半導体装置の製造方法の主要工程を順に示す概略断面図である。
続いて、図4Aに示すように、図1Cと同様に、ソース電極5及びドレイン電極6を形成した後、図4Bに示すように、図1Dで形成される保護膜8と同様の成膜条件により、全面に保護膜8を形成する。
詳細には、リソグラフィー及び例えばフッ素系ガスを用いたドライエッチングにより保護膜8を加工し、ゲート電極の形成予定部位に、当該部位から少なくともドレイン電極6側に若干張り出すように保護膜8を残す。ここで、ドレイン電極6側にのみ張り出す形状に保護膜8を残すようにしても良い。
続いて、図4Dに示すように、図1Fで形成される保護膜9と同様の成膜条件により、保護膜8を覆うように全面に保護膜9を形成する。
詳細には、リソグラフィー及び例えばフッ素系ガスを用いたドライエッチングにより保護膜9及び保護膜8を加工し、電子供給層3の表面のゲート電極の形成予定部位を露出させる開口23を形成する。この開口23を形成するドライエッチングにより、保護膜8は、開口23の内壁から一端面が露出し、少なくともドレイン電極6側に若干延在するように電子供給層3上に残る。図4Cの工程でドレイン電極6側にのみ張り出す形状に保護膜8を残した場合には、図4Eの工程で保護膜8はドレイン電極6側にのみ残ることになる。
詳細には、先ず、開口23を埋め込むように全面にレジストを塗布し、リソグラフィーによりレジストを露光してレジストを加工する。具体的には、レジストのゲート電極の形成予定部位に相当する部分に、当該部位よりも少なくともドレイン電極6側に若干大きいサイズの開口21aを形成し、レジストパターン21とする。
次に、例えば蒸着法によりゲート材料22、例えばNi/Auを開口21a,23を埋め込むようにレジストパターン21上に積層する。
詳細には、加温した有機溶媒等を用いてレジストパターン21をその上のゲート材料22と共に除去する。以上により、電子供給層3上で底部端が保護膜8の一端面と接触し、上部分が端部で保護膜9に乗り上げる所謂オーバーハング形状とされた、Ni/Auからなるゲート電極14が形成される。
更に本実施形態では、ゲート電極14が、その上部分が端部で保護膜9に乗り上げる形状とされている。ゲート電極14のドレイン電極6側には、言わば底部端が2箇所存在するため、ドレイン電極6からゲート電極7へ向かってD−G間に発生する電界は、2箇所の底部端に言わば分散する。従って、ゲート電極14の形状に起因して、ゲート電極14のドレイン電極6側の底部端における電界集中が更に緩和されることになる。
本実施形態では、化合物半導体装置であるAlGaN/GaN・FETの構成について、その製造方法と共に説明する。第1の実施形態とは、保護膜8の代わりに電子供給層3に空乏領域が形成される点で相違する。
図5A及び図5Bは、第3の実施形態による化合物半導体装置の製造方法の主要工程を順に示す概略断面図である。
続いて、図1Cと同様に、ソース電極5及びドレイン電極6を形成した後、図5Aに示すように、電子供給層3のゲート電極の形成予定部位の両側に電子線を照射する。ここで、ゲート電極の形成予定部位のドレイン電極6側のみに電子線を照射するようにしても良い。電子線照射条件としては、例えば20keV、1000μC/cm2とする。この電子線照射により、ゲート電極の形成予定部位の両側における電子供給層3の表層はダメージを受けてAlGaNの結晶構造が変質し、空乏領域31が形成される。
本実施形態では、ゲート電極7のドレイン電極6側の底部端における電界集中が緩和され、ゲートリーク電流が大幅に減少し、ゲート耐圧が改善される。
本実施形態では、電子供給層上にn型のGaN(n−Gan)層を有するn−Gan・FETの構成について、その製造方法と共に説明する。
図6A〜図6Dは、第4の実施形態による化合物半導体装置の製造方法の主要工程を順に示す概略断面図である。
詳細には、電子供給層3上に、例えばMOVPE法により、n−Gan(例えばSiがドーピングされており、ドーピング濃度は例えば2×1018/cm3程度)を膜厚10nm以下、例えば5nm程度に堆積し、キャップ層41を形成する。キャップ層41を形成することにより、表面トラップを更に低減することができる。
詳細には、リソグラフィー及び塩素系ガス等を用いたドライエッチングにより、キャップ層41上のソース電極及びドレイン電極の形成予定部位に、キャップ層41下の電子供給層3の一部を掘り込む深さの開口42を形成する。
詳細には、全面にレジストを塗布し、リソグラフィーにより、活性領域のソース電極5及びドレイン電極6の形成予定部位である開口42を露出させる開口を有するレジストパターン(不図示)を形成する。そして、例えば蒸着法により電極材料、例えばTi/Alを開口を埋め込むようにレジストパターン上に積層する。その後、加温した有機溶媒等を用いてレジストパターンをその上のTi/Alと共に除去する。その後、例えば550℃程度の温度によりSiC基板1にアニール処理を施す。以上により、開口42をTi/Alで充填して上部がキャップ層41の表面から突出する、一対のオーミック電極であるソース電極43及びドレイン電極44が形成される。
また、第1の実施形態の変形例2と同様に、保護膜8を、ゲート電極7の上面の所定部位からドレイン電極6側へ向かってゲート電極7を覆い、電子供給層3上でゲート電極7の近傍まで延在するように形成しても良い。
また、第1の実施形態の変形例3と同様に、ゲート電極7を、ドレイン電極6側よりもソース電極5側に偏倚するように形成すると共に、保護膜8を、ゲート電極7の上面の所定部位からドレイン電極6側へ向かってゲート電極7を覆い、電子供給層3上でゲート電極7の近傍まで延在するように形成しても良い。
また、第2の実施形態と同様に、保護膜8がキャップ層41上のみに存在し、ゲート電極7の底部端と接触するように、保護膜8を形成しても良い。
また、第3の実施形態と同様に、保護膜8を形成する代わりに、キャップ層41のゲート電極の形成予定部位の両側(又はドレイン電極6側のみ)に電子線を照射(又は元素をイオン注入)し、空乏領域を形成しても良い。
Claims (20)
- 基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記電子供給層上方に形成された、ソース電極、ドレイン電極、及び前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と
を含み、
前記電子走行層と前記電子供給層との間には、前記ゲート電極と前記ドレイン電極との間において、第1の領域と、前記第1の領域よりも2次元電子ガス濃度の低い第2の領域とが形成されており、
前記第1の領域は前記ドレイン電極に偏倚する位置に、前記第2の領域は前記ゲート電極に偏倚する位置にそれぞれ形成されていることを特徴とする化合物半導体装置。 - 前記ゲート電極と前記ドレイン電極との間において、前記第1の領域の上方に相当する部分に第1の絶縁膜が、前記第2の領域の上方に相当する部分に第2の絶縁膜がそれぞれ形成されていることを特徴とする請求項1に記載の化合物半導体装置。
- 前記第2の絶縁膜は、前記第2の領域の上方に相当する部分のみに形成されていることを特徴とする請求項2に記載の化合物半導体装置。
- 前記第2の絶縁膜は、前記第2の領域の上方に相当する部分から前記ゲート電極上の少なくとも一部にかけて形成されていることを特徴とする請求項2に記載の化合物半導体装置。
- 前記第2の絶縁膜は、前記第1の絶縁膜よりも水素濃度が高いことを特徴とする請求項2に記載の化合物半導体装置。
- 前記第2の絶縁膜は、ダメージの導入により材質が変質していることを特徴とする請求項2に記載の化合物半導体装置。
- 前記電子供給層の前記ゲート電極と前記ドレイン電極との間における表層に、前記第2の領域の上方に相当する部分に結晶状態の変質による空乏領域が形成されていることを特徴とする請求項1に記載の化合物半導体装置。
- 前記電子供給層上の前記ソース電極と前記ドレイン電極との間にn型GaN層が形成されていることを特徴とする請求項1に記載の化合物半導体装置。
- 前記n型GaN層の前記ゲート電極と前記ドレイン電極との間における表層に、前記第2の領域の上方に相当する部分に結晶状態の変質による空乏領域が形成されていることを特徴とする請求項8に記載の化合物半導体装置。
- 前記ゲート電極は、前記ドレイン電極よりも前記ソース電極に偏倚した位置に形成されていることを特徴とする請求項1に記載の化合物半導体装置。
- 前記電子走行層及び前記電子供給層がそれぞれ窒化物半導体からなることを特徴とする請求項1に記載の化合物半導体装置。
- 基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記電子供給層上方に形成された、ソース電極、ドレイン電極、及び前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と
を含む化合物半導体装置の製造方法であって、
前記ゲート電極と前記ドレイン電極との間に、前記ゲート電極よりも前記ドレイン電極に近い位置に第1の絶縁膜を、前記ドレイン電極よりも前記ゲート電極に近い位置に第2の絶縁膜をそれぞれ形成し、
前記電子走行層と前記電子供給層との間において、前記第2の絶縁膜の下方に相当する部分の2次元電子ガス濃度を、前記第1の絶縁膜の下方に相当する部分の2次元電子ガス濃度よりも低くすることを特徴とする化合物半導体装置の製造方法。 - 前記第2の絶縁膜を、前記第1の絶縁膜よりも高い水素濃度に形成することを特徴とする請求項12に記載の化合物半導体装置の製造方法。
- 前記第2の絶縁膜を、前記第1の絶縁膜よりも高い投入電力により形成することを特徴とする請求項12に記載の化合物半導体装置の製造方法。
- 前記電子供給層上の前記ソース電極と前記ドレイン電極との間にn型GaN層が形成されていることを特徴とする請求項12に記載の化合物半導体装置の製造方法。
- 前記ゲート電極を、前記ドレイン電極よりも前記ソース電極に偏倚した位置に形成することを特徴とする請求項12に記載の化合物半導体装置の製造方法。
- 前記電子走行層及び前記電子供給層がそれぞれ窒化物半導体からなることを特徴とする請求項12に記載の化合物半導体装置の製造方法。
- 基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記電子供給層上方に形成された、ソース電極、ドレイン電極、及び前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と
を含む化合物半導体装置の製造方法であって、
前記電子供給層の表層に結晶状態を変質させた空乏領域を形成する工程と、
前記空乏領域が前記ドレイン電極よりも前記ゲート電極に偏倚する部位に位置するように、前記ゲート電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。 - 電子線照射法又はイオン注入法により、前記空乏領域を形成することを特徴とする請求項18に記載の化合物半導体装置の製造方法。
- 前記電子走行層及び前記電子供給層がそれぞれ窒化物半導体からなることを特徴とする請求項18に記載の化合物半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/057854 WO2010122628A1 (ja) | 2009-04-20 | 2009-04-20 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010122628A1 true JPWO2010122628A1 (ja) | 2012-10-22 |
JP5472293B2 JP5472293B2 (ja) | 2014-04-16 |
Family
ID=43010766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011510105A Active JP5472293B2 (ja) | 2009-04-20 | 2009-04-20 | 化合物半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US8581261B2 (ja) |
JP (1) | JP5472293B2 (ja) |
WO (1) | WO2010122628A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4897948B2 (ja) * | 2005-09-02 | 2012-03-14 | 古河電気工業株式会社 | 半導体素子 |
JP5776217B2 (ja) * | 2011-02-24 | 2015-09-09 | 富士通株式会社 | 化合物半導体装置 |
JP5566937B2 (ja) * | 2011-03-28 | 2014-08-06 | 古河電気工業株式会社 | 窒化物系半導体デバイス及びその製造方法 |
JP6004319B2 (ja) * | 2012-04-06 | 2016-10-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置および半導体装置の製造方法 |
JP2014138111A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
WO2014185034A1 (ja) * | 2013-05-13 | 2014-11-20 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP6236919B2 (ja) * | 2013-06-26 | 2017-11-29 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP2015056457A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
JP6135487B2 (ja) * | 2013-12-09 | 2017-05-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6401053B2 (ja) * | 2014-12-26 | 2018-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
CN105118785A (zh) * | 2015-09-02 | 2015-12-02 | 深圳大学 | 一种氮化镓异质结场效应晶体管及其形成方法 |
JP2019517142A (ja) * | 2016-05-17 | 2019-06-20 | アメリカ合衆国 | AlGaN/GaN高電子移動度トランジスタのダメージフリープラズマCVDパッシベーション |
US20180363314A1 (en) * | 2017-06-16 | 2018-12-20 | Cynthia Duvall | Coping Cover Assembly |
WO2019066995A1 (en) * | 2017-09-30 | 2019-04-04 | Intel Corporation | ENHANCED RF PERFORMANCE GROUP III (III-N) NITRIDE DEVICES AND METHODS OF MAKING SAME |
JP2021145050A (ja) * | 2020-03-12 | 2021-09-24 | 富士通株式会社 | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818030A (ja) * | 1994-06-30 | 1996-01-19 | Fuji Electric Co Ltd | 逆導通gtoサイリスタの製造方法 |
JP2004214471A (ja) * | 2003-01-07 | 2004-07-29 | Nec Corp | 電界効果トランジスタ |
JP2004221325A (ja) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2005159117A (ja) * | 2003-11-27 | 2005-06-16 | Toshiba Corp | 窒化物系半導体装置 |
WO2007040160A1 (ja) * | 2005-09-30 | 2007-04-12 | Nec Corporation | 電界効果トランジスタ |
JP2009026838A (ja) * | 2007-07-18 | 2009-02-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2009507396A (ja) * | 2005-09-07 | 2009-02-19 | クリー インコーポレイテッド | フッ素処理を用いたロバストトランジスタ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04282841A (ja) | 1991-03-12 | 1992-10-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3380344B2 (ja) | 1994-11-30 | 2003-02-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2004288952A (ja) | 2003-03-24 | 2004-10-14 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
JP2007227884A (ja) | 2006-01-30 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
JP2008306130A (ja) * | 2007-06-11 | 2008-12-18 | Sanken Electric Co Ltd | 電界効果型半導体装置及びその製造方法 |
-
2009
- 2009-04-20 JP JP2011510105A patent/JP5472293B2/ja active Active
- 2009-04-20 WO PCT/JP2009/057854 patent/WO2010122628A1/ja active Application Filing
-
2011
- 2011-10-19 US US13/276,830 patent/US8581261B2/en active Active
-
2013
- 2013-10-10 US US14/050,629 patent/US8895378B2/en active Active
-
2014
- 2014-10-23 US US14/521,978 patent/US8999772B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818030A (ja) * | 1994-06-30 | 1996-01-19 | Fuji Electric Co Ltd | 逆導通gtoサイリスタの製造方法 |
JP2004214471A (ja) * | 2003-01-07 | 2004-07-29 | Nec Corp | 電界効果トランジスタ |
JP2004221325A (ja) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2005159117A (ja) * | 2003-11-27 | 2005-06-16 | Toshiba Corp | 窒化物系半導体装置 |
JP2009507396A (ja) * | 2005-09-07 | 2009-02-19 | クリー インコーポレイテッド | フッ素処理を用いたロバストトランジスタ |
WO2007040160A1 (ja) * | 2005-09-30 | 2007-04-12 | Nec Corporation | 電界効果トランジスタ |
JP2009026838A (ja) * | 2007-07-18 | 2009-02-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120032188A1 (en) | 2012-02-09 |
US20150044825A1 (en) | 2015-02-12 |
JP5472293B2 (ja) | 2014-04-16 |
WO2010122628A1 (ja) | 2010-10-28 |
US8581261B2 (en) | 2013-11-12 |
US8999772B2 (en) | 2015-04-07 |
US8895378B2 (en) | 2014-11-25 |
US20140038372A1 (en) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5472293B2 (ja) | 化合物半導体装置及びその製造方法 | |
US9502524B2 (en) | Compound semiconductor device having gallium nitride gate structures | |
JP6035007B2 (ja) | Mis型の窒化物半導体hemt及びその製造方法 | |
CN103715252B (zh) | 化合物半导体器件及其制造方法 | |
US8766276B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR101357477B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
JP5653607B2 (ja) | GaN系電界効果トランジスタおよびその製造方法 | |
JP5561371B2 (ja) | 半導体装置及びその製造方法 | |
US20060157735A1 (en) | Compound semiconductor device | |
JP5672868B2 (ja) | 化合物半導体装置及びその製造方法 | |
US10388779B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004273486A (ja) | 半導体装置およびその製造方法 | |
JP5645766B2 (ja) | GaNベースの薄膜トランジスタの製造方法 | |
JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
JP2013140835A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2019114581A (ja) | 化合物半導体装置及びその製造方法 | |
JP5661068B2 (ja) | ノーマリーオフパワー素子およびその製造方法 | |
JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2019009111A1 (ja) | 半導体装置およびその製造方法 | |
CN116153993A (zh) | 半导体结构及其形成方法 | |
US8421182B2 (en) | Field effect transistor having MOS structure made of nitride compound semiconductor | |
JP4759923B2 (ja) | 半導体装置 | |
TW202010125A (zh) | 半導體裝置及其製造方法 | |
JP2011061094A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5472293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |