JPWO2010100741A1 - 光通信装置 - Google Patents

Abstract

高速動作可能な光通信装置を提供する。例えば、フォトダイオードＰＤからの電流信号Ｉｉｎを増幅すると共に電圧信号に変換するプリアンプ回路ＰＲＥＡＭＰ１と、ＰＲＥＡＭＰ１の動作を制御する動作点制御回路ＶＴＣＴＬ１を備える。ＰＲＥＡＭＰ１は、帰還抵抗Ｒｆ１よる負帰還経路を含んでおり、動作点制御信号Ｖｃｏｎに応じてレベルシフトを行うレベルシフト回路ＬＳ１と、その次段に接続され、高利得な増幅を行うアンプ回路ＡＭＰ１を備えている。ＶＴＣＴＬ１は、その内部に、ＡＭＰ１と同一の回路および回路パラメータで形成されると共に入出力間が電気的に接続されたレプリカ回路を含み、このレプリカ回路の出力ＤＣレベルとＡＭＰ１の入力ＤＣレベルが一致するようなＶｃｏｎを生成する。

Description

本発明は、光通信装置に関し、特に、トランスインピーダンスアンプ（ＴＩＡ：trans impedance amplifier）を備えた光通信装置に適用して有効な技術に関する。

例えば、非特許文献１のＦｉｇ．４やＦｉｇ．５には、アンプ回路と、このアンプ回路の入出力間に帰還抵抗を備えた負帰還構成のＴＩＡが示されている。Ｆｉｇ．５では、このアンプ回路が、ゲート接地増幅段、ソース接地増幅段、およびソースフォロワ段からなる３段で構成されている。また、Ｆｉｇ．４では、ゲート接地増幅段においてノイズを低減するための回路パラメータ設定方法が示され、Ｆｉｇ．５では、ゲート接地増幅段やソース接地増幅段の負荷素子にインダクタンスを用いて帯域を延ばす方式が示されている。

非特許文献２のＦｉｇ．２には、オープンループ構成のＴＩＡが示されている。このＴＩＡは、初段にゲート接地増幅段、後段にソース接地段およびゲート接地増幅段からなる増幅段を備え、後段のゲート接地段がソース接地段によってゲインブーストされた構成となっている。各ＭＯＳトランジスタは、大きいゲート幅で形成され、これによって帯域の向上が図られている。
Chih-Fan Liao、Shen-Iuan Liu、"40 Gb/s Transimpedance-AGC Amplifier and CDR Circuit for Broadband Data Receivers in 90 nm CMOS"、IEEE Journal of Solid-State Circuits、Ｖｏｌ．４３、Ｎｏ．３、２００８年３月、ｐ．６４２−６４８ C.Kromer、他５名、"A 40 Gb/s Optical Receiver in 80-nm CMOS for Short-Distance High-Density Interconnects"、IEEE Asian Solid-State Circuits Conference 2006(ASSCC 2006)、２００６年１１月、ｐ．３９５−３９８

図１６は、本発明の前提として検討した光通信装置において、その構成の一例を示す概略図である。図１６に示す光通信装置は、光入力に伴い生成されたフォトダイオードＰＤからの電流信号を増幅すると共に電圧信号に変換するプリアンプ回路ＰＲＥＡＭＰ＿Ｃと、その出力を増幅するポストアンプ回路ＰＳＡＭＰと、その出力を更に増幅するリミットアンプ回路ＬＭＴＡＭＰによって構成される。特に、限定はされないが、ＰＲＥＡＭＰ＿Ｃは、数十〜数百μＡの電流信号を１０ｍＶ程度の電圧信号に変換し、それを受けてＰＳＡＭＰは、２００ｍＶ〜３００ｍＶの電圧信号を生成し、それを受けてＬＭＴＡＭＰは５００ｍＶ程度の電圧信号を生成する。ＬＭＴＡＭＰは、その後段される図示しないロジック回路（例えばＣＤＲ（Clock Data Recovery）回路など）の論理レベルまで増幅する回路である。

前述したように、ＰＤに入力される電流信号は微小であり、また、近年では数十Ｇｂｐｓを超える通信が行われることから、ＰＲＥＡＭＰ＿Ｃでは、高い増幅率（例えば５０ｄＢ程度）や高速性に加えて、特に、低雑音化が重要となる。ＰＳＡＭＰは、ＰＲＥＡＭＰ＿Ｃを介して十分な入力電圧信号が得られれば、増幅率（例えば２０ｄＢ程度）や低雑音化等よりも高速性に重点に置く必要がある。例えば、ＰＲＥＡＭＰ＿Ｃの４／３倍程度の帯域とすることが望ましい。なお、図１６では、ＰＲＥＡＭＰ＿Ｃがシングル入出力のアンプ回路であり、ＰＳＡＭＰが差動入出力のアンプ回路であるため、ＰＳＡＭＰの一端には、基準電圧を生成する基準電圧生成回路ＶＲＥＦＧが設けられる。ＶＲＥＦＧは、例えば、ＰＲＥＡＭＰ＿Ｃの出力に対してロウパスフィルタによりＤＣ成分を検出すること等で実現できるが、この場合、面積の増大が懸念される。

図１７（ａ）〜（ｃ）は、図１６におけるプリアンプ回路ＰＲＥＡＭＰ＿Ｃの詳細を示した説明図である。図１７（ａ）に示すように、ＰＲＥＡＭＰ＿Ｃは、負の増幅率（Ｇ）となるアンプ回路ＡＭＰ＿Ｃとその入出力間に接続された帰還抵抗Ｒｆからなる負帰還回路となっている。このようなＰＲＥＡＭＰ＿Ｃでは、その入力容量をＣｉｎとすると、図１７（ｂ）に示すように、トランスインピーダンスはＧ／（１＋Ｇ）×Ｒｆとなり、高域遮断周波数はＧ／（２π・Ｒｆ・Ｃｉｎ）となる。したがって、増幅率（Ｇ）を上げれば、帯域を延ばすことができる。

ここで、増幅率（Ｇ）を上げる場合には、例えば、非特許文献１に示されるように複数の増幅段（ゲート接地増幅段およびソース接地増幅段）を設けることが考えられる。しかしながら、通常、増幅段の段数を増やすとその分ノイズ量も増大し、また、初段がゲート接地増幅段の場合には、入力インピーダンスを小さくできる利点はあるものの、特にノイズに対する感度が大きくなる。

そこで、例えば、増幅率が非常に高い１段構成のアンプ回路を用いることが考えられる。しかしながら、増幅率が高いと、図１７（ｃ）に示すように、その動作点を精度よく定めることが困難となる。図１７（ｃ）では、ＡＭＰ＿Ｃの入力電圧Ｖｉと出力電圧Ｖｏの特性例が示されており、増幅率が高いということは、その傾き（Ｖｏ／Ｖｉ）が急峻となることを意味する。この場合、例えば、プロセスばらつき等に伴い動作点が設計値から僅かにずれた際にも、その増幅率が大きく変わってしまい、所定の性能が得られない恐れがある。

一方、例えば、非特許文献２に示されるオープンループ構成のアンプ回路を用いると、初段のゲート接地段によって、ノイズの問題はあるものの低入力インピーダンス（これによる帯域の向上）を実現でき、後段の増幅段によって増幅率の向上（帯域の向上にも寄与する）を実現できる。しかしながら、この非特許文献２の構成では、各ＭＯＳトランジスタが、大きいゲート幅で構成されるため、回路内部の寄生容量に伴い帯域が制限される恐れがある。

本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、高速動作可能な光通信装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

本実施の形態による光通信装置は、フォトダイオードからの電流信号を増幅すると共に電圧信号に変換するプリアンプ回路と、このプリアンプ回路を制御する動作点制御回路を備えるものとなっている。プリアンプ回路は、増幅経路と、帰還抵抗を含むフィードバック経路を含んだ負帰還構成となっており、増幅経路に、第１レベルシフト回路とその次段に接続された第１アンプ回路を含んでいる。第１レベルシフト回路は、動作点制御回路からの第１制御信号に応じてレベルシフト動作を行う。動作点制御回路は、第１アンプ回路と同一の回路および回路パラメータで構成されると共に入出力間が電気的に接続されたレプリカ回路を含み、このレプリカ回路の出力信号の直流電圧レベルと、第１アンプ回路の入力信号の直流電圧レベルとが一致するように第１制御信号を生成する。

このような構成を用いると、レプリカ回路の出力から得られる論理しきい値電圧を第１アンプ回路の動作点として設定することができ、これに伴い、第１アンプ回路に、高利得かつ安定した動作を行わせることが可能になる。その結果、負帰還構成となるプリアンプ回路の高周波帯域が拡大し、光通信装置の高速化が実現可能になる。

ここで、動作点制御回路は、レプリカ回路に加えて、例えば、フォトダイオードからの電流信号の直流レベルと同一の直流電流を生成する第１電流源と、レプリカ用プリアンプ回路と、第２アンプ回路によって構成することができる。レプリカ用プリアンプ回路は、プリアンプ回路と同一の回路および回路パラメータで構成され、第１電流源からの直流電流を入力として増幅動作を行う。第２アンプ回路は、レプリカ用プリアンプ回路内の第１アンプ回路の入力信号とレプリカ回路の出力信号とを差動増幅し、第１制御信号を出力する。そして、プリアンプ回路およびレプリカ用プリアンプ回路内の各第１レベルシフト回路は、この第１制御信号を受けてレベルシフト動作を行う。

このように、プリアンプ回路のＤＣ的な動作を擬似した動作点制御回路を用いて第１制御信号を生成することで、プリアンプ回路内の第１アンプ回路の動作点を常に安定して定めることが可能となる。その結果、光通信装置の高速化が図れる。さらに、レプリカ用プリアンプ回路の出力は、プリアンプ回路の後段に通常設けられるポストアンプ回路のリファレンス信号として用いることも可能である。すなわち、ポストアンプ回路は、このリファレンス信号を基準として、プリアンプ回路からの出力信号を差動増幅する。これによって、このリファレンス信号を生成する回路（例えばロウパスフィルタ）が別途必要でなくなる。更に、このリファレンス信号の電圧レベルは、最適な値（プリアンプ回路の出力電圧振幅の中心）となるため、ポストアンプ回路の高速化も図ることが可能となる。

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、光通信装置の高速化が実現可能になる。

本発明の実施の形態１による光通信装置において、その主要部の構成例を示すブロック図である。 図１の光通信装置において、その動作点制御回路の構成例を示すブロック図である。 図１および図２を備えた光通信装置において、その詳細な構成例を示す回路図である。 （ａ）〜（ｆ）は、図１のプリアンプ回路において、そのアンプ回路の詳細な構成例を示す回路図である。 本発明の実施の形態２による光通信装置において、その主要部の構成例を示す回路図である。 本発明の実施の形態３による光通信装置において、その主要部の構成例を示すものであり、（ａ）はそのブロック図、（ｂ）は（ａ）におけるプリアンプ回路の詳細な構成例を示す回路図である。 本発明の実施の形態４による光通信装置において、その主要部の構成例を示すブロック図である。 図７のプリアンプ回路において、そのアンプ回路の詳細な構成例を示す回路図である。 本発明の実施の形態５による光通信装置において、（ａ）はその主要部の構成例を示すブロック図であり、（ｂ）は（ａ）におけるプリアンプ回路の詳細な構成例を示す回路図である。 本発明の実施の形態６による光通信装置において、その構成の一例を示すブロック図である。 図１０の光通信装置において、そのポストアンプ回路の一例を示すものであり、（ａ）はその構成例を示す概念図、（ｂ）は（ａ）の動作例を示す説明図である。 本発明の実施の形態７による光通信装置を示すものであり、（ａ）はその構成例を示すブロック図、（ｂ）は（ａ）の効果の一例を示す説明図である。 本発明の実施の形態８による光通信装置において、その構成の一例を示すブロック図である。 図１３の光通信装置において、（ａ）、（ｂ）のそれぞれは、そのプリアンプ回路の詳細な構成例を示す回路図である。 図１２の比較対象として検討した光通信装置の構成例を示すブロック図である。 本発明の前提として検討した光通信装置において、その構成の一例を示す概略図である。 （ａ）〜（ｃ）は、図１６におけるプリアンプ回路の詳細を示した説明図である。

符号の説明

ＡＭＰ アンプ回路
Ｃｉｎ 入力容量
Ｃｏｓ 容量
ＤＲＶ 出力ドライバ回路
ＩＳ 定電流源
ＩＳＶ 可変電流源
Ｌ インダクタ
ＬＭＴＡＭＰ リミットアンプ回路
ＬＳ レベルシフト回路
ＭＮ ＮＭＯＳトランジスタ
ＭＰ ＰＭＯＳトランジスタ
ＯＳＣＴＬ オフセット補正回路
ＰＤ フォトダイオード
ＰＲＥＡＭＰ プリアンプ回路
ＰＳＡＭＰ ポストアンプ回路
Ｒ，Ｒｏｓ 抵抗
ＲＥＰ レプリカ回路
Ｒｆ 帰還抵抗
ＶＤＤ，ＶＣＣ 電源電圧
ＶＲＥＦＧ 基準電圧生成回路
ＶＲＥＧ レギュレータ回路
ＶＳＳ 接地電圧
ＶＴＣＴＬ 動作点制御回路
Ｖｃ 動作点補正信号
Ｖｃｏｎ 動作点制御信号
Ｖｏｓ オフセット電圧
Ｖｒｅｆ 基準電圧

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の一例としてＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いる。図面において、Ｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）にはゲートに丸印の記号を付すことで、Ｎチャネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）と区別することとする。図面にはＭＯＳトランジスタの基板電位の接続は特に明記していないが、ＭＯＳトランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本発明の実施の形態１による光通信装置において、その主要部の構成例を示すブロック図である。図１に示す光通信装置は、光入力に伴うフォトダイオードＰＤからの電流信号Ｉｉｎを受けて、それを増幅すると共に電圧信号に変換するプリアンプ回路ＰＲＥＡＭＰ１と、動作点制御回路ＶＴＣＴＬ１によって構成される。ＰＲＥＡＭＰ１は、図１６に示したプリアンプ回路ＰＲＥＡＭＰ＿Ｃの代わりに適用されるものである。

ＰＲＥＡＭＰ１は、負帰還構成のトランスインピーダンスアンプ（ＴＩＡ）となっており、レベルシフト回路ＬＳ１と、その出力を入力とし、負の増幅率を備えたアンプ回路ＡＭＰ１と、ＡＭＰ１の出力とＬＳ１の入力の間に接続された帰還抵抗Ｒｆ１によって構成される。ＰＤからの電流信号Ｉｉｎは、Ｒｆ１を介して電圧信号に変換され、Ｒｆ１の一端およびＡＭＰ１の出力となる出力ノードＶｏｕｔに生成される電圧信号は、ＡＭＰ１の増幅率が高い場合は、ほぼＩｉｎ×Ｒｆ１となる。

ＡＭＰ１は、１段の増幅段で構成され、その増幅率（出力電圧信号Ｖｏ／入力電圧信号Ｖｉ）は非常に大きい値に設計されている。これによって、図１６および図１７で述べたように、低雑音特性と高速性を実現できる。しかしながら、図１７（ｃ）に示したように、プロセスばらつき等に伴いＡＭＰ１の動作点が変動した場合には、所望の増幅率が得られず、ＰＲＥＡＭＰ１の高速性が阻害される恐れがある。

そこで、ＶＴＣＴＬ１が設けられる。ＶＴＣＴＬ１は、詳細は後述するが、ＡＭＰ１と同一の回路構成ならびに素子パラメータを備えたレプリカ回路を含み、このレプリカ回路を利用してＡＭＰ１の動作点を定めるための動作点制御信号Ｖｃｏｎを生成する。ＬＳ１は、代表的にはソースフォロワ回路で構成され、Ｉｉｎに伴う極微小な電圧信号が持つＤＣレベルをＶｃｏｎに応じてレベルシフトし、それをＡＭＰ１に出力する。これによって、ＡＭＰ１の動作点は、このレベルシフトを介して適切な値に定められ、その結果、ＡＭＰ１にて所望の増幅率が得られると共に、ＰＲＥＡＭＰ１の高速化が図れる。また、ＬＳ１を、ソースフォロワ回路等のようにゲート入力のトランジスタで構成することで、低雑音化も図ることが可能となる。なお、ＶＴＣＴＬ１は、詳細は後述するが、Ｖｃｏｎに加えて、出力ノードＶｏｕｔにおける出力信号のＤＣ成分となる基準電圧Ｖｒｅｆも生成する。

図２は、図１の光通信装置において、その動作点制御回路ＶＴＣＴＬ１の構成例を示すブロック図である。図２に示す動作点制御回路ＶＴＣＴＬ１は、図１のフォトダイオードＰＤを反映した回路となる定電流源ＩＳ１と、図１のプリアンプ回路ＰＲＥＡＭＰ１を反映したレプリカ用プリアンプ回路となる、レベルシフト回路ＬＳ２、アンプ回路ＡＭＰ１ａ、および帰還抵抗Ｒｆ１ａを備え、加えてアンプ回路ＡＭＰ２およびレプリカ回路ＲＥＰを有している。図２のＩＳ１、ＬＳ２、ＡＭＰ１ａ、Ｒｆ１ａ間の接続関係は、図１のＰＤ、ＬＳ１、ＡＭＰ１、Ｒｆ１間の接続関係と同一である。ＡＭＰ１ａおよびＲｆ１ａは、図１のＰＲＥＡＭＰ１におけるＡＭＰ１およびＲｆ１と同一の回路（回路パラメータも含む）で構成される。ＩＳ１は、図１におけるＰＤのＤＣ電流と同じ電流を生成する。

レプリカ回路ＲＥＰは、図１のＡＭＰ１および図２のＡＭＰ１ａと同一の回路（回路パラメータも含む）となるアンプ回路ＡＭＰ１ｂと、その入出力間に接続された帰還抵抗Ｒｆ２を備えている。Ｒｆ２は、ＡＭＰ１ｂの発振を防止すると共に、ＡＭＰ１ｂの入出力間を電気的に短絡するためのものである。このような構成によって、ＡＭＰ１ｂの出力は、その論理閾値レベルに収束することになる。ＡＭＰ２は、このＡＭＰ１ｂの出力を（−）入力、ＬＳ２の出力（ＡＭＰ１ａの入力）を（＋）入力として差動増幅動作を行い、動作点制御信号Ｖｃｏｎを出力する。このＶｃｏｎは、前述した図１のＰＲＥＡＭＰ１のＬＳ１に出力されると共に、図２のＬＳ２にも出力される。

ＬＳ２は、図１のＰＲＥＡＭＰ１のＬＳ１とほぼ同様の回路（回路パラメータも含む）で構成され、Ｖｃｏｎに基づいてＩＳ１に伴うＤＣ電圧信号をレベルシフトし、ＡＭＰ１ａおよびＡＭＰ２に向けて出力する。ＡＭＰ２は、十分に大きな増幅率を備え、このＬＳ２を介した帰還によって、ＡＭＰ１ａへの入力電圧レベルとＡＭＰ１ｂの出力となる論理閾値レベルとが一致するような値となる動作点制御信号Ｖｃｏｎを生成する。そして、このＶｃｏｎは、図１のＰＲＥＡＭＰ１におけるＬＳ１に供給され、その結果、ＰＲＥＡＭＰ１におけるＡＭＰ１への入力電圧信号Ｖｉも、図２のＡＭＰ１ｂからの論理閾値レベルに一致することになる。したがって、ＡＭＰ１は、増幅率が高い論理閾値レベルを動作点として増幅動作を行うことになるため、前述したように、ＰＲＥＡＭＰ１の高速化を図ることが可能となる。

なお、図２のＬＳ２と図１のＬＳ１との違いは、ＬＳ２が、動作点補正信号Ｖｃによってもレベルシフト量を補正可能になっている点にある。ＡＭＰ１、ＡＭＰ１ａおよびＡＭＰ１ｂは、同一の回路であり、同一の半導体チップ上に形成された場合には通常同様のプロセスばらつきを受けるため、動作点補正信号Ｖｃは、必ずしも設ける必要はない。だだし、例えば、これらのばらつき度合いが異なるような場合には、Ｖｃによって補正を行うこともできる。また、図２のＡＭＰ１ａの出力は、前述した基準電圧Ｖｒｅｆとして使用される。

図３は、図１および図２を備えた光通信装置において、その詳細な構成例を示す回路図である。図３のプリアンプ回路ＰＲＥＡＭＰ１において、レベルシフト回路ＬＳ１は、ＮＭＭＯＳトランジスタＭＮ２０と、そのソースに接続された可変電流源ＩＳＶ１とを備えたソースフォロワ回路となっている。ＭＮ２０は、ゲートにフォトダイオードＰＤと帰還抵抗Ｒｆ１が並列に接続され、ソースから出力信号Ｖｔｈを出力する。ＩＳＶ１は、動作点制御信号Ｖｃｏｎに応じてその電流値が制御され、これに伴いＶｔｈのＤＣレベルを制御する。アンプ回路ＡＭＰ１は、ＰＭＯＳトランジスタＭＰ１０およびＮＭＯＳトランジスタＭＮ１０からなるＣＭＯＳインバータ回路で構成され、ＬＳ１からのＶｔｈを入力として動作を行う。ＡＭＰ１の出力は、出力ノードＶｏｕｔに接続されると共に、帰還抵抗Ｒｆ１を介してＭＮ２０のゲートに接続される。

図３の動作点制御回路ＶＴＣＴＬ１において、レベルシフト回路ＬＳ２は、ＮＭＯＳトランジスタＭＮ２０ａと、そのソースに接続された２つの可変電流源ＩＳＶ１ａ，ＩＳＶ２とを備えたソースフォロワ回路となっている。ＭＮ２０ａは、前述したＭＮ２０と同一の回路パラメータを備え、ゲートに定電流源ＩＳ１と帰還抵抗Ｒｆ１ａが並列に接続され、ソースから出力信号Ｖｔｈ’を出力する。ＩＳ１は、図３に示すように、ＰＤの電流信号ＩｉｎにおけるＤＣレベルの電流値Ｉｂに設定される。ＩＳＶ１ａは、前述したＩＳＶ１と同一の回路パラメータを備え、Ｖｃｏｎに応じてその電流値が制御され、これに伴いＶｔｈ’のＤＣレベルを制御する。ＩＳＶ２は、動作点補正信号Ｖｃに応じてその電流値が制御され、Ｖｔｈ’のＤＣレベルを微調整する。

アンプ回路ＡＭＰ１ａは、ＰＭＯＳトランジスタＭＰ１０ａおよびＮＭＯＳトランジスタＭＮ１０ａからなるＣＭＯＳインバータ回路で構成され、ＡＭＰ１のＣＭＯＳインバータ回路と同一の回路パラメータで形成される。ＡＭＰ１ａは、ＬＳ２からのＶｔｈ’を入力として動作を行い、その出力となる基準電圧Ｖｒｅｆが、帰還抵抗Ｒｆ１ａを介してＭＮ２０ａのゲートに入力される。レプリカ回路ＲＥＰは、ＰＭＯＳトランジスタＭＰ１０ｂおよびＮＭＯＳトランジスタＭＮ１０ｂからなるＣＭＯＳインバータ回路と、その入出力間に接続された帰還抵抗Ｒｆ２とで構成され、このＣＭＯＳインバータ回路は、ＡＭＰ１のＣＭＯＳインバータ回路と同一の回路パラメータで形成される。ＡＭＰ２は、ＲＥＰのＣＭＯＳインバータ回路からの出力信号Ｖｔｈ”とＬＳ２の出力信号Ｖｔｈ’を入力として、制御信号Ｖｃｏｎを出力する。

この図３のように、プリアンプ回路ＰＲＥＡＭＰ１内のアンプ回路ＡＭＰ１を１段のＣＭＯＳインバータ回路で構成することで、高利得化と低雑音化が図れる。また、ＰＲＥＡＭＰ１内のレベルシフト回路ＬＳ１をソースフォロワ回路で構成することでも低雑音化が図れる。したがって、前述したように、動作点制御回路ＶＴＣＴＬ１を用いてＡＭＰ１の動作点を適切に定めることで、プリアンプ回路の高速化と低雑音化が実現可能になる。

図４（ａ）〜（ｆ）は、図１のプリアンプ回路ＰＲＥＡＭＰ１において、そのアンプ回路ＡＭＰ１のそれぞれ異なる詳細な構成例を示す回路図である。図４（ａ）に示すアンプ回路は、図３の場合と同様に、ＰＭＯＳトランジスタＭＰ４０およびＮＭＯＳトランジスタＭＮ４０からなるＣＭＯＳインバータ回路で構成される。図４（ｂ）に示すアンプ回路は、図４（ａ）と同様のＭＰ４０およびＭＮ４０からなるＣＭＯＳインバータ回路において、更に、その出力ノード（Ｖｏ）とＭＮ４０のドレインの間に、固定電圧Ｖｂをゲート電圧とするゲート接地のＮＭＯＳトランジスタＭＮ４１が挿入された構成となっている。ＭＮ４０とＭＮ４１は、所謂カスコード接続となる。これによって、ＭＮ４０のミラー容量（ゲート−ドレイン間容量Ｃｇｄ）が低減されると共に、ＭＮ４１のドレインでの出力インピーダンスが増大するため、アンプ回路自身の高周波特性の向上や高利得化が図れる。

図４（ｃ）に示すアンプ回路は、図４（ｂ）と同様のＭＰ４０，ＭＮ４０，ＭＮ４１からなるカスコード接続付きのＣＭＯＳインバータ回路において、更に、その出力ノード（Ｖｏ）とＭＰ４０のドレインの間に、インダクタＬ１が挿入された構成となっている。アンプ回路の高利得化を図るためには、各ＭＯＳトランジスタのサイズを大きく設計して、相互コンダクタンスｇｍを大きくする必要がある。そうすると、自身の寄生容量に伴う帯域の低下が懸念される。特に、ＮＭＯＳトランジスタよりもドライブ能力が低いＰＭＯＳトランジスタＭＰ４０に伴う帯域低下が問題となる。そこで、Ｌ１を設けると、高周波領域において、インピーダンスの上昇に伴い利得の向上（すなわちピーキング）が図れるため、図４（ｂ）の場合よりも更に高周波特性を向上させることができる。

図４（ｄ）〜（ｆ）に示すアンプ回路は、それぞれ、図４（ａ）〜（ｃ）に示すアンプ回路におけるＰＭＯＳトランジスタＭＰ４０を抵抗Ｒ１に置き換えた構成となっている。前述したように、ＰＭＯＳトランジスタは駆動能力が低いため、図４（ｄ）〜（ｆ）に示すように、それを抵抗に置き換えることで、更なる高周波特性の向上ならびに高利得化が図れる。

以上のように、図４（ａ）〜（ｆ）（特に図４（ｂ）、（ｃ）、（ｅ）、（ｆ））に示す各アンプ回路は、１段で高利得を実現する構成となっている。したがって、安定した増幅特性を発揮させるためには動作点を最適に定めることが望ましく、図１および図２に示した構成例を用いることが有益となる。なお、図４（ｂ）〜（ｆ）のアンプ回路を図２の構成例に適用する場合、図４（ａ）のアンプ回路を適用した図３の構成例と同様に、図３の各アンプ回路ＡＭＰ１，ＡＭＰ１ａ，ＡＭＰ１ｂを図４（ｂ）〜（ｆ）のアンプ回路に置き換えればよい。

以上、本実施の形態１の光通信装置を用いることで、代表的には、高速動作が実現可能になる。なお、ここでは、プリアンプ回路ＰＲＥＡＭＰ１におけるアンプ回路ＡＭＰ１の入力（Ｖｉ）および出力（Ｖｏ）のＤＣ成分を検出するため、図２のようにＰＲＥＡＭＰ１全体のＤＣ動作を擬似した動作点制御回路ＶＴＣＴＬ１を用いた。ＶＴＣＴＬ１は、ＤＣ的な動作を行うため、動作点制御信号Ｖｃｏｎの値も一定となり、ＰＲＥＡＭＰ１内のＡＭＰ１の動作点を常に一定に保つことができる。ここで、場合によっては、例えば、ＶＴＣＴＬ１を、図２のアンプ回路ＡＭＰ２とレプリカ回路ＲＥＰのみで構成することも考えられる。すなわち、ＡＭＰ２の（＋）入力ノードをＰＲＥＡＭＰ１内のレベルシフト回路ＬＳ１の出力ノードに接続し、ＡＭＰ２からのＶｃｏｎによってＬＳ１を制御する。このような構成例を用いた場合、図２の構成例ほどには動作点の安定化は図れず、また基準電圧Ｖｒｅｆも生成できないが、小さい回路面積で動作点の制御をある程度実現可能になる。

（実施の形態２）
本実施の形態２では、前述した図３の変形例について説明する。図５は、本発明の実施の形態２による光通信装置において、その主要部の構成例を示す回路図である。図５に示す光通信装置は、図３の構成例と比較して、動作点制御回路ＶＴＣＴＬ１内のレベルシフト回路ＬＳ２’内の回路構成が異なっており、更に、レギュレータ回路ＶＲＥＧ１，ＶＲＥＧ２が加わっている点が異なっている。それ以外の構成に関しては、図３の構成例と同様であるため、詳細な説明は省略する。

図５に示すＶＴＣＴＬ１内のＬＳ２’は、図３に示したＶＴＣＴＬ１内のＬＳ２から可変電流源ＩＳＶ２が削除された構成となっている。また、図５において、ＶＲＥＧ１は、プリアンプ回路ＰＲＥＡＭＰ１内のアンプ回路ＡＭＰ１に電源電圧を供給し、ＶＲＥＧ２は、動作点制御回路ＶＴＣＴＬ１内のアンプ回路ＡＭＰ１ａに電源電圧を供給している。前述した図３の構成例においては、ＩＳＶ２へ動作点補正信号Ｖｃを供給することで各アンプ回路ＡＭＰ１，ＡＭＰ１ａ，ＡＭＰ１ｂのプロセスばらつきの補正を行ったが、図５の構成例においては、ＡＭＰ１およびＡＭＰ１ａの電源電圧を微調整することで前述した補正で行う。

したがって、図３の場合と同様に、仮に各アンプ回路ＡＭＰ１，ＡＭＰ１ａ，ＡＭＰ１ｂの特性がプロセスばらつきによって若干異なった場合でも、それが同一となるように補正することが可能となる。その結果、光通信装置の高速動作が実現可能になる。

（実施の形態３）
本実施の形態３では、前述した図１の変形例について説明する。図６は、本発明の実施の形態３による光通信装置において、その主要部の構成例を示すものであり、（ａ）はそのブロック図、（ｂ）は（ａ）におけるプリアンプ回路の詳細な構成例を示す回路図である。図６（ａ）に示す光通信装置は、図１のプリアンプ回路ＰＲＥＡＭＰ１の代わりにプリアンプ回路ＰＲＥＡＭＰ２を備えている。ＰＲＥＡＭＰ２は、ＰＲＥＡＭＰ１と比較して、アンプ回路ＡＭＰ１の出力にレベルシフト回路ＬＳ３が接続され、このＬＳ３の出力が出力ノードＶｏｕｔになると共に、帰還抵抗Ｒｆ１を介してレベルシフト回路ＬＳ１に帰還されている点が異なっている。それ以外の構成に関しては、図１と同様であるため、詳細な説明は省略する。

ＰＲＥＡＭＰ２は、図６（ｂ）に示すように、レベルシフト回路ＬＳ１と、その後段に接続されたアンプ回路ＡＭＰ１と、その後段に接続されたレベルシフト回路ＬＳ３と、その出力をＬＳ１に帰還する帰還抵抗Ｒｆ１を備える。ＬＳ１とＡＭＰ１は、図３と同様に、それぞれソースフォロワ回路とＣＭＯＳインバータ回路で構成される。ＬＳ３は、このＣＭＯＳインバータ回路の出力をゲート入力とするＮＭＯＳトランジスタＭＮ３０と、ＭＮ３０のソースに接続された定電流源ＩＳ２からなるソースフォロワ回路で構成される。

ＡＭＰ１のＣＭＯＳインバータ回路は、高利得化のためトランジスタサイズが大きく形成される。したがって、図６（ｂ）に示すように、ＰＲＥＡＭＰ２の後段に接続されるポストアンプ回路ＰＳＡＭＰを高速に駆動するためには、ＡＭＰ１のＣＭＯＳインバータ回路の負荷と、ＰＳＡＭＰの入力容量Ｃｉｎ１とを分離することが望ましい。さらに、ＰＳＡＭＰを高速で動作させるため、その動作点も適切に調整することが望ましい。そこで、ソースフォロワ回路からなるレベルシフト回路ＬＳ３を設けることで、ＡＭＰ１の負荷とＰＳＡＭＰのＣｉｎ１とを分離でき、加えてＰＳＡＭＰの動作点も適切に調整することが可能になる。

以上、本実施の形態３の光通信装置を用いることで、代表的には、高速動作が実現可能になる。なお、ここでは、アンプ回路ＡＭＰ１としてＣＭＯＳインバータ回路を用いる例を示したが、勿論、その代わりに図４（ｂ）〜（ｆ）に示したような回路を用いることも可能である。

（実施の形態４）
本実施の形態４では、前述した図１の他の変形例について説明する。図７は、本発明の実施の形態４による光通信装置において、その主要部の構成例を示すブロック図である。図７に示す光通信装置は、図１のプリアンプ回路ＰＲＥＡＭＰ１の代わりにプリアンプ回路ＰＲＥＡＭＰ３を備えている。ＰＲＥＡＭＰ３は、ＰＲＥＡＭＰ１と比較して、ＰＲＥＡＭＰ１内の１段のアンプ回路ＡＭＰ１の代わりに、複数段からなるアンプ回路ＡＭＰ３が備わっている点が異なっている。それ以外の構成に関しては、図１と同様であるため、詳細な説明は省略する。ＡＭＰ３は、ＰＲＥＡＭＰ３を負帰還構成とするため、全体として負の利得となるように構成される。

前述したように、プリアンプ回路内のアンプ回路は、低雑音化のため少ない段数（望ましくは１段）で構成することが望ましい。しかしながら、実際上は、アンプ回路内の寄生容量等の影響で、１段構成では高利得かつ高速性を実現することが困難となる場合も考えられ、雑音特性を若干犠牲にしても高利得かつ高速性を求められる場合がある。このような場合に、図７のような構成例が有益となる。

図８は、図７のプリアンプ回路ＰＲＥＡＭＰ３において、そのアンプ回路ＡＭＰ３の詳細な構成例を示す回路図である。図８に示すアンプ回路ＡＭＰ３は、ＰＭＯＳトランジスタＭＰ５０およびＮＭＯＳトランジスタＭＮ５０からなるＣＭＯＳインバータ回路と、その後段に接続され、ＮＭＯＳトランジスタＭＮ５１、定電流源ＩＳ７、および抵抗Ｒ２からなるゲート接地増幅段によって構成される。ＭＮ５１は、ゲートに固定電圧Ｖｂが印加され、ソースが、ＩＳ７に接続されると共にこれと並列に前段のＣＭＯＳインバータ回路の出力に接続される。ＭＮ５１のドレインは、抵抗Ｒ２に接続されると共に出力電圧信号Ｖｏを出力する。

このような構成を用いると、前段のＣＭＯＳインバータ回路と後段のゲート接地増幅段によって高利得なアンプ回路が実現できる。前段のＣＭＯＳインバータ回路は、前述したように、図７（図２）の動作点制御回路ＶＴＣＴＬ１によってその入力の動作点が最適に定められるため、所望の増幅率で安定した動作を行う。このＣＭＯＳインバータ回路は、後段にゲート接地増幅段を設けているため、高速性に重点を置き、寄生成分が小さくなるように設計すればよい。なお、図８の構成例を用いる場合のＶＴＣＴＬ１は、図３の構成例において、各アンプ回路ＡＭＰ１，ＡＭＰ１ａ，ＡＭＰ１ｂを図８のアンプ回路に置き換えた構成にすればよい。

以上、本実施の形態４の光通信装置を用いることで、代表的には、高速動作が実現可能になる。なお、ここでは、アンプ回路ＡＭＰ３をＣＭＯＳインバータ回路とゲート接地増幅段で構成したが、これに限定されるものではなく、負の増幅率が得られる限り様々な構成が適用可能である。例えば、図４に示した各アンプ回路とゲート接地増幅段とを組み合わせた構成を用いることができ、また場合によっては、３段のＣＭＯＳインバータ回路によって構成することなども可能である。

（実施の形態５）
本実施の形態５では、前述した図１の他の変形例について説明する。図９（ａ）は、本発明の実施の形態５による光通信装置において、その主要部の構成例を示すブロック図であり、図９（ｂ）は、図９（ａ）におけるプリアンプ回路ＰＲＥＡＭＰ４の詳細な構成例を示す回路図である。図９（ａ）に示す光通信装置は、図１のプリアンプ回路ＰＲＥＡＭＰ１の代わりにプリアンプ回路ＰＲＥＡＭＰ４を備えている。ＰＲＥＡＭＰ４は、ＰＲＥＡＭＰ１と比較して、ＰＲＥＡＭＰ１内のレベルシフト回路ＬＳ１の前段にアンプ回路ＡＭＰ４が備わっており、このＡＭＰ４が、フォトダイオードＰＤからの電流信号Ｉｉｎと帰還抵抗Ｒｆ１からのフィードバック信号を受ける点が異なっている。それ以外の構成に関しては、図１と同様であるため、詳細な説明は省略する。ＡＭＰ４は、正の利得となるように構成される。

図９（ｂ）に示すように、ＡＭＰ４は、ＮＭＯＳトランジスタＭＮ６０、定電流源ＩＳ３、インダクタＬ２、および抵抗Ｒ３からなるゲート接地増幅段となっている。ＭＮ６０は、そのゲートに固定電圧Ｖｂが印加され、そのソースが、Ｒｆ１の一端とＩＳ３に並列に接続されると共にＰＤからの電流信号Ｉｉｎを受ける。Ｒ３およびＬ２は、電源電圧ＶＣＣとＭＮ６０のドレインの間に直列に接続される。このＬ２は、図４で述べたようにピーキング用として機能する。

ＡＭＰ４の後段に設けられたレベルシフト回路ＬＳ１は、ＮＭＯＳトランジスタＭＮ２０と、そのソースに接続された可変電流源ＩＳＶ１を備えたソースフォロワ回路となっている。ＭＮ２０は、そのゲートにＭＮ６０のドレインからの出力信号を受ける。ＩＳＶ１は、前述した動作点制御信号Ｖｃｏｎによって電流値が制御される。ＬＳ１の後段に設けられたＡＭＰ１は、ＰＭＯＳトランジスタＭＰ１０およびＮＭＯＳトランジスタＭＮ１０からなるＣＭＯＳインバータ回路で構成される。このＣＭＯＳインバータ回路は、ＭＮ２０のソースからの出力信号を入力電圧信号Ｖｉとして増幅動作を行い、出力電圧信号Ｖｏを出力する。このＣＭＯＳインバータ回路からの出力は、Ｒｆ１を介してＡＭＰ４の入力へ帰還される。

このような構成を用いると、ＰＤからの電流信号Ｉｉｎをゲート接地増幅段からなるＡＭＰ４で受けるため、その入力インピーダンスを低減でき、高周波特性を向上させることが可能になる。また、その出力信号は、前述したように、ＬＳ１によってＡＭＰ１（ＣＭＯＳインバータ回路）にて最適な動作点となるようにレベルシフトされる。したがって、ＡＭＰ１は、所望の増幅率で安定した動作を行う。この際に、ＡＭＰ１は、前段にゲート接地増幅段が備わっているため、高速性に重点を置き、寄生成分が小さくなるように設計すればよい。なお、図９（ｂ）の構成例を用いる場合のＶＴＣＴＬ１は、図３の構成例において、ＰＲＥＡＭＰ１内のＬＳ１の前段とＶＴＣＴＬ１内のＬＳ２の前段にＡＭＰ４が挿入されるような構成にすればよい。

以上、本実施の形態５の光通信装置を用いることで、代表的には、高速動作が実現可能になる。なお、ここでは、アンプ回路ＡＭＰ１としてＣＭＯＳインバータ回路を用いる例を示したが、勿論、その代わりに図４（ｂ）〜（ｆ）に示したような回路を用いることも可能である。

（実施の形態６）
本実施の形態６では、図１の構成例を用いて光通信装置を構築した場合の、その全体の構成例について説明する。図１０は、本発明の実施の形態６による光通信装置において、その構成の一例を示すブロック図である。図１０に示す光通信装置は、図１に示したフォトダイオードＰＤ、プリアンプ回路ＰＲＥＡＭＰ１、および動作点制御回路ＶＴＣＴＬ１に加えて、ＰＲＥＡＭＰ１の後段に、ポストアンプ回路ＰＳＡＭＰと、リミットアンプ回路ＬＭＴＡＭＰが備わっている。図１０の光通信装置は、前述した図１６の光通信装置と比較して、プリアンプ回路ＰＲＥＡＭＰ＿ＣがＰＲＥＡＭＰ１に置き換わり、また、ＶＴＣＴＬ１が加わり、更に、基準電圧生成回路ＶＲＥＦＧが削除された構成となっている。

図１６で述べたように、ＶＲＥＦＧは、ＰＳＡＭＰが差動入出力構成であるため、ロウパスフィルタによってＰＲＥＡＭＰ＿Ｃの出力のＤＣ成分を検出する回路となっている。しかしながら、図１０の構成例では、図２等に示したように、ＶＴＣＴＬ１が、ＰＲＥＡＭＰ１の出力のＤＣ成分を基準電圧Ｖｒｅｆとして生成可能な構成になっているため、このＶｒｅｆを用いることでＶＲＥＦＧが不要となる。したがって、通常、大きな面積を占めることになるＶＲＥＦＧを削減できるため、回路面積の低減が図れる。さらに、ＤＣ的な動作を行うＶＴＣＴＬ１によってＶｒｅｆを生成することで、ロウパスフィルタを用いる場合と比較して、より安定した基準電圧を生成することができ、結果的にＰＳＡＭＰによる高速な増幅動作に寄与することが可能になる。

図１１は、図１０の光通信装置において、そのポストアンプ回路ＰＳＡＭＰの一例を示すものであり、（ａ）はその構成例を示す概念図、（ｂ）は（ａ）の動作例を示す説明図である。図１１（ａ）に示すポストアンプ回路ＰＳＡＭＰは、差動構成となるアンプ回路ＡＭＰ１０ａ，ＡＭＰ１０ｂによって構成される。ＡＭＰ１０ａは、例えば、差動対となる２つのトランジスタと、各トランジスタにそれぞれ接続された負荷素子とを含んだ一般的な差動増幅回路において、負荷素子に図４（ｆ）等と同様のインダクタ素子を用いることでなどでピーキングを行える構成となっている。差動対となるトランジスタの片方には、図１０に示したように、動作点制御回路ＶＴＣＴＬ１からの基準電圧Ｖｒｅｆが入力される。また、ＡＭＰ１０ａの後段に接続されるＡＭＰ１０ｂは、特にピーキング機能を備えずに、一般的な差動増幅回路となっている。

このような構成を用いると、図１１（ｂ）に示すように、前段のＡＭＰ１０ａは、低〜中周波数帯での利得は低くなるものの、高周波数帯においてピーキング機能に伴い利得が高くなる。一方、後段のＡＭＰ１０ｂは、低〜中周波数帯での利得は高いものの、高周波数帯において寄生成分に伴い利得が低下する。したがって、これらのアンプ回路ＡＭＰ１０ａ，ＡＭＰ１０ｂを組み合わせることで、全体として、ある程度の利得と、ある程度の周波数帯域を確保することが可能となる。

以上、本実施の形態６の光通信装置を用いることで、代表的には、高速動作が実現可能になる。なお、ここでは、プリアンプ回路として図１の構成例を用いたが、勿論、図６、図７、図９等の構成例を用いることも可能である。

（実施の形態７）
本実施の形態７では、前述した図１０の光通信装置に対して、そのポストアンプ回路ＰＳＡＭＰの性能を更に向上させた構成例について説明する。図１２は、本発明の実施の形態７による光通信装置を示すものであり、（ａ）はその構成例を示すブロック図、（ｂ）は（ａ）の効果の一例を示す説明図である。図１５は、図１２の比較対象として検討した光通信装置の構成例を示すブロック図である。

まず、図１５に示す光通信装置は、前述した図１６の光通信装置に対して、そのポストアンプ回路ＰＳＡＭＰの入出力間にオフセット補正回路ＯＳＣＴＬ＿Ｃが加わった構成となっている。ＰＳＡＭＰは、複数段の差動増幅回路からなり、その全体の利得をＡｐａとするアンプ回路ＡＭＰ１０を備える。ＡＭＰ１０は、通常、そのプロセスばらつき等により、ノイズ成分となるオフセット電圧Ｖｏｓを備えている。ＯＳＣＴＬ＿Ｃは、このＶｏｓを低減するために設けられる。ＯＳＣＴＬ＿Ｃは、ＡＭＰ１０からの（＋）出力および（−）出力のそれぞれに対してＤＣ成分を検出するロウパスフィルタと、このロウパスフィルタを介した（＋）出力および（−）出力の間を利得Ａｏｓにて差動増幅するアンプ回路ＡＭＰ１１を備えている。このＡＭＰ１１の（＋）出力および（−）出力は、ＡＭＰ１０の（−）入力および（＋）入力に向けて負帰還される。ロウパスフィルタは、ＡＭＰ１０の出力とＡＭＰ１１の入力の間に直列接続された抵抗Ｒｏｓと、ＡＭＰ１１の入力と接地電圧ＶＳＳの間に接続された容量Ｃｏｓによって構成される。

図１６で述べたように、プリアンプ回路ＰＲＥＡＭＰ＿Ｃからの出力電圧の振幅は例えば１０ｍＶ程度と小さく、例えば、ポストアンプ回路ＰＳＡＭＰにこれと同程度のオフセット電圧Ｖｏｓが生じた場合、所望の動作が得られないため、これを補償することが重要となる。そこで、図１５のような構成例を用いると、ＤＣ成分となるオフセット電圧Ｖｏｓは、ＡＭＰ１０の出力においてほぼ１／（Ａｐａ・Ａｏｓ）に圧縮され、例えば、１００μＶ以下程度に低減することが可能となる。一方、ＡＣ成分となるＡＭＰ１０の入出力信号は、ＯＳＣＴＬ＿Ｃ内のロウパスフィルタによる遮断に伴い殆ど負帰還が作用しないため、ＡＭＰ１０の出力信号は、入力信号がほぼＡｐａで増幅されたものとなる。また、ＡＭＰ１０の出力信号の低域遮断周波数は、ほぼＡｐａ・Ａｏｓ／（２π・Ｒｏｓ・Ｃｏｓ）となる。

しかしながら、この場合、低域遮断周波数が高過ぎることにより、ＡＭＰ１０の出力信号に波形の歪み等が生じてしまう恐れがある。ＰＳＡＭＰは、低オフセットかつ例えば１００ｋＨｚ程度の低域信号も増幅できるように構成されることが望ましい。すなわち、理想的には、ＯＳＣＴＬ＿Ｃ内のロウパスフィルタは、ＤＣ成分のみを通過させるように構成されることが望ましい。そのためには、例えば、Ｃｏｓ等を大きく形成することが考えられるが、そうすると回路面積の増大を招き、現実的には半導体チップ内に形成することが困難となる恐れがある。

そこで、図１２の構成例を用いることが有益となる。図１２に示す光通信装置は、前述した図１０の構成例に対して、そのポストアンプ回路ＰＳＡＭＰの入出力間にオフセット補正回路ＯＳＣＴＬが加わった構成例となっている。図１２におけるＯＳＣＴＬは、図１５のＯＳＣＴＬ＿Ｃと異なり、容量Ｃｏｓがアンプ回路ＡＭＰ１１の入出力間に備わっている。そうすると、Ｃｏｓがミラー容量として機能するため、ＰＳＡＭＰ内のＡＭＰ１０の出力信号における低域遮断周波数は、ほぼＡｐａ／（２π・Ｒｏｓ・Ｃｏｓ）となる。したがって、図１２（ｂ）に示すようにＡＭＰ１１の利得Ａｏｓの分だけ低域遮断周波数が低下するため、前述したような問題を解決することが可能となる。

以上、本実施の形態７の光通信装置を用いることで、代表的には、ポストアンプ回路におけるオフセット電圧を低減し、また、周波数帯域を拡大させることが可能となる。

（実施の形態８）
本実施の形態８では、プリアンプ回路として、負帰還構成のプリアンプ回路ではなく、オープンループ構成のプリアンプ回路を用いた場合の一例について説明する。図１３は、本発明の実施の形態８による光通信装置において、その構成の一例を示すブロック図である。図１３に示す光通信装置は、フォトダイオードＰＤからの電流信号を入力とするオープンループ構成のプリアンプ回路ＰＲＥＡＭＰ＿ＯＰと、その後段に順次接続されたポストアンプ回路ＰＳＡＭＰ、リミットアンプ回路ＬＭＴＡＭＰ、および出力ドライバ回路ＤＲＶと、基準電圧生成回路ＶＲＥＦＧと、オフセット補正回路ＯＳＣＴＬ等から構成される。

ＶＲＥＦＧ、ＰＳＡＭＰ、ＬＭＴＡＭＰの構成および動作に関しては、図１６での説明と同様である。また、ＯＳＣＴＬの構成および動作に関しても、図１２での説明と同様である。ＤＲＶは、外部負荷を駆動するために設置する。仮に、プリアンプ回路を独立したチップとして形成する場合は、このようにＤＲＶを設けて外部駆動を行わせることが望ましいが、プリアンプ回路の後段回路も含めて同一チップに形成する場合には、特にＤＲＶを設けなくてもよい。

図１４（ａ）、（ｂ）のそれぞれは、図１３の光通信装置において、そのプリアンプ回路ＰＲＥＡＭＰ＿ＯＰの詳細な構成例を示す回路図である。図１４（ａ）に示すプリアンプ回路ＰＲＥＡＭＰ＿ＯＰ１は、ＮＭＯＳトランジスタＭＮ７０〜ＭＮ７４と、抵抗Ｒ４，Ｒ５と、定電流源ＩＳ４，ＩＳ５によって構成される。ＭＮ７０、ＭＮ７１およびＲ５は、カスコード接続を備えたソース接地増幅段を構成し、ＭＮ７２、ＭＮ７３、Ｒ４およびＩＳ４は、カスコード接続を備えたゲート接地増幅段を構成し、ＭＮ７４およびＩＳ５はソースフォロワ段を構成する。

ＭＮ７０は、ソースが接地電圧ＶＳＳに、ゲートがＰＤからの電流信号Ｉｉｎの入力ノードに、ドレインがＭＮ７１のソースにそれぞれ接続される。ＭＮ７１は、ゲートに固定電圧Ｖｂ１が印加され、ドレインがＲ５の一端ならびにＭＮ７２のゲートに接続される。ＭＮ７２は、ソースがＩｉｎの入力ノードに接続され、ドレインがＭＮ７３のソースに接続される。ＩＳ４は、Ｉｉｎの入力ノードとＶＳＳの間に接続される。ＭＮ７３は、ゲートに固定電圧Ｖｂ２が印加され、ドレインがＲ４の一端ならびにＭＮ７４のゲートに接続される。ＭＮ７４は、ソースが出力ノードＶｏｕｔに接続され、ドレインが電源電圧ＶＣＣに接続される。ＩＳ５は、ＶｏｕｔとＶＳＳの間に接続される。また、Ｒ４とＲ５の他端はＶＣＣに接続される。

図１４（ａ）の構成例において、Ｉｉｎは、ゲート接地増幅段で増幅ならびに電圧信号に変換された後、ソースフォロワ段を介して電圧信号としてＶｏｕｔより出力される。このゲート接地増幅段での増幅の際には、ソース接地増幅段からの出力によってＭＮ７２がゲインブーストされるため、高利得な増幅が可能となる。一方、このようなオープンループ構成のプリアンプ回路では、図１等のような負帰還構成に伴う入力インピーダンスの低減効果が得られないため、ＭＮ７０およびＭＮ７２のトランジスタサイズを大きく形成することで、入力インピーダンスを可能な限り下げることが望ましい。

しかしながら、この場合、ＭＮ７０およびＭＮ７２の寄生容量が大きくなってしまい、これに伴う極（ポール）の低下によって高速化が阻害される恐れがある。そこで、ＭＮ７０およびＭＮ７２との間でそれぞれカスコード接続を構成するＭＮ７１およびＭＮ７３を備えることが有益となる。ＭＮ７１およびＭＮ７３は、それぞれ小さいトランジスタサイズで形成され、ＭＮ７０およびＭＮ７２のゲート−ドレイン間容量Ｃｇｄのミラー効果を低減する。したがって、各増幅段における入力容量の増大が抑制され、プリアンプ回路の高速化が実現可能になる。

また、図１４（ｂ）に示すプリアンプ回路ＰＲＥＡＭＰ＿ＯＰ２は、図１４（ａ）のＰＲＥＡＭＰ＿ＯＰ１と比較して、ＭＮ７１のドレインとＭＮ７２のゲートの間にインダクタＬ３が挿入されている点が異なっている。それ以外の構成に関しては、図１４（ａ）と同様である。図１４（ａ）の回路構成では、ＭＮ７０〜７２の負帰還ループで高利得化し、入力インピーダンスを小さくすることで高速化を実現している。図１４（ｂ）に示すように、このループ内にインダクタＬ３を挿入することで、更なる高利得化が可能となり、高速化が実現できる。

以上、本実施の形態８の光通信装置を用いることで、代表的には、非特許文献２に示されるような構成と比較して回路内部の寄生成分が低減され、これに伴い高速動作が実現可能になる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本実施の形態による光通信装置は、特に、数十Ｇｂｐｓを超える通信速度を備えた光通信システムにおいて、その受信部の回路に適用して有効なものである。

Claims (14)

1. フォトダイオードからの電流信号が入力される入力ノードと、出力ノードとを含み、前記入力ノードからの電流信号を増幅すると共に電圧信号に変換して前記出力ノードに出力するプリアンプ回路と、
   前記プリアンプ回路を制御する第１制御回路とを備え、
   前記プリアンプ回路は、
   前記入力ノードと前記出力ノード間の第１経路上に設けられ、前記入力ノードを介して入力された信号の電圧レベルを第１制御信号に応じた分だけレベルシフトする第１レベルシフト回路と、
   前記第１経路上で前記第１レベルシフト回路の次段に接続され、前記第１レベルシフト回路の出力信号を負の利得で増幅し、前記出力ノードに向けて出力する第１アンプ回路と、
   前記入力ノードと前記出力ノード間で前記第１経路と並列接続となる第２経路上に設けられた帰還抵抗とを含み、
   前記第１制御回路は、前記第１アンプ回路と同一の回路および回路パラメータで構成されると共に入出力間が電気的に接続されたレプリカ回路を含み、前記レプリカ回路の出力信号の直流電圧レベルと、前記第１アンプ回路の入力信号の直流電圧レベルとが一致するように前記第１制御信号を生成することを特徴とする光通信装置。
2. 請求項１記載の光通信装置において、
   前記第１制御回路は、
   前記フォトダイオードからの電流信号の直流レベルと同一の直流電流を生成する第１電流源と、
   前記プリアンプ回路と同一の回路および回路パラメータで構成され、前記第１電流源からの直流電流を入力として増幅動作を行うレプリカ用プリアンプ回路と、
   前記レプリカ用プリアンプ回路内の前記第１アンプ回路の入力信号と前記レプリカ回路の出力信号とを差動入力として増幅動作を行い前記第１制御信号を出力する第２アンプ回路とを備え、
   前記第１制御信号を受けて、前記プリアンプ回路内の前記第１レベルシフト回路と前記レプリカ用プリアンプ回路内の前記第１レベルシフト回路が動作するように構成されたことを特徴とする光通信装置。
3. 請求項２記載の光通信装置において、
   前記レプリカ用プリアンプ回路内の前記第１レベルシフト回路は、前記第１制御信号に加えて、更に第２制御信号が入力され、前記第２制御信号に応じた分だけレベルシフト量を微調整可能となっていることを特徴とする光通信装置。
4. 請求項１記載の光通信装置において、
   前記第１レベルシフト回路は、前記第１制御信号に応じて電流値が調整される第１可変電流源を含んだソースフォロワ回路であり、
   前記第１アンプ回路は、ＣＭＯＳインバータ回路であることを特徴とする光通信装置。
5. 請求項１記載の光通信装置において、
   前記第１レベルシフト回路は、前記第１制御信号に応じて電流値が調整される第１可変電流源を含んだソースフォロワ回路であり、
   前記第１アンプ回路は、第１ＮＭＯＳトランジスタと、ソースが前記第１ＮＭＯＳトランジスタのドレインにカスコード接続された第２ＮＭＯＳトランジスタと、ドレインが前記第２ＮＭＯＳトランジスタのドレインに接続された第１ＰＭＯＳトランジスタからなるカスコード接続付きのＣＭＯＳインバータ回路であることを特徴とする光通信装置。
6. 請求項５記載の光通信装置において、
   前記カスコード接続付きのＣＭＯＳインバータ回路は、更に、前記第１ＰＭＯＳトランジスタのドレインと前記第２ＮＭＯＳトランジスタのドレインの間に、ピーキング用の第１インダクタが挿入された構成となっていることを特徴とする光通信装置。
7. 請求項１記載の光通信装置において、
   前記第１レベルシフト回路は、前記第１制御信号に応じて電流値が調整される第１可変電流源を含んだソースフォロワ回路であり、
   前記第１アンプ回路は、第３ＮＭＯＳトランジスタと、前記第３ＮＭＯＳトランジスタのドレインに接続された第１抵抗からなるソース接地増幅回路であることを特徴とする光通信装置。
8. 請求項１記載の光通信装置において、
   前記第１レベルシフト回路は、前記第１制御信号に応じて電流値が調整される第１可変電流源を含んだソースフォロワ回路であり、
   前記第１アンプ回路は、第４ＮＭＯＳトランジスタと、ソースが前記第４ＮＭＯＳトランジスタのドレインにカスコード接続された第５ＮＭＯＳトランジスタと、一端が前記第５ＮＭＯＳトランジスタのドレインに接続された第２抵抗からなるカスコード接続付きのソース接地増幅回路であることを特徴とする光通信装置。
9. 請求項８記載の光通信装置において、
   前記カスコード接続付きのソース接地増幅回路は、更に、前記第２抵抗の一端と前記第５ＮＭＯＳトランジスタのドレインの間に、ピーキング用の第２インダクタが挿入された構成となっていることを特徴とする光通信装置。
10. フォトダイオードからの電流信号が入力される入力ノードと、出力ノードとを含み、前記入力ノードからの電流信号を増幅すると共に電圧信号に変換して前記出力ノードに出力するプリアンプ回路と、
    前記プリアンプ回路の次段に接続され、前記プリアンプ回路からの出力信号を差動増幅するポストアンプ回路と、
    前記プリアンプ回路および前記ポストアンプ回路に向けて制御信号を供給する第１制御回路とを備え、
    前記プリアンプ回路は、
    前記入力ノードと前記出力ノード間の第１経路上に設けられ、前記入力ノードを介して入力された信号の電圧レベルを第１制御信号に応じた分だけレベルシフトする第１レベルシフト回路と、
    前記第１経路上で前記第１レベルシフト回路の次段に接続され、前記第１レベルシフト回路の出力信号を負の利得で増幅し、前記出力ノードに向けて出力する第１アンプ回路と、
    前記入力ノードと前記出力ノード間で前記第１経路と並列接続となる第２経路上に設けられた帰還抵抗とを含み、
    前記第１制御回路は、
    前記第１アンプ回路と同一の回路および回路パラメータで構成され、入出力間が電気的に接続されたレプリカ回路と、
    前記フォトダイオードからの電流信号の直流レベルと同一の直流電流を生成する第１電流源と、
    前記プリアンプ回路と同一の回路および回路パラメータで構成され、前記第１電流源からの直流電流を入力として増幅動作を行うレプリカ用プリアンプ回路と、
    前記レプリカ用プリアンプ回路内の前記第１アンプ回路の入力信号と前記レプリカ回路の出力信号とを差動入力として増幅動作を行い前記第１制御信号を出力する第２アンプ回路とを備え、
    前記プリアンプ回路内の前記第１レベルシフト回路と前記レプリカ用プリアンプ回路内の前記第１レベルシフト回路は、前記第１制御信号を受けて動作を行い、
    前記ポストアンプ回路は、前記レプリカ用プリアンプ回路内の前記出力ノードの電圧を基準として前記プリアンプ回路内の前記出力ノードの電圧を差動増幅するように構成されたことを特徴とする光通信装置。
11. 請求項１０記載の光通信装置において、
    前記ポストアンプ回路は、複数段の差動アンプ回路から構成され、
    前記複数段の差動アンプ回路の内の少なくとも一つは、インダクタを備えることで高周波領域において利得を増大させる構成となっていることを特徴とする光通信装置。
12. 請求項１０記載の光通信装置において、
    更に、前記ポストアンプ回路の入出力間にオフセット補正回路を含んだフィードバック経路が設けられ、
    前記オフセット補正回路は、
    前記ポストアンプ回路の出力信号をフィルタリングし、第１抵抗および第１容量を含んだロウパスフィルタ回路と、
    前記ロウパスフィルタ回路の出力信号を増幅し、前記ポストアンプ回路の入力に帰還する第３アンプ回路とを備え、
    前記第１容量は、前記第３アンプ回路の入出力間に接続されていることを特徴とする光通信装置。
13. 第１ノードから入力されたフォトダイオードからの電流信号を増幅すると共に電圧信号に変換するゲート接地増幅回路およびソース接地増幅回路と、
    前記ゲート接地増幅回路およびソース接地増幅回路の次段に接続されたソースフォロワ回路とを備え、
    前記ゲート接地増幅回路は、
    ソースが前記第１ノードに接続された第１導電型の第１ＭＩＳトランジスタと、
    ソースが前記第１ＭＩＳトランジスタのドレインにカスコード接続された前記第１導電型の第２ＭＩＳトランジスタと、
    前記第２ＭＩＳトランジスタのドレインに一端が接続された第１抵抗と、
    前記第１ノードに接続された第１電流源とを備え、
    前記ソース接地増幅回路は、
    ゲートが前記第１ノードに接続された前記第１導電型の第３ＭＩＳトランジスタと、
    ソースが前記第３ＭＩＳトランジスタのドレインにカスコード接続され、ドレインが前記第１ＭＩＳトランジスタのゲートに接続された前記第１導電型の第４ＭＩＳトランジスタと、
    前記第４ＭＩＳトランジスタのドレインに一端が接続された第２抵抗とを備え、
    前記ソースフォロワ回路は、
    ゲートが前記第２ＭＩＳトランジスタのドレインに接続された前記第１導電型の第５ＭＩＳトランジスタと、
    前記第５ＭＩＳトランジスタのソースに接続された第２電流源とを備えることを特徴とする光通信装置。
14. 請求項１３記載の光通信装置において、
    前記ソース接地増幅回路は、更に、インダクタを備え、
    前記第４ＭＩＳトランジスタのドレインは、前記インダクタを介して前記第１ＭＩＳトランジスタのゲートおよび前記第２抵抗の一端に接続されるように構成されたことを特徴とする光通信装置。

Images