JPWO2010050262A1

JPWO2010050262A1 - シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法

Info

Publication number: JPWO2010050262A1
Application number: JP2010535700A
Authority: JP
Inventors: 明久岩本; 隆行水永; 森井　秀樹; 秀樹森井; 裕己太田; 慶生田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-10-30
Filing date: 2009-05-27
Publication date: 2012-03-29
Also published as: RU2011104244A; WO2010050262A1; BRPI0920739A2; CN102132356A; EP2341507A4; US20110134090A1; EP2341507A1

Abstract

制御部（１）は、充電ノード（ｎｅｔＡ）における充電ノード（ｎｅｔＡ）の非アクティブな電位レベルと、第２のクロック信号のアクティブな期間における第２のクロック信号のアクティブな電位レベルとから、第１のスイッチング素子（Ｔ６）を導通状態にする制御信号を生成して第１のスイッチング素子（Ｔ６）の導通および遮断の制御端子（ｎｅｔＢ）に出力する。

Description

本発明は、表示パネルにモノリシックに作り込まれるシフトレジスタ回路に関する。

近年、ゲートドライバを液晶パネル上にアモルファスシリコンで形成しコスト削減を図るゲートモノリシック化が進められている。ゲートモノリシックは、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネルなどとも称される。

図１２に、ゲートモノリシックにより形成されるゲートドライバを構成するシフトレジスタ回路の構成例を示す。

当該シフトレジスタ回路においては、各段（シフトレジスタ段）ＳＲｋ（ｋは自然数）が、セット端子ＳＥＴ、出力端子ＧＯＵＴ、リセット端子ＲＥＳＥＴ、Ｌｏｗ電源入力端子ＶＳＳ、および、クロック入力端子ＣＫＡ・ＣＫＢを備えている。各段ＳＲｋ（ｋ≧２）において、セット端子ＳＥＴには前段ＳＲｋ−１の出力信号ＧＯＵＴ（出力端子の符号で代用する）が入力される。初段ＳＲ１のセット端子ＳＥＴにはゲートスタートパルスＧＳＰが入力される。出力端子ＧＯＵＴは、対応する走査信号線に出力信号Ｇｋを出力する。リセット端子ＲＥＳＥＴには、次段ＳＲｋ＋１の出力信号ＧＯＵＴが入力される。Ｌｏｗ電源入力端子ＶＳＳには、各段ＳＲｋにおける低電位側の電源電圧であるＬｏｗ電源電圧ＶＳＳが入力される。クロック入力端子ＣＫＡとクロック端子ＣＫＢとのうちの一方にクロック信号ＣＫ１が入力されるとともに他方にクロック信号ＣＫ２が入力され、隣接する段間でクロック入力端子ＣＫＡに入力されるクロック信号とクロック入力端子ＣＫＢに入力されるクロック信号ＣＫ２とが交互に入れ替わるようになっている。

クロック信号ＣＫ１とクロック信号ＣＫ２とは、図１５に示すような、アクティブなクロックパルス期間（ここではＨｉｇｈレベル期間）が互いに重ならない相補的な位相関係を有している。クロック信号ＣＫ１・ＣＫ２のＨｉｇｈレベル側（アクティブ側）の電圧はＶＧＨで、Ｌｏｗレベル側（非アクティブ側）の電圧はＶＧＬである。Ｌｏｗ電源電圧ＶＳＳはクロック信号ＣＫ１・ＣＫ２のＬｏｗレベル側の電圧ＶＧＬに等しい。この例ではクロック信号ＣＫ１とクロック信号ＣＫ２とが互いに逆相の関係にあるが、一方のクロック信号のアクティブなクロックパルス期間が、他方のクロック信号の非アクティブな期間内に包含される関係も可能である。

図１３に、図１２のシフトレジスタ回路の各段ＳＲｋの構成例を示す。

各段ＳＲｋは、５つのトランジスタＴ１・Ｔ２・Ｔ３・Ｔ４・Ｔ５および容量Ｃ１を備えている。上記トランジスタは全てｎチャネル型のＴＦＴである。

トランジスタＴ１において、ゲートおよびドレインはセット端子ＳＥＴに、ソースはトランジスタＴ５のゲートに、それぞれ接続されている。各段ＳＲｋの出力トランジスタであるトランジスタＴ５において、ドレインはクロック入力端子ＣＫＡに、ソースは出力端子ＧＯＵＴに、それぞれ接続されている。すなわち、トランジスタＴ５は伝送ゲートとして、クロック入力端子ＣＫＡに入力されるクロック信号の通過および遮断を行う。容量Ｃ１は、トランジスタＴ５のゲートとソースとの間に接続されている。トランジスタＴ５のゲートと同電位のノードをｎｅｔＡと称する。

トランジスタＴ３において、ゲートはリセット端子ＲＥＳＥＴに、ドレインはノードｎｅｔＡに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。トランジスタＴ４において、ゲートはリセット端子ＲＥＳＥＴに、ドレインは出力端子ＧＯＵＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。

トランジスタＴ２において、ゲートはクロック端子ＣＫＢに、ドレインは出力端子ＧＯＵＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。

次に、図１４を用いて、各段ＳＲｋの動作について説明する。

セット端子ＳＥＴにシフトパルスが入力されるまでは、トランジスタＴ４・Ｔ５がハイインピーダンス状態であるとともに、トランジスタＴ２がクロック入力端子ＣＫＢから入力されるクロック信号がＨｉｇｈレベルになるたびにＯＮ状態となり、出力端子ＧＯＵＴはＬｏｗを保持する期間となる。

セット端子ＳＥＴにシフトパルスである前段の出力信号ＧＯＵＴのゲートパルスが入力されると、段ＳＲｋは出力パルスを生成する期間となり、トランジスタＴ１がＯＮ状態となって容量Ｃ１を充電する。容量Ｃ１が充電されることにより、ゲートパルスのＨｉｇｈレベルをＶＧＨ、トランジスタＴ１の閾値電圧をＶｔｈとして、ノードｎｅｔＡの電位がＶＧＨ−Ｖｔｈまで上昇する。この結果、トランジスタＴ５がＯＮ状態になり、クロック入力端子ＣＫＡから入力されたクロック信号がトランジスタＴ５のソースに現れるが、クロック入力端子ＣＫＡにクロックパルス（Ｈｉｇｈレベル）が入力された瞬間に容量Ｃ１のブートストラップ効果によってノードｎｅｔＡの電位が突き上げられるので、トランジスタＴ５は大きなオーバドライブ電圧を得ることとなる。これにより、入力されたクロックパルスのＶＧＨの電位レベルが段ＳＲｋの出力端子ＧＯＵＴに伝送されて出力され、ゲートパルスＧｋ（出力信号ＧＯＵＴのパルス）となる。

セット端子ＳＥＴへのゲートパルスの入力が終了すると、トランジスタＴ１がＯＦＦ状態となる。そして、ノードｎｅｔＡおよび段ＳＲｋの出力端子ＧＯＵＴがフローティングとなることによる電荷の保持を解除するために、リセット端子ＲＥＳＥＴに入力されるリセットパルスとしての次段ＳＲｋ＋１のゲートパルスＧｋ＋１によってトランジスタＴ３・Ｔ４をＯＮ状態とし、ノードｎｅｔＡおよび出力端子ＧＯＵＴをＬｏｗ電源電圧ＶＳＳに接続する。これによりトランジスタＴ５がＯＦＦ状態となる。リセットパルスの入力が終了すると、段ＳＲｋが出力パルスを生成する期間は終了し、出力端子ＧＯＵＴは再びＬｏｗを保持する期間となる。

このようにして、図１５に示すように、各ゲートラインに順次ゲートパルスＧｋが出力されていく。

上記のシフトレジスタ回路では、出力端子ＧＯＵＴがＬｏｗを保持する期間にトランジスタＴ４・Ｔ５がハイインピーダンス状態となることにより、出力端子ＧＯＵＴがフローティング状態となる。従って、出力端子ＧＯＵＴがゲートバスラインとソースバスラインとのクロスカップリングなどにより伝搬されるノイズなどでＬｏｗを保持できなくなることを防ぐために、図１３に示すように、当該Ｌｏｗ保持期間にトランジスタＴ２によって出力端子ＧＯＵＴをＬｏｗレベルであるＬｏｗ電源電圧ＶＳＳに接続する、いわゆるＬｏｗ引きを行っている。また、当該Ｌｏｗ保持期間には、トランジスタＴ３もハイインピーダンス状態となることによりノードｎｅｔＡがフローティング状態となるため、トランジスタＴ５がリークしないように、当該Ｌｏｗ保持期間にノードｎｅｔＡをＬｏｗレベルである電源電圧ＶＳＳに接続するＬｏｗ引き用のトランジスタを設けることも行われる。

特許文献１には、図１６に示すようなノードｎｅｔＡをＬｏｗ引きする構成が開示されている。

この構成では、第１ノードＮ１の電位が、トランジスタＱ２のゲート・ドレイン間寄生容量を介して、第１クロックＣＫ１の電位の影響を受けることにより変動することを防ぐために、第５トランジスタＱ５および第６トランジスタＱ６が備えられている。第１クロックＣＫ１と第２クロックＣＫ２とは互いに逆相の関係にある。第１クロックＣＫ１がＨｉｇｈレベルになるとトランジスタＱ５がＯＮ状態となり、第１ノードＮ１は出力端子ＯＵＴと接続される。第２クロックＣＫ２がＨｉｇｈレベルになるとトランジスタＱ６がＯＮ状態となり、第１ノードＮ１は第１入力信号ＩＮ１の入力端子に接続される。

従って、第１入力信号ＩＮ１または出力端子ＯＵＴがＨｉｇｈレベルではなく、第１クロックＣＫ１がＨｉｇｈレベルであるときに、第１ノードＮ１は第５トランジスタＱ５により第１電圧ＶＯＦＦに維持され、第２クロックＣＫ２がＨｉｇｈレベルであるときに、第１ノードＮ１は第６トランジスタＱ６により第１電圧ＶＯＦＦに維持される。特許文献１では、これによって、第２トランジスタＱ２のゲートがフローティングになることを防止しようとしている。

特開２００５−５０５０２（２００５年２月２４日公開）

しかしながら、前記図１３の段構成では、トランジスタの温度特性に起因して高温時にトランジスタＴ５のドレイン−ソース間にリークが発生するため、図１７にｘで示すように例えばクロック信号ＣＫ１のＨｉｇｈレベルが出力端子ＧＯＵＴ側に漏出すると、容量Ｃ１を介してノードｎｅｔＡの電位が上昇してしまう。ノードｎｅｔＡの電位が上昇すると、トランジスタＴ５のリークがより大きくなるため、この正帰還作用によってシフトレジスタが誤動作を起こしてしまう。トランジスタがＴＦＴであれば特に上記のリークは大きい。

また、引用文献１に記載された構成では、トランジスタＱ５とトランジスタＱ６とが交互にＯＮ状態となるが、トランジスタＱ２のドレイン−ソース間リークにより第１クロックＣＫ１が出力端子ＯＵＴに漏出すると、これが次段の第１入力信号ＩＮ１となるので、当該次段のトランジスタＱ６がＯＮ状態となったときに第１ノードＮ１の電位が上昇する。従って、当該次段のトランジスタＱ５が容量Ｃのブートストラップ効果も加わってより大きくリークしてしまい、図１７にｙで示す正常なゲート出力Ｇｋの他に、ｚで示すようなトランジスタＱ５のリークによる異常パルスが各段で連鎖的に発生することとなってやはり誤動作を起こしてしまう。

このように、従来のシフトレジスタでは、ゲートパルスを出力する出力スイッチング素子のリークにより、誤動作が生じるという問題があった。

本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、シフトレジスタ段の出力スイッチング素子にリークがあっても誤動作を起こすことを防止することのできるシフトレジスタ回路、および、それを備える表示装置ならびにシフトレジスタの駆動方法を実現することにある。

本発明のシフトレジスタ回路は、上記課題を解決するために、各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、各上記シフトレジスタ段は、入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子と、上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力する制御部と、を備えており、全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号である、ことを特徴としている。

上記の発明によれば、前段の出力スイッチング素子のリークにより自段の入力ゲートの入力端子に異常パルスが発生し入力ゲートを導通させようとしても、前段の第１のクロック信号に相当する第２のクロック信号がアクティブになる度に充電ノードが第１のスイッチング素子によってＬｏｗ引きされていることにより、充電ノードは突き上げを受けることなく非アクティブな電位レベルに安定化され、リークは後段側へ連鎖的には伝達されない。

以上により、シフトレジスタ段の出力スイッチング素子にリークがあっても誤動作を起こすことを防止することのできるシフトレジスタ回路を実現することができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、各上記シフトレジスタ段は、入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、上記充電ノードと上記出力端子との間に接続された第１のスイッチング素子と、上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力する制御部と、を備えており、全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号である、ことを特徴としている。

本発明のシフトレジスタ回路は、上記課題を解決するために、各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、各上記シフトレジスタ段は、入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子と、上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第１のスイッチング素子の上記制御端子に対してアクティブな電位レベルを供給する電源の供給電位とから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力する制御部と、を備えており、全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号である、ことを特徴としている。

本発明のシフトレジスタ回路は、上記課題を解決するために、上記制御部は、アノードに第２のクロック信号が入力されるダイオード型スイッチング素子からなる第１の制御素子と、上記第１の制御素子のカソードと上記第１のスイッチング素子の上記制御端子に対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第２の制御素子とを備えており、上記第１の制御素子と上記第２の制御素子との接続点が上記第１のスイッチング素子の上記制御端子に接続されていることを特徴としている。

上記の発明によれば、第２のクロック信号がアクティブになるときに充電ノードをＬｏｗ引きすることができるので、前段の出力端子にリーク電流による突き上げが発生しても、充電ノードは追従して引き上げられることがなくなり、異常パルスの発生を抑制することができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、上記制御部は、一端に第２のクロック信号が入力される容量からなる第１の制御素子と、上記第１の制御素子の他端と上記第１のスイッチング素子の上記制御端子に対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第２の制御素子とを備えており、上記第１の制御素子と上記第２の制御素子との接続点が上記第１のスイッチング素子の上記制御端子に接続されていることを特徴としている。

上記の発明によれば、第２のクロック信号のアクティブな電位レベルが頻繁に印加される箇所に容量を用いているので、トランジスタの閾値電圧のシフトのような特性変化がなく、回路全体の信頼性が向上するという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、上記制御部は、アノードが上記第１のスイッチング素子の上記制御端子に対してアクティブな電位レベルを供給する電源に接続されたダイオード型スイッチング素子からなる第１の制御素子と、上記第１の制御素子のカソードと上記第１のスイッチング素子の上記制御端子に対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第２の制御素子とを備えており、上記第１の制御素子と上記第２の制御素子との接続点は上記第１のスイッチング素子の上記制御端子に接続されていることを特徴としている。

上記の発明によれば、第１の制御素子のアノードが第１のスイッチング素子の制御端子に対してアクティブな電位レベルを供給する電源によってプルアップされるので、充電ノードが非アクティブな電位レベルであるときは第１のスイッチング素子を導通させることができるとともに、充電ノードがアクティブな電位レベルであるときは第１のスイッチング素子が遮断することができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、上記制御部は、上記第１のスイッチング素子の上記制御端子と、上記第１のスイッチング素子の上記制御端子に対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第３の制御素子を備えており、上記第３の制御素子は上記第１のクロック信号によって導通および遮断が制御されることを特徴としている。

上記の発明によれば、第１のスイッチング素子の制御端子を非アクティブな電位レベルに保持する期間に、第１のクロック信号がアクティブになる度に第３の制御素子が導通状態となって、第１のスイッチング素子の制御端子をＬｏｗ引きする。従って、第１のクロック信号がアクティブな電位レベルとなる期間に、第１のスイッチング素子の制御端子がフローティングとなることを防止する。従って、第１のスイッチング素子の制御端子を非アクティブな電位レベルに保持する期間に、当該非アクティブな電位レベルに安定化させることができるという効果を奏する。

また、第１のスイッチング素子がアモルファスシリコンで作製されたトランジスタである場合には、トランジスタのＯＮデューティが大きいほど、ゲートに印加される直流バイアスが大きくなるため、閾値電圧のシフト現象が発生しやすい。シフト現象によってトランジスタが動作しなくなる虞もある。しかし、上記のように第１のスイッチング素子の制御端子をＬｏｗ引きするようにすれば、第１のスイッチング素子の制御端子に印加される直流バイアスを小さくすることができるので、回路全体の信頼性をより向上させることができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、上記制御部は、上記入力ゲートの入力端子と、上記入力ゲートに対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第４の制御素子を備えており、上記第４の制御素子の導通および遮断の制御端子は上記第１のスイッチング素子の上記制御端子に接続されていることを特徴としている。

上記の発明によれば、上記第１のスイッチング素子の制御端子がアクティブな電位レベルになる度に、前段の出力端子をＬｏｗ引きすることができる。従って、出力端子がＬｏｗ引きされるので、各段の出力が行われない期間に、出力端子を非アクティブな電位レベルに安定化させることができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、上記制御部は、上記入力ゲートの入力端子と、上記出力端子との間に接続されたスイッチング素子からなる第４の制御素子を備えており、上記第４の制御素子の導通および遮断の制御端子は上記第１のスイッチング素子の上記制御端子に接続されていることを特徴としている。

上記の発明によれば、出力端子は第２のクロック信号がアクティブのときに第２のスイッチング素子によってＬｏｗ引きされているので、前段の出力端子は第４の制御素子および第２のスイッチング素子を介して第２のクロック信号がアクティブのときにＬｏｗ引きされるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、上記充電ノードと上記出力端子とが容量によって結合されていることを特徴としている。

上記の発明によれば、充電ノードと出力端子とを結合する容量はブートストラップ効果を奏する容量となるが、出力スイッチング素子にリークがあっても充電ノードの電位レベルの変化を抑制することができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に第３のスイッチング素子が接続されており、上記出力端子と上記出力端子に対して非アクティブな電位レベルを供給する電源との間に第４のスイッチング素子が接続されており、上記第３のスイッチング素子および上記第４のスイッチング素子のそれぞれの導通および遮断の制御端子は、次段の上記出力端子に接続されていることを特徴としている。

上記の発明によれば、次段の出力によって、自段の充電ノードを非アクティブな電位レベルにリセットすることができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号との２相のクロック信号を用いてシフト動作を行うことを特徴としている。

上記の発明によれば、従来からある２相のクロック信号供給システムにおいて、適正なリーク補償を行うことができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む３相以上のクロック信号を用いてシフト動作を行うことを特徴としている。

上記の発明によれば、クロック信号を３相以上とするので、第１のクロック信号および第２のクロック信号の他に、さらにシフトレジスタ段の他の動作を追加することができるので、シフトレジスタ段により細かい動作を規定することができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、アモルファスシリコンを用いて形成されていることを特徴としている。

上記の発明によれば、アモルファスシリコンを用いたシフトレジスタ回路において、スイッチング素子としてトランジスタを採用する場合に、閾値電圧のシフト現象を抑制して安定にＬｏｗ引きすることができるという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、微結晶シリコンを用いて形成されていることを特徴としている。

上記の発明によれば、閾値電圧のばらつきが小さい微結晶シリコンを用いたシフトレジスタ回路においてリーク補償を行うＬｏｗ引きを行うので、Ｌｏｗ引きによる閾値電圧のシフト現象をアモルファスシリコンよりもさらに有利に抑制することができることが、トランジスタの動作を極めて設計通りに安定させることに寄与するという効果を奏する。

本発明のシフトレジスタ回路は、上記課題を解決するために、多結晶シリコンを用いて形成されていることを特徴としている。

上記の発明によれば、移動度は大きいが閾値電圧のばらつきが大きい多結晶シリコンを用いたシフトレジスタ回路においてリーク補償を行うＬｏｗ引きを行うので、リークによるトランジスタの誤動作のマージンを少しでも大きくすることができる分、移動度が大きいことの利点をよりよく活かすことに寄与するという効果を奏する。

本発明の表示装置は、上記課題を解決するために、上記シフトレジスタ回路を表示の駆動に用いることを特徴としている。

上記の発明によれば、シフトレジスタ段の出力スイッチング素子にリークがあっても誤動作を起こすことを防止することのできるシフトレジスタ回路を備えた表示装置を実現することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、上記シフトレジスタ回路が走査信号線駆動回路に用いられていることを特徴としている。

上記の発明によれば、シフトレジスタ回路の動作の信頼性が高まることにより、良好な表示を行うことができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、上記シフトレジスタ回路が、表示パネルに表示領域とモノリシックに形成されていることを特徴としている。

上記の発明によれば、シフトレジスタ回路が表示パネルに表示領域とモノリシックに形成された、構成簡略化に有利な表示装置に、シフトレジスタ回路の動作を高信頼化させることにより、良好な表示を行わせることができるという効果を奏する。

本発明のシフトレジスタ回路の駆動方法は、上記課題を解決するために、各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、各上記シフトレジスタ段は、入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子とを備えており、全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号であるシフトレジスタ回路を駆動するシフトレジスタ回路の駆動方法であって、上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力することを特徴としている。

以上により、シフトレジスタ段の出力スイッチング素子にリークがあっても誤動作を起こすことを防止することのできるシフトレジスタ回路の駆動方法を実現することができるという効果を奏する。

本発明のシフトレジスタ回路の駆動方法は、上記課題を解決するために、各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、各上記シフトレジスタ段は、入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、上記充電ノードと上記出力端子との間に接続された第１のスイッチング素子とを備えており、全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号であるシフトレジスタ回路を駆動するシフトレジスタ回路の駆動方法であって、上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力することを特徴としている。

本発明のシフトレジスタ回路の駆動方法は、上記課題を解決するために、各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、各シフトレジスタ段は、入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子とを備えており、全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号であるシフトレジスタ回路を駆動するシフトレジスタ回路の駆動方法であって、上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第１のスイッチング素子の上記制御端子に対してアクティブな電位レベルを供給する電源の供給電位とから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力することを特徴としている。

本発明のシフトレジスタ回路は、以上のように、各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、各上記シフトレジスタ段は、入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子と、上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力する制御部と、を備えており、全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号である。

本発明の実施形態を示すものであり、シフトレジスタ回路の各段の構成を示す回路図である。図１の構成の各段の動作を示すタイミングチャートである。図１の構成の各段の、出力スイッチング素子にリークが発生した場合の動作を説明するタイミングチャートである。図１の構成をより詳細に示す回路図である。図４の第１の変形例の構成を示す回路図である。図４の第２の変形例の構成を示す回路図である。図４の第３の変形例の構成を示す回路図である。図４の第４の変形例の構成を示す回路図である。図４の第５の変形例の構成を示す回路図である。本発明の実施形態を示すものであり、シフトレジスタ回路の各段の他の構成を示す回路図である。本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。従来技術を示すものであり、シフトレジスタ回路の構成を示すブロック図である。図１２のシフトレジスタ回路が備える各段の構成を示す回路図である。図１３の各段の動作を示すタイミングチャートである。図１２のシフトレジスタ回路の動作を示すタイミングチャートである。従来技術を示すものであり、シフトレジスタ回路の各段の他の構成を示すブロック図である。従来技術を示すものであり、シフトレジスタ回路のリークを伴う動作を示すタイミングチャートである。

本発明の一実施形態について図１ないし図１１に基づいて説明すると以下の通りである。

図１１に、本実施形態に係る表示装置である液晶表示装置１１の構成を示す。

液晶表示装置１１は、表示パネル１２、フレキシブルプリント基板１３、および、コントロール基板１４を備えている。

表示パネル１２は、ガラス基板上にアモルファスシリコンを用いて表示領域１２ａ、複数のゲートライン（走査信号線）ＧＬ…、複数のソースライン（データ信号線）ＳＬ…、および、ゲートドライバ（走査信号線駆動回路）１５が作りこまれたアクティブマトリクス型の表示パネルである。多結晶シリコン、ＣＧシリコン、微結晶シリコンなどをもちいて表示パネル１２を作製することもできる。表示領域１２ａは、複数の絵素ＰＩＸ…がマトリクス状に配置された領域である。絵素ＰＩＸは、絵素の選択素子であるＴＦＴ２１、液晶容量ＣＬ、および、補助容量Ｃｓを備えている。ＴＦＴ２１のゲートはゲートラインＧＬに接続されており、ＴＦＴ２１のソースはソースラインＳＬに接続されている。液晶容量ＣＬおよび補助容量ＣｓはＴＦＴ２１のドレインに接続されている。

複数のゲートラインＧＬ…はゲートラインＧＬ１・ＧＬ２・ＧＬ３・…・ＧＬｎからなり、それぞれゲートドライバ（走査信号線駆動回路）１５の出力に接続されている。複数のソースラインＳＬ…はソースラインＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｍからなり、それぞれ後述するソースドライバ１６の出力に接続されている。また、図示しないが、絵素ＰＩＸ…の各補助容量Ｃｓに補助容量電圧を与える補助容量配線が形成されている。

ゲ−トドライバ１５は、表示パネル１２上で表示領域１２ａに対してゲートラインＧＬ…の延びる方向の一方側に隣接する領域に設けられており、ゲートラインＧＬ…のそれぞれに順次ゲートパルス（走査パルス）を供給する。さらに他のゲ−トドライバが、表示パネル１２上で表示領域１２ａに対してゲートラインＧＬ…の延びる方向の他方側に隣接する領域に設けられて、上記ゲートドライバ１５と互いに異なるゲートラインＧＬを走査するようになっていてもよい。これらのゲートドライバは表示パネル１２に、アモルファスシリコンや多結晶シリコンを用いて、表示領域１２ａとモノリシックに作りこまれており、ゲートモノリシック、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネルなどと称されるゲートドライバは全てゲートドライバ１５に含まれ得る。

フレキシブルプリント基板１３は、ソースドライバ１６を備えている。ソースドライバ１６はソースラインＳＬ…のそれぞれにデータ信号を供給する。コントロール基板１４はフレキシブルプリント基板１３に接続されており、ゲートドライバ１５およびソースドライバ１６に必要な信号や電源を供給する。コントロール基板１４から出力されたゲートドライバ１５へ供給する信号および電源は、フレキシブルプリント基板１３を介して表示パネル１２上からゲートドライバ１５へ供給される。

ゲ−トドライバ１５のようにゲートドライバをゲートモノリシックで構成する場合には、一行分の絵素ＰＩＸ…を全て同色絵素で構成し、ゲートドライバ１５がＲＧＢの色ごとにゲートラインＧＬ…を駆動するのに適している。この場合には、ソースドライバ１６を色ごとに用意する必要がないので、ソースドライバ１６やフレキシブルプリント基板１３の規模を縮小することができるので有利である。

ゲートドライバ１５の構成には、前述の図１２のシフトレジスタ回路と同様の段縦続接続構成を用いることができる。すなわち、全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されている。クロック信号ＣＫ１・ＣＫ２、Ｌｏｗ電源電圧ＶＳＳ、および、ゲートスタートパルスＧＳＰも、図１２〜図１５と同様のものを用いることができる。特に、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側のシフトレジスタ段の第２のクロック信号は、前段側のシフトレジスタ段に上記第１のクロック信号として入力されるクロック信号である。

図１に、本実施形態のシフトレジスタ回路の各段（シフトレジスタ段）ＳＲｋ（ｋは自然数）の構成を示す。

本実施形態では、ｋが奇数の段ＳＲｋにおいては、クロック信号ＣＫ１を第１のクロック信号、クロック信号ＣＫ２を第２のクロック信号とし、ｋが偶数の段ＳＲｋにおいては、クロック信号ＣＫ２を第１のクロック信号、クロック信号ＣＫ１を第２のクロック信号とする。すなわち、クロック入力端子ＣＫＡに入力されるクロック信号を第１のクロック信号とし、クロック入力端子ＣＫＢに入力されるクロック信号を第２のクロック信号とする。シフトレジスタ回路全体では、互いに位相の異なる第１のクロック信号と第２のクロック信号との２相のクロック信号を用いてシフト動作を行う。

各段ＳＲｋは、トランジスタＴ１・Ｔ２・Ｔ３・Ｔ４・Ｔ５、制御部１、および容量Ｃ１を備えている。トランジスタＴ５は出力スイッチング素子、トランジスタＴ１は入力ゲート、トランジスタＴ２は第２のスイッチング素子、トランジスタＴ６は第１のスイッチング素子、トランジスタＴ３は第３のスイッチング素子、トランジスタＴ４は第４のスイッチング素子を、それぞれ構成している。また、制御部１は、ＡＮＤ回路２およびトランジスタＴ６を備えている。上記トランジスタはここでは全てｎチャネル型のＴＦＴであるが、ｐチャネル型でもよいし、ｎチャネル型とｐチャネル型とが混ざっていてもよい。なお、各スイッチング素子において、ドレインとソースとは互いに、スイッチング素子の導通経路の一方の端子と他方の端子との関係にあり、ゲートは上記導通経路の導通および遮断の制御端子に相当している。また、各スイッチング素子は、ＴＦＴ以外の電界効果トランジスタでもよい。このようなトランジスタの極性および型、スイッチング素子の種類については、本実施形態の他の構成例でも同様である。

制御部１において、ＡＮＤ回路２は２入力のゲート回路であり、一方の入力がアクティブＬｏｗ、他方の入力がアクティブＨｉｇｈである。アクティブＬｏｗの入力はノードｎｅｔＡに接続されており、アクティブＨｉｇｈの入力はクロック端子ＣＫＢに接続されている。また、制御部１のトランジスタＴ６において、ゲートはＡＮＤ回路２の出力端子に、ドレインはノードｎｅｔＡに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。

次に、図２および図３を用いて、各段ＳＲｋの動作について説明する。

入力ゲート（トランジスタＴ１）の入力端子であるセット端子ＳＥＴにシフトパルスが入力されるまでは、トランジスタＴ４・Ｔ５がハイインピーダンス状態であるとともに、トランジスタＴ２がクロック入力端子ＣＫＢから入力されるクロック信号がＨｉｇｈレベルになるたびにＯＮ状態となり、出力端子ＧＯＵＴはＬｏｗを保持する期間となる。また、この期間には、充電ノードであるノードｎｅｔＡもＬｏｗを保持する期間となるが、クロック入力端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）である期間にＡＮＤゲート２の出力であるノードｎｅｔＢがＨｉｇｈとなることから、トランジスタＴ６がＯＮ状態となるので、ノードｎｅｔＡはＬｏｗ電源電圧ＶＳＳにＬｏｗ引きされる。ここではＬｏｗ電源電圧ＶＳＳは、トランジスタＴ５のゲートおよび出力端子ＧＯＵＴに対して非アクティブな電位レベルを供給する電源である。

セット端子ＳＥＴにシフトパルスである前段の出力信号ＧＯＵＴのゲートパルスが入力されると、段ＳＲｋは出力パルスを生成する期間となり、トランジスタＴ１がＯＮ状態となって容量Ｃ１を充電する。容量Ｃ１が充電されることにより、ゲートパルスのＨｉｇｈレベルをＶＧＨ、トランジスタＴ１の閾値電圧をＶｔｈとして、ノードｎｅｔＡの電位がＶＧＨ−Ｖｔｈまで上昇する。この結果、トランジスタＴ５がＯＮ状態になり、クロック入力端子ＣＫＡから入力されたクロック信号がトランジスタＴ５のソースに現れるが、クロック入力端子ＣＫにクロックパルス（Ｈｉｇｈレベル）が入力された瞬間に容量Ｃ１のブートストラップ効果によってノードｎｅｔＡの電位が突き上げられるので、トランジスタＴ５は大きなオーバドライブ電圧を得ることとなる。これにより、入力されたクロックパルスのＶＧＨの電位レベルが段ＳＲｋの出力端子ＧＯＵＴに伝送されて出力され、ゲートパルスＧｋ（出力信号ＧＯＵＴのパルス）となる。

ノードｎｅｔＡの電位がこのようにトランジスタＴ５のゲートに対してアクティブな電位レベルにあるときには、ＡＮＤ回路２の出力はＬｏｗとなるので、トランジスタＴ６はＯＦＦ状態にある。

セット端子ＳＥＴへのゲートパルスの入力が終了すると、トランジスタＴ１がＯＦＦ状態となる。そして、ノードｎｅｔＡおよび段ＳＲｋの出力端子ＧＯＵＴがフローティングとなることによる電荷の保持を解除するために、リセット端子ＲＥＳＥＴに入力されるリセットパルスとしての次段ＳＲｋ＋１のゲートパルスＧｋ＋１によってトランジスタＴ３・Ｔ４をＯＮ状態とし、ノードｎｅｔＡおよび出力端子ＧＯＵＴをＬｏｗ電源入力端子ＶＳＳに接続する。これによりトランジスタＴ５がＯＦＦ状態となる。リセットパルスの入力が終了すると、段ＳＲｋが出力パルスを生成する期間は終了し、出力端子ＧＯＵＴは再びＬｏｗを保持する期間となる。

出力端子ＧＯＵＴがＬｏｗを保持する期間になると、再び、クロック入力端子ＣＫＢに入力されるクロック信号のアクティブな期間に、ＡＮＤ回路２の出力がＨｉｇｈレベルとなってトランジスタＴ６がＯＮ状態となって、ノードｎｅｔＡがＬｏｗ引きされる。

上記のように制御部１が動作するので、例えば図３に示すように、ｃでリセットパルスによってノードｎｅｔＡがリセットされた後に、クロック入力端子ＣＫＡに入力されるクロック信号がアクティブ（Ｈｉｇｈ）になってこれがトランジスタＴ５のリークによってａで示すように出力端子ＧＯＵＴ側に漏出したとしても、前段のクロック端子ＣＫＡに入力されるクロック信号に相当する、クロック端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）になる度にノードｎｅｔＡがＬｏｗ引きされることにより、ｂで示すようにノードｎｅｔＡは突き上げを受けることなく非アクティブな電位レベル（Ｌｏｗ、ＶＳＳ）に安定化され、リークは後段側へ連鎖的には伝達されない。

以上により、シフトレジスタ段の出力スイッチング素子にリークがあっても誤動作を起こすことを防止することのできるシフトレジスタ回路、および、それを備える表示装置ならびにシフトレジスタの駆動方法を実現することができる。

また、このようなリークによる誤動作の防止を、シフトレジスタ回路のシフト動作に用いる信号以外に特別な信号を供給することなく、行うことができる。

次に、図４に、制御部１のさらに詳しい構成を示す。

図４では、ＡＮＤ回路２がトランジスタＴ７・Ｔ８で構成された例が示されている。トランジスタＴ７は第１の制御素子、トランジスタＴ８は第２の制御素子を構成している。トランジスタＴ７において、ゲートおよびドレインはクロック入力端子ＣＫＢに接続されており、ゲートおよびドレインがアノードであってソースがカソードとなるダイオード型スイッチング素子として機能する。トランジスタＴ８において、ゲートはノードｎｅｔＡに、ドレインはトランジスタＴ７のソースに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。トランジスタＴ７とトランジスタＴ８との接続点はＡＮＤ回路２の出力端子すなわちノードｎｅｔＢであり、トランジスタＴ６のゲートに接続されている。

トランジスタＴ７はダイオード接続されているので、クロック入力端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）になるときに、ノードｎｅｔＢをアクティブな電位レベル（Ｈｉｇｈ）にプルアップする。トランジスタＴ８はノードｎｅｔＡがアクティブな電位レベル（Ｈｉｇｈ）になっているときに、ノードｎｅｔＢを非アクティブな電位レベル（Ｌｏｗ）にプルダウンして、トランジスタＴ６がＯＮ状態とならないようにマスクをかける役割をしている。

トランジスタＴ７・Ｔ８により、クロック入力端子ＣＫＢがアクティブな電位レベル（Ｈｉｇｈ）になるときにノードｎｅｔＡをＬｏｗ引きすることができるので、前段の出力端子ＧＯＵＴにリーク電流による突き上げが発生しても、ノードｎｅｔＡは追従して引き上げられることがなくなり、異常パルスの発生を抑制することができる。

次に、図５に、制御部１の第１の変形例の構成を示す。

図５の制御部１では、図４の制御部１に、さらにトランジスタＴ９が追加されている。トランジスタＴ９は第３の制御素子を構成している。トランジスタＴ９において、ゲートはクロック入力端子ＣＫＡに、ドレインはノードｎｅｔＡに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。

これにより、ノードｎｅｔＢを非アクティブな電位レベル（Ｌｏｗ、ＶＳＳ）に保持する期間に、クロック入力端子ＣＫＡに入力されるクロック信号がアクティブになる度にトランジスタＴ９がＯＮ状態となって、ノードｎｅｔＢをＬｏｗ引きする。従って、クロック入力端子ＣＫＡがクロック信号のアクティブな電位レベル（Ｈｉｇｈ）となる期間に、ノードｎｅｔＢがフローティングとなることを防止する。従って、ノードｎｅｔＢを非アクティブな電位レベル（Ｌｏｗ、ＶＳＳ）に保持する期間に、当該非アクティブな電位レベルに安定化させることができる。

また、トランジスタがアモルファスシリコンで作製されている場合には、トランジスタのＯＮデューティが大きいほど、ゲートに印加される直流バイアスが大きくなるため、閾値電圧Ｖｔｈのシフト現象が発生しやすい。シフト現象によってトランジスタが動作しなくなる虞もある。しかし、上記のようにノードｎｅｔＢをＬｏｗ引きするようにすれば、トランジスタＴ６のゲートに印加される直流バイアスを小さくすることができるので、回路全体の信頼性をより向上させることができる。

次に、図６に、制御部１の第２の変形例の構成を示す。

図６の制御部１では、図５の制御部１に、さらにトランジスタＴ１０が追加されている。トランジスタＴ１０は第４の制御素子を構成している。トランジスタＴ１０において、ゲートはノードｎｅｔＢに、ドレインはセット端子ＳＥＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。

これにより、ノードｎｅｔＢがアクティブな電位レベル（Ｈｉｇｈ）になる度に、前段の出力端子ＧＯＵＴをＬｏｗ引きすることができる。出力端子ＧＯＵＴがＬｏｗ引きされるので、各段のゲート出力が行われない期間に、出力端子ＧＯＵＴを非アクティブな電位レベルに安定化させることができる。

次に、図７に、制御部１の第３の変形例の構成を示す。

図７の制御部１は、図５の制御部１におけるトランジスタＴ６のソースがＬｏｗ電源入力端子ＶＳＳの代わりに出力端子ＧＯＵＴに接続された構成である。これによれば、出力端子ＧＯＵＴはクロック入力端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）のときにトランジスタＴ２によってＬｏｗ引きされているので、ノードｎｅｔＡはトランジスタＴ６・Ｔ２を介してクロック入力端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）のときにＬｏｗ引きされる。従って、図５の構成と同様の効果が得られる。

また、トランジスタＴ６のソースを出力端子ＧＯＵＴに接続する代わりにクロック入力端子ＣＫＡに接続するようにしても、クロック入力端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）のときにはクロック入力端子ＣＫＡに入力されるクロック信号は非アクティブ（Ｌｏｗ、ＶＳＳ）になっているため、同様の効果が得られる。

次に、図８に、制御部１の第４の変形例の構成を示す。

図８の制御部１は、図６の制御部１におけるトランジスタＴ１０のソースがＬｏｗ電源入力端子ＶＳＳの代わりに出力端子ＧＯＵＴに接続された構成である。これによれば、出力端子ＧＯＵＴはクロック入力端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）のときにトランジスタＴ２によってＬｏｗ引きされているので、前段の出力端子ＧＯＵＴはトランジスタＴ１０・Ｔ２を介してクロック入力端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）のときにＬｏｗ引きされる。従って、図６の構成と同様の効果が得られる。

次に、図９に、制御部１の第５の変形例の構成を示す。

図９の制御部１は、図４の制御部１におけるクロック入力端子ＣＫＢとトランジスタＴ８のドレインとの間に、第１の制御素子としてトランジスタＴ７の代わりに容量Ｃ２が接続された構成である。

これによれば、ノードｎｅｔＢは容量Ｃ２を介してクロック入力端子ＣＫＢと容量結合しているので、ノードｎｅｔＡが非アクティブな電位レベル（Ｌｏｗ）であるときにクロック入力端子ＣＫＢに入力されるクロック信号がアクティブ（Ｈｉｇｈ）になればノードｎｅｔＢをアクティブな電位レベル（Ｈｉｇｈ）とし、ノードｎｅｔＡがアクティブな電位レベル（Ｈｉｇｈ）であるときにクロック入力端子ＣＫＢに入力されるクロック信号が非アクティブ（Ｌｏｗ）になればノードｎｅｔＢを非アクティブな電位レベル（Ｌｏｗ）とすることができる。

この場合に、図４とは異なって、クロック入力端子ＣＫＢに入力されるクロック信号のアクティブな電位レベル（Ｈｉｇｈ）が頻繁に印加される箇所に容量Ｃ２を用いているので、トランジスタの閾値電圧のシフトのような特性変化がなく、回路全体の信頼性が向上する。

次に、図１０に、本実施形態の他の制御部の構成を示す。

図１０の制御部は、図５の制御部１においてトランジスタＴ７のゲートおよびドレインが、クロック入力端子ＣＫＢに接続される代わりにＨｉｇｈ電源ＶＤＤに接続された構成である。Ｈｉｇｈ電源ＶＤＤは、ノードｎｅｔＢ、すなわちトランジスタＴ６のゲートに対して、アクティブな電位レベル（Ｈｉｇｈ）を供給する電源である。

これによれば、トランジスタＴ７のゲートおよびドレインがＨｉｇｈ電源ＶＤＤによってプルアップされるので、ノードｎｅｔＡが非アクティブな電位レベル（Ｌｏｗ）であるときはノードｎｅｔＢがアクティブな電位レベル（Ｈｉｇｈ）となり、ノードｎｅｔＡがアクティブな電位レベル（Ｈｉｇｈ）であるときはノードｎｅｔＢが非アクティブな電位レベル（Ｌｏｗ）となる。従って、図４および図５の構成と同様の効果を得ることができる。また、ノードｎｅｔＢは、トランジスタＴ９によって、クロック入力端子ＣＫＡに入力されるクロック信号がアクティブ（Ｈｉｇｈ）になるタイミングでＬｏｗ引きされるので、図４と同様のノードｎｅｔＢの電位変化を作ることができる。

なお、以上の各構成において、トランジスタＴ９・Ｔ１０のそれぞれの使用、トランジスタＴ６・Ｔ１０のソースの上述した接続先の選択、トランジスタＴ７の使用または容量Ｃ２の使用の選択、トランジスタＴ７のゲートおよびドレインの上述した接続先の選択、などは、自由に決定することが可能である。

また、全てのシフトレジスタ段を合わせた全体のシフト動作には、第１のクロック信号と第２のクロック信号とを含む、互いに位相の異なる３相以上のクロック信号を用いることができ、一般には２相以上のクロック信号とすることが可能である。３相以上の場合には、第１のクロック信号および第２のクロック信号の他に、さらにシフトレジスタ段の他の動作を追加することができるので、シフトレジスタ段により細かい動作を規定することができる。前述した２相の場合には、従来のクロック信号供給システムにおいて、適正なリーク補償を行うことができるという利点がある。

以上、本実施形態について述べた。本発明はＥＬ表示装置など、シフトレジスタ回路を用いる他の表示装置にも適用可能である。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、液晶表示装置やＥＬ表示装置などの表示装置に特に好適に使用することができる。

１制御部
２ＡＮＤ回路
１１液晶表示装置（表示装置）
１５ゲートドライバ（走査信号線駆動回路）
ＳＲ段
ＣＫ１、ＣＫ２クロック信号（第１のクロック信号、第２のクロック信号）
ｎｅｔＡノード（充電ノード）
ＧＯＵＴ出力端子
Ｔ１トランジスタ（入力ゲート、ダイオード型スイッチング素子）
Ｔ２トランジスタ（第２のスイッチング素子）
Ｔ５トランジスタ（出力スイッチング素子）
Ｔ６トランジスタ（第１のスイッチング素子）

Claims

各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、
各上記シフトレジスタ段は、
入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、
上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、
上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子と、
上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力する制御部と、
を備えており、
全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、
シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号である、
ことを特徴とするシフトレジスタ回路。
各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、
各上記シフトレジスタ段は、
入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、
上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、
上記充電ノードと上記出力端子との間に接続された第１のスイッチング素子と、
上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力する制御部と、
を備えており、
全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、
シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号である、
ことを特徴とするシフトレジスタ回路。
各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、
各上記シフトレジスタ段は、
入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、
上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、
上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子と、
上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第１のスイッチング素子の上記制御端子に対してアクティブな電位レベルを供給する電源の供給電位とから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力する制御部と、
を備えており、
全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、
シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号である、
ことを特徴とするシフトレジスタ回路。
上記制御部は、アノードに第２のクロック信号が入力されるダイオード型スイッチング素子からなる第１の制御素子と、上記第１の制御素子のカソードと上記第１のスイッチング素子の上記制御端子に対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第２の制御素子とを備えており、上記第１の制御素子と上記第２の制御素子との接続点が上記第１のスイッチング素子の上記制御端子に接続されていることを特徴とする請求項１または２に記載のシフトレジスタ回路。
上記制御部は、一端に第２のクロック信号が入力される容量からなる第１の制御素子と、上記第１の制御素子の他端と上記第１のスイッチング素子の上記制御端子に対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第２の制御素子とを備えており、上記第１の制御素子と上記第２の制御素子との接続点が上記第１のスイッチング素子の上記制御端子に接続されていることを特徴とする請求項１または２に記載のシフトレジスタ回路。
上記制御部は、アノードが上記第１のスイッチング素子の上記制御端子に対してアクティブな電位レベルを供給する電源に接続されたダイオード型スイッチング素子からなる第１の制御素子と、上記第１の制御素子のカソードと上記第１のスイッチング素子の上記制御端子に対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第２の制御素子とを備えており、上記第１の制御素子と上記第２の制御素子との接続点は上記第１のスイッチング素子の上記制御端子に接続されていることを特徴とする請求項３に記載のシフトレジスタ回路。
上記制御部は、上記第１のスイッチング素子の上記制御端子と、上記第１のスイッチング素子の上記制御端子に対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第３の制御素子を備えており、上記第３の制御素子は上記第１のクロック信号によって導通および遮断が制御されることを特徴とする請求項４から６までのいずれか１項に記載のシフトレジスタ回路。
上記制御部は、上記入力ゲートの入力端子と、上記入力ゲートに対して非アクティブな電位レベルを供給する電源との間に接続されたスイッチング素子からなる第４の制御素子を備えており、上記第４の制御素子の導通および遮断の制御端子は上記第１のスイッチング素子の上記制御端子に接続されていることを特徴とする請求項４から７までのいずれか１項に記載のシフトレジスタ回路。
上記制御部は、上記入力ゲートの入力端子と、上記出力端子との間に接続されたスイッチング素子からなる第４の制御素子を備えており、上記第４の制御素子の導通および遮断の制御端子は上記第１のスイッチング素子の上記制御端子に接続されていることを特徴とする請求項４から７までのいずれか１項に記載のシフトレジスタ回路。
上記充電ノードと上記出力端子とが容量によって結合されていることを特徴とする請求項１から９までのいずれか１項に記載のシフトレジスタ回路。
上記出力端子と上記出力端子に対して非アクティブな電位レベルを供給する電源との間に第２のスイッチング素子が接続されており、
上記第２のスイッチング素子は上記第２のクロック信号によって導通および遮断が制御されることを特徴とする請求項１から１０までのいずれか１項に記載のシフトレジスタ回路。
上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に第３のスイッチング素子が接続されており、
上記第３のスイッチング素子の導通および遮断の制御端子は、次段の上記出力端子に接続されていることを特徴とする請求項１から１１までのいずれか１項に記載のシフトレジスタ回路。
上記出力端子と上記出力端子に対して非アクティブな電位レベルを供給する電源との間に第４のスイッチング素子が接続されており、
上記第４のスイッチング素子の導通および遮断の制御端子は、次段の上記出力端子に接続されていることを特徴とする請求項１から１２までのいずれか１項に記載のシフトレジスタ回路。
全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号との２相のクロック信号を用いてシフト動作を行うことを特徴とする請求項１から１３までのいずれか１項に記載のシフトレジスタ回路。
全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む３相以上のクロック信号を用いてシフト動作を行うことを特徴とする請求項１から１３までのいずれか１項に記載のシフトレジスタ回路。
アモルファスシリコンを用いて形成されていることを特徴とする請求項１から１５までのいずれか１項に記載のシフトレジスタ回路。
微結晶シリコンを用いて形成されていることを特徴とする請求項１から１５までのいずれか１項に記載のシフトレジスタ回路。
多結晶シリコンを用いて形成されていることを特徴とする請求項１から１５までのいずれか１項に記載のシフトレジスタ回路。
請求項１から１８までのいずれか１項に記載のシフトレジスタ回路を表示の駆動に用いることを特徴とする表示装置。
上記シフトレジスタ回路が走査信号線駆動回路に用いられていることを特徴とする請求項１９に記載の表示装置。
上記シフトレジスタ回路が、表示パネルに表示領域とモノリシックに形成されていることを特徴とする請求項１９または２０に記載の表示装置。
各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、
各上記シフトレジスタ段は、
入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、
上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、
上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子とを備えており、
全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、
シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号であるシフトレジスタ回路を駆動するシフトレジスタ回路の駆動方法であって、
上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力することを特徴とするシフトレジスタ回路の駆動方法。
各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、
各上記シフトレジスタ段は、
入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、
上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、
上記充電ノードと上記出力端子との間に接続された第１のスイッチング素子とを備えており、
全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、
シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号であるシフトレジスタ回路を駆動するシフトレジスタ回路の駆動方法であって、
上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第２のクロック信号のアクティブな期間における上記第２のクロック信号のアクティブな電位レベルとから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力することを特徴とするシフトレジスタ回路の駆動方法。
各シフトレジスタ段のそれぞれについて、互いに位相が異なる第１のクロック信号と第２のクロック信号とが供給されるとともに、全ての上記シフトレジスタ段を合せた全体で上記第１のクロック信号と上記第２のクロック信号とを含む２相以上のクロック信号を用いてシフト動作を行うシフトレジスタ回路であって、
各シフトレジスタ段は、
入力信号のアクティブな期間にのみ導通して上記入力信号を取り込む入力ゲートと、
上記入力ゲートから入力された上記入力信号によって充電される充電ノードと、導通および遮断の制御端子が上記充電ノードに接続されたスイッチング素子からなる出力スイッチング素子であって、上記出力スイッチング素子の導通経路の一方の端子には上記第１のクロック信号が入力されるとともに、上記導通経路の他方の端子は各上記シフトレジスタ段の出力端子に接続された出力スイッチング素子と、
上記充電ノードと上記充電ノードに対して非アクティブな電位レベルを供給する電源との間に接続された第１のスイッチング素子とを備えており、
全ての上記シフトレジスタ段は、シフトパルスを受け渡しする各２つのシフトレジスタ段間において前段側の上記シフトレジスタ段の上記出力端子が、後段側の上記シフトレジスタ段の上記入力ゲートの入力に接続されていることにより縦続接続されており、シフトパルスを受け渡しする各２つのシフトレジスタ段間において、後段側の上記シフトレジスタ段の上記第２のクロック信号は、前段側の上記シフトレジスタ段に上記第１のクロック信号として入力されるクロック信号であるシフトレジスタ回路を駆動するシフトレジスタ回路の駆動方法であって、
上記充電ノードにおける上記充電ノードの非アクティブな電位レベルと、上記第１のスイッチング素子の上記制御端子に対してアクティブな電位レベルを供給する電源の供給電位とから、上記第１のスイッチング素子を導通状態にする制御信号を生成して上記第１のスイッチング素子の導通および遮断の制御端子に出力することを特徴とするシフトレジスタ回路の駆動方法。