JPWO2009131140A1 - 電磁バンドギャップ構造及びその製造方法、フィルタ素子、フィルタ素子内蔵プリント基板 - Google Patents

Abstract

電磁バンドギャップＥＢＧ構造は、リジッド基板と、該リジッド基板上に設けられた第１の導体プレーンと、該第１の導体プレーン上に設けられた誘電体層と、該誘電体層上に２次元的に規則的に配列して設けられた複数の導体小片と、該複数の導体小片上に設けられた層間絶縁層と、該層間絶縁層上に設けられた第２の導体プレーンと、を備え、前記複数の導体小片の各々と前記第２の導体プレーンとが前記層間絶縁層を貫通する複数の導体で接続されている。このＥＢＧ構造を用いてフィルタ素子、該フィルタ素子内蔵プリント基板が製造される（図１）。

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００８−１１１２８５号（２００８年４月２２日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、電磁バンドギャップ構造、フィルタ素子、フィルタ素子内蔵プリント基板、及び電磁バンドギャップ構造の製造方法に関する。

特定の周波数帯においてバンドギャップを有する電磁バンドギャップ構造（以下、ＥＢＧ構造という場合がある。）は、誘電体又は導体が２次元的又は３次元的に規則的に配列し、特定周波数帯の電磁波の伝播を抑制又は大きく減衰させるようなバンドギャップとよばれる周波数領域を形成するものである。近年、このＥＢＧ構造の特徴を利用した、アンテナやノイズフィルタ等が提案されている。

具体的なＥＢＧ構造として、特許文献１では、表面電流を抑えたグランドプレーンを提供すること等を課題としている。具体的には、上面金属パッチがメッシュ内でプレートの上方にそれと重なり合って設けられ、プレートから薄い誘電体スペーサで隔てられているグランドプレーンメッシュが開示されている。より具体的には、導体プレーン上に、多角形平板状の導体小片と導体柱により構成される画鋲状の導体要素が周期的に配置され、各導体要素が導体プレーンへ接続された構造が開示されている。

特許文献２、非特許文献１には、導体プレーン上に、多角形平板状の導体小片と導体柱により構成される画鋲状の導体要素が周期的に配置され、各導体要素が導体プレーンへ接続されており、さらに導体小片に対向して誘電体層を介して別の導体プレーンが積層した構造が開示されている。
特表２００２−５１０８８６号公報（要約、第０００３段落、第００３９段落、図２６） 米国特許出願公開第２００５／００２９６３２号明細書（ＦＩＧ．１，２、第００５３段落） Ｓ．Ｄ．Ｒｏｄｇｅｒｓ，"Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ−Ｂａｎｄｇａｐ Ｌａｙｅｒｓ ｆｏｒ Ｂｒｏａｄ−Ｂａｎｄ Ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ＴＥＭ Ｍｏｄｅｓ ｉｎ Ｐｏｗｅｒ Ｐｌａｎｅｓ"，ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，ｖｏｌ．５３，Ｎｏ．８，Ａｕｇｕｓｔ ２００５，ｐ．２４９５−２５０５

なお、上記特許文献１、２及び非特許文献１の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。
特許文献１で開示されているＥＢＧ構造は、導体小片間のキャパシタンス（Ｃ）と、導体要素と導体プレーンから構成されるインダクタンス（Ｌ）とが２次元的に配列した分布定数回路と考えることができる。このようなＥＢＧ構造は１／√ＬＣ近傍の周波数帯にバンドギャップを形成するため、導体要素の形状や配列を適切に設計することにより、所望の周波数帯の電磁波の伝播を抑制するフィルタ等の機能を発現させることができる。

特許文献２、非特許文献１は、簡単には導体小片と対向する導体プレーン間のキャパシタンスや、導体要素と導体プレーンから構成されるインダクタンスが２次元的に配列した分布定数回路と考えることができる。このようなＥＢＧ構造も、キャパシタンスやインダクタンスに応じて特定の周波数帯にバンドギャップを形成し、導体要素の形状や配列を適切に設計することにより、所望の周波数帯の電磁波の伝播を抑制するフィルタ等の機能を発現させることができる。

こうしたＥＢＧ構造を、携帯電話、デジタル家電、情報機器等の適用分野へ拡大するためには、高密度実装を可能とするＥＢＧ構造の小型化が課題となる。また、バンドギャップの周波数帯を広範囲に制御できること、特に数ＧＨｚ以下の周波数域で利用できることも課題となる。ここで、ＥＢＧ構造のバンドギャップが発現する周波数は、キャパシタンスに着目すると、キャパシタンスが大きいほど低周波側で発現する。このため、面積を増加させずにキャパシタンスを大きくするためには、電極間隔を小さくする、或いは比誘電率が大きな誘電体を用いることが重要となる。

こうした傾向と合わせて、特許文献２、非特許文献１において、帯域幅を広げるために、導体小片と対向する導体プレーンとの間の間隔（ｔ２）、そこへ充填される誘電体の比誘電率（ε２）、導体小片と導体小片に接続される導体プレーンとの間の間隔（ｔ１）、及びそこへ充填される誘電体の比誘電率（ε１）、の関係が、特許文献２にはｔ２＜ｔ１、ε２≧ε１となることが好ましいことが開示され、非特許文献１にはｔ２≪ｔ１、ε２≫ε１となることが好ましいことが開示されている。

しかしながら、特許文献１，２、非特許文献１で紹介されているＥＢＧ構造は、バンドギャップの発現は実現されるが、導体小片の大きさが数ｍｍ□、ＥＢＧ構造全体で数ｃｍ□のサイズが必要であり、電子機器へ実装することは困難であるという課題がある。これは、上記ＥＢＧ構造が、プリント基板プロセス、材料で作製されているために、比誘電率は３〜５程度、厚さも数１０μｍ以上の誘電体材料を使うことに起因している。例えば、平行平板電極間に生じるキャパシタンスは、これらの材料を用いると１ｍｍ^２あたり数ｐＦ程度にしかならない。

実際に、非特許文献１には、数ｍｍ□の導体小片で構成されていることが記載されている。また、特許文献２のＦＩＧ．１，２には、第２の導体プレーン、層間絶縁層、２次元的に規則的に配列して設けられた複数の導体小片、誘電体層、及び第１の導体プレーンを有し、上記の複数の導体小片の各々と第２の導体プレーンとが層間絶縁層を貫通する複数の導体で接続されているＥＢＧ構造が開示されている。しかしながら、本発明者等の検討によれば、こうした積層順番では、ＥＢＧ構造の小型化を図ることができないことが判明した。なぜなら、キャパシタンスを大きくしつつ小型化を達成する１つの方法として、上述のとおり誘電体層の厚さを薄くすることが必要となるところ、複数の導体小片、誘電体層、及び第１の導体プレーンをこの順に設けるＥＢＧ構造では、複数の導体小片により形成される凹凸により誘電体層を薄く設けることができないからである。

このように、平行平板電極間のキャパシタンスを増加させる、又は単位面積当たりのキャパシタンスを増加させて小型化するためには、電極間隔を小さくすることや、電極間に設ける誘電体層に誘電率が高い材料を用いることが考えられる。これをＥＢＧ構造において具体的に説明すれば、複数の導体小片と対抗して位置する第１の導体プレーンとの間隔を小さくすること、複数の導体小片と第１の導体プレーンとの間に設ける誘電体層に誘電率の高い材料を用いること、が有効となる。ところが、こうしたＥＢＧ構造を実現する具体的な手段は未だ見出されておらず、ＥＢＧ構造につき所望の小型化が達成できていないのが実情である。

本発明の第１の目的は、上記問題を解決するためになされたものである。より具体的には、特定の周波数帯においてバンドギャップを有し、小型・薄型のＥＢＧ構造を提供することにある。

本発明の第２の目的は、上記問題を解決するためになされたものである。より具体的には、特定の周波数帯においてバンドギャップを有し、小型・薄型のＥＢＧ構造を用いたフィルタ素子を提供することにある。

本発明の第３の目的は、上記問題を解決するためになされたものである。より具体的には、特定の周波数帯においてバンドギャップを有し、小型・薄型のＥＢＧ構造を用いたフィルタ素子を内蔵するフィルタ素子内蔵プリント基板を提供することにある。

本発明の第４の目的は、上記問題を解決するためになされたものである。より具体的には、特定の周波数帯においてバンドギャップを有し、小型・薄型のＥＢＧ構造を製造することができるＥＢＧ構造の製造方法を提供することにある。

本発明の第１の視点においてＥＢＧ構造は、リジッド基板と、該リジッド基板上に設けられた第１の導体プレーンと、該第１の導体プレーン上に設けられた誘電体層と、該誘電体層上に２次元的に規則的に配列して設けられた複数の導体小片と、該複数の導体小片上に設けられた層間絶縁層と、該層間絶縁層上に設けられた第２の導体プレーンと、を備え、前記複数の導体小片の各々と前記第２の導体プレーンとが前記層間絶縁層を貫通する複数の導体で接続されている。

本発明のＥＢＧ構造の好ましい態様においては、前記誘電体層の厚さが１μｍ以下である。

本発明のＥＢＧ構造の好ましい態様においては、前記誘電体層が、主成分として、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｈｆ、及びＺｒから選ばれた少なくとも１つの元素の酸化物を含有する。

本発明のＥＢＧ構造の好ましい態様においては、前記誘電体層が、主成分として金属元素の複合酸化物を含有する。

本発明のＥＢＧ構造の好ましい態様においては、前記第１の導体プレーンが、前記リジッド基板側から、Ｔｉ、Ｔａ、Ｃｒ、Ｔｉの窒化物、Ｔａの窒化物、及びＣｒの窒化物から選ばれた少なくとも１つの材料から構成される層を１以上設けた中間層と、該中間層の上に形成され、Ｐｔ、Ｐｄ、Ｒｕ、及びＩｒから選ばれた少なくとも１以上の元素から構成される層を１以上設けた高融点導電層と、を有する。

本発明のＥＢＧ構造の好ましい態様においては、前記リジッド基板が導体又は半導体から構成される。

本発明のＥＢＧ構造の好ましい態様においては、前記リジッド基板と前記第１の導体プレーンとが電気的に接続されている。

本発明のＥＢＧ構造の好ましい態様においては、前記導体又は半導体が、Ｓｉ、ＧａＡｓ、ステンレス、タングステン、モリブデン、及びチタンから選ばれた少なくとも１つである。

本発明のＥＢＧ構造の好ましい態様においては、前記リジッド基板が、ガラス、サファイア、石英、及びアルミナから選ばれた少なくとも１つの材料から構成される。

本発明のＥＢＧ構造の好ましい態様は、前記リジッド基板の両面のうちの前記第１の導体プレーンが設けられていない側の面に設けられた裏面パッドと、該裏面パッドと電気的に接続されるとともに、前記リジッド基板を貫通して前記第１の導体プレーン又は前記第２の導体プレーンに接続された貫通電極と、を有する。

本発明の第２の視点においてフィルタ素子は、前記電磁バンドギャップ構造と、該電磁バンドギャップ構造の第１の導体プレーンに接続する第１の外部接続端子と、前記バンドギャップ構造の第２の導体プレーンに接続する第２の外部接続端子と、を有する。

本発明のフィルタ素子の好ましい態様においては、前記第１の外部接続端子及び前記第２の外部接続端子が、それぞれが２以上存在する。

本発明のフィルタ素子の好ましい態様においては、前記フィルタ素子の面積が１ｃｍ^２より小さい。

本発明の第３の視点においてフィルタ素子内蔵プリント基板は、前記フィルタ素子と、該フィルタ素子が埋め込まれたプリント基板と、を有し、前記フィルタ素子の第１の外部接続端子が前記プリント基板の電源プレーンに接続され、前記フィルタ素子の第２の外部接続端子が前記プリント基板のグラウンドプレーンに接続されるか、又は、前記フィルタ素子の第１の外部接続端子が前記プリント基板のグラウンドプレーンに接続され、前記フィルタ素子の第２の外部接続端子が前記プリント基板の電源プレーンに接続される。

本発明の第４の視点においてＥＢＧ構造の製造方法は、リジッド基板上に第１の導体プレーンを形成する第１の導体プレーン形成工程と、前記第１の導体プレーン上に誘電体層を形成する誘電体層形成工程と、前記誘電体層上に２次元的に規則的に配列して設けられた複数の導体小片を形成する導体小片形成工程と、前記複数の導体小片上に層間絶縁層を形成する層間絶縁層形成工程と、前記層間絶縁層上に設けられる第２の導体プレーンを形成し、前記層間絶縁層を貫通して前記複数の導体小片の各々と前記第２の導体プレーンとを接続する複数の導体を形成する第２の導体プレーン・導体形成工程と、を有する。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記誘電体層形成工程において、前記誘電体層の厚さを１μｍ以下に形成する。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記誘電体層形成工程において、主成分として、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｈｆ、及びＺｒから選ばれた少なくとも１つの元素の酸化物を用いて前記誘電体層を形成する。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記誘電体層形成工程において、主成分として金属元素の複合酸化物を用いて前記誘電体層を形成する。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記誘電体層形成工程において、前記誘電体層が、スパッタ法、ＣＶＤ法、ゾルゲル法、エアロゾルデポジション法、及びスピン塗布法から選ばれた少なくとも１つの方法で形成される。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記第１の導体プレーン形成工程が、前記リジッド基板側から、Ｔｉ、Ｔａ、Ｃｒ、Ｔｉの窒化物、Ｔａの窒化物、及びＣｒの窒化物から選ばれた少なくとも１つの材料から構成される層を１以上設けた中間層を形成する中間層形成工程と、Ｐｔ、Ｐｄ、Ｒｕ、及びＩｒから選ばれた少なくとも１以上の元素から構成される層を１以上設けた高融点導電層を前記中間層の上に形成する高融点導電層形成工程と、を有する。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記リジッド基板が導体又は半導体から構成される。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、第１の導体プレーン形成工程において、前記リジッド基板と前記第１の導体プレーンとを電気的に接続する。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記導体又は半導体が、Ｓｉ、ＧａＡｓ、ステンレス、タングステン、モリブデン、及びチタンから選ばれた少なくとも１つである。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記リジッド基板が、ガラス、サファイア、石英、及びアルミナから選ばれた少なくとも１つの材料から構成される。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記第１の導体プレーン形成工程において、前記リジッド基板上に高耐熱性樹脂を塗布した後に前記第１の導体プレーンを形成する。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記第２の導体プレーン・導体形成工程の後に、前記リジッド基板を研削又はエッチングすることにより前記リジッド基板を薄くする又は除去するリジッド基板薄化・除去工程を、さらに有する。

本発明のＥＢＧ構造の製造方法の好ましい態様においては、前記リジッド基板薄化・除去工程において、前記電磁バンドギャップ構造の厚さが３００μｍ以下となるように、前記リジッド基板を薄くする又は除去する。

本発明のＥＢＧ構造の製造方法の好ましい態様は、前記第１の導体プレーン形成工程の前に設けられ、前記リジッド基板に貫通ビアを設けるリジッド基板貫通ビア形成工程と、前記リジッド基板の両面のうちの前記第１の導体プレーンが設けられていない側の面に裏面パッドを設ける裏面パッド形成工程と、を有する。

本発明の一視点によれば、特定の周波数帯においてバンドギャップを有し、小型・薄型のＥＢＧ構造を提供することができる。より具体的には、誘電体層を薄化し、高誘電率化することで、第１の導体プレーンと複数の導体小片との間の単位面積当たりのキャパシタンスを大幅に増加させられるので、電子部品として表面実装されたり、基板内蔵が可能な小型で薄化されたＥＢＧ構造を提供することができる。さらに、誘電体層を薄化し、高誘電率化することで、第１の導体プレーンと複数の導体小片との間のキャパシタンスを大幅に増加させられるので、従来以上の低周波数帯にバンドギャップが制御されたＥＢＧ構造を提供することができる。

本発明の一視点によれば、特定の周波数帯においてバンドギャップを有し、小型・薄型のＥＢＧ構造を用いたフィルタ素子を提供することができる。

本発明の一視点によれば、特定の周波数帯においてバンドギャップを有し、小型・薄型のＥＢＧ構造を用いたフィルタ素子を内蔵するフィルタ素子内蔵プリント基板を提供することができる。

本発明の一視点によれば、特定の周波数帯においてバンドギャップを有し、小型・薄型のＥＢＧ構造を製造することができるＥＢＧ構造の製造方法を提供することができる。

本発明のＥＢＧ構造の第１の実施例の模式的な斜視図と断面図である。 図１のＥＢＧ構造を単純化した等価回路である。 本発明のＥＢＧ構造の製造方法の第１の実施例を示す模式的な工程図である。 本発明のＥＢＧ構造の第２の実施例の模式的な断面図である。 図４のＥＢＧ構造の製造方法（第２の実施例）を示す模式的な工程図である。 本発明のＥＢＧ構造の第４の実施例を示す模式的な斜視図である。 本発明のフィルタ素子の実施例の模式的な断面図である。 本発明のフィルタ素子内蔵プリント基板の実施例の模式的な断面図である。 本発明のＥＢＧ構造の製造方法の第４の実施例を示す模式的な工程図である。 本発明のＥＢＧ構造の第５の実施例を示す模式的な断面図である。 図１０のＥＢＧ構造の製造方法（第５の実施例）を示す模式的な工程図である。 本発明のＥＢＧ構造の第３の実施例を示す模式的な断面図である。 図１２のＥＢＧ構造の製造方法（第３の実施例）を示す模式的な工程図である。

以下、本発明の実施例につき説明するが、本発明は以下の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において任意に変形して実施することができる。

（ＥＢＧ構造、ＥＢＧ構造の製造方法）
図１は、本発明のＥＢＧ構造の第１の実施例の模式的な斜視図と断面図である。具体的には、図１（ａ）は、ＥＢＧ構造１ａの模式的な斜視図であり、内部構造がわかりやすいように、カバー層３７、第２の導体プレーン１６の一部、及び層間絶縁層１５を省略して描いている。また、図１（ｂ）は、ＥＢＧ構造１ａの模式的な断面図である。図２は、図１のＥＢＧ構造を単純化した等価回路である。

ＥＢＧ構造１ａは、リジッド基板１１と、リジッド基板１１上に設けられた第１の導体プレーン１２と、第１の導体プレーン１２上に設けられた誘電体層１３と、誘電体層１３上に２次元的に規則的に配列して設けられた複数の導体小片１４と、複数の導体小片１４上に設けられた層間絶縁層１５と、層間絶縁層１５上に設けられた第２の導体プレーン１６と、を備え、複数の導体小片１４の各々と第２の導体プレーン１６とが層間絶縁層１５を貫通する複数の導体１７で接続されている。

ＥＢＧ構造１ａにおいては、リジッド基板１１を用い、リジッド基板１１上に、第１の導体プレーン１２、誘電体層１３、複数の導体小片１４、層間絶縁層１５、及び第２の導体プレーン１６の積層構造を採用している。これにより、誘電体層１３の薄型化が可能となり、ＥＢＧ構造１ａの小型化を実現することができる。なお、ＥＢＧ構造１ａは、第２の導体プレーン１６上にカバー層３７をさらに設けている。

すなわち、ＥＢＧ構造１ａにおいて、キャパシタンスを大きくし、単位面積当たりのキャパシタンスを増加させて小型化を図るためには、電極間隔を小さくすること、すなわち誘電体層１３を薄く設けることが重要となる。この点につき、本発明者等が検討したところ、誘電体層を薄く設けるためには、独立したシートを積層する方法ではなく、誘電体層１３を直接塗布や堆積させる方法が有効であることが判明した。しかし、複数の導体小片、誘電体層、及び第１の導体プレーンをこの順に設けるＥＢＧ構造では、複数の導体小片上に誘電体層を塗布・堆積させることとなるが、この場合は、導体小片の凹凸のために均一で薄い誘電体層の形成が困難となるのである。そこで、ＥＢＧ構造１ａにおいては、平坦性の高いリジッド基板１１を採用し、リジッド基板１１上に第１の導体プレーン１２を形成している。これにより、誘電体層１３を平坦な表面上へ堆積させることができるので、誘電体層１３を薄く形成することができる。その結果、第１の導体プレーン１２と、複数の導体小片１４との間のキャパシタンスを増加させることができ、より低周波域にバンドギャップを発現させることが可能となる。同様に、単位面積当たりのキャパシタンスを増加させることは導体小片１４を小型化できることになるので、ＥＢＧ構造１ａ全体の小型化が実現できる。

ＥＢＧ構造１ａにおいては、上述のとおり、リジッド基板１１上に第１の導体プレーン１２が形成され、誘電体層１３を介して２次元的に規則配列した導体小片１４が対向している。導体小片１４の各々は導体１７を介して第２の導体プレーン１６と接続された構造となっている。ＥＢＧ構造１ａにおいては、導体小片１４と第１の導体プレーン１２との間で形成されるキャパシタンス要素２１（図２参照）と、導体小片１４、導体１７、及び第２の導体プレーン１６の一部がインダクタンス要素２２（図２参照）と、を形成しており、バンドギャップが生じる周波数帯はこれらのキャパシタンス、インダクタンスによって制御することができる。例えば、電源ノイズ抑制フィルタとしてＥＢＧ構造１ａを利用する場合、第１の導体プレーン１２と第２の導体プレーン１６それぞれを電源ライン、グラウンドラインに接続する。キャパシタンスとインダクタンスを適切な値になるような形状にすることで、所望の周波数帯のノイズを抑制することが可能となる。

ＥＢＧ構造１ａにおいては、上述のとおり、誘電体層１３は平坦な第１の導体プレーン１２上に形成されるので、第１の導体プレーン１２の厚さに関係なく誘電体層１３の厚さを薄くすることが可能となる。キャパシタンスの大きさは誘電体層１３の厚さに反比例するので、例えば、５０μｍの厚さの樹脂フィルムを使用した場合と比較して、１μｍの厚さの樹脂を塗布して形成すると、同じ面積ではキャパシタンスを５０倍増加させることが可能となる。さらに、ＥＢＧ構造に所望される周波数帯域にバンドギャップを生じさせるために同じキャパシタンスを得る場合であれば、導体小片１４を１／５０に小型化することが可能となる。このように、ＥＢＧ構造１ａを採用することによって誘電体層１３の厚さを薄くすることができるが、ＥＢＧ構造１ａの小型化の観点から、誘電体層１３の厚さを１μｍ以下とすることが好ましい。

ＥＢＧ構造１ａにおいては、誘電体層１３の材料、リジッド基板１１の材料等について詳細は説明していないが、後述する製造方法や第２の実施例で説明する材料等を適宜用いることができる。

図３は、本発明のＥＢＧ構造の製造方法の第１の実施例を示す模式的な工程図である。ＥＢＧ構造１ｂの製造方法は、リジッド基板１１上に第１の導体プレーン１２を形成する第１の導体プレーン形成工程と、第１の導体プレーン１２上に誘電体層１３を形成する誘電体層形成工程と、誘電体層１３上に２次元的に規則的に配列して設けられた複数の導体小片１４を形成する導体小片形成工程と、複数の導体小片１４上に層間絶縁層１５を形成する層間絶縁層形成工程と、層間絶縁層１５上に設けられる第２の導体プレーン１６を形成し、層間絶縁層１５を貫通して複数の導体小片１４の各々と第２の導体プレーン１６とを接続する複数の導体１７を形成する第２の導体プレーン・導体形成工程と、を有する。

第１の導体プレーン形成工程においては、リジッド基板１１としてホウケイ酸ガラス板を用い、このホウケイ酸ガラス板上に、メッキ下地となるＣｕ（３００ｎｍ）／Ｔｉ（５０ｎｍ）の積層膜をスパッタリング法により成膜している。次いで、第１の導体プレーン１２として、５μｍの厚さのＣｕを電解メッキで形成し、さらにＣｕメッキ層表面にＴｉＮ（５０ｎｍ）をスパッタリング法で成膜している。

誘電体層形成工程においては、第１の導体プレーン１２上に、０．５μｍの厚さのシリコン酸化膜をプラズマＣＶＤ法で形成することにより、誘電体層１３を形成している。ここで、図３では図示していないが、シリコン酸化膜は、第１の導体プレーン１２を外部回路と接続するために、リソグラフィーでその一部を開口し第１の導体プレーン１２を露出させている。

導体小片形成工程においては、まず、誘電体層１３の全面に、スパッタリング法によりメッキ下地となるＣｕ（３００ｎｍ）／ＴｉＮ（５０ｎｍ）の積層膜を成膜した後に、導体小片１４及び第１の導体プレーン１２の引き出しパッド（図３では図示していない。）を残してレジストを形成している。次いで、５μｍの厚さのＣｕを電解メッキで成長させる。そして、レジストを除去した後に、Ｃｕメッキが成長していないメッキ下地をウェットエッチングで除去して、導体小片１４及び第１の導体プレーン１２の引き出しパッド（図３では図示していない。）が形成される。

層間絶縁層形成工程においては、複数の導体小片１４上に、感光性ポリイミド樹脂を塗布・乾燥して厚さ１５μｍの膜を形成している。次いで、導体１７を形成するためのビア１８をリソグラフィーで開口して層間絶縁膜層１５としている。

第２の導体プレーン・導体形成工程においては、メッキ下地となるＣｕ（３００ｎｍ）／ＴｉＮ（５０ｎｍ）の積層膜を、層間絶縁膜層１５の全面及びビア１８内部にスパッタリング法により成膜する。次いで、電解メッキでＣｕを層間絶縁膜層１５の表面の平坦部に１５μｍの厚さになるように堆積させて、第２の導体プレーン１６を形成すると同時に層間絶縁層１５のビア１８をＣｕメッキで充填して導体１７を形成する。

最後に、外部接続パッド（図３では図示していない。）を残してカバー層３７を樹脂で形成する。

ＥＢＧ構造１ｂにおいては、導体小片１４の下層はパターン形成される必要がなく、リジッド基板１１上に形成された平坦性の高い第１の導体プレーン１２の表面上に誘電体層１３を形成することが可能となり、第１の導体プレーン１２よりも薄い誘電体層１３を形成することが可能となる。その結果、単位面積当たりのキャパシタンスを増加させて、導体小片１４の面積を小型化することが可能となる。このように、本実施例の製造方法を採用することによって誘電体層１３の厚さを薄くすることができるが、ＥＢＧ構造１ｂの小型化の観点から、誘電体層形成工程において誘電体層１３の厚さを１μｍ以下に形成することが好ましい。

なお、ＥＢＧ構造１ｂにおいては、誘電体層１３はプラズマＣＶＤ法で作製しているが、他のＣＶＤ法やスパッタリング法、スピン塗布法等を用いてもよい。また、誘電体層１３としてポリイミド等の樹脂を塗布法などで形成することも可能である。これらの方法で形成された誘電体層１３は、プリント基板のプロセスで利用される誘電体よりもより薄く形成することが可能である。また、シリコン酸化膜は、多くの樹脂よりも比誘電率が大きいので、単位面積当たりのキャパシタンス増加に一層有利である。

また、ＥＢＧ構造１ｂにおいては、誘電体層１３の材料、誘電体層１３の形成方法、及びリジッド基板１１の材料等については、後述する第２の実施例で説明する材料、形成方法等も適宜用いることができる。

図４は、本発明のＥＢＧ構造の第２の実施例の模式的な断面図である。図５は、図４のＥＢＧ構造の製造方法（第２の実施例）を示す模式的な工程図である。具体的には、ＥＢＧ構造１ｃは、誘電体層２３を、比誘電率が数１０以上の高誘電率を有する金属酸化物で構成した高誘電率金属酸化物層で形成している。

ＥＢＧ構造１ｃにおいては、リジッド基板２１を用い、リジッド基板２１上に、第１の導体プレーン２２、誘電体層２３、複数の導体小片２４、層間絶縁層２５、及び第２の導体プレーン２６の積層構造を採用している。そして、誘電体層２３として高誘電率金属酸化物層を用いている。これにより、誘電体層２４の薄型化が可能となり、ＥＢＧ構造１ｃの小型化を実現することができる。なお、ＥＢＧ構造１ｃは、第２の導体プレーン２６上にカバー層３８をさらに設けている。

ＥＢＧ構造１ｃにおいて、キャパシタンスを大きくし、単位面積当たりのキャパシタンスを増加させて小型化するためには、誘電体として誘電率が高い材料を用いること、すなわち誘電体層２３に比誘電率の高い材料を用いることが重要となる。この点については、例えば、金属酸化物では比誘電率が数１０以上となる高誘電率材料が知られているが、本発明者等の検討によれば、このような高誘電率材料を誘電体層２３として、第１の導体プレーン２２及び複数の導体小片２４の間に設けることは容易ではないことがわかった。なぜなら、成膜性を考慮して、上記の高誘電率材料を樹脂に分散させたシート状にして誘電体層を独立して積層する場合は、樹脂と混合し成型することによって実効的な比誘電率が減少するからである。また、第１の導体プレーン２２上に、上記の高誘電率材料を直接堆積させる場合には、プリント基板の導体や樹脂の耐熱性が低いためにプロセス温度を２５０℃程度までしか上げることができないために、誘電体層に欠陥が多く含まれ比誘電率が減少する結果となるからである。そこで、ＥＢＧ構造１ｃにおいては、耐熱性ある第１の導体プレーン２２やリジッド基板２１を採用し、こうした耐熱性の高い基材の上に誘電体層２３を堆積させている。これにより、プロセス温度の制約がなくなり高温で誘電体層２３を形成することができるようになるので、薄くかつ高品質で比誘電率の高い誘電体層２３を形成することが可能となる。その結果、誘電体層２３を薄くかつ高誘電率にできるために、第１の導体プレーン２２と導体小片２４との間のキャパシタンスを増加させることができ、より低周波域にバンドギャップを発現させることが可能となる。同様に、単位面積当たりのキャパシタンスを増加させることにより、導体小片２４を小型化できることになるのでＥＢＧ構造１ｃ全体の小型化が実現できる。例えば、比誘電率１２０、膜厚１μｍのチタン酸ストロンチウムを誘電体層２３として用いると、プリント基板材料の約１０００倍となる１ｍｍ^２あたり約１ｎＦのキャパシタンスを得ることができる。

ＥＢＧ構造１ｃにおいては、リジッド基板２１に耐熱性の高い材料を用いている。こうした材料としては、所定の耐熱性を有していれば特に制限はないが、例えば、導体、半導体、及び絶縁体のいずれかを挙げることができる。導体又は半導体としては、Ｓｉ、ＧａＡｓ、ステンレス、タングステン、モリブデン、及びチタンから選ばれた少なくとも１つを用いることが好ましい。また、絶縁体を用いる場合、リジッド基板は、ガラス、サファイア、石英、及びアルミナから選ばれた少なくとも１つの材料から構成されることが好ましい。こうした材料のうち、ＥＢＧ構造１ｃのリジッド基板２１としてＳｉウェハーを用いている。

ＥＢＧ構造１ｃにおいては、第１の導体プレーン２２は、それぞれ耐熱性を有する中間層３２及び高融点導電層３３で形成されている。中間層は、Ｔｉ、Ｔａ、Ｃｒ、Ｔｉの窒化物、Ｔａの窒化物、及びＣｒの窒化物から選ばれた少なくとも１つの材料から構成される層を１以上設けたものとすることが好ましく、その一例として、ＥＢＧ構造１ｃの中間層３２は、Ｔｉ（５０ｎｍ）、ＴｉＮ（５０ｎｍ）、Ｍｏ（１０００ｎｍ）、及びＴｉ（５０ｎｍ）の４層構造となっている。また、高融点導電層は、Ｐｔ、Ｐｄ、Ｒｕ、及びＩｒから選ばれた少なくとも１以上の元素から構成される層を１以上設けたものとすることが好ましく、その一例として、ＥＢＧ構造１ｃの高融点導電層３３は、Ｐｔ（１００ｎｍ）で構成されている。

ＥＢＧ構造１ｃにおいては、誘電体層２３は高誘電率金属酸化物層として形成されている。こうした誘電体層としては、主成分として、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｈｆ、及びＺｒから選ばれた少なくとも１つの元素の酸化物を含有するものや、主成分として金属元素の複合酸化物を含有するものを好ましく例示することができる。なお、「主成分となる材料」とは、当該材料が誘電体層中に５０原子％以上の含有されるものをいう。こうした材料のうち、ＥＢＧ構造１ｃの誘電体層２３では、チタン酸ストロンチウム（厚さ１００ｎｍ）が用いられている。

次に、ＥＢＧ構造１ｃの製造方法につき図５を参照しながら説明する。

第１の導体プレーン形成工程においては、リジッド基板２１として、１Ω・ｃｍの比抵抗を有する低抵抗Ｓｉウェハーを用い、このＳｉウェハーの表面の自然酸化膜を除去している。次いで、中間層形成工程として、リジッド基板２１上に、下層から順に、中間層３２として、Ｔｉ（５０ｎｍ）、ＴｉＮ（５０ｎｍ）、Ｍｏ（１０００ｎｍ）、Ｔｉ（５０ｎｍ）の４層をスパッタリング法で形成している。さらに、高融点導電層形成工程として、中間層３２上に、高融点導体層３３としてＰｔ（１００ｎｍ）をスパッタリング法で形成している。ここでは、一例として、リジッド基板２１に低抵抗Ｓｉウェハーを用いているが、リジッド基板の材料は、所定の耐熱性を有していれば特に制限はない。こうした材料としては、例えば、導体、半導体、及び絶縁体のいずれかを挙げることができる。導体又は半導体としては、Ｓｉ、ＧａＡｓ、ステンレス、タングステン、モリブデン、及びチタンから選ばれた少なくとも１つを用いることが好ましい。また、絶縁体を用いる場合、リジッド基板は、ガラス、サファイア、石英、及びアルミナから選ばれた少なくとも１つの材料から構成されることが好ましい。また、一例として、中間層３２に上記の４層構造を用いたが、中間層は、Ｔｉ、Ｔａ、Ｃｒ、Ｔｉの窒化物、Ｔａの窒化物、及びＣｒの窒化物から選ばれた少なくとも１つの材料から構成される層を１以上設けることが好ましい。さらに、一例として、高融点導電層３３としてＰｔの単層膜を用いているが、高融点導電層は、Ｐｔ、Ｐｄ、Ｒｕ、及びＩｒから選ばれた少なくとも１以上の元素から構成される層を１以上設けることが好ましい。

誘電体層形成工程においては、ＲＦスパッタリング法を用いて、堆積温度は４５０℃、スパッタリングの際の雰囲気は８０％Ａｒ＋２０％Ｏ_２として、チタン酸ストロンチウムを１００ｎｍの厚さに体積させることにより、誘電体層２３を形成している。ここでは、一例として、誘電体層２３に複合酸化物としてのチタン酸ストロンチウムを用いているが、誘電体層は、主成分として、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｈｆ、及びＺｒから選ばれた少なくとも１つの元素の酸化物を含有するか、主成分として金属元素の複合酸化物を含有することが好ましい。なお、「主成分となる材料」の意義については上記説明したとおりである。また、誘電体層形成工程においては、誘電体層２３をスパッタ法（スパッタリング法）で形成しているが、この他、ＣＶＤ法、ゾルゲル法、エアロゾルデポジション法、及びスピン塗布法を用いることも好ましい。

導体小片形成工程においては、まず、チタン酸ストロンチウムで形成された誘電体層２３の上に、ＴｉＮ（５０ｎｍ）、Ｃｕ（３００ｎｍ）を順にスパッタリング法で成膜した。次いで、リソグラフィーで所望の形状のレジストマスクを形成し、イオンミリング法でＣｕ／ＴｉＮ層の不要部をドライエッチングで除去することで、２次元的に規則的に配列して設けられた複数の導体小片２４を形成している。

層間絶縁層形成工程においては、複数の導体小片２４上に、感光性ポリイミド樹脂を塗布・乾燥して厚さ１０μｍの膜を形成している。次いで、導体２７を形成するためのビア２８をリソグラフィーで形成して層間絶縁層２５としている。

第２の導体プレーン・導体形成工程においては、メッキ下地となるＣｕ（３００ｎｍ）／Ｔｉ（５０ｎｍ）積層膜を、層間絶縁膜層２５の全面及びビア２８内部にスパッタリング法により成膜している。次いで、電解メッキでＣｕを層間絶縁膜層２５の表面の平坦部に１５μｍの厚さになるように堆積させて、第２の導体プレーン２６を形成すると同時に層間絶縁層２５のビア２８をＣｕメッキで充填して導体２７を形成している。

最後に、外部接続パッド（図３では図示していない。）を残してカバー層３８を樹脂で形成する。

ＥＢＧ構造１ｃにおいては、誘電体層２３の形成を高温、酸素雰囲気のスパッタリング法で行うことで、比誘電率が大きく、絶縁性がよく薄膜化可能な誘電体層２３を形成することが可能となる。例えば、このような高温、酸素雰囲気でスパッタリング成膜されるチタン酸ストロンチウム薄膜は、比誘電率は２００、絶縁破壊耐圧１０Ｖ以上の良好な絶縁特性が得られる。こうしたチタン酸ストロンチウム薄膜を用いることにより、厚さ５０μｍの樹脂フィルムを使う場合と比較して、単位面積あたりのキャパシタンスを１００００倍以上に増加させることができる。そして、ＥＢＧ構造に所望される周波数帯域にバンドギャップを生じさせるために同じキャパシタンスを得る場合であれば、導体小片を１／１００００以下に大幅に小型化することが可能となる。

誘電体層の材料としては、上述のとおり、チタン酸ストロンチウム以外の複合酸化物を用いることもできる。こうした複合酸化物としては、チタン酸バリウム、チタン酸鉛等化学式ＡＢＯ_３（Ａ、Ｂは金属元素）で表されるペロブスカイト型酸化物、化学式Ａ_２Ｂ_２Ｏ_７（Ａ、Ｂは金属元素）で表されるパイロクロア型酸化物、ＳｒＢｉ_２Ｔａ_２Ｏ_９等のＢｉ層状強誘電体、或いはこれらが構成成分として含まれた複合酸化物等も、薄膜状態で数１０から数１００の高誘電率が得られる。酸素イオンと周囲の金属イオンとの変位が、これらの複合酸化物の誘電率に寄与する割合が大きく、高温、酸素雰囲気で欠陥が少ない薄膜を形成できる。また、誘電体層の材料としては、上述のとおり、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｈｆ、及びＺｒの酸化物も、樹脂よりも比誘電率が大きく、キャパシタンス増加や単位面積当たりのキャパシタンスを増加させて導体小片を小型化することに有利である。これらの酸化物も良好な絶縁性を得るためには、高温、酸素雰囲気で形成されることが望ましい。さらに、誘電体層の形成方法も、上述のとおり、スパッタ法（スパッタリング法）以外でも、ＣＶＤ法やゾルゲル法で実施してもよい。これらの方法でも３００℃以上の高温、酸素雰囲気での成膜や熱処理により良質な絶縁膜が得られる。

誘電体層２３の形成を高温、酸素雰囲気で実現するためには、第１の導体プレーン２２を構成する高融点導体層３３や中間層３２に所定の耐熱性が必要となる。ＥＢＧ構造１ｃでは、高融点導体層３３にＰｔを用いているが、これは、誘電体層２３の形成に必要な３００〜６００℃の温度範囲において安定で、酸素雰囲気においても低誘電率の酸化物層を形成しないからである。上述のとおり、高融点導体層に用いる材料はＰｔに限られず、所定の耐熱性を有するという観点から、Ｐｄ、Ｒｕ、Ｉｒ等を用いることもできる。Ｐｄ、Ｒｕ、Ｉｒは酸素雰囲気において酸化物が形成される場合があるが、これらの酸化物は導電体であり、キャパシタンス要素の実効的なキャパシタンスを低下させることがない。また、高融点導体層として、ＲｕやＩｒの酸化物たるＲｕＯ_２やＩｒＯ_２等の導電性酸化物を用いてもよい。

中間層３２は、まず密着性の確保としての機能が求められる。ＥＢＧ構造１ｃの場合、Ｔｉ層が密着層として機能する。密着層として用いる材料としては、Ｔｉ以外にもＴａやＣｒ等を用いることもできる。また、ＥＢＧ構造１ｃの場合、高温（具体的には４５０℃）で誘電体層２３を形成することになるが、この高温状態においてリジッド基板２１のシリコンが中間層３２中へ拡散する。その結果、誘電体層形成工程において、シリコンが、中間層や高融点導体層（Ｔｉ、Ｍｏ、Ｐｔ層）中を拡散し、Ｐｔ表面に析出してＳｉＯ_２が形成される。ＳｉＯ_２の比誘電率は３．９であり、実効的な誘電率を低下させ、キャパシタンスを減少させる。したがって、中間層３２には拡散バリアとしての機能も求められるところ、拡散バリア層としてＴｉＮ層が機能する。拡散バリア層としては、ＴａＮやＣｒＮを用いることもできる。

リジッド基板２１はＳｉウェハーを用いているが、上述のとおり、リジッド基板の材料としては、シリコン以外にもステンレス、タングステン、モリブデン、チタン等の高誘電金属を用いることも可能である。ただし、その構成元素の拡散は低誘電率酸化物層や拡散による表面凹凸の増加を引き起こし、比誘電率が大きく絶縁性が良好な誘電体層の形成が困難になるので、シリコン以外の上記材料をリジッド基板に用いる場合にも、拡散バリア層は必要となる。上述のとおり、拡散バリア層としては、ＴｉＮ以外にもＴａＮ等でも同様な効果がある。なお、リジッド基板として半導体や金属を用いた場合、リジッド基板２１と第１の導体プレーン２２とを電気的に接続することも好ましい。リジッド基板２１と第１の導体プレーン２２とを電気的に接続するためには、第１の導体プレーン形成工程において、リジッド基板２１と第１の導体プレーン２２とを電気的に接続する作業を行えばよい。ＥＢＧ構造１ｃの製造方法では、Ｓｉウェハーの表面の自然酸化膜の除去が上記の作業に該当する。リジッド基板２１と第１の導体プレーン２２とを電気的に接続すれば、中間層３２、高融点導体層３３だけではなくリジッド基板２１自身も、機能的には第１の導体プレーンとして機能するので、第１の導体プレーンの損失低減に有利である。一方、リジッド基板２１の材料として、半導体や金属以外のガラス、サファイア、石英、アルミナ等の安定な絶縁体を用いることも可能である。この場合、第１の導体プレーン２２は中間層３２と高融点導体層３３が担うことになるが、構成元素の拡散を考慮しなくてよいために、中間層３２には上記の拡散バリア層は必要なくなり、その構成が簡略化できる利点がある。

図１２は、本発明のＥＢＧ構造の第３の実施例を示す模式的な断面図である。図１３は、図１２のＥＢＧ構造の製造方法（第３の実施例）を示す模式的な工程図である。具体的には、図１２は、本発明のＥＢＧ構造を作りこんだリジッド基板をインターポーザとした形態の断面図である。図１３は、そのインターポーザに形成したＥＢＧ構造の製造方法を示す工程図である。

ＥＢＧ構造１ｈは、リジッド基板１２５の両面のうちの第１の導体プレーン１２４が設けられていない側の面に設けられた裏面パッド１３０と、裏面パッド１３０と電気的に接続されるとともに、リジッド基板１２５を貫通して第１の導体プレーン１２４又は第２の導体プレーン１２３に接続された貫通電極１２６ａ，１２６ｂと、を有する。具体的には、貫通電極１２６ａはリジッド基板１２５を貫通して第１の導体プレーン１２４と電気的に接続しており、貫通電極１２６ｂはリジッド基板１２５を貫通して第２の導体プレーン１２３に電気的に接続している。なお、第１の導体プレーン１２４はグランドプレーンとして設けられ、第２の導体プレーン１２３は電源プレーンとして用いられている。また、裏面パッド１３０は、裏面カバー膜１２７で保護されている。

ＥＢＧ構造１ｈは、以下の２点に構造上の特徴がある。第１に、図１２に示すように、リジッド基板１２５上の第１の導体プレーン１２４等のＥＢＧ構造１ｈの各要素が形成された側だけではなく、こうしたＥＢＧ構造の各要素が形成されていないリジッド基板１２５の裏面に裏面パッド１３０を設けることにより外部接続端子が設けられる点である。そして、第２に、図１２に示すように、ＥＢＧ構造の各要素（具体的には、第１の導体プレーン１２４及び第２の導体プレーン１２３）と、リジッド基板１２５の裏面の裏面パッド１３０たる外部接続端子と、を接続するために、リジッド基板１２５を貫通する貫通電極１２６ａ，１２６ｂを有する点である。

ＥＢＧ構造１ｈは、インターポーザとして用いられる。インターポーザは、ＬＳＩを実装するチップキャリアとして機能し、ＬＳＩ１２１、１２２とプリント配線基板１２８との間に実装される。なお、図１２においては、説明の便宜から、ＬＳＩ１２１，１２２の信号線は省略している。ＥＢＧ構造１ｈを用いることにより、パッケージ内外の他のデバイスへのノイズの伝播を、ノイズ発生源となるＬＳＩ１２１の直ぐ近傍で遮断することが可能となる。また、リジッド基板１２５を利用することでＬＳＩ１２１，１２２に近い熱膨張係数に制御することが可能となるので、多ピン狭ピッチ（すなわちピンの数が多く、ピン同士のピッチ間隔が狭い場合）で構成されるＬＳＩや、脆弱な層間絶縁膜で構成されるＬＳＩを実装することも容易となる。

ＥＢＧ構造１ｈの製造方法は、第１の導体プレーン形成工程の前に設けられ、リジッド基板１２５に貫通ビア１３２を設けるリジッド基板貫通ビア形成工程と、リジッド基板１２５の両面のうちの第１の導体プレーン１２４が設けられていない側の面に裏面パッド１３０を設ける裏面パッド形成工程と、を有する。リジッド基板貫通ビア形成工程及び裏面パッド形成工程以外は、図５で説明したＥＢＧ構造１ｃの製造方法を適宜用いることができる。

リジッド基板貫通ビア形成工程は、第１の導体プレーン形成工程の前に設けられ、図１３に示すように、あらかじめリジッド基板１２５に貫通ビア１３２を形成する。具体的には、絶縁性のリジッド基板１２５にサンドブラストで貫通孔１３２を形成することによって行う。そして、第１の導体プレーン形成工程において、貫通孔１３２をメッキでＣｕを充填すると同時に、リジッド基板１２５の表面及び裏面にもＣｕを堆積させる。貫通孔１３２に充填されたＣｕメッキ１３３は貫通電極１２６ａ，１２６ｂとなる。また、リジッド基板１２５の表面に形成されたＣｕメッキ１３３は、第１の導体プレーン１２４になる。そして、リジッド基板１２５の裏面に形成されたＣｕメッキ１３３は、後述する裏面パッド形成工程において裏面パッド１３０に加工される。

次いで、誘電体層形成工程、導体小片形成工程、層間絶縁層形成工程、及び第２の導体プレーン・導体形成工程を順次行い、リジッド基板１２５上に形成されたＣｕメッキ１３３（Ｃｕ層）を第１の導体プレーン１２４とし、誘電体層等を積層したのち所望の形状に加工する。具体的には、上述した方法でＥＢＧ構造の残りの要素を順次形成する。

裏面パッド形成工程では、リジッド基板１２５の裏面のＣｕ層たるＣｕメッキ１３３を裏面パット１３０の形状に加工する。次いで、裏面カバー膜１２７を形成することでＥＢＧ構造１ｈが得られる。なお、第２の導体プレーン１２３と接続される貫通電極１２６ｂ上の領域は、第１の導体プレーン１２４形成時に、第１の導体プレーン１２４と電気的に分離した形状とする。

図６は、本発明のＥＢＧ構造の第４の実施例を示す模式的な斜視図である。ＥＢＧ構造においては、バンドギャップ周波数帯の制御にはキャパシタンスだけではなくインダクタンスを増加させる手段を併用してもよいが、図６はこうしたＥＢＧ構造を示す斜視図である。

ＥＢＧ構造１ｄにおいては、第２の導体プレーン４６にインダクタンス要素（直線状インダクタ３９）を明示的に付加している。具体的には、第２の導体プレーン４６上における導体４７の近傍において、第２の導体プレーン４６に切り欠き部が設けられており、導体４７と第２の導体プレーン４６との間に直線状インダクタ３９が接続されている。所望のインダクタンスを得るために、直線状だけではなくスパイラルインダクタでも同様の効果が得られる。直線状インダクタ３９は表面凹凸の原因となり、その上層に配線層より厚さが薄くて良好な絶縁性を示す誘電体層の形成は困難になるが、ＥＢＧ構造１ｄにおいては、誘電体層４３の形成後にインダクタ要素（直線状インダクタ３９）を形成するので誘電体層４３の形成に影響はない。

（フィルタ素子、プリント基板、これらへの適用のためのＥＢＧ構造の製造方法）
本発明を用いることで、これまでプリント基板上に数ｃｍ□の領域に形成されていたＥＢＧ構造の大幅な小型化の実現が可能となり、典型的には１ｃｍ□以下で実現が可能となる。そのために、ディスクリート部品化して、電子機器の所望の位置に実装することが容易になる。そこで、以下では、本発明のＥＢＧ構造をフィルタ素子及びフィルタ素子内蔵プリント基板に適用した実施例について説明する。具体的には、電源ノイズ抑制フィルタ部品として、本発明のＥＢＧ構造を用いる場合について説明する。

図７は、本発明のフィルタ素子の実施例の模式的な断面図である。具体的には、フィルタ素子２ａでは、ディスクリート部品としてデバイス化する際の外部接続端子の構造が示されている。

フィルタ素子２ａは、ＥＢＧ構造１ｅと、ＥＢＧ構造１ｅの第１の導体プレーン５２に接続する第１の外部接続端子４０と、ＥＢＧ構造１ｅの第２の導体プレーン５６に接続する第２の外部接続端子５０と、を有する。

ＥＢＧ構造１ｅは、リジッド基板５１と、リジッド基板５１上に設けられた第１の導体プレーン５２と、第１の導体プレーン５２上に設けられた誘電体層５３と、誘電体層５３上に２次元的に規則的に配列して設けられた複数の導体小片５４と、複数の導体小片５４上に設けられた層間絶縁層５５と、層間絶縁層５５上に設けられた第２の導体プレーン５６と、を備えている。そして、複数の導体小片５４の各々と第２の導体プレーン５６とが層間絶縁層５５を貫通する複数の導体５７で接続されている。また、第１の導体プレーン５２は、中間層３４及び高融点導電層３５の積層構造を有している。

フィルタ素子２ａにおいては、リジッド基板５１として絶縁体を用いており、誘電体層５３、導体小片５４、及び第２の導体プレーン５６の一部を取り除き、第１の導体プレーン５２の引き出しパッドが設けられている。そして、第１の導体プレーン５２の引き出しパッドの一部が露出するように、カバー層３６に開口部が設けられている。これにより、第１の導体プレーン５２に接続する第１の外部接続端子４０が形成される。一方、第２の導体プレーン５６の一部が露出するようにカバー層３６にもう一つの開口部が設けられている。これにより、第２の導体プレーン５６に接続する第２の外部接続端子５０が形成される。なお、フィルタ素子２ａにおいては、第１の導体プレーン５２の引き出し（第１の外部接続端子４０）を導体小片５４が規則配列した領域に配置しているが、導体小片５４が規則配列した領域の外部に設けてもよい。フィルタ素子２ａでは、第１の外部接続端子４０及び第２の外部接続端子５０を形成するそれぞれの外部接続パッドは、フィルタ素子２ａの片面に形成されており、表面実装が可能となる。

フィルタ素子２ａにおいては、第１の外部接続端子４０及び第２の外部接続端子５０は、それぞれ１つずつ設けられているが、第１の外部接続端子及び第２の外部接続端子が、それぞれが２以上存在していてもよい。

フィルタ素子２ａは、ＥＢＧ構造１ｅを用いているので、フィルタ素子２ａの面積が１ｃｍ２より小さくすることができる。

図８は、本発明のフィルタ素子内蔵プリント基板の実施例の模式的な断面図である。具体的には、フィルタ素子内蔵プリント基板３においては、フィルタ素子２ｂたる電源ノイズ抑制フィルタ部品を、プリント基板４の内部に実装して使用する形態を示している。

フィルタ素子内蔵プリント基板３は、フィルタ素子２ｂと、フィルタ素子２ｂが埋め込まれたプリント基板４と、を有し、フィルタ素子２ｂの第１の外部接続端子がプリント基板４の電源プレーン８４に接続され、フィルタ素子２ｂの第２の外部接続端子がプリント基板４のグラウンドプレーン８５に接続されるか、又は、フィルタ素子２ｂの第１の外部接続端子がプリント基板４のグラウンドプレーン８５に接続され、フィルタ素子２ｂの第２の外部接続端子がプリント基板４の電源プレーン８４に接続されている。

フィルタ素子内蔵プリント基板３は、より具体的には、２つの導体プレーンを、それぞれ電源プレーン８４、グラウンドプレーン８５に接続するよう内蔵している。内蔵プロセスはＬＳＩやチップ部品を内蔵する工程と同様に行うことが可能である。フィルタ素子内蔵プリント基板３では、フィルタ素子２ｂを表面実装ではなく基板内蔵とすることで、プリント基板４の表面には、ノイズの発生源となるデバイス８１及びノイズの影響を受けやすいデバイス８２を実装することが可能となっている。これにより、プリント基板４の配線で形成するよりも小型化が可能となる。なお、リジッド基板として半導体や金属を用いて、リジッド基板を機能的に第１の導体プレーンの一部とする場合は、デバイスの上下に外部接続端子が配置することになるので電源プレーン８４とグラウンドプレーン８５の間に配置することが可能となる。

図９は、本発明のＥＢＧ構造の製造方法の第４の実施例を示す模式的な工程図である。具体的には、本発明のＥＢＧ構造をプリント基板に内蔵するための適した形状にする製造方法を示す工程図である。

ＥＢＧ構造１ｆの製造方法は、図５で説明したＥＢＧ構造１ｃの製造方法をそのまま用い、第２の導体プレーン・導体形成工程の後にカバー層３８を樹脂で形成する工程までを行う。その後、リジッド基板２１を研削又はエッチングすることによりリジッド基板２１を薄くする又は除去するリジッド基板薄化・除去工程を、さらに行う。ＥＢＧ構造１ｆではリジッド基板薄化・除去工程により、除去されたリジッド基板部分９１の分だけリジッド基板２１が薄くなる。ただし、同工程終了後もリジッド基板２１を残しており、リジッド基板２１を薄くするだけで除去することまでは行っていない。

リジッド基板薄化・除去工程においては、ＥＢＧ構造がリジッド基板２１上にビルドアップされた部分であるので、リジッド基板２１を裏面から研削又はエッチングで除去して薄化する。

リジッド基板薄化・除去工程において、ＥＢＧ構造１ｆの厚さが３００μｍ以下となるように、リジッド基板２１を薄くする又は除去することが好ましい。全体の厚さが３００μｍ以下にすると、部品内蔵基板作製工程で、小型チップ部品と同層に実装することが可能となり、特別な工程を付加することなくフィルタ素子を内蔵できるようになる。

図１０は、本発明のＥＢＧ構造の第５の実施例を示す模式的な断面図である。図１１は、図１０のＥＢＧ構造の製造方法（第５の実施例）を示す模式的な工程図である。具体的には、図１０は、本発明のＥＢＧ構造を、基板内蔵に有利な一層の薄型化やフレキシブル基板への内蔵に適したフィルム状部品とした形態の断面図である。図１１は、そのフィルム状部品に形成したＥＢＧ構造の製造方法を示す工程図である。

ＥＢＧ構造１ｇは、図１１に示すように、リジッド基板６１と第１の導体プレーン６２との間に高耐熱樹脂としての高耐熱性樹脂層９２を設け、最終的にリジッド基板６１を除去する。これにより、図１０に示すように、高耐熱性樹脂層９２がＥＢＧ構造１ｇの基板として機能する。そして、高耐熱性樹脂層９２がフレキシブル性を有するので、ＥＢＧ構造１ｇをフィルム状部品とすることができる。

ＥＢＧ構造１ｇは、図１１に示すように、第１の導体プレーン形成工程において、リジッド基板６１上に高耐熱性樹脂を塗布した後に第１の導体プレーン６２を形成すること、第２の導体プレーン・導体形成工程の後に、リジッド基板６１を研削又はエッチングすることによりリジッド基板６１を除去するリジッド基板薄化・除去工程を行うこと、以外は、上述したＥＢＧ構造の製造方法をそのまま利用することができる。具体的には、リジッド基板６１上に、ポリイミド等の高耐熱樹脂を塗布した後に、第１の導体プレーン６２、誘電体層６３等を順次積層する。最後に、リジッド基板６１をすべて研削又はエッチングで除去することで、底面が高耐熱性樹脂層９２でカバーされたフィルム状のＥＢＧ構造１ｇが得られる。

以上、本発明のＥＢＧ構造、フィルタ素子、フィルタ素子内蔵プリント基板、及びＥＢＧ構造の製造方法について説明してきたが、本発明は上記実施例に限定されるものではなく、様々なバリエーションを採用することができる。具体的には、誘電体層は、層間絶縁膜層よりも比誘電率が大きいことが望ましい。誘電体層は膜厚１μｍ以下で、比誘電率が１０以上、より好ましくは１００以上の金属酸化物であることが望ましい。

また、本発明のＥＢＧ構造の製造方法においては、層間絶縁層のビアを導体で充填する工程と、第２の導体プレーンを形成する工程とは、別の工程として行ってもよい。また、誘電体層を形成する工程は、３００℃以上に加熱した状態で行ってもよい。

特定の周波数帯においてバンドギャップを有する本発明のＥＢＧ構造は、これを内包したモジュール基板、インターポーザ、又はプリント基板等へ表面実装や埋め込みが可能な小型且つ薄型の装置に適用することができる。

本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ ＥＢＧ構造
２ａ，２ｂ フィルタ素子
３ フィルタ素子内蔵プリント基板
４ プリント基板
１１，２１，５１，６１，１２５ リジッド基板
１２，２２，５２，６２，１２４ 第１の導体プレーン
１３，２３，４３，５３，６３ 誘電体層
１４，２４，５４ 導体小片
１５，２５，５５ 層間絶縁層
１６，２６，４６，５６，１２３ 第２の導体プレーン
１７，２７，４７，５７ 導体
１８，２８ ビア
２１ キャパシタンス要素
２２ インダクタンス要素
３２，３４ 中間層
３３，３５ 高融点導電層
３６，３７，３８ カバー層
３９ 直線状インダクタ
４０ 第１の外部接続端子
５０ 第２の外部接続端子
８１ ノイズの発生源となるデバイス
８２ ノイズの影響を受けやすいデバイス
８４ 電源プレーン
８５ グランドプレーン
９１ 除去されたリジッド基板部分
９２ 高耐熱性樹脂層
１２１，１２２ ＬＳＩ
１２６ａ，１２６ｂ 貫通電極
１２７ 裏面カバー膜
１２８ プリント配線基板
１３０ 裏面パッド
１３２ 貫通ビア
１３３ Ｃｕメッキ
Ｓ１〜Ｓ９ 工程ステップ

Claims (28)

1. リジッド基板と、該リジッド基板上に設けられた第１の導体プレーンと、該第１の導体プレーン上に設けられた誘電体層と、該誘電体層上に２次元的に規則的に配列して設けられた複数の導体小片と、該複数の導体小片上に設けられた層間絶縁層と、該層間絶縁層上に設けられた第２の導体プレーンと、を備え、
   前記複数の導体小片の各々と前記第２の導体プレーンとが前記層間絶縁層を貫通する複数の導体で接続されている、
   ことを特徴とする電磁バンドギャップ構造。
2. 前記誘電体層の厚さが１μｍ以下である、請求項１記載の電磁バンドギャップ構造。
3. 前記誘電体層が、主成分として、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｈｆ、及びＺｒから選ばれた少なくとも１つの元素の酸化物を含有する、請求項１又は２に記載の電磁バンドギャップ構造。
4. 前記誘電体層が、主成分として金属元素の複合酸化物を含有する、請求項１又は２に記載の電磁バンドギャップ構造。
5. 前記第１の導体プレーンが、前記リジッド基板側から、Ｔｉ、Ｔａ、Ｃｒ、Ｔｉの窒化物、Ｔａの窒化物、及びＣｒの窒化物から選ばれた少なくとも１つの材料から構成される層を１以上設けた中間層と、該中間層の上に形成され、Ｐｔ、Ｐｄ、Ｒｕ、及びＩｒから選ばれた少なくとも１以上の元素から構成される層を１以上設けた高融点導電層と、を有する、請求項１〜４のいずれか１項に記載の電磁バンドギャップ構造。
6. 前記リジッド基板が導体又は半導体から構成される、請求項１〜５のいずれか１項に記載の電磁バンドギャップ構造。
7. 前記リジッド基板と前記第１の導体プレーンとが電気的に接続されている、請求項６に記載の電磁バンドギャップ構造。
8. 前記導体又は半導体が、Ｓｉ、ＧａＡｓ、ステンレス、タングステン、モリブデン、及びチタンから選ばれた少なくとも１つである、請求項６に記載の電磁バンドギャップ構造。
9. 前記リジッド基板が、ガラス、サファイア、石英、及びアルミナから選ばれた少なくとも１つの材料から構成される、請求項１〜５のいずれか１項に記載の電磁バンドギャップ構造。
10. 前記リジッド基板の両面のうちの前記第１の導体プレーンが設けられていない側の面に設けられた裏面パッドと、該裏面パッドと電気的に接続されるとともに、前記リジッド基板を貫通して前記第１の導体プレーン又は前記第２の導体プレーンに接続された貫通電極と、を有する請求項１〜９のいずれか１項に記載の電磁バンドギャップ構造。
11. 請求項１〜１０のいずれか１項に記載の電磁バンドギャップ構造と、該電磁バンドギャップ構造の第１の導体プレーンに接続する第１の外部接続端子と、前記バンドギャップ構造の第２の導体プレーンに接続する第２の外部接続端子と、を有する、ことを特徴とするフィルタ素子。
12. 前記第１の外部接続端子及び前記第２の外部接続端子が、それぞれが２以上存在する、請求項１１に記載のフィルタ素子。
13. 前記フィルタ素子の面積が１ｃｍ^２より小さい、請求項１１又は１２に記載のフィルタ素子。
14. 請求項１１〜１３のいずれか１項に記載のフィルタ素子と、該フィルタ素子が埋め込まれたプリント基板と、を有し、
    前記フィルタ素子の第１の外部接続端子が前記プリント基板の電源プレーンに接続され、前記フィルタ素子の第２の外部接続端子が前記プリント基板のグラウンドプレーンに接続されるか、
    又は、前記フィルタ素子の第１の外部接続端子が前記プリント基板のグラウンドプレーンに接続され、前記フィルタ素子の第２の外部接続端子が前記プリント基板の電源プレーンに接続される、
    ことを特徴とする、フィルタ素子内蔵プリント基板。
15. リジッド基板上に第１の導体プレーンを形成する第１の導体プレーン形成工程と、
    前記第１の導体プレーン上に誘電体層を形成する誘電体層形成工程と、
    前記誘電体層上に２次元的に規則的に配列して設けられた複数の導体小片を形成する導体小片形成工程と、
    前記複数の導体小片上に層間絶縁層を形成する層間絶縁層形成工程と、
    前記層間絶縁層上に設けられる第２の導体プレーンを形成し、前記層間絶縁層を貫通して前記複数の導体小片の各々と前記第２の導体プレーンとを接続する複数の導体を形成する第２の導体プレーン・導体形成工程と、
    を有する、ことを特徴とする電磁バンドギャップ構造の製造方法。
16. 前記誘電体層形成工程において、前記誘電体層の厚さを１μｍ以下に形成する、請求項１５に記載の電磁バンドギャップ構造の製造方法。
17. 前記誘電体層形成工程において、主成分として、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｈｆ、及びＺｒから選ばれた少なくとも１つの元素の酸化物を用いて前記誘電体層を形成する、請求項１５又は１６に記載の電磁バンドギャップ構造の製造方法。
18. 前記誘電体層形成工程において、主成分として金属元素の複合酸化物を用いて前記誘電体層を形成する、請求項１５又は１６に記載の電磁バンドギャップ構造の製造方法。
19. 前記誘電体層形成工程において、前記誘電体層が、スパッタ法、ＣＶＤ法、ゾルゲル法、エアロゾルデポジション法、及びスピン塗布法から選ばれた少なくとも１つの方法で形成される、請求項１５〜１８のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
20. 前記第１の導体プレーン形成工程が、前記リジッド基板側から、Ｔｉ、Ｔａ、Ｃｒ、Ｔｉの窒化物、Ｔａの窒化物、及びＣｒの窒化物から選ばれた少なくとも１つの材料から構成される層を１以上設けた中間層を形成する中間層形成工程と、Ｐｔ、Ｐｄ、Ｒｕ、及びＩｒから選ばれた少なくとも１以上の元素から構成される層を１以上設けた高融点導電層を前記中間層の上に形成する高融点導電層形成工程と、を有する、請求項１５〜１９のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
21. 前記リジッド基板が導体又は半導体から構成される、請求項１５〜２０のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
22. 第１の導体プレーン形成工程において、前記リジッド基板と前記第１の導体プレーンとを電気的に接続する、請求項２１に記載の電磁バンドギャップ構造の製造方法。
23. 前記導体又は半導体が、Ｓｉ、ＧａＡｓ、ステンレス、タングステン、モリブデン、及びチタンから選ばれた少なくとも１つである、請求項２１に記載の電磁バンドギャップ構造の製造方法。
24. 前記リジッド基板が、ガラス、サファイア、石英、及びアルミナから選ばれた少なくとも１つの材料から構成される、請求項１５〜２０のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
25. 前記第１の導体プレーン形成工程において、前記リジッド基板上に高耐熱性樹脂を塗布した後に前記第１の導体プレーンを形成する、請求項１５〜２４のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
26. 前記第２の導体プレーン・導体形成工程の後に、前記リジッド基板を研削又はエッチングすることにより前記リジッド基板を薄くする又は除去するリジッド基板薄化・除去工程を、さらに有する、請求項１５〜２５のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
27. 前記リジッド基板薄化・除去工程において、前記電磁バンドギャップ構造の厚さが３００μｍ以下となるように、前記リジッド基板を薄くする又は除去する、請求項２６に記載の電磁バンドギャップ構造の製造方法。
28. 前記第１の導体プレーン形成工程の前に設けられ、前記リジッド基板に貫通ビアを設けるリジッド基板貫通ビア形成工程と、
    前記リジッド基板の両面のうちの前記第１の導体プレーンが設けられていない側の面に裏面パッドを設ける裏面パッド形成工程と、
    を有する、請求項１５〜２７のいずれか１項に記載の電磁バンドギャップ構造の製造方法。

Images