KR102419622B1 - 적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치 - Google Patents

적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치 Download PDF

Info

Publication number
KR102419622B1
KR102419622B1 KR1020170182912A KR20170182912A KR102419622B1 KR 102419622 B1 KR102419622 B1 KR 102419622B1 KR 1020170182912 A KR1020170182912 A KR 1020170182912A KR 20170182912 A KR20170182912 A KR 20170182912A KR 102419622 B1 KR102419622 B1 KR 102419622B1
Authority
KR
South Korea
Prior art keywords
conductive
conductive layer
layer
electronic device
pcb
Prior art date
Application number
KR1020170182912A
Other languages
English (en)
Other versions
KR20190080452A (ko
Inventor
이준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170182912A priority Critical patent/KR102419622B1/ko
Priority to PCT/KR2018/016496 priority patent/WO2019132448A1/ko
Priority to US16/957,158 priority patent/US11688928B2/en
Publication of KR20190080452A publication Critical patent/KR20190080452A/ko
Application granted granted Critical
Publication of KR102419622B1 publication Critical patent/KR102419622B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H01Q1/523—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas between antennas of an array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces
    • H01Q15/008—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces said selective devices having Sievenpipers' mushroom elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Transceivers (AREA)
  • Support Of Aerials (AREA)
  • Telephone Set Structure (AREA)

Abstract

다양한 실시예들에 따른 전자 장치(electronic device)는 하우징(housing)과, 상기 하우징 내에 위치되는 안테나 구조체(antenna structure)와, 무선 통신 회로(wireless communication circuit)를 포함할 수 있고, 상기 안테나 구조체는, 제1 개구부(opening)을 포함하는 제1 도전성(conductive) 레이어(layer)와, 상기 제1 도전성 레이어에 평행(parallel)하게 위치되고, 상기 제1 도전성 레이어를 위에서 봤을 때 상기 제1 개구부와 적어도 일부 중첩하는 제2 개구부를 포함하는 제2 도전성 레이어와, 상기 제1 도전성 레이어에 평행하게 위치되고, 상기 제1 도전성 레이어 및 상기 제2 도전성 레이어 사이에 개재되는(interposed) 제3 도전성 레이어와, 상기 제1 도전성 레이어 및 상기 제3 도전성 레이어 사이에 개재되는 제1 절연성(insulating) 레이어와, 상기 제2 도전성 레이어 및 상기 제3 도전성 레이어 사이에 개재되는 제2 절연성 레이어와, 상기 제1 도전성 레이어와 전기적으로 분리되는 상기 제1 개구부 내의 제1 도전성 플레이트(plate)와, 상기 제2 도전성 레이어와 전기적으로 분리되는 상기 제2 개구부 내의 제2 도전성 플레이트와, 상기 제1 절연성 레이어를 통해 상기 제1 도전성 플레이트 및 상기 제3 도전성 레이어 사이에서 전기적으로 연결되는 제1 도전성 비아(via)와, 상기 제2 절연성 레이어를 통해 상기 제2 도전성 플레이트 및 상기 제3 도전성 레이어 사이에서 전기적으로 연결되는 제2 도전성 비아를 포함할 수 있고, 상기 무선 통신 회로는, 3 GHz(giga hertz) 및 100 GHz 사이의 주파수를 가지는 신호를 송신하거나 수신하도록 설정되고, 상기 안테나 구조체와 전기적으로 연결될 수 있다. 다양한 실시예들이 가능할 수 있다.

Description

적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치{STRUCTURE FOR FILTERING NOISE ON AT LEAST ONE DESIGNATED BAND OUT AND ELECTRONIC DEVICE INCLUDING THE SAME}
다양한 실시예들은 적어도 하나의 지정된 대역(designated band) 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치에 관한 것이다.
4G(4th generation) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 차세대 통신 시스템을 개발하기 위한 노력이 이루어지고 있다.
높은 데이터 전송률을 달성하기 위해, 차세대 통신 시스템은 초고주파(mmWave) 대역에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 차세대 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(full dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.
PCB(printed circuit board) 내의 전원 영역(power area)과 PCB 내의 접지 영역(ground area) 사이의 커플링(coupling)을 차단하기 위해, 디커플링(decoupling) 캐패시터(capacitor) 또는 그라운드 비아(ground via)가 이용될 수 있다. 이러한 디커플링 캐패시터 또는 그라운드 비아는, 지정된 주파수 이하의 대역 상의 임피던스를 감소하기 위해 이용될 수 있지만, 지정된 주파수를 초과하는 대역(예: 초고주파 대역) 상의 임피던스는 감소하지 못할 수 있다. 따라서, PCB 내에서 초고주파 대역 상의 임피던스를 감소하거나 제거하기 위한 구조체(structure)가 요구될 수 있다.
본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
다양한 실시예들에 따른 전자 장치(electronic device)는 하우징(housing)과, 상기 하우징 내에 위치되는 안테나 구조체(antenna structure)와, 무선 통신 회로(wireless communication circuit)를 포함할 수 있고, 상기 안테나 구조체는, 제1 개구부(opening)을 포함하는 제1 도전성(conductive) 레이어(layer)와, 상기 제1 도전성 레이어에 평행(parallel)하게 위치되고, 상기 제1 도전성 레이어를 위에서 봤을 때 상기 제1 개구부와 적어도 일부 중첩하는 제2 개구부를 포함하는 제2 도전성 레이어와, 상기 제1 도전성 레이어에 평행하게 위치되고, 상기 제1 도전성 레이어 및 상기 제2 도전성 레이어 사이에 개재되는(interposed) 제3 도전성 레이어와, 상기 제1 도전성 레이어 및 상기 제3 도전성 레이어 사이에 개재되는 제1 절연성(insulating) 레이어와, 상기 제2 도전성 레이어 및 상기 제3 도전성 레이어 사이에 개재되는 제2 절연성 레이어와, 상기 제1 도전성 레이어와 전기적으로 분리되는 상기 제1 개구부 내의 제1 도전성 플레이트(plate)와, 상기 제2 도전성 레이어와 전기적으로 분리되는 상기 제2 개구부 내의 제2 도전성 플레이트와, 상기 제1 절연성 레이어를 통해 상기 제1 도전성 플레이트 및 상기 제3 도전성 레이어 사이에서 전기적으로 연결되는 제1 도전성 비아(via)와, 상기 제2 절연성 레이어를 통해 상기 제2 도전성 플레이트 및 상기 제3 도전성 레이어 사이에서 전기적으로 연결되는 제2 도전성 비아를 포함할 수 있고, 상기 무선 통신 회로는, 3 GHz(giga hertz) 및 300 GHz 사이의 주파수를 가지는 신호를 송신하거나 수신하도록 설정되고, 상기 안테나 구조체와 전기적으로 연결될 수 있다.
다양한 실시예들에 따른 PCB(printed circuit board)는, 절연성(insulating) 레이어와, 상기 절연성 레이어 위에(on) 배치되고, 접지 영역(ground area) 및 상기 접지 영역 안에(within) 배치되는 개구부(opening)를 포함하는 제1 도전성(conductive) 레이어(layer)와, 상기 절연성 레이어 아래에(under) 배치되고, 전압(voltage)을 인가(apply)하도록 설정되는 제2 도전성 레이어와, 상기 개구부 안에 배치되고, 상기 접지 영역으로부터 이격되는(spaced from) 도전성 비아패드(via pad)와, 상기 절연성 레이어 내에(in) 배치되고, 상기 도전성 비아패드와 상기 제2 도전성 레이어를 전기적으로 연결하도록 설정되는 도전성 비아(via)를 포함할 수 있고, 상기 도전성 비아패드는, 상기 접지 영역과 전기적으로 분리될 수 있다.
다양한 실시예들에 따른 안테나 구조체는, 무선 통신과 관련된 적어도 하나의 회로(circuitry)와, 상기 적어도 하나의 회로와 기능적으로 결합되는 PCB(printed circuit board)를 포함할 수 있고, 상기 PCB는, 절연성(insulating) 레이어와, 상기 절연성 레이어의 일 면(a surface)과 접촉되고, 접지 영역(ground area) 및 상기 접지 영역 안에(within) 배치되는 복수의 개구부(opening)들을 포함하는 제1 도전성(conductive) 레이어와, 상기 절연성 레이어의 다른 면(another surface)과 접촉되고, 전압(voltage)을 인가하도록 설정되는 제2 도전성 레이어와, 상기 복수의 개구부들 안에 각각 배치되고, 상기 접지 영역으로부터 이격되는 복수의 도전성 비아패드(via pad)들과, 상기 절연성 레이어 내에 배치되고, 상기 복수의 도전성 비아패드들 각각과 상기 제2 도전성 레이어를 전기적으로 연결하도록 설정되는 복수의 도전성 비아(via)들을 포함할 수 있다.
다양한 실시예들에 따른 구조체(structure) 및 상기 구조체를 포함하는 전자 장치는 지정된 대역 상의 노이즈가 야기되는 것을 감소시킬 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 다양한 실시예들에 따른 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2a 및 도 2b는 다양한 실시예들에 따른 전자 장치의 사시도이다.
도 3은 다양한 실시예들에 따른 전자 장치에서 통신 장치의 배치 관계를 도시한 도면이다.
도 4a 및 도 4b는 다양한 실시예들에 따른 통신 장치의 사시도이다.
도 5는 다양한 실시예들에 따른 복수의 구조체(structure)들을 포함하는 PCB의 예를 도시한다.
도 6은 도 5에 도시된 복수의 구조체들을 포함하는 PCB의 평면도이다.
도 7은 도 5의 라인 A-A'을 따라 바라본 PCB에 포함된 구조체의 단면도이다.
도 8은 다양한 실시예들에 따른 구조체를 포함하는 PCB의 다른 예를 도시한다.
도 9는 다양한 실시예들에 따른 복수의 구조체들을 포함하는 PCB의 또 다른 예를 도시한다.
도 10은 다양한 실시예들에 따른 복수의 구조체들을 포함하는 PCB의 또 다른 예를 도시한다.
도 11은 다양한 실시예들에 따른 복수의 구조체들을 포함하는 PCB의 또 다른 예를 도시한다.
도 1은 다양한 실시예들에 따른 네트워크 환경내의 전자 장치의 블럭도이다.
도 1을 참조하면, 네트워크 환경에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 및 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 예를 들면, 표시 장치(160)(예: 디스플레이)에 임베디드된 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)의 경우와 같이, 일부의 구성요소들이 통합되어 구현될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 구동하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 및 연산을 수행할 수 있다. 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하여 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 운영되고, 추가적으로 또는 대체적으로, 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화된 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 여기서, 보조 프로세서(123)는 메인 프로세서(121)와 별개로 또는 임베디드되어 운영될 수 있다.
이런 경우, 보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 수행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부 구성 요소로서 구현될 수 있다. 메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 저장되는 소프트웨어로서, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신하기 위한 장치로서, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포함할 수 있다. 일실시예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다.
표시 장치(160)는 전자 장치(101)의 사용자에게 정보를 시각적으로 제공하기 위한 장치로서, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치 회로(touch circuitry) 또는 터치에 대한 압력의 세기를 측정할 수 있는 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리와 전기 신호를 쌍방향으로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 유선 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)(예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 내부의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 외부 전자 장치(예: 전자 장치(102))와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102))를 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈, 이미지 센서, 이미지 시그널 프로세서, 또는 플래시를 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리하기 위한 모듈로서, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구성될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 유선 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되는, 유선 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함하고, 그 중 해당하는 통신 모듈을 이용하여 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 상술한 여러 종류의 통신 모듈(190)은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다.
일실시예에 따르면, 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 사용자 정보를 이용하여 통신 네트워크 내에서 전자 장치(101)를 구별 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일시예에 따르면, 통신 모듈(190)(예: 무선 통신 모듈(192))은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다.
상기 구성요소들 중 일부 구성요소들은 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되어 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 다른 하나 또는 복수의 외부 전자 장치에서 실행될 수 있다. 일실시예에 따르면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로 또는 요청에 의하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 그와 연관된 적어도 일부 기능을 외부 전자 장치에게 요청할 수 있다. 상기 요청을 수신한 외부 전자 장치는 요청된 기능 또는 추가 기능을 실행하고, 그 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 수신된 결과를 그대로 또는 추가적으로 처리하여 요청된 기능이나 서비스를 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치 중 적어도 하나를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", "첫째" 또는 "둘째" 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 모듈은 ASIC(application-specific integrated circuit)으로 구성될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 명령어를 포함하는 소프트웨어(예: 프로그램(140))로 구현될 수 있다. 기기는, 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시예들에 따른 전자 장치(예: 전자 장치(101))를 포함할 수 있다. 상기 명령이 프로세서(예: 프로세서(120))에 의해 실행될 경우, 프로세서가 직접, 또는 상기 프로세서의 제어하에 다른 구성요소들을 이용하여 상기 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
일시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
도 2a 및 도 2b는 다양한 실시예에 따른 전자 장치의 사시도이다.
도 2a는 전자 장치의 전면 사시도이며, 도 2b는 전자 장치의 후면 사시도일 수 있다.
도 2a 및 도 2b의 전자 장치(200)는 도 1의 전자 장치(101)와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 포함할 수 있다.
도 2a 및 도 2b를 참조하면, 전자 장치(200)는 하우징(210)을 포함할 수 있다. 한 실시예에 따르면, 하우징(210)은 도전성 부재 및/또는 비도전성 부재로 형성될 수 있다. 한 실시예에 따르면, 하우징(210)은 제1방향(예: Z 축 방향)으로 향하는 제1면(2001)(예: 전면 또는 상면), 제1면(2001)과 대향되는 방향으로 배치되는 제2면(2002)(예: 후면 또는 저면) 및 제1면(2001)과 제2면(2002)의 적어도 일부를 둘러싸는 방식으로 배치되는 측면(2003)을 포함할 수 있다. 한 실시예에 따르면, 측면(2003)은, 전면 플레이트(2011)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트) 및 후면 플레이트(211)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 부재(216)에 의하여 형성될 수 있다. 한 실시예에 따르면, 후면 플레이트(211)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상술한 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다.
다양한 실시예에 따르면, 측면(2003)은 전면 플레이트(2011) 및 후면 플레이트(211)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 부재(216)(또는 "측면 베젤 구조)에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(211) 및 측면 부재(216)는 일체로 형성되고 동일한 물질(예: 알루미늄 또는 마그네슘과 같은 금속 물질)을 포함할 수 있다. 한 실시예에 따르면, 하우징(210)은 제1길이를 갖는 제1부분(2101), 제1부분(2101)과 수직한 방향으로 연장되며 제2길이를 갖는 제2부분(2102), 제2부분(2102)에서 제1부분(2101)과 평행하게 제1길이를 갖도록 연장되는 제3부분(2103) 및 제3부분(2103)에서 제2부분(2102)과 평행하게 제2길이를 갖도록 연장되는 제4부분(2104)을 포함할 수 있다. 한 실시예에 따르면, 제1부분(2101)은 일정 간격으로 이격된 한 쌍의 비도전성 부분(223, 224)에 의해 전기적으로 분리되는 단위 도전성 부분(2101)이 형성될 수 있다. 또한, 제3부분(2103) 역시 일정 간격으로 이격된 한 쌍의 비도전성 부분(221, 222)에 의해 전기적으로 분리되는 단위 도전성 부분(2103)이 형성될 수 있다. 그러나 이에 국한되지 않으며, 단위 도전성 부분으로 형성되는 제1부분(2101) 및 제3부분(2103)은 하나 또는 복수개의 비도전성 부분에 의해 형성될 수도 있다. 이렇게 전기적으로 분리된 도전성 부분들(2101, 2103)은 전자 장치(200))의 내부에 배치되는 통신 회로(예: 도 3의 통신 회로(390))와 전기적으로 연결됨으로써 적어도 하나의 공진 주파수 대역에서 동작하는 안테나로 활용될 수 있다.
다양한 실시예에 따르면, 전자 장치(200)는 제1면(2001)에 배치되는 전면 플레이트(2011)(예: 윈도우 또는 글라스 플레이트)와, 전면 플레이트(2011)의 적어도 일부 영역을 통해 노출되도록 배치되는 디스플레이(201)(예: 터치스크린 디스플레이)를 포함할 수 있다. 한 실시예에 따르면, 디스플레이(201)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 펜 검출 센서(예: 디지타이저)와 결합되거나 인접하여 배치될 수 있다.
다양한 실시예에 따르면, 전자 장치(200)는 통화용 리시버 홀(202)을 포함할 수 있다. 한 실시예에 따르면, 전자 장치(200)는 내부에 배치된 스피커를 이용하고 통화용 리시버 홀(202)을 통하여 상대방과 통화하도록 제어될 수 있다. 한 실시예에 따르면, 전자 장치(200)는 마이크 홀(203)를 포함할 수 있다. 한 실시예에 따르면, 전자 장치(200)는 내부에 배치되며 소리의 방향을 감지할 수 있는 적어도 하나의 마이크를 이용하고 마이크 홀(203)을 통하여 외부의 음을 수신하거나 상대방에게 사용자의 음성을 송신할 수 있다.
다양한 실시예에 따르면, 전자 장치(200)는 적어도 하나의 키 입력 장치(217)를 포함할 수 있다. 한 실시예에 따르면, 키 입력 장치(217)는 하우징(210)의 측면(2003)에 배치되는 적어도 하나의 사이드 키 버튼(217)을 포함할 수 있다. 한 실시예에 따르면, 적어도 하나의 사이드 키 버튼(217)은 볼륨 조절 버튼, 웨이크 업 버튼 또는 특정 기능(예: 인공 지능 실행 기능 또는 빠른 음성 인식 실행 모드 진입 기능 등) 수행 버튼을 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치(200)는 디스플레이(201)에 노출되거나, 전면 플레이트(2011)를 통하여 기능은 수행하나 노출되지 않는 방식으로 배치되어 전자 장치(200)의 다양한 기능을 수행하기 위한 부품(component)들을 포함할 수 있다. 한 실시예에 따르면, 부품들의 적어도 일부는 투명 재질의 전면 플레이트(2011)의 적어도 일부 영역을 통해 전자 장치의 내부로부터 외부 환경과 접하도록 배치될 수 있다. 한 실시예에 따르면, 부품들은 적어도 하나의 센서 모듈(204)을 포함할 수 있다. 이러한 센서 모듈(204)은, 예컨대, 조도 센서(예: 광센서), 근접 센서(예: 광센서), 적외선 센서, 초음파 센서, 지문 인식 센서, 얼굴 인식 센서, EM 센서 또는 홍채 인식 센서를 포함할 수 있다. 한 실시예에 따르면, 부품은 제1카메라 장치(205)를 포함할 수 있다. 한 실시예에 따르면, 부품은 전자 장치(200)의 상태 정보를 사용자에게 시각적으로 제공하기 위한 인디케이터(206)(예: LED 장치)를 포함할 수 있다. 한 실시예에 따르면, 부품은 리시버(202)의 일측에 배치되는 광원(214)(예: 적외선 LED)을 포함할 수 있다. 한 실시예에 따르면, 부품은 광원(214)으로부터 발생된 광이 사용자의 눈주위에 조사된 상태에서 홍채 이미지를 검출하기 위한 이미징 센서 어셈블리(215)(예: 홍채 카메라)를 포함할 수 있다. 한 실시예에 따르면, 이러한 부품들 중 적어도 하나는 전자 장치(200)의 제1방향과 대향되는 방향(예: -Z 축 방향)으로 향하는 제2면(2002)(예: 후면 또는 배면)의 적어도 일부 영역을 통해 노출되게 배치될 수도 있다.
다양한 실시예에 따르면, 전자 장치(200)는 외부 스피커 홀(207)을 포함할 수 있다. 한 실시예에 따르면, 전자 장치(200)는 내부에 배치되는 스피커를 이용하고, 외부 스피커 홀(207)을 통하여 음을 방출할 수 있다. 한 실시예에 따르면, 전자 장치(200)는 외부 장치에 의한 데이터 송수신 기능 및 외부 전원을 인가받아 전자 장치(200)를 충전시키기 위한 제1컨넥터 홀(208)(예: 인터페이스 컨넥터 포트)을 포함할 수 있다. 한 실시예에 따르면, 전자 장치(200)는 외부 장치의 이어잭을 수용하기 위한 제2컨넥터 홀(209)(예: 이어잭 어셈블리)을 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치(200)는 제2면(2002)에 배치되는 후면 플레이트(211)(예: 후면 윈도우)를 포함할 수 있다. 한 실시예에 따르면, 후면 플레이트(211)에는 후면 카메라 장치(212)가 배치될 수 있다. 후면 카메라 장치(212) 주변에는 적어도 하나의 전자 부품(213)이 배치될 수 있다. 한 실시예에 따르면, 전자 부품(213)은 조도 센서(예: 광 센서), 근접 센서(예: 광 센서), 적외선 센서, 초음파 센서, 심박 센서, 지문 인식 센서, EM 센서 또는 플래시 장치 중 적어도 하나를 포함할 수 있다.
다양한 실시예에 따르면, 디스플레이(201)는 전면 플레이트(2011)의 배면에 적층되는 터치 패널 및 디스플레이 패널을 포함할 수 있다. 한 실시예에 따르면, 디스플레이 패널을 통해 표시되는 영상은 투명 재질의 전면 플레이트(2011)를 통하여 사용자에게 제공될 수 있다. 한 실시예에 따르면, 전면 플레이트(2011)는 투명 재질의 글래스, 또는 아크릴 등 다양한 재질이 사용될 수 있다.
다양한 실시예에 따르면, 전자 장치(200)는 방수 구조를 포함할 수 있다. 한 실시예에 따르면, 전자 장치(200)는 내부에 방수를 위한 적어도 하나의 방수 부재(sealing member)를 포함할 수 있다. 한 실시예에 따르면, 적어도 하나의 방수 부재는 디스플레이(201)와 측면 부재(216) 사이 및/또는 측면 부재(216)와 후면 플레이트(211) 사이에 배치될 수 있다.
다양한 실시예에 따르면, 전자 장치(200)는 밀리미터웨이브(millimeter wave)(예: 25GHz 이상의 대역)를 작동 주파수 대역으로 사용하는 적어도 하나의 통신 장치(예: 도 4a의 통신 장치(400))을 포함할 수 있다. 한 실시예에 따르면, 통신 장치는 유전체(예: 기판)상에 일정 간격으로 배치되는 복수의 안테나 엘리먼트를 포함하는 안테나 어레이를 포함할 수 있으며, 안테나 어레이는 적어도 하나의 방향으로 빔(beam)을 형성할 수 있으며, 통신 회로(예: 도 3의 RFIC(311, 321, 331, 341))를 통해 빔이 형성된 방향으로 신호를 송수신할 수 있다. 한 실시예에 따르면, 통신 장치 근처에는 상변환 수단(예: phase shifter)(미도시 됨)을 포함할 수도 있다.
다양한 실시예에 따르면, 적어도 하나의 통신 장치는 전자 장치의 각 코너에 배치될 수 있다. 그러나 이에 국한되지 않으며, 적어도 하나의 통신 장치는 전자 장치의 후면 및/또는 테두리 중 적어도 일부 영역에 배치될 수도 있다. 한 실시예에 따르면, 통신 장치는 안테나 어레이 및 통신 회로의 적절한 배치를 통해 전자 장치 내부에서 그 실장 위치가 바뀌더라도 별도의 자체 설계 변경 없이 배치 방향만을 고려하여 최적의 방사 성능이 구현될 수 있다.
도 3은 다양한 실시예들에 따른 전자 장치에서 통신 장치의 배치 관계를 도시한 도면이다.
도 3의 전자 장치(300)는 도 1의 전자 장치(101) 또는 도 2a의 전자 장치(200)와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 포함할 수 있다.
도 3을 참조하면, 전자 장치(300)는 적어도 하나의 통신 장치(310, 320, 330, 340)를 포함할 수 있다. 한 실시예에 따르면, 통신 장치(310, 320, 330, 340)는 기판(PCB)상에 일정 간격으로 배치되는 안테나 엘리먼트들이 적어도 하나의 어레이 형태로 형성되어 기판 상에 배치되는 RFIC(radio frequency integrated circuit)(311, 321, 331, 341)를 통해 지정된 방향에 대한 신호를 송수신할 수 있다. 한 실시예에 따르면, 안테나 엘리먼트는 기판 상에 패치 타입(또는 패턴 타입)으로 형성되는 도전성 부재, 또는 다이폴 형태의 안테나 엘리먼트를 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치(300)는 내부 공간에 실장되는 PCB(printed circuit board)(350)(예: 메인 PCB)를 포함할 수 있다. 한 실시예에 따르면, 전자 장치(300)는 PCB(350)에 실장되는 프로세서(370)(예: CP), 중간 주파수 IC(360)(예: IFIC) 및 통신 회로를 포함할 수 있다. 한 실시예에 따르면, 통신 장치에 배치되는 RFIC(311, 321, 331, 341)는 전기적 연결 부재(381)(예: 동축 케이블)를 통해 중간 주파수 IC(360)에 전기적으로 연결될 수 있다. 한 실시예에 따르면, 통신 장치(310, 320, 330, 340)를 통해 수신되는 신호는 RFIC(311, 321, 331, 341)를 통해 중간 주파수 신호로 변환되고, 중간 주파수 신호는 중간 주파수 IC(360)를 통해 베이스 밴드 주파수로 변경되어 프로세서(370)에 제공될 수 있다.
다양한 실시예에 따르면, PCB(350)에 배치되는 통신 회로(390)는 전자 장치의 적어도 일부에 배치되는 도전성 부재(391)(예: 도 2a의 제1부분(2101))에 전기적으로 연결됨으로써 도전성 부재(391)를 통한 무선 신호를 송수신할 수 있다. 한 실시예에 따르면, 도전성 부재(391)와 전기적으로 연결된 통신 회로(390)는 500MHz~6000MHz 범위의 무선 통신을 제공할 수 있다. 한 실시예에 따르면, 통신 장치(310, 320, 330, 340)에 포함되며 복수의 안테나 엘리먼트와 전기적으로 연결된 RFIC(311, 321, 331, 341)는 20GHz~100GHz 범위의 무선 통신을 제공할 수 있다.
도 4a 및 도 4b는 다양한 실시예들에 따른 통신 장치의 사시도이다.
도 4a의 통신 장치(400)는 도 3의 통신 장치(310, 320, 330, 340)와 적어도 일부 유사하거나, 통신 장치의 다른 실시예들을 포함할 수 있다.
도 4a 및 도 4b를 참조하면, 통신 장치(예: 안테나 구조체(antenna structure) 또는 통신 모듈(communication module))(400)는 기판(410)(예: 유전체)을 포함할 수 있다. 한 실시예에 따르면, 기판(410)은 제1면(4001) 및 제1면(4001)의 반대 방향을 향하는 제2면(4002)을 포함할 수 있다. 한 실시예에 따르면, 통신 장치(400)는 제1면(4001)이 전자 장치(예: 도 2b의 전자 장치(200))의 후면 플레이트(예: 도 2b의 후면 플레이트(211))를 향하는 방식으로 전자 장치의 내부에 배치될 수 있다.
다양한 실시예에 따르면, 기판(410)은 실질적으로 장방형 형상으로 형성될 수 있다. 한 실시예에 따르면, 기판(410)은 제1측부(first side)(411), 제1측부(411)로부터 수직한 방향으로 연장되는 제2측부(second side)(412), 제2측부(412)로부터 수직한 방향으로, 제1측부(411)와 평행하게 연장되는 제3측부(third side)(413) 및 제3측부(413)로부터 수직한 방향으로, 제2측부(412)와 평행하게 연장되는 제4측부(fourth side)(414)를 포함할 수 있다.
다양한 실시예에 따르면, 통신 장치(400)는 기판(410)의 제1면(4001)에 배치되는 적어도 하나의 안테나 어레이를 포함할 수 있다. 한 실시예에 따르면, 적어도 하나의 안테나 어레이는 기판(410)의 제1면(4001)에 형성되는 패치 타입 또는 패턴 타입 도전성 부재를 포함할 수 있다. 한 실시예에 따르면, 안테나 어레이는 기판(410)의 제1측부(411) 방향(예: 방향)으로 방사되도록 빔 패턴이 형성되는 제1안테나 어레이(421), 기판(410)의 제2측부(412) 방향(예: 방향)으로 방사되도록 빔 패턴이 형성되는 제2안테나 어레이(422) 및 전자 장치의 후면 플레이트(예: 도 2b의 후면 플레이트(211)) 방향(예: 방향)으로 방사되도록 빔 패턴이 형성되는 제3안테나 어레이(423)를 포함할 수 있다. 한 실시예에 따르면, 제1안테나 어레이(421) 및 제2안테나 어레이(422)는 기판(410)의 제1면(4001)에 패턴 방식으로 형성되는 다이폴 안테나 방사체를 포함할 수 있다. 그러나 이에 국한되지 않으며, 제1안테나 어레이(421) 및 제2안테나 어레이(422)는 기판(410)의 제1측부(411) 및 제2측부(412)에 각각 인접한 위치에서 기판(410)의 제2면(4002)에 배치되거나, 제1면(4001)과 제2면(4002) 사이의 측면에 배치될 수도 있다. 한 실시예에 따르면, 제3안테나 어레이(423)는 기판(410)의 제1면(4001)에 형성되는 패치 타입 도전성 부재를 포함할 수 있다. 한 실시예에 따르면, 통신 장치(400)는 제3안테나 어레이(423)만을 포함하고, 측면 방사를 위하여 제1측부(411) 및 제2측부(412)에 각각 배치되는 제1안테나 어레이(421) 및 제2안테나 어레이(422)는 포함하지 않을 수도 있다.
다양한 실시예에 따르면, 통신 장치(400)는 기판(410)의 제2면(4002)에 배치되는 통신 회로(430)(예: RFIC)를 포함할 수 있다. 한 실시예에 따르면, 안테나 어레이들(421, 422, 423)은 기판(410)의 제1면(4001)에서 제2면(4002)까지 관통하는 도전성 비아(via)를 통해 통신 회로(430)와 전기적으로 연결될 수 있다. 그러나 이에 국한되지 않으며, 안테나 어레이들(421, 422, 423)은 통신 회로(430)와 커플링하는 형태로(capacitively) 급전(feeding)될 수도 있다. 한 실시예에 따르면, 통신 장치(400)는 기판(410)의 제1면(4001)에 실장된 후, 노이즈 차폐를 위하여 통신 회로를 감싸는 방식으로 배치되는 쉴드 캔(shield can)(440)을 포함할 수 있다. 한 실시예에 따르면, 통신 장치(400)는 기판(410)의 적어도 일부 영역을 통해 전자 장치(예: 도 3의 전자 장치(300))의 PCB(예: 도 3의 PCB(350))와 전기적으로 연결되기 위한 적어도 하나의 단자(450, 460)를 포함할 수 있다. 한 실시예에 따르면, 단자(450, 460)는 전자 장치의 PCB와 전기적 연결 부재를 통하여 전기적으로 연결되기 위한 전원 단자(450) 및/또는 RF 단자(460)를 포함할 수 있다. 한 실시예에 따르면, 전기적 연결 부재는 FPCB(451) 또는 동축 케이블(461)을 포함할 수 있다. 한 실시예에 따르면, 전기적 연결 부재는 두 개 이상으로 분할되어 도시되었으나, 하나의 FPCB에 함께 형성될 수도 있다. 한 실시예에 따르면, 전기적 연결 부재(451, 461)의 인출 방향은 통신 회로(430)의 좌측 또는 우측 또는 하단(예: 제3안테나 어레이(423)의 중간 하단 부분)을 향하는 방향일 수 있다. 한 실시예에 따르면, 적어도 하나의 단자(450, 460)는 기판(410)의 영역 중 안테나 어레이(421, 422, 423)에 의한 빔 패턴 방향과 이격된 기판의 영역에 배치될 수 있다. 한 실시예에 따르면, 적어도 하나의 단자(450, 460)는 제1안테나 어레이(421)의 빔 패턴 방향(예: 방사 방향)( 방향), 제2안테나 어레이(422)의 빔 패턴 방향(예: 방사 방향)( 방향) 및 제3안테나 어레이(423)(예: 방사 방향)( 방향)와 이격된 기판(410)의 영역상에 배치될 수 있다. 한 실시예에 따르면, 적어도 하나의 단자(450, 460)는 제1측부(411) 및 제2측부(412)와 이격된 기판(410)의 제3측부(413)의 영역인 제1파트(first part)(P1) 및/또는 제1측부(411) 및 제2측부(412)와 이격된 기판(410)의 제4측부(414)의 영역인 제2파트(second part)(P2)에 배치될 수 있다. 한 실시예에 따르면, 적어도 하나의 단자(450, 460)의 위치는 제1안테나 어레이(421) 및 제2안테나 어레이(422)가 배치된 제1측부(411) 및 제2측부(412)가 아닌 제3측부(413) 및/또는 제4측부(414)에서 제1, 2안테나 어레이(421, 422)와 지정된 간격으로 이격 배치될 수도 있다.
다양한 실시예들에 따르면, 통신 장치(400)는 통신 장치(400) 내에서 처리되는 적어도 하나의 신호에 의해 야기되는 임피던스(impedance) 또는 잡음(noise)을 감소시키기 위한 복수의 구조체(structure)들의 집합(set)(425) 또는 복수의 구조체들의 집합(426) 중 적어도 하나를 포함할 수 있다. 다양한 실시예들에서, 상기 임피던스 또는 상기 잡음은 상기 적어도 하나의 신호를 처리하기 위한 통신 장치(400) 내의 구성요소들(예: 안테나 어레이들(421, 422, 423) 중 적어도 하나, 통신 회로(430) 등) 사이의 시그널링에서 야기되는 의도되지 않은(non-intended) 신호를 의미할 수 있다. 다양한 실시예들에서, 상기 임피던스 또는 상기 잡음은 통신 장치(400) 내의 구성요소들에게 간섭(interference)을 야기하는 변수(variable)를 의미할 수 있다. 다양한 실시예들에서, 복수의 구조체들의 집합(425)은 제1 면(4001)의 적어도 일부를 통해 노출될 수 있다. 다양한 실시예들에서, 복수의 구조체들의 집합(426)은 제2 면(4002)의 적어도 일부를 통해 노출될 수 있다. 복수의 구조체들의 집합(425) 또는 복수의 구조체들의 집합(426) 중 적어도 하나는 기판(410) 내에 포함된 복수의 레이어(layer)들에 걸쳐(across) 배치될 수 있다. 복수의 구조체들의 집합(425) 또는 복수의 구조체들의 집합(426)에 대한 도 5 내지 도 11을 통해 후술될 것이다.
도 5는 다양한 실시예들에 따른 복수의 구조체(structure)들을 포함하는 PCB의 예를 도시한다.
도 6은 도 5에 도시된 복수의 구조체들을 포함하는 PCB의 평면도이다.
일 실시예에 따른 PCB(500)는, 도 1에 도시된 전자 장치(101), 도 2a 및 도 2b에 도시된 전자 장치(200), 도 3에 도시된 전자 장치(300), 또는 도 4a 및 4b에 도시된 통신 장치(400) 내에(in) 포함될 수 있다. 예를 들면, PCB(500)는 도 4에 도시된 기판(410)의 일부일 수 있다.
도 5를 참조하면, PCB(500)는 복수의 레이어들을 포함할 수 있다. 예를 들면, PCB(500)는 절연선(insulating) 레이어(501), 제1 도전성(conductive) 레이어(502), 및 제2 도전성 레이어(503)를 포함할 수 있다.
절연성 레이어(501)는 절연 파괴 전압(breakdown voltage) 미만의 전압이 인가되는 경우 전류가 흐르지 않는 레이어를 의미할 수 있다. 절연성 레이어(501)는 제1 도전성 레이어(502) 또는 제2 도전성 레이어(503)와 비교하여(comparing to) 보다 큰(larger) 저항률(resistivity)을 가질 수 있다.
제1 도전성 레이어(502)는 지정된 범위(designated range)를 가지는 전압이 인가되는 경우 전류가 흐르는 레이어를 의미할 수 있다. 다양한 실시예들에서, 제1 도전성 레이어(502)는 절연성 레이어(501) 위에(on, 또는 아래에(under)) 배치될 수 있다. 다양한 실시예들에서, 제1 도전성 레이어(502)는 절연성 레이어(501)의 일 면(a surface)과 접촉될 수 있다. 다양한 실시예들에서, 제1 도전성 레이어(502)는 절연성 레이어(501)에 평행하게 위치될 수 있다.
다양한 실시예들에서, 제1 도전성 레이어(502)는 접지 영역(ground area)(504) 및 접지 영역(504) 안에(within) 배치되는 복수의 개구부(opening)들(505)을 포함할 수 있다. 다양한 실시예들에서, 복수의 개구부들(505) 각각의 적어도 일부는, 절연성(insulating) 물질(material)이 채워질 수 있는 공간을 포함할 수 있다. 다양한 실시예들에서, 복수의 개구부들(505) 각각의 적어도 일부는, 접지 영역(504)와 다른 특성을 가지는 공간을 포함할 수 있다. 다양한 실시예들에서, 복수의 개구부들(505) 각각은, 접지 영역(504)로부터 복수의 비아패드들(506)을 전기적으로 분리하기 위해 제1 도전성 레이어(502) 내에(in) 배치될 수 있다.
도 5는 복수의 개구부들(505)이 원형(circular shape)으로 설정되는 경우를 예시하고 있으나, 이는 설명의 편의를 위한 것이다. 예를 들면, 복수의 개구부들(505) 각각은 복수의 그루브(groove)들을 가지는 원형으로 형성될 수 있다. 다른 예를 들면, 복수의 개구부들(505) 각각은 직사각의 형상(rectangular shape) 또는 삼각의 형상(triangular shape)으로 형성될 수도 있다. 또 다른 예를 들면, 복수의 개구부들(505)은 서로 다른 형상을 가질 수도 있다. 하지만, 이에 한정되지 않는다.
다양한 실시예들에서, 복수의 개구부들(505)은 지정된 규칙에 따라 배열될 수 있다. 다양한 실시예들에서, 복수의 개구부들(505)은 적어도 하나의 어레이(array)로 설정될 수 있다. 예를 들어, 도 6을 참조하면, 제1 도전성 레이어(502)는 x 축 방향으로 거리(610)만큼 이격된 복수의 개구부들(505)을 포함할 수 있다. 다른 예를 들면, 도 6을 참조하면, 제1 도전성 레이어(502)는 y 축 방향으로 거리(611)만큼 이격된 복수의 개구부들(505)을 포함할 수 있다. 실시예들에 따라, 거리(610)와 거리(611)는 서로 동일할 수도 있고, 서로 다를 수도 있다. 하지만, 이에 제한되지 않는다.
제2 도전성 레이어(503)는 지정된 범위(designated range)를 가지는 전압이 인가되는 경우 전류가 흐르는 레이어를 의미할 수 있다. 다양한 실시예들에서, 제2 도전성 레이어(503)는 절연성 레이어(501) 아래에(under, 또는 위에(on)) 배치될 수 있다. 다양한 실시예들에서, 제2 도전성 레이어(502)는 제1 도전성 레이어(502)와 접촉되는 절연성 레이어(501)의 일 면과 구별되는 다른 면(another surface)과 접촉될 수 있다. 다양한 실시예들에서, 제2 도전성 레이어(503)는 절연성 레이어(501)에 평행하게 위치될 수 있다.
다양한 실시예들에서, 제2 도전성 레이어(503)는 지정된 전압을 인가하도록 설정될 수 있다. 예를 들면, 제2 도전성 레이어(503)는 전원 영역(power area)을 포함할 수 있다. 다양한 실시예들에서, 제2 도전성 레이어(503)는 PCB(500)에 포함되는 적어도 하나의 칩(chip, 또는 회로(circuitry), 집적 회로(integrated circuit))에 전원을 제공하기 위해 상기 전원 영역을 포함할 수 있다. 예를 들면, 제2 도전성 레이어(503)는 전원 레이어(power layer)로 참조될 수 있다. 다양한 실시예들에서, 제2 도전성 레이어(503)는 상기 적어도 하나의 칩 사이에서 송신되거나 수신되는 신호 또는 상기 적어도 하나의 칩과 PCB(500)와 구별되는 다른 PCB 내의 적어도 하나의 다른 칩(at least another chip) 사이에서 송신되거나 수신되는 신호를 위해 상기 전원 영역을 포함할 수 있다. 예를 들면, 제2 도전성 레이어(503)는 신호 레이어(signal layer)로 참조될 수 있다. 다양한 실시예들에서, 제2 도전성 레이어(503)는 접지(ground)를 위해 이용될 수도 있다. 제2 도전성 레이어(503)가 접지를 위해 설정되는(configured for) 경우, 제2 도전성 레이어(503)는 전류 또는 전압이 인가되지 않을 수도 있다.
다양한 실시예들에서, PCB(500)는 제1 도전성 레이어(502) 내에 포함된 복수의 개구부들(505) 안에 각각 배치되는 복수의 도전성 비아패드(via pad)들(506)을 더 포함할 수 있다. 복수의 도전성 비아패드들(506) 각각은, 제1 도전성 레이어(502)와 전기적으로 분리되기 위해, 복수의 개구부들(505) 각각의 안에(within) 배치되고,제1 도전성 레이어(502)로부터 이격될(spaced from) 수 있다. 예를 들어, 도 6을 참조하면, 제1 도전성 레이어(502)를 위에서 봤을 때, 제1 도전성 레이어(502) 내에 포함된 복수의 개구부들(505) 각각은 복수의 도전성 비아패드들(506) 각각과 복수의 도전성 비아패드들(506) 각각을 둘러싸는 복수의 클리어런스(clearance)들(507) 각각을 포함할 수 있다. 복수의 클리어런스들(507) 각각은 복수의 도전성 비아패드들(506) 각각과 접지 영역(504) 사이의 간격을 의미할 수 있다. 복수의 클리어런스들(507) 각각은 제1 도전성 레이어(502)로부터 복수의 도전성 비아패드들(506) 각각을 전기적으로 분리하기 위해 설정될 수 있다. 실시예들에 따라, 복수의 클리어런스들(507) 각각은 절연성 물질(insulating material)로 채워질 수 있다. 다양한 실시예들에서, 복수의 클리어런스들(507) 각각은 절연성 갭(insulating gap)으로 참조될 수 있다.
다양한 실시예들에서, 복수의 도전성 비아패드들(506) 각각은 다양한 형상들을 가질 수 있다. 예를 들면, 복수의 도전성 비아패드들(506) 각각은 복수의 개구부들(505)의 형상에 상응하는 형상으로 설정될(configured with) 수 있다. 다른 예를 들면, 복수의 도전성 비아패드들(506) 각각은 후술될 복수의 도전성 비아들(508)의 형상에 상응하는 형상으로 설정될 수 있다. 하지만, 이에 제한되지 않는다.
다양한 실시예들에서, PCB(500)는 복수의 도전성 비아패드들(506) 각각과 제2 도전성 레이어(503)를 전기적으로 연결하도록 설정된 복수의 도전성 비아들(508)을 더 포함할 수 있다. 복수의 도전성 비아들(508)은, 제2 도전성 레이어에 인가되는(applied to) 전압을 복수의 도전성 비아패드들(506)에게 제공하기 위해, 복수의 도전성 비아패드들(506) 각각과 제2 도전성 레이어(503)를 물리적으로(physically) 또는 전기적으로 연결할 수 있다. 복수의 도전성 비아들(508) 각각은 절연성 레이어(501) 내에 배치되거나 포함될 수 있다.
다양한 실시예들에서, 복수의 도전성 비아패드들(506) 각각, 복수의 클리어런스들(507) 각각, 복수의 도전성 비아들(508) 각각, 및 제2 도전성 레이어(503)는 PCB(500)와 관련된 전원 영역(예: 제2 도전성 레이어(503) 내에 포함된 전원 영역)과 PCB(500)와 관련된 접지 영역(예: 제1 도전성 레이어(502) 내에 포함된 접지 영역) 사이의 구조 공진(cavity resonance)으로 인하여 야기되는 자기 임피던스 또는 상기 전원 영역과 상기 접지 영역 사이의 전달 계수(S-parameter)를 감소시키기 위한 구조체(예: 도 7에 도시된 구조체(700))를 구성(configure)할 수 있다. 예를 들면, 복수의 도전성 비아패드들(506) 각각, 복수의 클리어런스들(507) 각각, 복수의 도전성 비아들(508) 각각, 및 제2 도전성 레이어(503)는 초고주파 대역 상의 신호의 처리에서 야기되는 잡음을 감소시키기 위한 상기 구조체(예: 도 7에 도시된 구조체(700))를 구성할 수 있다. 예를 들어, 도 7을 참조하면, 구조체(700)는 복수의 도전성 비아패드들(506) 각각, 복수의 클리어런스(507) 각각, 복수의 도전성 비아들(508) 각각, 및 제2 도전성 레이어(503)의 적어도 일부를 포함할 수 있다.
제2 도전성 레이어(503)는 전압을 인가하도록 설정될 수 있다. 제2 도전성 레이어(503)에 인가되는 상기 전압은 복수의 도전성 비아들(508) 각각을 통해 복수의 비아패드들(506) 각각에게 제공될 수 있다. 예를 들면, 제2 도전성 레이어(503)의 전위는 a (V), 복수의 도전성 비아들(508) 각각의 전위는 b (V), 복수의 도전성 비아패드들(506) 각각의 전위는 c (V), 접지 영역(504)의 전위는 0 (V)일 수 있다. 이러한 전위들로 인하여, 복수의 도전성 비아패드들(506) 각각은 캐패시턴스 엘레멘트(element, 성분)를 형성할(serve to form) 수 있고, 복수의 비아들(508) 각각은 인덕턴스 엘레멘트를 형성할 수 있다. 이러한 엘레멘트들의 형성으로 인하여, 복수의 비아패드들(506) 사이에서 상호 캐패시턴스가 형성될 수 있다. 이러한 엘레멘트들은, 상기 전원 영역과 상기 접지 영역 사이에서 야기되는 전자기파(electromagnetic wave)가 지나가는(pass) 방향으로 지정된 주파수 대역에서 지정된 값(designated value) 이상의 크기를 가지는 특성 임피던스(characteristic impedance)를 형성할 수 있다. 상기 특성 임피던스는, 상기 전자기파가 TEM(transverse electromagnetic) 모드의 형태로 지나가는 것을 방해하거나 방지할 수 있다. 다양한 실시예들에서, 상기 특성 임피던스는 상기 전원 영역(예: 제2 도전성 레이어(503))과 상기 접지 영역(예: 제1 도전성 레이어(502)) 사이의 전달 임피던스(transfer impedance) 또는 입력 임피던스(input impedance)를 감소시킬 수 있다. 다른 예를 들어, 제2 도전성 레이어(503)가 접지를 위해 설정되는 경우, 제2 도전성 레이어(503)의 전위, 복수의 도전성 비아들(508) 각각의 전위, 복수의 도전성 비아패드들(506) 각각의 전위는 0일 수 있다. 이러한 전위들로 인하여, 제2 도전성 레이어(503), 복수의 도전성 비아들(508), 및 복수의 도전성 비아패드들(506)로 설정되는(configured with) 복수의 구조체들은 필터로서 동작할 수 있다.
다양한 실시예들에서, 복수의 도전성 비아패드들(506) 각각의 크기(또는 면적)는 목표된(targeted) 상기 특성 임피던스의 크기에 따라 변경될 수 있다. 다양한 실시예들에서, 복수의 도전성 비아패드들(506) 사이의 간격(예: 간격(610) 및 간격(611))은 목표된(targeted) 상기 특성 임피던스의 크기에 따라 변경될 수 있다. 다양한 실시예들에서, 복수의 도전성 비아들(508) 각각의 크기는 목표된(targeted) 상기 특성 임피던스의 크기에 따라 변경될 수 있다. 다양한 실시예들에서, 복수의 도전성 비아들(508) 사이의 간격은 목표된(targeted) 상기 특성 임피던스의 크기에 따라 변경될 수 있다. 다양한 실시예들에서, 복수의 클리어런스들(507) 각각의 크기는 목표된 상기 특성 임피던스의 크기에 따라 변경될 수 있다.
상술한 바와 같이, 다양한 실시예들에 따른 PCB(500)는 구조체(700)과 같은 복수의 구조체들을 포함할 수 있다. 다양한 실시예들에서, 상기 복수의 구조체들은 초고주파 대역 상의 신호의 처리로 인하여 야기되는 잡음을 감소하기 위해 PCB(500) 내에서 설계될 수 있다. 다양한 실시예들에서, PCB(500) 내에 배치되는 복수의 구조체들은, 제한된 주파수 대역(예: 1GHz 이하의 주파수 대역)에서만 이용 가능한 디커플링 캐패시터(decoupling capacitor)의 한계를 극복할 수 있다. 다양한 실시예들에서, PCB(500) 내에 배치되는 상기 복수의 구조체들은, 접지 영역들 사이의 임피던스를 감소시키기 위해 상기 접지 영역들 사이를 연결하는 그라운드 비아(ground via)와 달리, 초고주파 대역 상의 신호의 처리로 인하여 야기되는 잡음을 감소할 수 있다.
도 5 내지 도 7은 복수의 도전성 비아들(508) 각각이 복수의 도전성 비아패드들(506) 각각의 적어도 일부를 통해 노출되는 것을 예시하고 있으나, 실시예들에 따라, 복수의 도전성 비아들(508) 각각은 복수의 도전성 비아패드들(506) 각각의 적어도 일부를 통해 노출되지 않을 수도 있다.
도 8은 다양한 실시예들에 따른 구조체를 포함하는 PCB의 다른 예를 도시한다. 일 실시예에 따른 PCB(800)는, 도 1에 도시된 전자 장치(101), 도 2a 및 도 2b에 도시된 전자 장치(200), 도 3에 도시된 전자 장치(300), 또는 도 4a 및 4b에 도시된 통신 장치(400) 내에(in) 포함될 수 있다.
도 8을 참조하면, PCB(800)는 복수의 레이어들을 포함할 수 있다. 예를 들면, 접지 영역(ground area)을 포함하는 제1 도전성 레이어(801), 제1 도전성 레이어(801)에 평행하게 위치되고 접지 영역을 포함하는 제2 도전성 레이어(802), 제1 도전성 레이어(801)에 평행하게 위치되고 제1 도전성 레이어(801) 및 제2 도전성 레이어(802) 사이에 개재되는(interposed) 제3 도전성 레이어(803), 제1 도전성 레이어(801) 및 제3 도전성 레이어(803) 사이에 개재되는 제1 절연성 레이어(804), 및 제2 도전성 레이어(802) 및 제3 도전성 레이어(803) 사이에 개재되는 제2 절연성 레이어(805)를 포함할 수 있다. 다양한 실시예들에서, 제1 도전성 레이어(801) 및 제2 도전성 레이어(802)의 적어도 일부는 접지 영역을 포함할 수 있다. 다양한 실시예들에서, 제3 도전성 레이어(803)의 적어도 일부는 전원 영역을 포함할 수 있다.
다양한 실시예들에서, PCB(800)는 특성 임피던스를 이용하여 잡음을 제거하기 위한 제1 구조체(810)와 PCB(800) 내에 포함된 접지 영역들 사이의 임피던스를 감소시키기 위한 제2 구조체(860)를 포함할 수 있다.
다양한 실시예들에서, 제1 구조체(810) 내의 제1 도전성 레이어(801)는 제1 개구부(811)를 포함할 수 있다. 제1 구조체(810) 내의 제2 도전성 레이어(802)는 제1 도전성 레이어(801)를 위에서 봤을 때 제1 개구부(811)와 일부 중첩하는 제2 개구부(812)를 포함할 수 있다. 제1 구조체(810)는 제1 도전성 레이어(801)와 전기적으로 분리되고 제1 개구부(811) 내에 배치되는 제1 도전성 플레이트(813)를 포함할 수 있다. 제1 도전성 플레이트(813)는 도전성 비아패드로 참조될 수 있다. 제1 구조체(810)는 제2 도전성 레이어(802)와 전기적으로 분리되고 제2 개구부(812) 내에 배치되는 제2 도전성 플레이트(814)를 포함할 수 있다. 제2 도전성 플레이트(814)는 도전성 비아패드로 참조될 수 있다. 제1 구조체(810)는 제1 절연성 레이어(804)를 통해 제1 도전성 플레이트(813) 및 제3 도전성 레이어(803) 사이에서 전기적으로 연결되는 제1 도전성 비아(815)를 포함할 수 있다. 제1 도전성 비아(815)의 적어도 일부(예: 제1 도전성 비아(815)의 한(an) 끝단(end))는, 제1 도전성 플레이트(813)와 제3 도전성 레이어(803)를 전기적으로 연결하기 위해 제1 도전성 플레이트(813)에 삽입될 수 있다. 제1 도전성 비아(815)의 적어도 다른 일부(예: 제1 도전성 비아(815)의 다른 끝단)는, 제1 도전성 플레이트(813)와 제3 도전성 레이어(803)를 전기적으로 연결하기 위해 제3 도전성 레이어(803)에 삽입될 수 있다. 제1 구조체(810)는 제2 절연성 레이어(805)를 통해 제2 도전성 플레이트(814) 및 제3 도전성 레이어(803) 사이에서 전기적으로 연결되는 제2 도전성 비아(816)를 포함할 수 있다. 제2 도전성 비아(816)의 적어도 일부(예: 제2 도전성 비아(816)의 한 끝단(end))는, 제2 도전성 플레이트(814)와 제3 도전성 레이어(803)를 전기적으로 연결하기 위해 제2 도전성 플레이트(814)에 삽입될 수 있다. 제2 도전성 비아(816)의 적어도 다른 일부(예: 제2 도전성 비아(816)의 다른 끝단)는, 제2 도전성 플레이트(814)와 제3 도전성 레이어(803)를 연결하기 위해 제3 도전성 레이어(803)에 삽입될 수 있다. 실시예들에 따라, 제1 도전성 비아(815) 및 제2 도전성 비아(816)는 하나의 도전성 비아로 설정될(configured with) 수도 있다.
다양한 실시예들에서, 제1 도전성 플레이트(813), 제1 도전성 비아(815), 제2 도전성 플레이트(814), 및 제2 도전성 비아(816)는 상기 전원 영역을 포함하는 제3 도전성 레이어(803)과 전기적으로 연결되기 때문에, 제3 도전성 레이어(803)에 인가되는 전압은 상기 접지 영역을 포함하는 제1 도전성 레이어(801) 및 제2 도전성 레이어(802)와 달리, 제1 도전성 플레이트(813), 제1 도전성 비아(815), 제2 도전성 플레이트(814), 및 제2 도전성 비아(816)에 인가될 수 있다. 이러한 제1 도전성 플레이트(813), 제1 도전성 비아(815), 제2 도전성 플레이트(814), 및 제2 도전성 비아(816)로의 전압의 인가는, 제1 구조체(810)에서 특성 임피던스를 형성할 수 있다.
다양한 실시예들에서, 제2 구조체(860) 내의 제3 도전성 레이어(803)는 복수의 개구부들(817)을 포함할 수 있다. 복수의 개구부들(817)은, 제3 도전성 레이어(803)에 인가되는 전압으로부터 복수의 도전성 비아패드들(818)을 전기적으로 분리할 수 있다. 다양한 실시예들에서, 제2 구조체(860) 내의 복수의 도전성 비아패드들(818)의 폭(width)은, 제1 구조체(810) 내의 제1 도전성 플레이트(813)의 폭보다 좁을 수 있다. 다양한 실시예들에서, 제2 구조체(860) 내의 복수의 도전성 비아패드들(818)의 폭(width)은, 제1 구조체(810) 내의 제2 도전성 플레이트(814)의 폭보다 좁을 수 있다. 다양한 실시예들에서, 제2 구조체(860)는 제1 절연성 레이어(804)를 통해 제1 도전성 레이어(801)와 복수의 도전성 비아패드들(818) 각각 사이에서 전기적으로 연결되는 복수의 제3 도전성 비아들(819)을 포함할 수 있다. 복수의 제3 도전성 비아들(819) 각각의 적어도 일부는 제1 도전성 레이어(801)와 복수의 도전성 비아패드들(818) 각각을 전기적으로 연결하기 위해, 제1 도전성 레이어(801)에 삽입될 수 있고, 복수의 제3 도전성 비아들(819) 각각의 적어도 다른 일부는 제1 도전성 레이어(801)와 복수의 도전성 비아패드들(818) 각각을 전기적으로 연결하기 위해, 복수의 도전성 비아패드들(818) 각각에 삽입될 수 있다. 제1 도전성 레이어(801)는 접지 영역을 포함하기 때문에, 제2 구조체(860)에서 제1 도전성 레이어(801), 복수의 도전성 비아패드들(818) 각각, 복수의 제3 도전성 비아들(819) 각각의 전압은 0 (V)에 상응할 수 있다. 제2 구조체(860)는 제2 절연성 레이어(805)를 통해 제2 도전성 레이어(802)와 복수의 도전성 비아패드들(818) 각각 사이에서 전기적으로 연결되는 복수의 제4 도전성 비아들(820)을 포함할 수 있다. 복수의 제4 도전성 비아들(820) 각각의 적어도 일부는 제2 도전성 레이어(802)와 복수의 도전성 비아패드들(818) 각각을 전기적으로 연결하기 위해, 제2 도전성 레이어(802)에 삽입될 수 있고, 복수의 제4 도전성 비아들(820) 각각의 적어도 다른 일부는 제2 도전성 레이어(802)와 복수의 도전성 비아패드들(818) 각각을 전기적으로 연결하기 위해 복수의 도전성 비아패드들(818) 각각에 삽입될 수 있다. 제3 도전성 레이어(803)는 상기 접지 영역을 포함하고 복수의 도전성 비아패드들(818) 각각의 전압은 상술한 바와 같이 0 (V)이기 때문에, 제2 구조체(860)에서 제2 도전성 레이어(802) 및 복수의 제4 도전성 비아들(820) 각각의 전압은 0 (V)에 상응할 수 있다. 제2 구조체(860)는 복수의 제3 도전성 비아들(819) 각각과 복수의 제4 도전성 비아들(820) 각각을 고정하기 위한 복수의 도전성 비아패드들(821)을 더 포함할 수 있다.
도 8은 PCB(800)가 제1 구조체(810) 및 제2 구조체(860)를 포함하는 예를 도시하고 있으나, 이는 설명의 편의를 위한 것이다. 실시예들에 따라, PCB(800)은 제1 구조체(810)만을 포함할 수도 있고, 제2 구조체(860)만을 포함할 수도 있음에 유의하여야 한다.
상술한 바와 같이, 다양한 실시예들에 따른 제1 구조체(810)는, 전원 영역을 포함하는 레이어(예: 제2 도전성 레이어(803))에서 클리어런스를 포함하는 제2 구조체(860)와 달리, 접지 영역을 포함하는 레이어(예: 제1 도전성 레이어(801), 제2 도전성 레이어(802))에서 클리어런스를 포함할 수 있다. 다양한 실시예들에 따른 제1 구조체(810)는, 0 (V)의 전압을 가지는 복수의 도전성 비아패드들(818), 복수의 제3 도전성 비아들(819), 및 복수의 제4 도전성 비아들(820)을 포함하는 제2 구조체(860)와 달리, 0 (V)와 다른 전압(예: 양의 실수값을 가지는 전압)을 가지는 제1 도전성 플레이트(813), 제2 도전성 플레이트(814), 제1 도전성 비아(815), 및 제2 도전성 비아(816)를 포함할 수 있다. 제1 구조체(810)와 제2 구조체(860) 사이의 이러한 구조적(structural) 차이(difference)로 인하여, 제2 구조체(860)는 접지 영역들 간의 임피던스를 낮추는 반면, 제1 구조체(810)는 전원 영역과 접지 영역 사이에서 발생하는 구조 공진으로 인한 커플링을 차단할 수 있다.
도 9는 다양한 실시예들에 따른 복수의 구조체들을 포함하는 PCB의 또 다른 예를 도시한다. 일 실시예에 따른 PCB(900)는, 도 1에 도시된 전자 장치(101), 도 2a 및 도 2b에 도시된 전자 장치(200), 도 3에 도시된 전자 장치(300), 또는 도 4a 및 4b에 도시된 통신 장치(400) 내에(in) 포함될 수 있다.
도 9를 참조하면, PCB(900)는 제1 도전성 레이어(901), 제1 도전성 레이어(901)에 평행하게 위치되는 제2 도전성 레이어(902), 제1 도전성 레이어(901)에 평행하게 위치되고 제1 도전성 레이어(901) 및 제2 도전성 레이어(902) 사이에 개재되는 제3 도전성 레이어(903), 제1 도전성 레이어(901) 및 제3 도전성 레이어(903) 사이에 개재되는 제1 절연성 레이어(904), 및 제2 도전성 레이어(902) 및 제3 도전성 레이어(903) 사이에 개재되는 제2 절연성 레이어(905)를 포함할 수 있다. 다양한 실시예들에서, 제1 도전성 레이어(901) 및 제2 도전성 레이어(902) 각각은 접지 영역을 포함할 수 있고, 제3 도전성 레이어(903)는 전원 영역을 포함할 수 있다. 예를 들면, 제1 도전성 레이어(901) 및 제2 도전성 레이어(902) 각각은 접지 레이어에 해당할 수 있고, 제3 도전성 레이어(903)는 전원 레이어에 해당할 수 있다.
PCB(900) 내의 제1 도전성 레이어(901)는 복수의 도전성 비아패드들(906)과 복수의 도전성 비아패드들(906) 사이에 배치되는 복수의 클리어런스들(907)을 포함할 수 있다. PCB(900) 내의 제2 도전성 레이어(902)는 복수의 도전성 비아패드들(908)과 복수의 도전성 비아패드들(908) 사이에 배치되는 복수의 클리어런스들(909)을 포함할 수 있다. PCB(900)는 제1 절연성 레이어(904)를 통해 복수의 도전성 비아패드들(906) 각각과 제3 도전성 레이어(903)를 연결하고, 제2 절연성 레이어(905)를 통해 복수의 비아패드들(908) 각각과 제3 도전성 레이어(903)를 연결하는 복수의 비아들(910)을 포함할 수 있다. PCB(900)에서, 복수의 비아패드들(906) 각각, 복수의 비아패드들(908) 각각, 및 복수의 비아들(910) 각각은 제3 도전성 레이어(903)에 인가되는 전압으로 인하여, 0 (V)와 다른 전압(예: 양의 실수값을 가지는 전압)을 가질 수 있다. 예를 들면, 복수의 비아패드들(906) 각각, 복수의 비아패드들(908) 각각, 및 복수의 비아들(910) 각각은 0 (V)와 다른 전압을 가짐으로써, 특성 임피던스를 형성할 수 있다. 이러한 특성 임피던스는, 전원 영역(예: 제3 도전성 레이어(903))과 접지 영역(예: 제1 도전성 레이어(901) 또는 제2 도전성 레이어(902)) 사이의 커플링을 차단할 수 있다. 예를 들어, 도 9와 같이, 복수의 접지 영역들과 전원 영역을 따라(along) 서로 동일한 크기를 가지는 복수의 비아패드들(908)을 포함하는 복수의 구조체들을 PCB(900) 내에서 배열하는 경우, 상기 복수의 구조체들의 집합은 제1 지정된 범위를 가지는 제1 주파수 대역 상에서 전원 영역과 접지 영역 사이의 커플링이 야기되는 것을 방지할 수 있다. 다양한 실시예들에서, 상기 복수의 구조체들의 집합은, 상기 복수의 구조체들 각각에 포함되는 복수의 도전성 비아패드들(906) 각각의 크기, 복수의 도전성 비아패드들(906) 사이의 간격, 복수의 도전성 비아패드들(908) 각각의 크기, 복수의 도전성 비아패드들(908) 사이의 간격, 복수의 도전성 비아들(910) 각각의 크기, 또는 복수의 도전성 비아들(910) 사이의 간격 중 적어도 하나를 변경함으로써, 전원 영역과 접지 영역 사이의 커플링을 방지할 주파수 대역을 변경할 수 있다. 예를 들면, 상기 복수의 구조체들의 집합은 상기 제1 지정된 범위를 가지는 상기 제1 주파수 대역 상의 신호에 잡음이 삽입되거나 포함되는 것을 방지할 수 있다.
도 10은 다양한 실시예들에 따른 복수의 구조체들을 포함하는 PCB의 또 다른 예를 도시한다. 일 실시예에 따른 PCB(1000)는, 도 1에 도시된 전자 장치(101), 도 2a 및 도 2b에 도시된 전자 장치(200), 도 3에 도시된 전자 장치(300), 또는 도 4a 및 4b에 도시된 통신 장치(400) 내에(in) 포함될 수 있다.
도 10을 참조하면, PCB(1000)는 복수의 레이어들을 포함할 수 있다. 예를 들면, PCB(1000)는 제1 도전성 레이어(1001), 제1 도전성 레이어(1001)에 평행하게 위치되고 제1 도전성 레이어(1001)의 일 면에 접촉되는 제1 절연성 레이어(1002), 제1 절연성 레이어(1002)에 평행하게 위치되고 제1 절연성 레이어(1002)의 일 면에 접촉되는 제2 도전성 레이어(1003), 제2 도전성 레이어(1003)에 평행하게 위치되고 제2 도전성 레이어(1003)의 일 면에 접촉되는 제2 절연성 레이어(1004), 제2 절연성 레이어(1004)에 평행하게 위치되고 제2 절연성 레이어(1004)의 일 면에 접촉되는 제3 도전성 레이어(1005), 제3 도전성 레이어(1005)에 평행하게 위치되고 제3 도전성 레이어(1005)에 일 면에 접촉되는 제3 절연성 레이어(1006), 제3 절연성 레이어(1006)에 평행하게 위치되고 제3 절연성 레이어(1006)의 일 면에 접촉되는 제4 도전성 레이어(1007), 제4 도전성 레이어(1007)에 평행하게 위치되고 제4 도전성 레이어(1007)의 일 면에 접촉되는 제4 절연성 레이어(1008), 및 제4 절연성 레이어(1008)에 평행하게 위치되고 제4 절연성 레이어(1008)의 일 면에 접촉되는 제5 도전성 레이어(1009)를 포함할 수 있다. 다양한 실시예들에서, 제1 도전성 레이어(1001) 및 제 5 도전성 레이어(1009) 각각은 접지 영역을 포함할 수 있고, 제2 도전성 레이어(1003)는 전원 영역을 포함할 수 있고, 제3 도전성 레이어(1005) 및 제4 도전성 레이어(1007) 각각은 전원 영역을 포함할 수 있다. 다양한 실시예들에서, 제2 도전성 레이어(1003)는 PCB(1000) 내의 적어도 하나의 구성요소(예: 칩, 회로 등)에 전원을 제공하기 위해 전압을 인가하도록 설정될 수 있고, 제3 도전성 레이어(1005) 및 제4 도전성 레이어(1007) 각각은 PCB(1000) 내의 적어도 하나의 구성요소 사이에서 신호를 교환하기 위해 또는 PCB(1000) 내의 적어도 하나의 구성요소와 PCB(1000)과 구별되는 다른 PCB 내의 적어도 하나의 다른 구성요소 사이에서 신호를 교환하기 위해 전압을 인가하도록 설정될 수 있다.
다양한 실시예들에서, PCB(1000) 내의 복수의 구조체들(1020) 각각은 제1 도전성 레이어(1001)에 포함되는 복수의 도전성 비아패드들(1010)을 포함할 수 있다. 다양한 실시예들에서, PCB(1000) 내의 복수의 구조체들(1020) 각각은 제3 도전성 레이어(1005)에 포함되는 복수의 도전성 비아패드들(1011)을 포함할 수 있다. 다양한 실시예들에서, PCB(1000) 내의 복수의 구조체들(1020) 각각은 제4 도전성 레이어(1007)에 포함되는 복수의 도전성 비아패드들(1012)을 포함할 수 있다. 다양한 실시예들에서, PCB(1000) 내의 복수의 구조체들(1020) 각각은 제5 도전성 레이어(1009)에 포함되는 복수의 도전성 비아패드들(1013)을 포함할 수 있다.
다양한 실시예들에서, PCB(1000) 내의 복수의 구조체들(1020) 각각은 복수의 도전성 비아패드들(1010) 각각, 복수의 도전성 비아패드들(1011) 각각, 복수의 도전성 비아패드들(1012) 각각, 및 복수의 도전성 비아패드들(1013) 각각을 전기적으로 연결하기 위한 복수의 도전성 비아들(1014) 각각을 포함할 수 있다. 제2 도전성 레이어(1003), 복수의 도전성 비아패드들(1011) 각각, 또는 복수의 도전성 비아패드들(1012) 각각 중 하나 이상으로부터 인가되는 전압은, 복수의 도전성 비아들(1014) 각각을 통해, 복수의 도전성 비아패드들(1010) 각각, 복수의 도전성 비아패드들(1011) 각각, 복수의 도전성 비아패드들(1012) 각각, 및 복수의 도전성 비아패드들(1013) 각각에 인가될 수 있다. 이러한 전압의 인가로 인하여, 복수의 도전성 비아패드들(1010) 각각, 복수의 도전성 비아패드들(1011) 각각, 복수의 도전성 비아패드들(1012) 각각, 및 복수의 도전성 비아패드들(1013) 각각에서 캐패시턴스 엘레멘트를 형성하고, 복수의 도전성 비아들(1014)에서 인덕턴스 엘레멘트를 형성할 수 있다. 이러한 엘레멘트들의 형성은 특성 임피던스를 야기할 수 있다. 이러한 특성 임피던스는, 전원 영역(예: 제2 도전성 레이어(1002))과 접지 영역(예: 제1 도전성 레이어(1001) 또는 제5 도전성 레이어(1009)) 사이의 커플링을 차단할 수 있다. 예를 들어, 도 10과 같이, 대칭적인(symmetric) 복수의 구조체들(1020)을 PCB(1000) 내에 배치하는 경우, 상기 복수의 구조체들(1020)의 집합은 상기 제1 지정된 범위보다 넓은(wider) 제2 지정된 범위를 가지는 제2 주파수 대역 상에서 전원 영역과 접지 영역 사이의 커플링이 야기되는 것을 방지할 수 있다. 다양한 실시예들에서, 상기 복수의 구조체들(1020)의 집합은, 상기 복수의 구조체들(1020) 각각에 포함되는 복수의 도전성 비아패드들(1010) 각각의 크기, 복수의 도전성 비아패드들(1010) 사이의 간격, 복수의 도전성 비아패드들(1011) 각각의 크기, 복수의 도전성 비아패드들(1011) 사이의 간격, 복수의 도전성 비아패드들(1012) 각각의 크기, 복수의 도전성 비아패드들(1012) 사이의 간격, 복수의 도전성 비아패드들(1013) 각각의 크기, 복수의 도전성 비아패드들(1013) 사이의 간격, 복수의 도전성 비아들(1014) 각각의 크기, 또는 복수의 도전성 비아들(1014) 사이의 간격 중 적어도 하나를 변경함으로써, 전원 영역과 접지 영역 사이의 커플링을 방지할 주파수 대역을 상기 제1 주파수 대역으로부터 상기 제2 주파수 대역으로 변경할 수 있다. 예를 들면, 상기 복수의 구조체들(1020)의 집합은 상기 제2 지정된 범위를 가지는 상기 제2 주파수 대역 상의 신호에 잡음이 삽입되거나 포함되는 것을 방지할 수 있다.
도 11은 다양한 실시예들에 따른 복수의 구조체들을 포함하는 PCB의 또 다른 예를 도시한다. 일 실시예에 따른 PCB(1100)는, 도 1에 도시된 전자 장치(101), 도 2a 및 도 2b에 도시된 전자 장치(200), 도 3에 도시된 전자 장치(300), 또는 도 4a 및 4b에 도시된 통신 장치(400) 내에(in) 포함될 수 있다.
도 11을 참조하면 PCB(1100)는 복수의 레이어들을 포함할 수 있다. 예를 들면, PCB(1100)는 제1 도전성 레이어(1101), 제1 도전성 레이어(1101)에 평행하게 위치되고 제1 도전성 레이어(1101)의 일 면에 접촉되는 제1 절연성 레이어(1102), 제1 절연성 레이어(1102)에 평행하게 위치되고 제1 절연성 레이어(1102)의 일 면에 접촉되는 제2 도전성 레이어(1103), 제2 도전성 레이어(1103)에 평행하게 위치되고 제2 도전성 레이어(1103)의 일 면에 접촉되는 제2 절연성 레이어(1104), 제2 절연성 레이어(1104)에 평행하게 위치되고 제2 절연성 레이어(1104)의 일 면에 접촉되는 제3 도전성 레이어(1105), 제3 도전성 레이어(1105)에 평행하게 위치되고 제3 도전성 레이어(1105)에 일 면에 접촉되는 제3 절연성 레이어(1106), 제3 절연성 레이어(1106)에 평행하게 위치되고 제3 절연성 레이어(1106)의 일 면에 접촉되는 제4 도전성 레이어(1107), 제4 도전성 레이어(1107)에 평행하게 위치되고 제4 도전성 레이어(1107)의 일 면에 접촉되는 제4 절연성 레이어(1108), 및 제4 절연성 레이어(1108)에 평행하게 위치되고 제4 절연성 레이어(1108)의 일 면에 접촉되는 제5 도전성 레이어(1109)를 포함할 수 있다. 다양한 실시예들에서, 제1 도전성 레이어(1101) 및 제 5 도전성 레이어(1109) 각각은 접지 영역을 포함할 수 있고, 제2 도전성 레이어(1103)는 전원 영역을 포함할 수 있고, 제3 도전성 레이어(1105) 및 제4 도전성 레이어(1107) 각각은 전원 영역을 포함할 수 있다. 다양한 실시예들에서, 제2 도전성 레이어(1103)는 PCB(1100) 내의 적어도 하나의 구성요소(예: 칩, 회로 등)에 전원을 제공하기 위해 전압을 인가하도록 설정될 수 있고, 제3 도전성 레이어(1105) 및 제4 도전성 레이어(1107) 각각은 PCB(1100) 내의 적어도 하나의 구성요소 사이에서 신호를 교환하기 위해 또는 PCB(1100) 내의 적어도 하나의 구성요소와 PCB(1100)과 구별되는 다른 PCB 내의 적어도 하나의 다른 구성요소 사이에서 신호를 교환하기 위해 전압을 인가하도록 설정될 수 있다.
다양한 실시예들에서, PCB(1100) 내의 복수의 구조체들(1120) 각각은 제1 도전성 레이어(1101)에 포함되는 복수의 도전성 비아패드들(1110)을 포함할 수 있다. 다양한 실시예들에서, PCB(1100) 내의 복수의 구조체들(1120) 각각은 제3 도전성 레이어(1105)에 포함되는 복수의 도전성 비아패드들(1111)을 포함할 수 있다. 다양한 실시예들에서, PCB(1100) 내의 복수의 구조체들(1120) 각각은 제4 도전성 레이어(1107)에 포함되는 복수의 도전성 비아패드들(1112)을 포함할 수 있다. 다양한 실시예들에서, PCB(1100) 내의 복수의 구조체들(1120) 각각은 제5 도전성 레이어(1109)에 포함되는 복수의 도전성 비아패드들(1113)을 포함할 수 있다.
다양한 실시예들에서, PCB(1100) 내의 복수의 구조체들(1120) 각각은 복수의 도전성 비아패드들(1110) 각각, 복수의 도전성 비아패드들(1111) 각각, 복수의 도전성 비아패드들(1112) 각각, 및 복수의 도전성 비아패드들(1113) 각각을 전기적으로 연결하기 위한 복수의 도전성 비아들(1114) 각각을 포함할 수 있다. 제2 도전성 레이어(1103), 복수의 도전성 비아패드들(1111) 각각, 또는 복수의 도전성 비아패드들(1112) 각각 중 하나 이상으로부터 인가되는 전압은, 복수의 도전성 비아들(1114) 각각을 통해, 복수의 도전성 비아패드들(1110) 각각, 복수의 도전성 비아패드들(1111) 각각, 복수의 도전성 비아패드들(1112) 각각, 및 복수의 도전성 비아패드들(1113) 각각에 인가될 수 있다. 이러한 전압의 인가로 인하여, 복수의 도전성 비아패드들(1110) 각각, 복수의 도전성 비아패드들(1111) 각각, 복수의 도전성 비아패드들(1112) 각각, 및 복수의 도전성 비아패드들(1113) 각각에서 캐패시턴스 엘레멘트를 형성하고, 복수의 도전성 비아들(1114)에서 인덕턴스 엘레멘트를 형성할 수 있다. 이러한 엘레멘트들의 형성은 특성 임피던스를 야기할 수 있다. 이러한 특성 임피던스는, 전원 영역(예: 제2 도전성 레이어(1102))과 접지 영역(예: 제1 도전성 레이어(1101) 또는 제5 도전성 레이어(1109)) 사이의 커플링을 차단할 수 있다. 예를 들어, 도 11과 같이, 비대칭적인(asymmetric) 복수의 구조체들(1120)을 PCB(1100) 내에 배치하는 경우, 상기 복수의 구조체들의 집합은 상기 제1 지정된 범위와 적어도 일부 다른 제3 지정된 범위를 가지는 제3 주파수 대역 및 상기 제2 지정된 범위와 다른 제4 지정된 범위를 가지는 제4 주파수 대역 상에서 전원 영역과 접지 영역 사이의 커플링이 야기되는 것을 방지할 수 있다. 다양한 실시예들에서, 상기 복수의 구조체들(1120)의 집합은, 상기 복수의 구조체들(1120) 각각에 포함되는 복수의 도전성 비아패드들(1110) 각각의 크기, 복수의 도전성 비아패드들(1110) 사이의 간격, 복수의 도전성 비아패드들(1111) 각각의 크기, 복수의 도전성 비아패드들(1111) 사이의 간격, 복수의 도전성 비아패드들(1112) 각각의 크기, 복수의 도전성 비아패드들(1112) 사이의 간격, 복수의 도전성 비아패드들(1113) 각각의 크기, 복수의 도전성 비아패드들(1113) 사이의 간격, 복수의 도전성 비아들(1114) 각각의 크기, 복수의 도전성 비아들(1114) 사이의 간격, 상기 복수의 구조체들(1120) 각각의 형상 중 적어도 하나를 변경함으로써, 전원 영역과 접지 영역 사이의 커플링을 방지할 주파수 대역을 2개 이상의 주파수 대역들로 분리할 수 있다. 예를 들면, 상기 복수의 구조체들(1120)의 집합은 상기 제3 주파수 대역 상의 신호 및 상기 제4 주파수 대역 상의 신호에 잡음이 삽입되거나 포함되는 것을 방지할 수 있다. 예를 들면, 상기 복수의 구조체들의 집합은 이중 연결(dual connection)과 관련된 신호들을 처리하는 절차(procedure)에서 PCB(1100) 내에서 잡음이 발생하는 것을 방지할 수 있다.
상술한 바와 같은 다양한 실시예들에 따른 전자 장치(electronic device)(예: 도 1에 도시된 전자 장치(101))는, 하우징(housing)(예: 도 2에 도시된 하우징(210))과, 상기 하우징 내에 위치되는 안테나 구조체(antenna structure)(예: 도 4a 내지 4b에 도시된 통신 장치(400))와, 무선 통신 회로(wireless communication circuit)(예: 도 3에 도시된 RFIC(310, 320, 330, 340), IFIC(360), CP(370), 또는 통신 회로(390) 등)를 포함할 수 있고, 상기 안테나 구조체는, 제1 개구부(opening)(예: 도 8에 도시된 제1 개구부(811))을 포함하는 제1 도전성(conductive) 레이어(layer)(예: 도 8에 도시된 제1 도전성 레이어(801))와, 상기 제1 도전성 레이어에 평행(parallel)하게 위치되고, 상기 제1 도전성 레이어를 위에서 봤을 때 상기 제1 개구부와 적어도 일부 중첩하는 제2 개구부(예: 도 8에 도시된 제2 개구부(812))를 포함하는 제2 도전성 레이어(예: 도 8에 도시된 제2 도전성 레이어(802))와, 상기 제1 도전성 레이어에 평행하게 위치되고, 상기 제1 도전성 레이어 및 상기 제2 도전성 레이어 사이에 개재되는(interposed) 제3 도전성 레이어(예: 도 8에 도시된 제3 도전성 레이어(803))와, 상기 제1 도전성 레이어 및 상기 제3 도전성 레이어 사이에 개재되는 제1 절연성(insulating) 레이어(예: 도 8에 도시된 제1 절연성 레이어(804))와, 상기 제2 도전성 레이어 및 상기 제3 도전성 레이어 사이에 개재되는 제2 절연성 레이어(예: 도 8에 도시된 제2 절연성 레이어(805))와, 상기 제1 도전성 레이어와 전기적으로 분리되는 상기 제1 개구부 내의 제1 도전성 플레이트(plate)(예: 도 8에 도시된 제1 도전성 플레이트(813))와, 상기 제2 도전성 레이어와 전기적으로 분리되는 상기 제2 개구부 내의 제2 도전성 플레이트(예: 도 8에 도시된 제2 도전성 플레이트(814))와, 상기 제1 절연성 레이어를 통해 상기 제1 도전성 플레이트 및 상기 제3 도전성 레이어 사이에서 전기적으로 연결되는 제1 도전성 비아(via)(예: 도 8에 도시된 제1 도전성 비아(815))와, 상기 제2 절연성 레이어를 통해 상기 제2 도전성 플레이트 및 상기 제3 도전성 레이어 사이에서 전기적으로 연결되는 제2 도전성 비아(예: 도 8에 도시된 제2 도전성 비아(816))를 포함할 수 있고, 상기 무선 통신 회로는, 3 GHz(giga hertz) 및 100 GHz 사이의 주파수를 가지는 신호를 송신하거나 수신하도록 설정되고, 상기 안테나 구조체와 전기적으로 연결될 수 있다.
다양한 실시예들에서, 상기 제1 도전성 플레이트 및 상기 제2 도전성 플레이트는, 캐패시티브(capacitive) 엘레멘트(element)를 형성할(serve to form) 수 있다. 다양한 실시예들에서, 상기 제1 도전성 비아 또는 상기 제2 도전성 비아 중 적어도 하나는, 인덕티브(inductive) 엘레멘트를 형성할(serve to form) 수 있다.
다양한 실시예들에서, 상기 안테나 구조체는, 상기 제3 도전성 레이어 내 또는 위에 형성되는 제1 도전성 라인(line)을 더 포함할 수 있다. 다양한 실시예들에서, 상기 제1 도전성 레이어 및 상기 제2 도전성 레이어는, 접지 영역(ground area)을 형성할 수 있다. 다양한 실시예들에서, 상기 안테나 구조체는, 상기 제1 도전성 레이어 내 또는 위에 형성되는 제2 도전성 라인을 더 포함할 수 있고, 상기 제2 도전성 라인은, 상기 무선 통신 회로와 전기적으로 연결될 수 있다. 다양한 실시예들에서, 상기 제2 도전성 레이어는, 접지 영역(ground area)을 형성할 수 있다.
상술한 바와 같은 PCB(printed circuit board)(예: 도 5에 도시된 PCB(500))는, 절연성(insulating) 레이어(예: 도 5에 도시된 절연성 레이어(501))와, 상기 절연성 레이어 위에(on) 배치되고, 접지 영역(ground area)(예: 도 5에 도시된 접지 영역(504)) 및 상기 접지 영역 안에(within) 배치되는 개구부(opening)(예: 도 5에 도시된 개구부(505))를 포함하는 제1 도전성(conductive) 레이어(layer)(예: 도 5에 도시된 제1 도전성 레이어(502))와, 상기 절연성 레이어 아래에(under) 배치되고, 전압(voltage)을 인가(apply)하도록 설정되는 제2 도전성 레이어(예: 도 5에 도시된 제2 도전성 레이어(503))와, 상기 개구부 안에 배치되고, 상기 접지 영역으로부터 이격되는(spaced from) 도전성 비아패드(via pad)(예: 도 5에 도시된 도전성 비아패드(506))와, 상기 절연성 레이어 내에(in) 배치되고, 상기 도전성 비아패드와 상기 제2 도전성 레이어를 전기적으로 연결하도록 설정되는 도전성 비아(via)(예: 도 5에 도시된 도전성 비아(508))를 포함할 수 있고, 상기 도전성 비아패드는, 상기 접지 영역과 전기적으로 분리될 수 있다.
다양한 실시예들에서, 상기 제1 도전성 레이어, 상기 제2 도전성 레이어, 및 상기 절연성 레이어는 서로 평행하도록 위치될 수 있다.
다양한 실시예들에서, 상기 도전성 비아패드와 상기 제2 도전성 레이어 사이의 거리는, 상기 제1 도전성 레이어와 상기 제2 도전성 레이어 사이의 거리에 상응할 수 있다.
다양한 실시예들에서, 상기 전압은, 상기 도전성 비아 및 상기 도전성 비아패드에 인가될 수 있다. 다양한 실시예들에서, 상기 전압을 인가한 상기 도전성 비아패드와 상기 접지 영역은, 캐패시티브(capacitive) 엘레멘트(element)를 형성할(serve to form) 수 있다. 다양한 실시예들에서, 상기 PCB는 제1 칩(chip)을 더 포함할 수 있고, 상기 캐패시티브 엘레멘트는, 잡음(noise)이 상기 제1 칩으로부터 상기 제1 칩과 구별되는 제2 칩에게 송신되는 신호에 포함되는 것을 감소하기 위해 이용될 수 있다. 예를 들면, 상기 신호는, 초고주파(mmWave) 대역과 관련될 수 있다.
다양한 실시예들에서, 상기 개구부의 형상(shape)은, 상기 도전성 비아패드의 형상에 상응할 수 있다.
상술한 바와 같은 다양한 실시예들에 따른 안테나 구조체(antenna structure)(예: 도 4a 내지 4b에 도시된 통신 장치(400))는, 무선 통신과 관련된 적어도 하나의 회로(circuitry)와, 상기 적어도 하나의 회로와 기능적으로 결합되는 PCB(printed circuit board)(예: 도 4에 도시된 기판(410))를 포함할 수 있고, 상기 PCB는, 절연성(insulating) 레이어(도 5에 도시된 절연성 레이어(501))와, 상기 절연성 레이어의 일 면(a surface)과 접촉되고, 접지 영역(ground area)(예: 도 5에 도시된 접지 영역(504)) 및 상기 접지 영역 안에(within) 배치되는 복수의 개구부(opening)들(예: 도 5에 도시된 복수의 개구부들(505))을 포함하는 제1 도전성(conductive) 레이어(예: 도 5에 도시된 제1 도전성 레이어(502))와, 상기 절연성 레이어의 다른 면(another surface)과 접촉되고, 전압(voltage)을 인가하도록 설정되는 제2 도전성 레이어(예: 도 5에 도시된 제2 도전성 레이어(503))와, 상기 복수의 개구부들 안에 각각 배치되고, 상기 접지 영역으로부터 이격되는 복수의 도전성 비아패드(via pad)들(예: 도 5에 도시된 복수의 비아패드들(506))과, 상기 절연성 레이어 내에 배치되고, 상기 복수의 도전성 비아패드들 각각과 상기 제2 도전성 레이어를 전기적으로 연결하도록 설정되는 복수의 도전성 비아(via)들(예: 도 5에 도시된 복수의 도전성 비아들(508))을 포함할 수 있다.
다양한 실시예들에서, 상기 복수의 비아들 각각을 통해 상기 전압이 인가되는 상기 복수의 도전성 비아패드들 각각과 상기 접지 영역은, 복수의 임피던스(impedance) 엘레멘트(element)들을 형성할(serve to form) 수 있다.
다양한 실시예들에서, 상기 복수의 비아패드들 각각과 상기 제2 도전성 레이어 사이의 거리는, 상기 제1 도전성 레이어와 상기 제2 도전성 레이어 사이의 거리에 상응할 수 있다.
다양한 실시예들에서, 상기 복수의 도전성 비아패드들은, 직사각형의(rectangular) 형상으로 배열될(arranged with) 수 있다. 다양한 실시예들에서, 상기 복수의 도전성 비아패드들 각각과 상기 접지 영역으로 설정되는(configured with) 복수의 구조체(structure)들은, 초고주파(mmWave) 대역 상의 노이즈를 제거(filter out)하기 위해 이용될 수 있다.
본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(ROM: read only memory), 전기적 삭제가능 프로그램가능 롬(EEPROM: electrically erasable programmable read only memory), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(CD-ROM: compact disc-ROM), 디지털 다목적 디스크(DVDs: digital versatile discs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 상기 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WLAN(wide LAN), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 개시의 구체적인 실시예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 전자 장치(electronic device)에 있어서,
    하우징(housing);
    상기 하우징 내에 위치되는 안테나 구조체(antenna structure); 및
    무선 통신 회로(wireless communication circuit)를 포함하고, 상기 안테나 구조체는,
    제1 개구부를 포함하는 제1 도전성(conductive) 레이어(layer);
    상기 제1 도전성 레이어에 평행(parallel)하게 위치되고, 상기 제1 도전성 레이어를 위에서 봤을 때 상기 제1 개구부와 적어도 일부 중첩하는 제2 개구부를 포함하는 제2 도전성 레이어;
    상기 제1 도전성 레이어에 평행하게 위치되고, 상기 제1 도전성 레이어 및 상기 제2 도전성 레이어 사이에 개재되는(interposed) 제3 도전성 레이어;
    상기 제1 도전성 레이어 및 상기 제3 도전성 레이어 사이에 개재되는 제1 절연성(insulating) 레이어;
    상기 제2 도전성 레이어 및 상기 제3 도전성 레이어 사이에 개재되는 제2 절연성 레이어;
    상기 제1 도전성 레이어와 전기적으로 분리되는 상기 제1 개구부 내의 제1 도전성 플레이트(plate);
    상기 제2 도전성 레이어와 전기적으로 분리되는 상기 제2 개구부 내의 제2 도전성 플레이트;
    상기 제1 절연성 레이어를 통해 상기 제1 도전성 플레이트 및 상기 제3 도전성 레이어 사이에서 전기적으로 연결되는 제1 도전성 비아(via); 및
    상기 제2 절연성 레이어를 통해 상기 제2 도전성 플레이트 및 상기 제3 도전성 레이어 사이에서 전기적으로 연결되는 제2 도전성 비아를 포함하고,
    상기 무선 통신 회로는,
    3 GHz(giga hertz) 및 100 GHz 사이의 주파수를 가지는 신호를 송신하거나 수신하도록 설정되고, 상기 안테나 구조체와 전기적으로 연결되는 전자 장치.
  2. 청구항 1에 있어서, 상기 제1 도전성 플레이트 및 상기 제2 도전성 플레이트는,
    캐패시티브(capacitive) 엘레멘트(element)를 형성하는(serve to form) 전자 장치.
  3. 청구항 2에 있어서, 상기 제1 도전성 비아 또는 상기 제2 도전성 비아 중 적어도 하나는,
    인덕티브(inductive) 엘레멘트를 형성하는(serve to form) 전자 장치.
  4. 청구항 1에 있어서, 상기 안테나 구조체는,
    상기 제3 도전성 레이어 내 또는 위에 형성되는 제1 도전성 라인(line)을 더 포함하는 전자 장치.
  5. 청구항 4에 있어서, 상기 제1 도전성 레이어 및 상기 제2 도전성 레이어는,
    접지 영역(ground area)을 형성하는 전자 장치.
  6. 청구항 4에 있어서, 상기 안테나 구조체는,
    상기 제1 도전성 레이어 내 또는 위에 형성되는 제2 도전성 라인을 더 포함하고,
    상기 제2 도전성 라인은,
    상기 무선 통신 회로와 전기적으로 연결되는 전자 장치.
  7. 청구항 6에 있어서, 상기 제2 도전성 레이어는,
    접지 영역(ground area)을 형성하는 전자 장치.
  8. PCB(printed circuit board)에 있어서,
    절연성(insulating) 레이어;
    상기 절연성 레이어 위에(on) 배치되고, 접지 영역(ground area) 및 상기 접지 영역 안에(within) 형성되는 복수의 개구부들을 포함하는 제1 도전성(conductive) 레이어(layer);
    상기 절연성 레이어 아래에(under) 배치되고, 전압(voltage)을 인가(apply)하도록 설정되는 제2 도전성 레이어;
    상기 복수의 개구부들 안에 각각 배치되고, 상기 접지 영역으로부터 이격되는(spaced from) 복수의 도전성 비아패드들(via pads); 및
    상기 절연성 레이어 내에(in) 배치되고, 상기 복수의 도전성 비아패드들 각각과 상기 제2 도전성 레이어를 전기적으로 연결하도록 설정되는 복수의 도전성 비아들(vias)을 포함하고,
    상기 복수의 도전성 비아패드들 각각은,
    상기 접지 영역과 전기적으로 분리되는 PCB.
  9. 청구항 8에 있어서, 상기 제1 도전성 레이어, 상기 제2 도전성 레이어, 및 상기 절연성 레이어는 서로 평행하도록 위치되는 PCB.
  10. 청구항 8에 있어서, 상기 복수의 도전성 비아패드들 각각과 상기 제2 도전성 레이어 사이의 거리는,
    상기 제1 도전성 레이어와 상기 제2 도전성 레이어 사이의 거리에 상응하는 PCB.
  11. 청구항 8에 있어서, 상기 전압은,
    상기 복수의 도전성 비아들 및 상기 복수의 도전성 비아패드들에 인가되는 PCB.
  12. 청구항 11에 있어서, 상기 전압을 인가한 상기 복수의 도전성 비아패드들 각각과 상기 접지 영역은,
    캐패시티브(capacitive) 엘레멘트(element)를 형성하는(serve to form) PCB.
  13. 청구항 12에 있어서,
    제1 칩(chip)을 더 포함하고,
    상기 캐패시티브 엘레멘트는,
    잡음(noise)이 상기 제1 칩으로부터 상기 제1 칩과 구별되는 제2 칩에게 송신되는 신호에 포함되는 것을 감소하기 위해 이용되는 PCB.
  14. 청구항 13에 있어서, 상기 신호는,
    초고주파(mmWave) 대역과 관련되는 PCB.
  15. 청구항 8에 있어서, 상기 개구부의 형상(shape)은,
    상기 복수의 도전성 비아패드들 각각의 형상에 상응하는 PCB.
  16. 안테나 구조체(antenna structure)에 있어서,
    무선 통신과 관련된 적어도 하나의 회로(circuitry); 및
    상기 적어도 하나의 회로와 기능적으로 결합되는 PCB(printed circuit board)를 포함하고, 상기 PCB는,
    절연성(insulating) 레이어;
    상기 절연성 레이어의 일 면(a surface)과 접촉되고, 접지 영역(ground area) 및 상기 접지 영역 안에(within) 배치되는 복수의 개구부들을 포함하는 제1 도전성(conductive) 레이어;
    상기 절연성 레이어의 다른 면(another surface)과 접촉되고, 전압(voltage)을 인가하도록 설정되는 제2 도전성 레이어;
    상기 복수의 개구부들 안에 각각 배치되고, 상기 접지 영역으로부터 이격되는 복수의 도전성 비아패드(via pad)들; 및
    상기 절연성 레이어 내에 배치되고, 상기 복수의 도전성 비아패드들 각각과 상기 제2 도전성 레이어를 전기적으로 연결하도록 설정되는 복수의 도전성 비아(via)들을 포함하는 안테나 구조체.
  17. 청구항 16에 있어서, 상기 복수의 도전성 비아들 각각을 통해 상기 전압이 인가되는 상기 복수의 도전성 비아패드들 각각과 상기 접지 영역은,
    복수의 임피던스(impedance) 엘레멘트(element)들을 형성하는(serve to form) 안테나 구조체.
  18. 청구항 16에 있어서, 상기 복수의 비아패드들 각각과 상기 제2 도전성 레이어 사이의 거리는,
    상기 제1 도전성 레이어와 상기 제2 도전성 레이어 사이의 거리에 상응하는 안테나 구조체.
  19. 청구항 16에 있어서, 상기 복수의 도전성 비아패드들은,
    직사각형의(rectangular) 형상으로 배열되는(arranged with) 안테나 구조체.
  20. 청구항 19에 있어서, 상기 복수의 도전성 비아패드들 각각과 상기 접지 영역으로 설정되는(configured with) 복수의 구조체(structure)들은,
    초고주파(mmWave) 대역 상의 노이즈를 제거(filter out)하기 위해 이용되는 안테나 구조체.
KR1020170182912A 2017-12-28 2017-12-28 적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치 KR102419622B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170182912A KR102419622B1 (ko) 2017-12-28 2017-12-28 적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치
PCT/KR2018/016496 WO2019132448A1 (ko) 2017-12-28 2018-12-21 적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치
US16/957,158 US11688928B2 (en) 2017-12-28 2018-12-21 Structure for blocking noise in at least one designated band and electronic device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170182912A KR102419622B1 (ko) 2017-12-28 2017-12-28 적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20190080452A KR20190080452A (ko) 2019-07-08
KR102419622B1 true KR102419622B1 (ko) 2022-07-11

Family

ID=67067846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170182912A KR102419622B1 (ko) 2017-12-28 2017-12-28 적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치

Country Status (3)

Country Link
US (1) US11688928B2 (ko)
KR (1) KR102419622B1 (ko)
WO (1) WO2019132448A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620179B1 (ko) * 2018-07-24 2024-01-03 삼성전자주식회사 방열 구조를 갖는 전자 장치
WO2021153821A1 (ko) * 2020-01-30 2021-08-05 엘지전자 주식회사 5g 안테나를 구비하는 전자 기기
WO2021153820A1 (ko) * 2020-01-30 2021-08-05 엘지전자 주식회사 5g 안테나를 구비하는 전자 기기
EP4216369A4 (en) * 2021-01-20 2024-04-24 Samsung Electronics Co., Ltd. ANTENNA AND ELECTRONIC DEVICE INCLUDING SAME
KR20220158967A (ko) * 2021-05-25 2022-12-02 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 장치
EP4350884A1 (en) * 2021-05-31 2024-04-10 LG Electronics Inc. Electronic device having antenna

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661568B2 (ja) 1994-11-14 1997-10-08 日本電気株式会社 導波管・平面線路変換器
KR100707242B1 (ko) 2005-02-25 2007-04-13 한국정보통신대학교 산학협력단 유전체 칩 안테나
JPWO2009131140A1 (ja) 2008-04-22 2011-08-18 日本電気株式会社 電磁バンドギャップ構造及びその製造方法、フィルタ素子、フィルタ素子内蔵プリント基板
KR101006985B1 (ko) 2008-10-20 2011-01-12 삼성전기주식회사 인쇄회로기판 제조방법
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
US10485095B2 (en) * 2011-03-10 2019-11-19 Mediatek, Inc. Printed circuit board design for high speed application
KR101255947B1 (ko) * 2011-10-05 2013-04-23 삼성전기주식회사 대역폭 조절 가능한 유전체 공진기 안테나
WO2014045966A1 (ja) * 2012-09-21 2014-03-27 株式会社村田製作所 偏波共用アンテナ
RU2622483C1 (ru) * 2016-01-11 2017-06-15 Самсунг Электроникс Ко., Лтд. Мобильное устройство с фазированной антенной решеткой вытекающей волны
WO2017122905A1 (en) 2016-01-11 2017-07-20 Samsung Electronics Co., Ltd. Wireless communication device with leaky-wave phased array antenna

Also Published As

Publication number Publication date
US11688928B2 (en) 2023-06-27
US20200373647A1 (en) 2020-11-26
KR20190080452A (ko) 2019-07-08
WO2019132448A1 (ko) 2019-07-04

Similar Documents

Publication Publication Date Title
KR102424681B1 (ko) 통신 장치 배치 구조 및 그것을 포함하는 전자 장치
KR102419622B1 (ko) 적어도 하나의 지정된 대역 상의 노이즈를 차단하기 위한 구조체 및 그것을 포함하는 전자 장치
KR102425821B1 (ko) 커플링 급전을 이용한 이중 대역 안테나 및 그것을 포함하는 전자 장치
EP3656113B1 (en) Electronic device comprising antenna
KR102562631B1 (ko) 안테나 및 그것을 포함하는 전자 장치
KR102396315B1 (ko) 안테나 장치 및 그것으로 포함하는 전자 장치
KR102387939B1 (ko) 안테나 및 그 안테나를 포함하는 전자 장치
KR102493356B1 (ko) 회로 기판에 배치된 쉴드 캔의 상면에 다른 회로 기판이 배치된 구조 및 이를 포함하는 전자 장치
KR102372187B1 (ko) 센싱 전극을 포함하는 통신 장치를 포함하는 전자 장치
KR20190141474A (ko) 도전성 패턴을 포함하는 안테나 및 그것을 포함하는 전자 장치
US10985463B2 (en) Loop type antenna and electronic device including same
US20220103668A1 (en) Antenna and electronic apparatus including same
KR102352491B1 (ko) 안테나 및 안테나를 포함하는 전자 장치
US11439009B2 (en) Printed circuit board and electronic device including the same
US11183748B2 (en) Electronic device including antenna module
KR20220091980A (ko) 안테나 구조 및 이를 포함하는 전자 장치
KR102664682B1 (ko) 도전성 측면 부재를 이용한 안테나 및 그것을 포함하는 전자 장치
US20230009036A1 (en) Printed circuit board comprising ground wire
US20220224003A1 (en) Antenna structure and electronic device with same
US11563280B2 (en) Electronic device including antenna
KR20210054336A (ko) 그립 감지 방법 및 이를 지원하는 전자 장치
KR20220031405A (ko) 커패시턴스 센서를 포함하는 전자 장치
US20200350669A1 (en) Substrate for preventing deterioration of antenna performance and electronic device comprising same
KR20240047886A (ko) 안테나를 포함하는 전자 장치
KR20240031822A (ko) 사이드 키 연성 회로 기판을 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant