JPWO2009022583A1 - 多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置 - Google Patents

多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置 Download PDF

Info

Publication number
JPWO2009022583A1
JPWO2009022583A1 JP2009528087A JP2009528087A JPWO2009022583A1 JP WO2009022583 A1 JPWO2009022583 A1 JP WO2009022583A1 JP 2009528087 A JP2009528087 A JP 2009528087A JP 2009528087 A JP2009528087 A JP 2009528087A JP WO2009022583 A1 JPWO2009022583 A1 JP WO2009022583A1
Authority
JP
Japan
Prior art keywords
porous silica
film
precursor composition
silica precursor
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009528087A
Other languages
English (en)
Other versions
JP5586227B2 (ja
Inventor
中山　高博
高博 中山
野末　竜弘
竜弘 野末
村上　裕彦
村上　　裕彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2009528087A priority Critical patent/JP5586227B2/ja
Publication of JPWO2009022583A1 publication Critical patent/JPWO2009022583A1/ja
Application granted granted Critical
Publication of JP5586227B2 publication Critical patent/JP5586227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/02—Polysilicates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3027—IV compounds
    • H01S5/3031—Si
    • H01S5/304—Si porous Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Silicon Compounds (AREA)
  • Paints Or Removers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)

Abstract

多孔質シリカ前駆体組成物が、化学式１： Ｒ１ｍ（Ｒ２−Ｏ）４−ｍＳｉ（式中、Ｒ１及びＲ２はアルキル基であって、同一であっても異なっていてもよく、ｍは０〜３のいずれかの整数を示す）で表される有機シランと、水と、アルコールと、化学式２： Ｒ３Ｎ（Ｒ４）３Ｘ（式中、Ｒ３及びＲ４はアルキル基であって、同一であっても異なっていてもよく、Ｘはハロゲン原子を示す）で表される第４級アンモニウム化合物とを含有してなり、これら成分を混合して作製される。多孔質シリカ前駆体組成物を塗布、焼成して多孔質シリカ膜を形成する。多孔質シリカ膜を有する半導体素子、画像表示素子、液晶表示素子。

Description

本発明は、多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置に関する。
近年、ＬＳＩ製造分野においては、素子の微小化が進んでいる。この微小化により配線構造における配線間距離も狭まってきているので、配線間に設けられる絶縁層材料の誘電率が高いと配線間の容量が高まり、その結果、配線を通じて伝達される電気信号の遅延が生じてしまう。そこで、絶縁層材料としては、低誘電率である多孔質シリカが用いられる場合が多く、特に疎水性を有する疎水性多孔質シリカが絶縁層材料に適していることが知られている（例えば、特許文献１参照）。
特開２００３−１１５４８６号公報（請求項１等）
ところで、前記疎水性多孔質シリカは、その前駆体組成物の作製工程において、有機シランの加水分解のために酸性の触媒を添加するので、得られた前駆体組成物が酸性となっている。従って、この酸性の前駆体組成物を塗布して疎水性多孔質シリカを形成する場合、耐酸性のないスピン塗布装置を用いることができないという問題があった。
そこで、本発明の課題は、前記従来技術の問題点を解決し、触媒としての酸やアルカリを含まない中性の多孔質シリカ前駆体組成物及びその作製方法を提供することにある。また、多孔質シリカ前駆体組成物を用いて中性の多孔質シリカ膜及びその作製方法を提供することにある。さらに、この中性の多孔質シリカ膜を用いた半導体素子、画像表示装置及び液晶表示装置等を提供することにある。
本発明の多孔質シリカ前駆体組成物は、化学式１： Ｒ１ ｍ（Ｒ２−Ｏ）４−ｍＳｉ（式中、Ｒ１及びＲ２はアルキル基であって、同一であっても異なっていてもよく、ｍは０〜３のいずれかの整数を示す）で表される有機シランと、水と、アルコールと、化学式２： Ｒ３Ｎ（Ｒ４）３Ｘ（式中、Ｒ３及びＲ４はアルキル基であって、同一であっても異なっていてもよく、Ｘはハロゲン原子を示す）で表される第４級アンモニウム化合物とを含有することを特徴とする。
本発明の多孔質シリカ前駆体組成物において、有機シランは、多孔質シリカを構成するＳｉを供給するためのものであり、水は、有機シランを加水分解して−Ｓｉ−Ｏ−Ｓｉ−結合を形成するためのものであり、アルコールは、多孔質シリカ前駆体組成物の粘度を調整すると共に、前駆体組成物のゲル化を防止するためのものである。第４級アンモニウム化合物は、界面活性剤としての役割を果たすと共に、加水分解の触媒としての役割を果たすものである。これらを含有してなることで、本発明の多孔質シリカ前駆体組成物は、中性であり、焼成すると界面活性剤が蒸発し多数の空隙を作って、低誘電率膜を形成することができる。
前記アルキル基は、炭素数７以下のアルキル基であることが好ましい。炭素数が７よりも大きいと、焼成時に起こる縮重合反応（Ｒ−Ｏ−Ｓｉ＋Ｓｉ−ＯＨ → Ｓｉ−Ｏ−Ｓｉ＋ＲＯＨ）の影響により、膜の収縮割合が大きくなって、クラックが生じたり、基板から膜が剥離しやすいからである。
前記第４級アンモニウム化合物におけるハロゲン原子は、塩素又は臭素であることが好ましい。
前記有機シランと水とのモル比は１：１〜１：３０であり、かつ、前記有機シランとアルコールとのモル比は１：１０〜１：３００であることが好ましい。
有機シラン１モルに対し水が１倍より少ないと、加水分解が生じないので、多孔質シリカを形成できず、他方で、有機シラン１モルに対し水が３０倍より多いと、加水分解が進みすぎて短期間でゲル化する。また、有機シラン１モルに対しアルコールが１０倍より少ないと、得られた組成物が短期間でゲル化しやすく、他方で、有機シラン１モルに対しアルコールが３００倍より多いと、粘度が低すぎて得られた組成物を塗布しにくい。
前記有機シランと第４級アンモニウム化合物とのモル比は、１：０．０５〜１：０．４０であることが好ましい。有機シラン１モルに対し第４級アンモニウム化合物が０．０５倍より少ないと界面活性剤である第４級アンモニウム化合物が少なすぎて有機シランに対してミセルを作ることができず、他方で、有機シラン１モルに対し第４級アンモニウム化合物が０．４０倍より大きいと、塗布した際に膜が層状になってしまい、多孔質膜を形成することができないからである。
前記多孔質シリカ前駆体組成物は、疎水性物質を含むことが好ましい。疎水性物質を含むことで、形成された膜が吸湿耐性を有すると共に、前駆体組成物の経時変化を抑制することが可能となる。
本発明の多孔質シリカ前駆体組成物の作製方法は、化学式１：Ｒ１ ｍ（Ｒ２−Ｏ）４−ｍＳｉ（式中、Ｒ１及びＲ２はアルキル基であって、同一であっても異なっていてもよく、ｍは０〜３のいずれかの整数を示す）で表される有機シランと、水と、アルコールと、化学式２： Ｒ３Ｎ（Ｒ４）３Ｘ（式中、Ｒ３及びＲ４はアルキル基であって、同一であっても異なっていてもよく、Ｘはハロゲン原子を示す）で表される第４級アンモニウム化合物とを混合する混合工程を含むことを特徴とする。
本発明の多孔質シリカ前駆体組成物の作製方法では、酸性又はアルカリ性の触媒を用いないので、得られた多孔質シリカ前駆体組成物は、中性となる。
前記混合工程後、４０〜７０℃で加熱することを特徴とする。この温度範囲で加熱することで、所望の加水分解が進むが、７０℃より高いと、加水分解が進みすぎて、膜形成前に重合しすぎてしまい、４０℃より低いと、加水分解が遅く、所望の膜を形成することができない。
前記混合工程において、疎水性物質を加えることが好ましい。
本発明の多孔質シリカ膜は、前記多孔質シリカ前駆体組成物を用いて形成されたことを特徴とする。
前記した中性の多孔質シリカ前駆体組成物を用いて形成されたことで、本発明の多孔質シリカ膜は中性となる。
本発明の多孔質シリカ膜の形成方法は、前記多孔質シリカ前駆体組成物、又は前記多孔質シリカ前駆体組成物の作製方法により得られた多孔質シリカ前駆体組成物を基板上に塗布する塗布工程と、基板を２５０〜５００℃で焼成する焼成工程とを含むことを特徴とする。
前記した中性の多孔質シリカ前駆体組成物を用いて形成されたことで、本発明の多孔質シリカ膜の形成方法により得られた膜は、中性となる。また、２５０〜５００℃で焼成して多孔質膜を得ることができるので、デバイスの耐熱温度以下で膜を形成することが可能となる。
前記焼成工程は、酸素含有雰囲気中で行なわれることが好ましい。酸素含有雰囲気中で行なうことで、多孔質シリカ膜が、高い強度を有するようになる。
また、前記焼成工程後、疎水化処理を行なうことが好ましい。この疎水化処理は、７０〜５００℃の疎水性物質含有雰囲気中で行なわれることが好ましい。疎水化処理を行なうことで、形成された膜が吸湿耐性を有するようになる。
本発明の多孔質シリカ膜の形成方法として、上記された多孔質シリカ前駆体組成物、又は上記の作製方法により得られた多孔質シリカ前駆体組成物を基板上に塗布する塗布工程と、該基板を酸素原子含有雰囲気中で３５０〜５００℃で焼成する焼成工程と、疎水化処理を行なうことが好ましい。また、多孔質シリカ膜の形成方法としては、上記多孔質シリカ前駆体組成物、又は上記多孔質シリカ前駆体組成物の作製方法により得られた多孔質シリカ前駆体組成物を基板上に塗布する塗布工程と、該基板を酸素原子含有雰囲気中で３５０〜５００℃で焼成する焼成工程とからなることが好ましい。
本発明の半導体素子は、基板に設けられた配線層上に、第１絶縁膜として有機ケイ素化合物膜又は多孔質酸化シリコン膜、及び層間絶縁膜を順に設けてなり、さらに配線溝内にＣｕ配線膜が埋設されてなるデュアルダマシン構造体を含む半導体素子において、前記層間絶縁膜が、前記多孔質シリカ膜、又は前記いずれかの多孔質シリカ膜の形成方法により得られた多孔質シリカ膜からなることを特徴とする。また、本発明の半導体素子は、基板に設けられた配線層上に、第１絶縁膜として有機ケイ素化合物膜又は多孔質酸化シリコン膜、層間絶縁膜、及び絶縁膜保護層を順に形成し、さらに配線溝内にＣｕ配線膜が埋設されてなるデュアルダマシン構造体を含む半導体素子において、前記絶縁膜保護層が、前記多孔質シリカ膜、又は前記いずれかの多孔質シリカ膜の形成方法により得られた多孔質シリカ膜からなることを特徴とする。
本発明の画像表示装置は、中間密着層を介して透明導電膜と低屈折率膜とを積層してなるディスプレイ窓材用光学薄膜を有する画像表示装置において、前記低屈折率膜が、前記多孔質シリカ膜、又は前記多孔質シリカ膜の形成方法により得られた多孔質シリカ膜からなることを特徴とする。
本発明の液晶表示装置は、一対の基板と、該一対の基板の互いに対向する面上に順次成膜された透明導電膜及び液晶配向制御膜と、液晶配向制御膜間に液晶を封入して成る液晶層とを少なくとも含む液晶表示装置において、前記液晶配向制御膜が、前記多孔質シリカ膜、又は前記多孔質シリカ膜の形成方法により得られた多孔質シリカ膜からなることを特徴とする。
本発明の多孔質シリカ前駆体組成物及び本発明の作製方法により得られた多孔質シリカ前駆体組成物は中性であるから、耐酸性のない装置を用いて塗布・成膜することが可能となるという優れた効果を奏する。また、本発明の多孔質シリカ膜及び本発明の形成方法により得られた多孔質シリカ膜は、強度が高く、低誘電率であり、さらに屈折率が低いという優れた効果を奏する。
また、本発明の半導体素子は、層間絶縁膜として、低誘電率で、かつ、強度が高い本発明の多孔質シリカを用いているので、性能が高いという効果を奏し、本発明の画像表示装置は、本発明の多孔質シリカを低屈折率膜として用いているので、光の取り出し効率がよいという効果を奏し、本発明の液晶表示装置は、劣化しにくい本発明の多孔質シリカを用いているので、性能が高いという効果を奏する。
上記したように、本発明の多孔質シリカ膜の形成方法においては、上記多孔質シリカ前駆体組成物、又は上記作製方法により得られた多孔質シリカ前駆体組成物を基板上に塗布する塗布工程と、該基板を酸素原子含有雰囲気中で３５０〜５００℃で焼成する焼成工程と、疎水化処理を行なうことが好ましく、また、多孔質シリカ膜の形成方法においては、上記多孔質シリカ前駆体組成物、又は上記作製方法により得られた多孔質シリカ前駆体組成物を基板上に塗布する塗布工程と、該基板を酸素原子含有雰囲気中で３５０〜５００℃で焼成する焼成工程とからなることが好ましい。
上記多孔質シリカ膜の作製条件、例えば、各機能性膜の作製条件について説明する。
半導体絶縁膜を作製する条件としては、例えば、有機シラン１モルに対して、水１０〜２０モル、アルコール１０〜２０モル、第４級アンモニウム化合物０．１〜０．３モル、疎水性物質０．１〜０．２モルを用い、焼成は、空気又は酸素等の酸素原子含有雰囲気中で、３５０〜５００℃で３０〜６０分間行い、その後の疎水化処理は、３５０〜５００℃で３０〜１２０分間行うことが好ましい。
絶縁保護膜を作製する条件としては、例えば、有機シラン１モルに対して、水１５〜２０モル、アルコール３０〜１００モル、第４級アンモニウム化合物０．１〜０．３モル、疎水性物質０．１〜０．２モルを用い、焼成は、空気又は酸素等の酸素原子含有雰囲気中で、３５０〜５００℃で３０〜６０分間行い、その後の疎水化処理は、３５０〜５００℃で３０〜１２０分間行うことが好ましい。
光学膜を作製する条件としては、例えば、有機シラン１モルに対して、水１５〜２０モル、アルコール１０〜５０モル、第４級アンモニウム化合物０．２〜０．４モル、疎水性物質０．１〜０．２モルを用い、焼成は、空気又は酸素等の酸素原子含有雰囲気中で、３５０〜５００℃で３０〜６０分間行い、その後の疎水化処理は、３５０〜５００℃で３０〜１２０分間行うことが好ましい。
以下、本発明の多孔質シリカ前駆体組成物について説明する。
本発明の多孔質シリカ前駆体組成物は、化学式１： Ｒ１ ｍ（Ｒ２−Ｏ）４−ｍＳｉ（式中、Ｒ１及びＲ２はアルキル基であって、同一であっても異なっていてもよく、ｍは０〜３のいずれかの整数を示す）で表される有機シランと、水と、アルコールと、化学式２： Ｒ３Ｎ（Ｒ４）３Ｘ（式中、Ｒ３及びＲ４はアルキル基であって、同一であっても異なっていてもよく、Ｘはハロゲン原子を示す）で表される第４級アンモニウム化合物とを含有する。
前記有機シランを表す化学式１のうち、アルキル基Ｒ１及びＲ２としては、炭素数７以下のアルキル基（メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル、ヘプチル）があげられ、直鎖を有するものでも側鎖を有するものでもよい。より好ましくは、炭素数１〜３のアルキル基である。上記の化学式１で表される有機シランとしては、例えば、テトラエトキシシラン、テトラメトキシシラン、テトラプロポキシシラン、エチルトリエトキシシラン、メチルトリエトキシシラン、メチルトリメトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、トリメチルメトキシシラン、トリメチルエトキシシランなどがあげられる。
水に関しては、水と有機シランとのモル比が１：１〜１：３０であることが好ましく、１：１０〜１：２０であることがより好ましく、１：１０であることが最も好ましい。
アルコールとしては、前駆体組成物を成膜対象物、例えば基板上に塗布する場合に、基板に均一に塗布できる粘度に調整することができ、かつ、短期間で組成物がゲル化しないようなものを用いることができる。このようなアルコールとしては、低級アルコールが好ましく、例えば、２−プロパノール、メタノール、エタノールがあげられる。この場合に、有機シランとアルコールとのモル比は１：１０〜１：３００であることが好ましく、膜厚に応じて適宜設定でき、薄い膜を形成したい場合には、１：３００まで比率を高くし、厚い膜を形成したい場合には、１：１０まで比率を低くすればよい。
第４級アンモニウム化合物は中性であり、このような酸性ではない第４級アンモニウム化合物を触媒として用いることで、中性の多孔質シリカ前駆体組成物を作製しうる。アルキル基Ｒ３及びＲ４としては、炭素数７以下のアルキル基（メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル、ヘプチル）があげられ、直鎖を有するものであっても側鎖を有するものであってもよい。また、ハロゲン原子は、臭素又は塩素であることが好ましい。このような第４級アンモニウム化合物としては、例えば、臭化テトラプロピルアンモニウム等が挙げられ、これらを２以上組み合わせてもよい。
この第４級アンモニウム化合物は、界面活性剤であるから、その種類や添加量を調整して、例えば空隙率５０％以上の低比誘電率の層間絶縁膜を作製することが可能である。空隙率が高くなるに従って、例えば空隙率が８０％程度に達すると、非常に比誘電率の小さい層間絶縁膜を得ることができるが、膜の強度が低くなる。
本発明の多孔質シリカ前駆体組成物には、疎水性物質を含有せしめてもよい。このような疎水性物質としては、アルキル基を有するジシラザン化合物又はアルキル基を有するシロキサン化合物、例えば、ヘキサメチルジシラザン、ヘキサエチルジシラザン、プロピルジシラザン、ヘキサメチルジシロキサン、ヘキサエチルジシロキサン、テトラエチルジメチルシロキサンがある。特に、メチル基を有するジシラザン化合物、または、メチル基を有するシロキサン化合物が好ましいが、中でも、メチル基を有するシロキサン化合物を用いることが好ましい。シロキサン化合物は、ジシラザン化合物に比べて、溶液中で安定であるので、膜形成前に重合が始まりにくいからである。この場合、疎水性物質は、有機シラン１モルに対し０．０５〜０．３モル加えることが好ましく、より好ましくは、０．１〜０．２モルである。０．３モルよりも多いと反応（加水分解）が進まず、０．０５モルよりも少ないと、膜の疎水性が不十分となる。
また、本発明の多孔質シリカ前駆体組成物には、その粘度、形成された膜の膜厚及び膜形成時の蒸発速度の調整のために、有機溶剤などを適宜加えてもよい。このような有機溶剤としては、沸点が高いもの、例えば、酢酸ｎ−ブチル、キシレン、イソブチルアルコールがあげられる。
以下、本発明の多孔質シリカ前駆体組成物の作製方法について説明する。
本発明の多孔質シリカ前駆体組成物は、前記した有機シラン、水、アルコール、第４級アンモニウム化合物とを混合して作製される。この場合、混合した後、４０〜７０℃で加熱することにより、所望の速さで加水分解が進む。また、混合する際に、前記した疎水性物質を加えてもよい。
本発明の多孔質シリカ膜は、前記した多孔質シリカ前駆体組成物を基板上に塗布した後に（塗布工程）、２５０〜５００℃で公知の赤外線加熱炉などを用いて１０分〜２時間焼成して（焼成工程）得られるものである。この範囲であれば、膜の強度も十分であり、かつ、第４級アンモニウムが蒸発して、低誘電率の膜を得ることができる。
塗布方法としては、公知の塗布方法（例えば、スピン塗布法など）を用いることができ、この場合に、本発明の前駆体組成物が中性であるために耐酸性のない装置であっても用いることができる。スピン塗布法の場合、粘度にもよるが、回転数５００ｒｐｍ以上、好ましくは１０００ｒｐｍ以上である。
このようにして前駆体組成物が塗布された基板を焼成処理することによって、水、アルコール、界面活性剤を蒸発させて、多数の空隙部分を有する多孔質シリカ膜を形成することが可能となる。焼成工程は、酸素原子含有雰囲気中で行なうことが好ましい。この雰囲気中で行なうことで、強度の高い膜を得ることができる。
また、前記焼成工程後、７０〜５００℃の疎水性物質含有雰囲気中で疎水化処理を行なってもよい。この場合には、疎水性物質を、１×１０２〜５×１０３Ｐａ下、窒素などをキャリアガスとするバブリング法により焼成処理室内に１５〜１２０分間導入して、行なうことができる。この場合の疎水性物質としては、上記のシロキサン化合物及びジシラザン化合物を用いることができるが、特にジシラザン化合物が好ましい。これは、シロキサン化合物に比べて、ジシラザン化合物のほうが熱を加えた場合に反応しやすいことから、膜形成後の処理においては、ジシラザン化合物を用いるものである。このように疎水性物質含有雰囲気中で焼成処理を行なうことで、形成された膜に疎水性を付与せしめることができる。
以上のようにして得られる多孔質シリカ膜は、中性で、低誘電率であると同時に強度が高い。そのため、半導体素子の層間絶縁膜や、半導体素子の絶縁膜保護層として用いることが可能である。
例えば、トランジスタ等の素子が形成されておりＣｕの第１配線が形成されている基板上に、第１絶縁膜としてのシリコン酸化物膜を３００〜１０００ｎｍ程度の膜厚で形成し、この第１シリコン酸化物膜上に、本発明の多孔質シリカからなる５００ｎｍ程度の層間絶縁膜を形成する。その後、ハロゲン化炭素ガスを用いて、配線溝を形成し、この配線溝を埋設するようにＣｕ配線層を形成した後に、かくして得られた積層表面に対してＣＭＰにより表面平坦化処理を行い、Ｃｕ配線膜を形成する。層間絶縁膜として用いられる多孔質シリカ膜は、本発明の多孔質シリカ膜であればよいが、特に、比誘電率や強度が、所定の範囲内にあることが好ましい。このような多孔質シリカ膜を得るためには、前駆体組成物は、上記した前駆体組成物であればよく、特に第４級アンモニウムが所定量含まれていること、及び疎水性化合物が所定量含まれていることが好ましい。
また、層間絶縁膜の形成後、この層間絶縁膜の上に５０〜２００ｎｍ程度の厚さの絶縁膜保護層を形成してもよい。この場合、層間絶縁膜を例えば有機Ｌｏｗ−ｋ材料（ポリアリールエーテルが主体のＳｉＬＫ等）で形成し、その上に本発明の多孔質シリカを用いて保護層を形成してもよく、また、層間絶縁膜及び絶縁膜保護層を、共に本発明の多孔質シリカにより形成してもよい。ただし、層間絶縁膜として形成される多孔質シリカ膜と、絶縁膜保護層として形成される多孔質シリカ膜とでは、その物性、形成条件が異なることが好ましい。絶縁膜保護層として用いられる多孔質シリカ膜は、比誘電率や強度が、所定の範囲内にあることが好ましい。このような多孔質シリカ膜を得るためには、前駆体組成物は、上記した前駆体組成物であればよいが、特に第４級アンモニウムが所定量含まれていること、及び疎水性化合物が所定量含まれていることが好ましい。
また、本発明の多孔質シリカ膜は、画像表示装置における光学薄膜構造体の低屈折率膜にも用いることができる。例えば、光学薄膜構造体は、ガラス基板状に、低屈折率膜、中間密着層、透明導電膜、及び有機ＥＬ素子や無機ＥＬ素子またはＰＬ（フォトルミネッセンス）素子などの発光層をこの順で形成して構成されているものがあげられる。
透明導電膜の材料としては、インジウム・スズ酸化物（ＩＴＯ膜）が用いられ、これにより発光素子構造の電極層が形成される。低屈折率膜としては、疎水化処理を行った多孔質シリカ材料が用いられ、透明導電膜と積層することにより、所期の高効率で発光を取り出すことが可能となる。透明導電膜と低屈折率膜との密着強度を増大させる中間密着層の材料は、ＳｉＯ２膜などの透明絶縁膜が用いられる。
本発明の光学薄膜構造体を作製する際には、最初に、低屈折率膜を、即ち、上記のいずれかの形成方法で多孔質シリカ膜をガラス基板などの透明絶縁性支持体上に形成する。例えば、前駆体組成物を、ガラス基板上にスピンコートにより塗布して低屈折率膜として成膜を行い、上記したように所定の温度で所定の時間焼成すればよい。これを洗浄した後に、低屈折率膜上に電子ビーム蒸着法や抵抗加熱法などの蒸着法や、化学気相成長法（ＣＶＤ法）によるシリコンの熱酸化物膜を形成し、又はＲＦスパッタ法により、ＳｉＯ２膜から成る透明絶縁膜を形成し、中間密着層とする。このときの中間密着層は、５〜３００ｎｍの範囲で膜厚制御でき、さらに、このときの平坦性を表す中心線平均粗さとして５０ｎｍ以下の平坦な膜表面を形成することができる。このような数値条件を満たしていれば、取り出す可視光を屈折若しくは反射させることないし、また、輝度ムラ防止を維持できる。
その後、中間密着層の上にＤＣスパッタ法により室温でインジウム・スズ酸化物（ＩＴＯ膜）の成膜を行う。このようなＩＴＯ膜は、例えば株式会社アルバック製スーパーＩＴＯ膜Ａとしても入手可能である。また、透明導電膜の材質としては、ＩＴＯ膜に限定されることなく、酸化スズ（ＳｎＯ２）、酸化インジウム（Ｉｎ２Ｏ３）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）や、これらを組み合わせた酸化カドミウム−酸化スズ（Ｃｄ２ＳｎＯ４）、酸化カドミウム−酸化亜鉛（ＣＺＴ）、酸化インジウム−酸化亜鉛（ＩＺＯ）などの可視光透過率が８０％以上の透明導電膜を用いることができる。
以上のようにして形成された光学薄膜構造体は、屈折率が低いため、ディスプレイ用窓材の構成層として適している。
さらに、本発明の多孔質シリカ膜は、液晶表示装置の液晶配向制御膜としても用いることができる。例えば、一対のガラス基板上に、透明導電膜及び配向制御膜としての本発明の多孔質シリカ膜を順次形成する。そして、２つの配向制御膜が互いに対向するように、かつ、一対の基板間距離が５０μｍとなるように組み合わせて、間に液晶層を介して対称に配置する。この場合、透明導電膜の一方が正電極となり、他方が負電極となって、対を成すように構成する。このように対称配置されて対向する各基板の外側を、互いに直交する偏光板により挟持して液晶表示装置が形成される。
以下、実施例に基づいて本発明を詳細に説明するが、本発明は実施例によってなんら限定されるものではない。
ＰＴＦＥボトルに、テトラエトキシシラン１モルと、２−プロパノール２０モルと、水２０モルと、臭化テトラプロピルアンモニウム０．２０モルとを加え、攪拌子をいれて密栓して、スターラー上に載置し、室温で２４時間攪拌した。次いで、液温５５℃で４時間攪拌して、多孔質シリカ前駆体組成物を得た。
この多孔質シリカ前駆体組成物は、均一な混合物であり、室温で数時間静置しても、分離せず、また、沈殿物もなく、中性であった。
実施例１で得られた多孔質シリカ前駆体組成物を、スピン塗布法により、回転数１０００ｒｐｍでシリコン基板上に塗布した。次いで、この基板を焼成炉に搬入し、大気中４００℃で、１５分間焼成した。得られた膜の膜厚は１７８ｎｍであった。
この膜の比誘電率を水銀プローブ式のＣＶ測定器（インピーダンスアナライザー）によって調べると、比誘電率は２．４０であった。また、エリプソメーターにより屈折率を調べると、屈折率は１．２４６であり、ＭＴＳシステムズ社製商品名ナノインテンダーによって、ヤング率及び硬度を調べると、ヤング率は６ＧＰａであり、硬度は０．５ＧＰａであった。
（比較例１）
ＰＴＦＥボトルに、テトラエトキシシラン１モルと、２−プロパノール２０モルと、水２０モルとを加え、攪拌子をいれて密栓して、スターラー上に載置し、室温で２４時間攪拌した。次いで、液温５５℃で４時間攪拌して、多孔質シリカ前駆体組成物を得た。得られた前駆体組成物は、均一な混合物であり、室温で数時間静置しても分離も沈殿もしなかった。この組成物を、スピン塗布法により、回転数１０００ｒｐｍでシリコン基板上に塗布したが、膜は残らなかった。これは、この比較例１で作製された組成物には、本発明の多孔質シリカ前駆体組成物に混合されていた触媒としての役割を果たす第４級アンモニウム化合物が混合されていないからだと考えられる。
（比較例２）
実施例１とは、臭化テトラプロピルアンモニウム０．０１モルを加えた点以外は同一条件で多孔質シリカ前駆体組成物を得た。得られた前駆体組成物は、均一な混合物であり、室温で数時間静置しても分離も沈殿もしなかった。この組成物を、スピン塗布法により、回転数１０００ｒｐｍでシリコン基板上に塗布したが、膜は残らなかった。
（比較例３）
実施例１とは、臭化テトラプロピルアンモニウム０．５モルを加えた点以外は同一条件で多孔質シリカ前駆体組成物を得た。得られた前駆体組成物は、均一な混合物であり、室温で数時間静置しても分離も沈殿もしなかった。この組成物を、スピン塗布法により、回転数１０００ｒｐｍでシリコン基板上に塗布したが、形成された膜は表面があれて白濁していた。これは、第４級アンモニウム化合物を添加しすぎた場合は、この化合物の作るミセルの形状が変わり、棒状のミセルから層状のミセルに変わるため、焼成工程で分解し、膜中から抜けるときに孔を作ることができないためであると考えられる。なお、第４級アンモニウム化合物には触媒作用もあるので、添加しすぎると、溶液が安定せず、短期間でゲル化してしまうという問題もある。
臭化テトラプロピルアンモニウム０．２０モルの代わりに、塩化ヘキサデシルトリメチルアンモニウム０．１０モルを加え、さらに疎水性物質として、ヘキサメチルジシロキサン０．１５モルを加えた以外は、実施例１と同一の条件で多孔質シリカ前駆体組成物を得た。
この多孔質シリカ前駆体は、均一な混合物であり、室温で数時間静置しても、分離も沈殿もしなかった。また、この多孔質シリカ前駆体組成物は、中性であった。
実施例３で得られた疎水性多孔質シリカ前駆体組成物を、スピン塗布法により、回転数１０００ｒｐｍでシリコン基板上に塗布した。次いで、この基板を焼成炉に搬入し、酸素中４００℃で、６０分間焼成した。その後、焼成炉内の温度を４００℃に保ったまま、窒素をキャリアガスとするバブリング法によって、圧力１×１０３Ｐａで疎水性物質としての１、１、１、３、３、３−ヘキサメチルジシラザンをバブリングして得られた雰囲気中、疎水化処理を行なった。得られた多孔質膜の膜厚は２１９ｎｍであった。
この膜の比誘電率をインピーダンスアナライザーによって調べると、比誘電率は２．４０であった。また、エリプソメーターにより屈折率を調べると、屈折率は１．２１であり、ＭＴＳシステムズ社製商品名ナノインテンダーによって、ヤング率及び硬度を求めると、ヤング率は７ＧＰａであり、硬度は０．６５ＧＰａであった。
実施例３で得られた疎水性多孔質シリカ前駆体組成物を、スピン塗布法により、回転数５００ｒｐｍでシリコン基板上に塗布した。次いで、この基板を焼成炉に搬入し、酸素中４５０℃で、３０分間焼成した。次いで、焼成炉内の温度を４５０℃に保ったまま、窒素をキャリアガスとするバブリング法によって、疎水性物質としての１、１、１、３、３、３−ヘキサメチルジシラザンをバブリングして得られた雰囲気中で、疎水化処理を行なった。得られた膜の膜厚は４１６ｎｍであった。
この膜の比誘電率をインピーダンスアナライザーによって調べると、比誘電率は２．０３であった。また、エリプソメーターにより屈折率を調べると、屈折率は１．２０であり、ＭＴＳシステムズ社製商品名ナノインテンダーによってヤング率及び硬度を調べると、ヤング率は４ＧＰａであり、硬度は０．４ＧＰａであった。
塩化ヘキサデシルトリメチルアンモニウム０．１０モルの代わりに、臭化テトラプロピルアンモニウム０．１０モルと塩化ヘキサデシルトリメチルアンモニウム０．１０モルとを加えた以外は、実施例３と同一の条件で多孔質シリカ前駆体組成物を得た。
この多孔質シリカ前駆体は、均一な混合物であり、室温で数時間静置しても、分離も沈殿もなく、中性であった。
実施例６で得られた多孔質シリカ前駆体組成物を、スピン塗布法により、回転数５００ｒｐｍでシリコン基板上に塗布した。次いで、この基板を焼成炉に搬入し、酸素中４５０℃で、３０分間焼成した。次いで、焼成炉内の温度を４５０℃に保ったまま、窒素をキャリアガスとするバブリング法によって、疎水性物質としての１、１、１、３、３、３−ヘキサメチルジシラザンをバブリングして得られた雰囲気中で、疎水化処理を行なった。得られた膜の膜厚は４０１ｎｍであった。
この膜の比誘電率をインピーダンスアナライザーによって調べると、比誘電率は２．５９であったエリプソメーターにより屈折率を調べると、屈折率は１．２１６であった。ＭＴＳシステムズ社製商品名ナノインテンダーによって、ヤング率及び硬度を調べると、ヤング率は７．９３ＧＰａであり、硬度は０．６２ＧＰａであった。
臭化テトラプロピルアンモニウム０．１０モルと塩化ヘキサデシルトリメチルアンモニウム０．１０モルの代わりに、臭化テトラプロピルアンモニウム０．１５モルと塩化ヘキサデシルトリメチルアンモニウム０．１０モルとを加えた以外は、実施例６と同一の条件で多孔質シリカ前駆体組成物を得た。
この多孔質シリカ前駆体は、均一な混合物であり、室温で数時間静置しても、分離も沈殿もせず、中性であった。
実施例８で得られた多孔質シリカ前駆体組成物を、スピン塗布法により、回転数５００ｒｐｍでシリコン基板上に塗布した。次いで、この基板を焼成炉に搬入し、酸素中４５０℃で、３０分間焼成した。次いで、焼成炉内の温度を４５０℃に保ったまま、窒素をキャリアガスとするバブリング法によって、疎水性物質としての１、１、１、３、３、３−ヘキサメチルジシラザンをバブリングして得られた雰囲気中で、疎水化処理を行なった。得られた膜の膜厚は４１５ｎｍであった。
この膜の比誘電率をインピーダンスアナライザーによって調べると、比誘電率は２．３６であった。エリプソメーターにより屈折率を調べると、屈折率は１．２２７であった。ＭＴＳシステムズ社製商品名ナノインテンダーによって、ヤング率及び硬度を調べると、ヤング率は６．６２ＧＰａであり、硬度は０．４９ＧＰａであった。本実施例で得られた膜は、絶縁膜として有用であった。
実施例１とは、臭化テトラプロピルアンモニウム０．０５モルを加えた点以外は同一条件で多孔質シリカ前駆体組成物を得た。
この多孔質シリカ前駆体組成物は、均一な混合物であり、室温で数時間静置しても、分離せず、また、沈殿物もなく、中性であった。この多孔質シリカ前駆体組成物を、スピン塗布法により、回転数１０００ｒｐｍでシリコン基板上に塗布した。次いで、この基板を焼成炉に搬入し、大気中４００℃で、１５分間焼成した。得られた膜の膜厚は９０ｎｍであった。この膜の比誘電率をインピーダンスアナライザーによって調べると、比誘電率は２．３であった。エリプソメーターにより屈折率を調べると、屈折率は１．２３であった。ＭＴＳシステムズ社製商品名ナノインテンダーによって、ヤング率及び硬度を調べると、ヤング率は８．９ＧＰａであり、硬度は０．９ＧＰａであった。本実施例で得られた膜は、絶縁保護膜として有用であった。
実施例１とは、臭化テトラプロピルアンモニウム０．４モルを加えた点以外は同一条件で多孔質シリカ前駆体組成物を得た。
この多孔質シリカ前駆体組成物は、均一な混合物であり、室温で数時間静置しても、分離せず、また、沈殿物もなく、中性であった。この多孔質シリカ前駆体組成物を、スピン塗布法により、回転数１０００ｒｐｍでシリコン基板上に塗布した。次いで、この基板を焼成炉に搬入し、大気中４００℃で、１５分間焼成した。得られた膜の膜厚は１５０ｎｍであった。この膜の比誘電率をインピーダンスアナライザーによって調べると、比誘電率は２．１であった。エリプソメーターにより屈折率を調べると、屈折率は１．１５であった。ＭＴＳシステムズ社製商品名ナノインテンダーによって、ヤング率及び硬度を調べると、ヤング率は３．０ＧＰａであり、硬度は０．３ＧＰａであった。本実施例で得られた膜は、光学膜として有用であった。
（比較例４）
実施例４とは、窒素雰囲気中で焼成した以外は同一の条件で焼成をし、多孔質シリカ膜を得た。この膜の物性は、上記実施例の場合と比べて、好ましい数値ではなかった。すなわち、比誘電率は高く、屈折率は低く、機械的強度は高い膜であった。
以上の実施例及び比較例により、本発明の多孔質シリカ前駆体及びこれを用いた多孔質シリカでは、低比誘電率で、かつ、屈折率が低く、機械的強度が高い膜を得られることが分かった。
本発明の多孔質シリカ前駆体組成物を用いれば、低誘電率で、かつ、屈折率が低く、機械的強度が高い多孔質シリカ膜を得ることができる。かかる多孔質シリカ膜は、半導体素子の絶縁層（及び絶縁膜保護層）として、画像表示装置の絶縁層として、また、液晶表示装置の配向制御膜として用いることができる。従って、本発明は、半導体製造分野及び表示装置製造分野で利用することが可能である。

Claims (20)

  1. 化学式１： Ｒ１ ｍ（Ｒ２−Ｏ）４−ｍＳｉ（式中、Ｒ１及びＲ２はアルキル基であって、同一であっても異なっていてもよく、ｍは０〜３のいずれかの整数を示す）で表される有機シランと、水と、アルコールと、
    化学式２： Ｒ３Ｎ（Ｒ４）３Ｘ（式中、Ｒ３及びＲ４はアルキル基であって、同一であっても異なっていてもよく、Ｘはハロゲン原子を示す）で表される第４級アンモニウム化合物とを含有することを特徴とする多孔質シリカ前駆体組成物。
  2. 前記アルキル基が、炭素数７以下のアルキル基であることを特徴とする請求項１記載の多孔質シリカ前駆体組成物。
  3. 前記化学式２中のハロゲン原子が、塩素又は臭素であることを特徴とする請求項１又は２記載の多孔質シリカ前駆体組成物。
  4. 前記有機シランと前記第４級アンモニウム化合物とのモル比が、１：０．０５〜１：０．４０であることを特徴とする請求項１〜３のいずれかに記載の多孔質シリカ前駆体組成物。
  5. 前記有機シランと前記水とのモル比が１：１〜１：３０であり、かつ、前記有機シランと前記アルコールとのモル比が１：１０〜１：３００であることを特徴とする請求項１〜４のいずれかに記載の多孔質シリカ前駆体組成物。
  6. 前記多孔質シリカ前駆体組成物が、疎水性物質を含むことを特徴とする請求項１〜５のいずれかに記載の多孔質シリカ前駆体組成物。
  7. 化学式１： Ｒ１ ｍ（Ｒ２−Ｏ）４−ｍＳｉ（式中、Ｒ１及びＲ２はアルキル基であって、同一であっても異なっていてもよく、ｍは０〜３のいずれかの整数を示す）で表される有機シランと、水と、アルコールと、
    化学式２： Ｒ３Ｎ（Ｒ４）３Ｘ（式中、Ｒ３及びＲ４はアルキル基であって、同一であっても異なっていてもよく、Ｘはハロゲン原子を示す）で表される第４級アンモニウム化合物とを混合する混合工程を含むことを特徴とする多孔質シリカ前駆体組成物の作製方法。
  8. 前記混合工程後、４０〜７０℃で加熱することを特徴とする請求項７記載の多孔質シリカ前駆体組成物の作製方法。
  9. 前記混合工程において、疎水性物質を加えることを特徴とする請求項７又は８に記載の多孔質シリカ前駆体組成物の作製方法。
  10. 請求項１〜６のいずれかに記載された多孔質シリカ前駆体組成物、又は請求項７〜９のいずれかの作製方法により得られた多孔質シリカ前駆体組成物を用いて形成されたことを特徴とする多孔質シリカ膜。
  11. 請求項１〜６のいずれかに記載された多孔質シリカ前駆体組成物、又は請求項７〜９のいずれかの作製方法により得られた多孔質シリカ前駆体組成物を基板上に塗布する塗布工程と、該基板を２５０〜５００℃で焼成する焼成工程を含むことを特徴とする多孔質シリカ膜の形成方法。
  12. 前記焼成工程が、酸素含有雰囲気中で行なわれることを特徴とする請求項１１に記載の多孔質シリカ膜の形成方法。
  13. 前記焼成工程後、疎水化処理を行なうことを特徴とする請求項１１又は１２に記載の多孔質シリカ膜の形成方法。
  14. 前記疎水化処理が、７０〜５００℃の疎水性物質含有雰囲気中で行なわれることを特徴する請求項１３に記載の多孔質シリカ膜の形成方法。
  15. 請求項１〜６のいずれかに記載された多孔質シリカ前駆体組成物、又は請求項７〜９のいずれかの作製方法により得られた多孔質シリカ前駆体組成物を基板上に塗布する塗布工程と、該基板を酸素原子含有雰囲気中で３５０〜５００℃で焼成する焼成工程とを含むことを特徴とする多孔質シリカ膜の形成方法。
  16. 請求項１〜６のいずれかに記載された多孔質シリカ前駆体組成物、又は請求項７〜９のいずれかの作製方法により得られた多孔質シリカ前駆体組成物を基板上に塗布する塗布工程と、該基板を酸素原子含有雰囲気中で３５０〜５００℃で焼成する焼成工程とを含み、焼成工程後、疎水化処理を行なうことを特徴とする多孔質シリカ膜の形成方法。
  17. 基板に設けられた配線層上に、第１絶縁膜として有機ケイ素化合物膜又は多孔質酸化シリコン膜、及び層間絶縁膜を順に設けてなり、さらに配線溝内にＣｕ配線膜が埋設されてなるデュアルダマシン構造体を含む半導体素子において、前記層間絶縁膜が、請求項１０に記載された多孔質シリカ膜、又は請求項１１〜１５のいずれかに記載された多孔質シリカ膜の形成方法により得られた多孔質シリカ膜からなることを特徴とする半導体素子。
  18. 基板に設けられた配線層上に、第１絶縁膜として有機ケイ素化合物膜又は多孔質酸化シリコン膜、層間絶縁膜、及び絶縁膜保護層を順に形成し、さらに配線溝内にＣｕ配線膜が埋設されてなるデュアルダマシン構造体を含む半導体素子において、前記絶縁膜保護層が、請求項１０に記載された多孔質シリカ膜、又は請求項１１〜１４、１６に記載された多孔質シリカ膜の形成方法により得られた多孔質シリカ膜からなることを特徴とする半導体素子。
  19. 中間密着層を介して透明導電膜と低屈折率膜とを積層してなるディスプレイ窓材用光学薄膜を有する画像表示装置において、前記低屈折率膜が、請求項１０に記載された多孔質シリカ膜、又は請求項１１〜１４のいずれかに記載された多孔質シリカ膜の形成方法により得られた多孔質シリカ膜からなることを特徴とする画像表示装置。
  20. 一対の基板と、該一対の基板の互いに対向する面上に順次成膜された透明導電膜及び液晶配向制御膜と、液晶配向制御膜間に液晶を封入して成る液晶層とを少なくとも含む液晶表示装置において、前記液晶配向制御膜が、請求項１０に記載された多孔質シリカ膜、又は請求項１１〜１４のいずれかに記載された多孔質シリカ膜の形成方法により得られた多孔質シリカ膜からなることを特徴とする液晶表示装置。
JP2009528087A 2007-08-10 2008-08-05 多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置 Expired - Fee Related JP5586227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009528087A JP5586227B2 (ja) 2007-08-10 2008-08-05 多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007209486 2007-08-10
JP2007209486 2007-08-10
JP2009528087A JP5586227B2 (ja) 2007-08-10 2008-08-05 多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置
PCT/JP2008/064046 WO2009022583A1 (ja) 2007-08-10 2008-08-05 多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置

Publications (2)

Publication Number Publication Date
JPWO2009022583A1 true JPWO2009022583A1 (ja) 2010-11-11
JP5586227B2 JP5586227B2 (ja) 2014-09-10

Family

ID=40350637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009528087A Expired - Fee Related JP5586227B2 (ja) 2007-08-10 2008-08-05 多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置

Country Status (7)

Country Link
US (1) US8471140B2 (ja)
JP (1) JP5586227B2 (ja)
KR (1) KR101167548B1 (ja)
CN (1) CN101765561A (ja)
DE (1) DE112008002142T5 (ja)
TW (1) TW200924060A (ja)
WO (1) WO2009022583A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5370241B2 (ja) * 2009-03-31 2013-12-18 三菱化学株式会社 シリカ多孔質体の製造方法
FR2980040B1 (fr) * 2011-09-14 2016-02-05 Commissariat Energie Atomique Transistor organique a effet de champ
JP6376077B2 (ja) * 2015-08-19 2018-08-22 京セラドキュメントソリューションズ株式会社 シリカ粉体
CN108461383A (zh) * 2018-02-08 2018-08-28 澳洋集团有限公司 降低SiO2钝化层中孔隙的方法及LED的制备方法
CN110330235B (zh) * 2019-06-11 2021-10-01 惠科股份有限公司 多孔二氧化硅薄膜及其制备方法、以及显示面板
JPWO2022059353A1 (ja) * 2020-09-18 2022-03-24
KR102531279B1 (ko) * 2021-01-15 2023-05-11 한국세라믹기술원 비불소계 알킬실란 표면 처리에 의한 소수성 메조포러스 실리카 및 이의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954842B2 (ja) 2001-08-02 2007-08-08 株式会社アルバック 疎水性多孔質材料の製造方法
JP2005154723A (ja) * 2003-10-30 2005-06-16 Jsr Corp 絶縁膜形成用組成物、絶縁膜形成用組成物の製造方法、絶縁膜およびその形成方法
JP2005191437A (ja) 2003-12-26 2005-07-14 Ricoh Co Ltd 半導体装置、その製造方法、および表示装置
JP4798330B2 (ja) 2004-09-03 2011-10-19 Ｊｓｒ株式会社 絶縁膜形成用組成物、絶縁膜、およびその形成方法
JP4798329B2 (ja) 2004-09-03 2011-10-19 Ｊｓｒ株式会社 絶縁膜形成用組成物、絶縁膜、およびその形成方法
JP4657859B2 (ja) 2005-09-09 2011-03-23 ローム株式会社 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP2007134420A (ja) * 2005-11-09 2007-05-31 Ulvac Japan Ltd 疎水性多孔質シリカ材料による構造物内部の埋め込み方法

Also Published As

Publication number Publication date
US20100220274A1 (en) 2010-09-02
CN101765561A (zh) 2010-06-30
KR20100038423A (ko) 2010-04-14
WO2009022583A1 (ja) 2009-02-19
KR101167548B1 (ko) 2012-07-20
TW200924060A (en) 2009-06-01
US8471140B2 (en) 2013-06-25
JP5586227B2 (ja) 2014-09-10
DE112008002142T5 (de) 2010-07-15

Similar Documents

Publication Publication Date Title
JP5586227B2 (ja) 多孔質シリカ前駆体組成物及びその作製方法、多孔質シリカ膜及びその形成方法、半導体素子、画像表示装置、並びに液晶表示装置
EP0997497B1 (en) Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
JP5644825B2 (ja) シリカ多孔質体、光学用途積層体及び組成物、並びに、シリカ多孔質体の製造方法
JP4279064B2 (ja) 多孔性シリカ膜、それを有する積層体
JP2004296438A (ja) エレクトロルミネッセンス素子
CN101292060A (zh) 具有二氧化硅类玻璃薄层的无机基底，制备前述基底的方法，涂布剂和半导体器件
US20090206453A1 (en) Method for Preparing Modified Porous Silica Films, Modified Porous Silica Films Prepared According to This Method and Semiconductor Devices Fabricated Using the Modified Porous Silica Films
JPH1161043A (ja) 多孔質シリカ系被膜形成用塗布液、被膜付基材および短繊維状シリカ
JP4279063B2 (ja) 多孔性シリカ膜、それを有する積層体
JP5818523B2 (ja) メソポーラスシリカ膜、メソポーラスシリカ膜を有する構造体、反射防止膜、光学部材及びそれらの製造方法
JP2009091545A (ja) シリカ系被膜形成用塗布液、その調製方法および該塗布液から得られるシリカ系絶縁膜
JP4251927B2 (ja) 多孔性シリカ膜の製造方法
WO2008026387A1 (fr) Procédé de formation d'un revêtement de silice amorphe à faible constante diélectrique et revêtement de silice amorphe à faible constante diélectrique obtenu grâce à celui-ci
JP2010065174A (ja) 組成物、反射防止膜基板、並びに、太陽電池システム
JP4996832B2 (ja) シリカ系コーティング剤、それを用いたシリカ系薄膜および構造体
JP2012136559A (ja) ポリシロキサン縮合反応物ワニスの製造方法
JPH1150007A (ja) 低誘電率シリカ系被膜形成用塗布液および被膜付基材
JP5160880B2 (ja) イオン拡散防止膜の製造方法、イオン拡散防止膜付基材および液晶表示セル
JP4927293B2 (ja) 多孔性シリカ膜、それを有する積層基板、およびエレクトロルミネッセンス素子
JP5742519B2 (ja) セラミックス多孔質体
JPS60235711A (ja) ＳｉＯ２膜の形成方法
JPWO2010001793A1 (ja) ナトリウムを含有するガラス基体を有する電子装置及びその製造方法
JP5206653B2 (ja) 多孔性シリカ膜の製造方法及び積層基板の製造方法
JP5403730B2 (ja) 低誘電性絶縁膜、プラズマディスプレイおよびその製造方法
JP5370241B2 (ja) シリカ多孔質体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140722

R150 Certificate of patent or registration of utility model

Ref document number: 5586227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees