JPWO2008136080A1 - 増幅装置及びドハティ増幅回路の制御方法 - Google Patents
増幅装置及びドハティ増幅回路の制御方法 Download PDFInfo
- Publication number
- JPWO2008136080A1 JPWO2008136080A1 JP2009512814A JP2009512814A JPWO2008136080A1 JP WO2008136080 A1 JPWO2008136080 A1 JP WO2008136080A1 JP 2009512814 A JP2009512814 A JP 2009512814A JP 2009512814 A JP2009512814 A JP 2009512814A JP WO2008136080 A1 JPWO2008136080 A1 JP WO2008136080A1
- Authority
- JP
- Japan
- Prior art keywords
- power
- amplifier
- circuit
- output
- circuit constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
- H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
- H03F1/07—Doherty-type amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2176—Class E amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/465—Power sensing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Eye Examination Apparatus (AREA)
- Silver Salt Photography Or Processing Solution Therefor (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Abstract
本発明は、増幅装置に関し、Ｅ級動作条件を満足するよう回路定数が設定された増幅器の出力電力に応じて前記回路定数（例えば、キャパシタの容量値）を制御（最適化）できるようにすることを目的の一つとする。そのため、本発明の増幅装置は、Ｅ級動作条件を満足する回路定数が設定された増幅器（２０）と、その出力電力を検出する電力検出手段（１７，１８）と、その検出出力電力に応じて前記回路定数を制御する制御手段（１９）とをそなえて構成される。
Description
本発明は、増幅装置に関する。本発明は、例えば、無線基地局などの無線装置における高周波増幅に用いると好適である。
近年、無線基地局用の増幅器開発において、装置の小形化への要望が非常に高い。そのため、高効率回路技術として、ドハティ増幅回路技術、Ｅ級増幅回路技術などが研究開発されている。
（ドハティ増幅回路）
ドハティ増幅回路（以下、単に「ドハティ回路」ともいう）は、例えば図１３に示すように、メインアンプ（キャリアアンプとも呼ばれる）１０１及びピークアンプ１０２と呼ばれる２つの増幅器（アンプ）と、１／４波長（λ／４）線路１０３，１０４とを用いて構成される高効率回路である。
ドハティ増幅回路（以下、単に「ドハティ回路」ともいう）は、例えば図１３に示すように、メインアンプ（キャリアアンプとも呼ばれる）１０１及びピークアンプ１０２と呼ばれる２つの増幅器（アンプ）と、１／４波長（λ／４）線路１０３，１０４とを用いて構成される高効率回路である。
即ち、この図１３に示すドハティ増幅回路は、メインアンプ１０１とピークアンプ１０２とが並列に接続されるとともに、ピークアンプ１０２の入力及びメインアンプ１０１の出力にそれぞれλ／４線路１０３，１０４が設けられて構成されている。
ここで、通常の並列接続増幅器は、２つのアンプのバイアス条件を同じに設定するが、ドハティ増幅器回路では、２つのアンプ１０１，１０２それぞれのバイアス条件を変える必要がある。即ち、通常、メインアンプ１０１は、Ａ級、若しくはＡＢ級バイアスに設定され、ピークアンプ１０２は、メインアンプ１０１に比してバイアス電流を絞った状態となるよう、Ｂ級、若しくはＣ級バイアスに設定される。
その結果、入力信号レベルが低い場合、ピークアンプ１０２は前記バイアス設定によりオフ状態であり、キャリアアンプ１０１により入力信号が増幅され、入力信号レベルが一定値以上になると、キャリアアンプ１０１は飽和し始めるが、ピークアンプ１０２がオン状態となり、メインアンプ１０１及びピークアンプ１０２の双方が動作して、キャリアアンプ１０１の飽和による利得低下分をピークアンプ１０２によって補うように動作する。
このように、ドハティ回路は、入力信号レベルが低い時にはメインアンプ１０１のみ動作し、入力信号レベルが一定値以上の時には２つのアンプ１０１，１０２の双方が動作する（換言すれば、入力信号レベルが一定値以上の時だけピークアンプ１０２が動作する）ので、高効率に動作することができる。
（Ｅ級増幅回路）
Ｅ級増幅回路（以下、単に「Ｅ級回路」ともいう）は、トランジスタをスイッチング素子として動作させる高効率回路である。Ｅ級回路の先行技術としては、例えば、後記非特許文献１に記載された技術がある。
Ｅ級増幅回路（以下、単に「Ｅ級回路」ともいう）は、トランジスタをスイッチング素子として動作させる高効率回路である。Ｅ級回路の先行技術としては、例えば、後記非特許文献１に記載された技術がある。
図１４に、Ｅ級増幅回路の構成例を示す。この図１４に示すＥ級増幅回路は、バイポーラトランジスタや電界効果トランジスタ（ＦＥＴ）などのスイッチング素子２０１と、当該スイッチング素子２０１に並列接続された入力インダクタ２０２と、スイッチング素子２０１に直列接続された出力インダクタ２０３（インダクタンス値Ｌｓ＋ΔＬ）及び当該出力インダクタ２０３に並列接続されたキャパシタ２０４（容量値Ｃｍ）からなるＬＣ共振回路と、スイッチング素子２０１に並列接続されたキャパシタ（シャントキャパシタ）２０５（容量値Ｃｐ）及び負荷抵抗２０６（インピーダンス値Ｚ０）とをそなえて構成されている。なお、前記ＬＣ共振回路は、出力インダクタとキャパシタとが直列接続された構成の場合もある。
そして、このようなＥ級回路では、印加電圧Ｖｄｓ、設計周波数ｆ０、負荷インピーダンス値Ｚ０を基に、所定のＥ級動作条件（スイッチング条件）を満足するように、回路素子（受動素子）の定数（回路定数）Ｌｓ，ΔＬ，Ｃｍ，Ｃｐが決定される。
これにより、当該Ｅ級回路では、スイッチング素子２０１がオン／オフ制御されることにより、スイッチング素子２０１がオンしている期間は、スイッチング素子２０１に電流が流れ、スイッチング素子２０１がオフしている期間は、シャントキャパシタ２０５に電流が流れるようになる。
その結果、スイッチング素子２０１において電圧波形と電流波形とが時間的に重複しなくなり、スイッチング素子２０１での損失が無くなるため、動作効率（直流（ＤＣ）−交流（ＡＣ）変換効率）が改善する。
また、スイッチング素子２０１の出力側に直列接続された前記ＬＣ共振回路によって、回路で発生した高周波電流を除去して、基本波のみを増幅させることができる。
また、スイッチング素子２０１の出力側に直列接続された前記ＬＣ共振回路によって、回路で発生した高周波電流を除去して、基本波のみを増幅させることができる。
なお、既知の高効率増幅回路として、他に、下記特許文献１〜３及び非特許文献１に記載された技術もある。
特許文献１の技術は、線形電力増幅器、特に多重搬送周波数を有する信号用のマイクロ波電力増幅器に関し、電力レベルの広い範囲で雑音状の多重搬送信号を線形増幅する電力増幅器を提供し、また、入力駆動信号レベルの広い範囲で高いＤＣ／ＲＦ変換効率を達成する損失の低い（ＤＣ／ＲＦ効率が良好な）増幅器および増幅方法を提供することを目的としている。そのため、特許文献１には、前段の増幅器の効率が低下したときに応答するようにバイアスされた複数の増幅器ネットワークを多段に接続する構成が記載されている。
特許文献２の技術は、集積型の同調可能で高能率な電力増幅器に関し、電力増幅器（Ｅ級増幅器）を構成する無効素子（インダクタやキャパシタ）のインダクタンスやキャパシタンスを制御信号によって調整できるようにすることで、調整範囲にわたって高いＱ値を有し、広い範囲の入力信号周波数にわたって高調波成分が低く、周波数に敏感であり、質の高い出力を生成できるようになっている。
特許文献３の技術は、２個の増幅器の双方共出力端インピーダンス整合の適正な高効率増幅器を提供することを目的とし、そのために、２個の増幅器の出力端にそれぞれ整合回路を介して接続するインピーダンス変換器を具備し、両インピーダンス変換器の出力端に接続して前記各増幅器の増幅出力を入力合成する合成器を具備している。この回路構成により、各増幅器の動作状態に依存することなく設計値通りのインピーダンスを各増幅器の出力に達成することができる。
特表２００１−５０２４９３号公報
特表２００３−５０４９０６号公報
特開２００３−１８８６５１号公報
S. C. Cripps，"RF Power Amplifiers for Wireless Communication .Norwood"，MA：Artech House，1999，pp.145-178
前記ドハティ回路は、出力電力（出力レベル）によって、その動作が異なってくる。
即ち、λ／４線路１０４の特性インピーダンスをＲ０（＝５０オーム）、ドハティ回路の出力負荷をＲ０／２と仮定すると、入力信号レベルが低い低出力動作時には、メインアンプ（キャリアアンプ）１０１のみ動作しピークアンプ１０２が動作しないため、図１５に模式的に示すように、ピークアンプ１０２の出力インピーダンスは、（理想的には）開放状態であり、メインアンプ１０１の出力インピーダンスは、λ／４線路１０４の特性インピーダンスがＲ０であるため、出力負荷Ｒ０／２がインピーダンス変換されて２Ｒ０＝１００オームに見える。
即ち、λ／４線路１０４の特性インピーダンスをＲ０（＝５０オーム）、ドハティ回路の出力負荷をＲ０／２と仮定すると、入力信号レベルが低い低出力動作時には、メインアンプ（キャリアアンプ）１０１のみ動作しピークアンプ１０２が動作しないため、図１５に模式的に示すように、ピークアンプ１０２の出力インピーダンスは、（理想的には）開放状態であり、メインアンプ１０１の出力インピーダンスは、λ／４線路１０４の特性インピーダンスがＲ０であるため、出力負荷Ｒ０／２がインピーダンス変換されて２Ｒ０＝１００オームに見える。
これに対し、入力信号レベルが高い高出力動作時には、メインアンプ１０１とともにピークアンプ１０２も動作しているため、図１６に模式的に示すように、それぞれのアンプ１０１，１０２が見る負荷インピーダンスはＲ０＝５０オームとなる。このとき、λ／４線路１０４の特性インピーダンスもＲ０であるから、当該線路１０４によるインピーダンス変換は行なわれず（Ｒ０の整合状態）、キャリアアンプ１０１の出力インピーダンスもＲ０＝５０オームとなる。
ここで、高効率回路技術であるドハティ回路とＥ級回路とを組み合わせることを想定する場合、即ち、ドハティ回路を構成する２つのアンプ１０１，１０２にＥ級回路構成を適用することを想定した場合、Ｅ級回路では、出力負荷（負荷インピーダンス値Ｚ０）も設計パラメータの一つとなるため、上述した入力信号レベルに応じたキャリアアンプ１０１の出力インピーダンス（つまりはドハティ回路の出力インピーダンス）の変動によって、負荷インピーダンス値Ｚ０も変動することになり、図１４に示した回路定数Ｌｓ、Ｃｍの設計値（最適値）が変わってしまう（図１７参照）。ただし、図１７において、Ｃｐ、ΔＬについては負荷インピーダンス値が５０〜１００オームの範囲ではほとんど変化しないものとしている。
その結果、負荷インピーダンス値Ｚ０を固定値にすると、図１８に示すように上述したドハティ回路の出力インピーダンスの変動によって増幅効率が低下してしまう。
このような課題に関して、既述の特許文献１〜３及び非特許文献１は開示も示唆もしておらず、したがって、前記課題を解決する手段に関しても開示も示唆もしていない。前記特許文献２には、無効素子のインダクタンスやキャパシタンスを制御信号によって調整可能なことが記載されているが、本発明とは目的及び課題が相違しているため、後の記載から明らかとなるように、制御の目的、原因も本発明とは大幅に相違している。
本発明は、前記課題に鑑み創案されたもので、その目的の一つは、Ｅ級増幅器の回路定数を出力電力（出力インピーダンス）に応じて最適化制御できるようにすることにある。
また、Ｅ級増幅器を適用したドハティ回路において、任意の出力インピーダンスで最良の増幅効率を得られるようにすることも目的の一つである。
また、Ｅ級増幅器を適用したドハティ回路において、任意の出力インピーダンスで最良の増幅効率を得られるようにすることも目的の一つである。
なお、前記目的に限らず、後述する発明を実施するための最良の形態に示す各構成により導かれる作用効果であって、従来の技術によっては得られない作用効果を奏することも本発明の他の目的の一つとして位置付けることができる。
前記目的を達成するために、本発明では、以下に示す増幅装置を用いることを要旨としている。即ち、
（１）本発明の増幅装置は、Ｅ級動作条件を満足する回路定数が設定された増幅器と、前記増幅器の出力電力を検出する電力検出手段と、前記電力検出手段で検出された出力電力に応じて前記回路定数を制御する制御手段とをそなえたことを要旨としている。
（１）本発明の増幅装置は、Ｅ級動作条件を満足する回路定数が設定された増幅器と、前記増幅器の出力電力を検出する電力検出手段と、前記電力検出手段で検出された出力電力に応じて前記回路定数を制御する制御手段とをそなえたことを要旨としている。
（２）また、本発明の増幅装置は、Ｅ級動作条件を満足する第１の回路定数が設定された第１の増幅器と、Ｅ級動作条件を満足する第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、前記の第１及び第２の増幅器の出力を合成する合成手段と、前記合成手段の出力電力を検出する電力検出手段と、前記電力検出手段で検出された出力電力に応じて、少なくとも前記第１の回路定数を制御する制御手段とをそなえたことを要旨としている。
（３）さらに、本発明の増幅装置は、Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、前記の第１及び第２の増幅器の出力を合成する合成手段と、前記第１の増幅器の出力電力を検出する電力検出手段と、前記電力検出で検出された出力電力に応じて、少なくとも前記第１の回路定数を補正する制御手段とをそなえたことを要旨としている。
（４）ここで、前記制御手段は、前記電力検出手段で検出された出力電力に応じて、前記の第１及び第２の回路定数をそれぞれ補正するようにしてもよい。
（５）また、前記制御手段は、前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記合成手段の出力電力を電力閾値として、前記電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御するようにしてもよい。
（６）さらに、前記制御手段は、前記電力検出手段で検出された出力電力が前記電力閾値未満である場合には、前記第１の回路定数を一定に制御するのが好ましい。
（７）また、前記制御手段は、前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記第１の増幅器の出力電力を電力閾値として、前記電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御するようにしてもよい。
（８）さらに、本発明の増幅装置は、Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、前記の第１及び第２の増幅器の出力を合成する合成手段と、前記第１の増幅器の出力電力を検出する第１の電力検出手段と、前記第２の増幅器の出力電力を検出する第２の電力検出手段と、前記第１の電力検出手段で検出された出力電力に応じて、前記第１の回路定数を補正する第１の制御手段と、前記第２の電力検出手段で検出された出力電力に応じて、前記第２の回路定数を補正する第２の制御手段とをそなえたことを要旨としている。
（９）ここで、前記第１の制御手段は、前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記第１の増幅器の出力電力を電力閾値として、前記第１の電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御するようにしてもよい。
（１０）一方、前記第２の制御手段は、前記第２の電力検出手段で検出された出力電力が増加するにつれて、前記第２の回路定数を減少する方向に制御するようにしてもよい。
（１１）また、前記電力検出手段は、前記第１の増幅器の出力信号の一部を分岐する方向性結合器と、前記方向性結合器からの信号を検波して電力を検出する電力検出回路とをそなえて構成され、前記方向性結合器は、前記合成手段において前記第１及び第２の増幅器の各出力信号が同相合成されるよう通過位相特性が設定されていてもよい。
（１２）また、前記制御の対象である回路定数は、前記増幅器の構成要素であるキャパシタの容量値であるのが好ましい。
本発明によれば、少なくとも以下に示すいずれか一の効果ないし利点が得られる。
（１）Ｅ級動作条件を満足するよう回路定数が設定された増幅器（Ｅ級増幅器）の出力電力を検出し、その検出結果に応じて増幅器の回路定数（例えば、キャパシタの容量値）を制御（最適化）することができるので、任意の出力電力において増幅効率を最良にすることが可能となる。
（２）入力信号レベルに応じて第１のＥ級増幅器の出力インピーダンスが変動しても、その変動に応じてドハティ回路の増幅効率が最良となるようにＥ級増幅器の回路定数を制御することができるので、任意の入力信号レベルにおいてドハティ回路の増幅効率の劣化を抑制することが可能となる。
（１）Ｅ級動作条件を満足するよう回路定数が設定された増幅器（Ｅ級増幅器）の出力電力を検出し、その検出結果に応じて増幅器の回路定数（例えば、キャパシタの容量値）を制御（最適化）することができるので、任意の出力電力において増幅効率を最良にすることが可能となる。
（２）入力信号レベルに応じて第１のＥ級増幅器の出力インピーダンスが変動しても、その変動に応じてドハティ回路の増幅効率が最良となるようにＥ級増幅器の回路定数を制御することができるので、任意の入力信号レベルにおいてドハティ回路の増幅効率の劣化を抑制することが可能となる。
１０ 入力信号源
１３，１４ １／４波長（λ／４）線路
１５ 分配器
１６ 合成器（合成手段）
１７，１７ａ，１７Ａ，１７Ｂ 方向性結合器（カプラ）
１８，１８Ａ，１８Ｂ 電力検出回路
１９，１９Ａ，１９Ｂ 制御回路（制御手段）
２０ Ｅ級増幅器
２１ スイッチング素子
２２ 入力インダクタ
２３ 出力インダクタ
２４，２４ａ，２４ｂ 可変容量キャパシタ
２５ キャパシタ（シャントキャパシタ）
３０ 負荷抵抗
１３，１４ １／４波長（λ／４）線路
１５ 分配器
１６ 合成器（合成手段）
１７，１７ａ，１７Ａ，１７Ｂ 方向性結合器（カプラ）
１８，１８Ａ，１８Ｂ 電力検出回路
１９，１９Ａ，１９Ｂ 制御回路（制御手段）
２０ Ｅ級増幅器
２１ スイッチング素子
２２ 入力インダクタ
２３ 出力インダクタ
２４，２４ａ，２４ｂ 可変容量キャパシタ
２５ キャパシタ（シャントキャパシタ）
３０ 負荷抵抗
以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に示す実施形態は、あくまでも本発明の要旨の理解を助けるための例示に過ぎず、以下に示す実施形態で明示しない種々の変形や技術の適用を排除する意図はない。即ち、各実施形態の変形（実施例を組み合わせる等）を行なうこともできる。
〔１〕原理説明
図１は本発明の原理を説明すべく増幅装置（Ｅ級増幅器）の構成を示すブロック図で、この図１に示す増幅装置（以下、増幅回路ともいう）は、Ｅ級増幅器２０の基本構成として、バイポーラトランジスタや電界効果トランジスタ（ＦＥＴ）などのスイッチング素子２１と、当該スイッチング素子２１に並列接続された入力インダクタ２２と、スイッチング素子２１に直列接続された出力インダクタ２３（インピーダンス値Ｌｓ＋ΔＬ）及び当該出力インダクタ２３に並列接続された可変容量キャパシタ２４（可変容量値Ｃｖ）からなるＬＣ共振回路と、スイッチング素子２１に並列接続されたキャパシタ（シャントキャパシタ）２５（容量値Ｃｐ）とをそなえて構成されている。なお、前記ＬＣ共振回路は、出力インダクタとキャパシタとが直列接続された構成の場合もある。
図１は本発明の原理を説明すべく増幅装置（Ｅ級増幅器）の構成を示すブロック図で、この図１に示す増幅装置（以下、増幅回路ともいう）は、Ｅ級増幅器２０の基本構成として、バイポーラトランジスタや電界効果トランジスタ（ＦＥＴ）などのスイッチング素子２１と、当該スイッチング素子２１に並列接続された入力インダクタ２２と、スイッチング素子２１に直列接続された出力インダクタ２３（インピーダンス値Ｌｓ＋ΔＬ）及び当該出力インダクタ２３に並列接続された可変容量キャパシタ２４（可変容量値Ｃｖ）からなるＬＣ共振回路と、スイッチング素子２１に並列接続されたキャパシタ（シャントキャパシタ）２５（容量値Ｃｐ）とをそなえて構成されている。なお、前記ＬＣ共振回路は、出力インダクタとキャパシタとが直列接続された構成の場合もある。
加えて、この図１に示す増幅回路は、スイッチング素子２１に対して並列接続された負荷抵抗３０（インピーダンス値Ｚ０）とをそなえるとともに、制御系として、出力インダクタ２３と負荷抵抗３０との間に設けられたカプラ（方向性結合器）１７と、電力検出回路１８と、制御回路１９とをそなえて構成されている。なお、符号１０は増幅対象の入力信号源を表す。
そして、本例においても、Ｅ級増幅器２０は、印加電圧Ｖｄｓ、設計周波数ｆ０、負荷インピーダンス値Ｚ０を基に、所定のＥ級動作条件（スイッチング条件）を満足するように、回路素子（受動素子）の定数（回路定数）Ｌｓ，ΔＬ，Ｃｖ，Ｃｐが決定される。
ここで、前記カプラ１７は、Ｅ級増幅器２０（出力インダクタ２３）の出力信号の一部を電力検出回路１８へ分岐するためのものであり、電力検出回路１８は、当該カプラ１７で分岐された出力信号を検波して出力電力を検出するもので、カプラ１７とともにＥ級増幅器２０の出力電力を検出する電力検出手段として機能する。
そして、制御回路（制御手段）１９は、当該電力検出回路１８で検出された出力電力に基づいて、回路定数の一つである可変容量キャパシタ２４の容量値Ｃｖを可変制御するものである。
上述のごとく構成された本例のＥ級増幅回路（以下、単に「Ｅ級回路」ともいう）では、電力検出回路１８にて、Ｅ級増幅器２０の出力電力を検出し、制御回路１９により、その検出結果に応じて可変容量キャパシタ２４の容量値Ｃｖを制御することにより、例えば図２に示すように、任意の出力電力において増幅効率を最良にする（最適化する）ことが可能となる。
なお、図２の（１）はＥ級回路の出力（負荷）インピーダンスが約７５オームのときに増幅効率が最良となるように、図２の（２）は同じく出力インピーダンスが約１００オームのときに増幅効率が最良となるように、それぞれ回路定数（容量値Ｃｖ）を制御（最適化）した場合の負荷インピーダンス対増幅効率のグラフの一例を表している。
したがって、Ｅ級回路をドハティ回路（キャリアアンプ、ピークアンプ）に適用する回路構成において、ドハティ回路の出力インピーダンスが入力信号レベルに応じて図１５及び図１６にて述べたように変動するとしても、前記制御系を具備することで、当該変動に応じて回路定数（容量値Ｃｖ）を制御（最適化）することができ、増幅効率の低下を抑制することが可能となる。
例えば、図１７に示したように、Ｅ級回路のキャパシタ２４の容量値の最適値（理論計算値）は、Ｅ級回路の出力インピーダンス値が増加するにつれて比例的に増加する傾向にあるから、ピークアンプが動作し始めてＥ級回路であるキャリアアンプ１１の出力インピーダンスが減少してドハティ回路の出力インピーダンスが減少するにつれて、キャパシタ２４の最適容量値も減少する傾向になる。
したがって、ドハティ回路（あるいはキャリアアンプ）の出力インピーダンスが減少するにつれて、キャパシタ２４の容量値Ｃｖも減少制御すれば、増幅効率の低下を抑制することが可能となる。なお、図１７に示したとおり、出力インダクタ２３の回路定数（インダクタンス値Ｌｓ＋ΔＬ）も設計パラメータの一つであるが、キャパシタ２４の容量値のみを可変制御することでも十分な増幅効率改善効果を得ることができる。もっとも、出力インダクタ２３をインダクタンスが可変の可変インダクタとして構成可能であれば、当該可変インダクタのインダクタンスを単独であるいはキャパシタ２４とともに制御することでも増幅効率改善効果を得ることが可能である。この点は、以降の各実施形態においても同様である。
〔２〕第１実施形態の説明
図３は上述したＥ級回路を適用したドハティ回路の構成を示すブロック図で、この図３に示すドハティ回路は、入力信号源１０からの入力信号を２つの同じ信号に分配する分配器１５と、当該分配器１５の一方の出力信号を増幅するキャリアアンプ１１と、当該キャリアアンプの出力信号の位相をπ／４だけずらして（遅らせて）出力する１／４波長（λ／４）線路１４と、前記分配器１５の他方の出力信号の位相をπ／４だけずらして（遅らせて）出力する１／４波長（λ／４）線路１３と、当該λ／４線路１３を通過した信号を増幅するピークアンプ１２と、前記λ／４線路１４を通過したキャリアアンプ１１の出力信号とピークアンプ１２の出力信号とを合成する合成器１６と、当該合成器１６の出力側に設けられた負荷抵抗（出力負荷）３０と、合成器１６と負荷抵抗３０との間に設けられた方向性結合器（カプラ）１７と、当該カプラ１７の出力を入力とする電力検出回路１８と、当該電力検出回路１８の出力を入力とする制御回路１９とをそなえて構成され、各アンプ１１，１２には、図１に示すＥ級増幅器２０の基本回路構成がそれぞれ適用されている。
図３は上述したＥ級回路を適用したドハティ回路の構成を示すブロック図で、この図３に示すドハティ回路は、入力信号源１０からの入力信号を２つの同じ信号に分配する分配器１５と、当該分配器１５の一方の出力信号を増幅するキャリアアンプ１１と、当該キャリアアンプの出力信号の位相をπ／４だけずらして（遅らせて）出力する１／４波長（λ／４）線路１４と、前記分配器１５の他方の出力信号の位相をπ／４だけずらして（遅らせて）出力する１／４波長（λ／４）線路１３と、当該λ／４線路１３を通過した信号を増幅するピークアンプ１２と、前記λ／４線路１４を通過したキャリアアンプ１１の出力信号とピークアンプ１２の出力信号とを合成する合成器１６と、当該合成器１６の出力側に設けられた負荷抵抗（出力負荷）３０と、合成器１６と負荷抵抗３０との間に設けられた方向性結合器（カプラ）１７と、当該カプラ１７の出力を入力とする電力検出回路１８と、当該電力検出回路１８の出力を入力とする制御回路１９とをそなえて構成され、各アンプ１１，１２には、図１に示すＥ級増幅器２０の基本回路構成がそれぞれ適用されている。
即ち、各アンプ１１，１２は、それぞれ、バイポーラトランジスタや電界効果トランジスタ（ＦＥＴ）などのスイッチング素子２１と、当該スイッチング素子２１に並列接続された入力インダクタ２２と、スイッチング素子２１に直列接続された出力インダクタ２３及び並列接続されたキャパシタ２４からなるＬＣ共振回路と、スイッチング素子２１に並列接続されたキャパシタ（シャントキャパシタ）２５とをそなえて構成され、キャリアアンプ１１は第１のＥ級増幅器、ピークアンプ１２は第２のＥ級増幅器として機能する。
そして、本例においても、個々のアンプ１１，１２がそれぞれ所定のＥ級動作条件（スイッチング条件）を満足するように、出力インダクタ２３、キャパシタ２４、負荷抵抗３０等の回路素子（受動素子）の定数（回路定数）が設定される。即ち、キャリアアンプ１１は、Ｅ級動作条件を満足するよう第１の回路定数が設定され、ピークアンプ１２も、Ｅ級動作条件を満足するよう第２の回路定数が設定されることになる。
ただし、本例において、少なくともキャリアアンプ１１のキャパシタ２４は、可変容量キャパシタ２４ａ（可変容量値Ｃｖ）として構成され、制御回路１９からの制御によってその容量値Ｃｖを変更できるように構成される。
ここで、カプラ１７は、合成器１６の出力信号、つまりはドハティ回路の出力信号（以下、ドハティ出力と略称することがある）の一部を分岐して電力検出回路１８へ出力するものであり、電力検出回路１８は、当該カプラ１７からのドハティ出力を検波してその出力電力を検出するもので、カプラ１７とともにドハティ出力電力を検出する電力検出手段として機能する。
そして、制御回路（制御手段）１９は、当該電力検出回路１８にて検出されたドハティ出力電力に応じてキャリアアンプ１１の可変容量キャパシタ２４ａの容量値Ｃｖを制御するもので、本例では、例えば図５に示すように、入力信号レベルの増加に伴ってピークアンプ１２が動作（増幅）し始めるときのドハティ出力電力を電力閾値として、電力検出回路１８で検出された電力（以下、検出電力という）が当該電力閾値以上の範囲では、検出電力が増加するにつれて可変容量キャパシタ２４ａの容量値Ｃｖを減少制御し、それ以外の場合（検出電力が電力閾値未満の場合）は、可変容量キャパシタ２４ａの容量値Ｃｖは一定となるように制御する。
かかる制御は、例えば、図５に示すような、検出電力に対する容量値Ｃｖを表すテーブル形式のデータ（制御データ）を図示しないメモリに格納することで実現できる。当該制御データは、図１７のパラメータ設計値（理論計算値）と図４のドハティ回路（アンプ１１，１２）の入出力特性とに基づいて決定できる。
以下、上述のごとく構成された本例のドハティ回路の動作について説明する。
即ち、入力信号源１０からの入力信号レベルが所定値未満の低出力動作時（つまり、前記の検出電力が電力閾値未満である時）には、キャリアアンプ１１のみ動作しピークアンプ１２が動作しないため、ドハティ出力（合成器１６の出力）は例えば図４に符号５０で示すようにキャリアアンプ１１単体の増幅特性６０と略同じ軌跡を描く。
即ち、入力信号源１０からの入力信号レベルが所定値未満の低出力動作時（つまり、前記の検出電力が電力閾値未満である時）には、キャリアアンプ１１のみ動作しピークアンプ１２が動作しないため、ドハティ出力（合成器１６の出力）は例えば図４に符号５０で示すようにキャリアアンプ１１単体の増幅特性６０と略同じ軌跡を描く。
これに対し、入力信号レベルが前記所定値以上の中高出力動作時（つまり、前記の検出電力が電力閾値以上の時）には、キャリアアンプ１０１とともにピークアンプ１０２も動作するため、合成器１６にて、ピークアンプ１２の増幅出力がキャリアアンプ１１の増幅出力に同相合成される。これにより、キャリアアンプ１１単体の増幅特性６０が飽和し始める入力信号レベルにおいても、その飽和による利得低下分をピークアンプ１２の増幅特性７０によって補うことが可能となる。
そして、制御回路１９では、電力検出回路１８で検出されたドハティ出力電力に対して最良となる容量値Ｃｖを前記図５に示した制御データから求めて、当該容量値Ｃｖとなるように可変容量キャパシタ２４ａを制御する。
即ち、入力信号レベルの増加に伴ってピークアンプ１２が動作（増幅）し始めるときのドハティ出力電力を電力閾値として、電力検出回路１８で検出された電力（以下、検出電力という）が当該電力閾値以上の範囲では、検出電力が増加するにつれて可変容量キャパシタ２４ａの容量値Ｃｖを減少制御し、それ以外の場合（検出電力が電力閾値未満の場合）は、可変容量キャパシタ２４ａの容量値Ｃｖは一定に制御する。
これにより、入力信号レベルに応じてキャリアアンプ１１の出力インピーダンスが変動してドハティ出力が変動したとしても、その変動に応じて増幅効率が最良となる回路定数（容量値Ｃｖ）が自動設定されるので、任意の入力信号レベルにおいてドハティ回路の増幅効率の劣化を抑制することが可能となる。
〔３〕第２実施形態の説明
上述した第１実施形態においては、カプラ１７を合成器１６の出力側に設けて、ドハティ出力電力に基づいて可変容量キャパシタ２４ａの容量値Ｃｖを制御する構成であるが、図６に示すように、カプラ１７をキャリアアンプ１１の出力側（λ／４線路１４の入力側）に設けて、キャリアアンプ１１の出力電力を電力検出回路１８にて検出し、その検出結果に応じてキャリアアンプ１１の可変容量キャパシタ２４ａの容量値Ｃｖを制御回路１９によって制御する構成としても、第１実施形態と同様の作用効果を得ることができる。
上述した第１実施形態においては、カプラ１７を合成器１６の出力側に設けて、ドハティ出力電力に基づいて可変容量キャパシタ２４ａの容量値Ｃｖを制御する構成であるが、図６に示すように、カプラ１７をキャリアアンプ１１の出力側（λ／４線路１４の入力側）に設けて、キャリアアンプ１１の出力電力を電力検出回路１８にて検出し、その検出結果に応じてキャリアアンプ１１の可変容量キャパシタ２４ａの容量値Ｃｖを制御回路１９によって制御する構成としても、第１実施形態と同様の作用効果を得ることができる。
ただし、キャリアアンプ１１の出力の方が、ドハティ出力よりも検出電力が小さいため、第１実施形態に比して、電力検出回路１８及び制御回路１９についての部品選定の柔軟性や実装面積の縮小などのメリットがある。
なお、本例の場合、制御回路１９は、図５に示したような制御データの代わりに、例えば図７に示すように、キャリアアンプ１１の出力電力に対する可変容量キャパシタ２４ａの容量値Ｃｖを表すテーブル形式のデータ（制御データ）を図示しないメモリなどに格納しておけばよい。
〔４〕第３実施形態の説明
図８はＥ級回路を適用したドハティ回路の第３実施形態を示すブロック図で、この図８に示すドハティ回路は、図１に示した回路構成に比して、ピークアンプ１２のキャパシタ２４も可変容量キャパシタ２４ｂとして構成されるとともに、これらの可変容量キャパシタ２４ａ，２４ｂ別に制御回路１９Ａ，１９Ｂが設けられている点が異なる。
図８はＥ級回路を適用したドハティ回路の第３実施形態を示すブロック図で、この図８に示すドハティ回路は、図１に示した回路構成に比して、ピークアンプ１２のキャパシタ２４も可変容量キャパシタ２４ｂとして構成されるとともに、これらの可変容量キャパシタ２４ａ，２４ｂ別に制御回路１９Ａ，１９Ｂが設けられている点が異なる。
即ち、本例のドハティ回路は、各アンプ１１，１２の回路定数の一つである可変容量キャパシタ２４ａ，２４ｂの容量値を個別の制御回路１９Ａ，１９Ｂによってそれぞれ独立に制御できるように構成されている。なお、その他の既述の符号と同一符号を付した構成要素は、特に断らない限り、既述の符号を付した構成要素と同一若しくは同様の構成要素である（以降において同じ）。
このように構成するのは、第１実施形態のようにキャリアアンプ１１の可変容量キャパシタ２４ａを制御するだけでも十分な増幅効率改善効果を得られるが、合成器１６部分（同相合成点）に関してアイソレーションがとれていない場合に、ピークアンプ１２側の負荷インピーダンスも僅かながら変動するためであり、当該変動に関しても、個別の制御回路１９Ｂによる制御（補正）をかけることで増幅効率の劣化要素を除去できるようにしているのである。
したがって、この場合の制御回路１９Ｂは、図５に示した制御データを前記変動分に応じて補正したデータを図示しないメモリなどに格納しておけばよい。なお、制御回路１９Ａによる制御は第１実施形態と同様である。
〔５〕第４実施形態の説明
上述した第３実施形態についても、第２実施形態と同様に、例えば図９に示すように、図８に示すカプラ１７をキャリアアンプ１１の出力側（λ／４線路１４の入力側）に設けて、キャリアアンプ１１の出力電力を電力検出回路１８にて検出し、その検出結果に応じて各アンプ１１，１２の可変容量キャパシタ２４ａ，２４ｂの容量値を個別の制御回路１９Ａ，１９Ｂによって個々に制御する構成としても、第３実施形態と同様の作用効果を得ることができる。
上述した第３実施形態についても、第２実施形態と同様に、例えば図９に示すように、図８に示すカプラ１７をキャリアアンプ１１の出力側（λ／４線路１４の入力側）に設けて、キャリアアンプ１１の出力電力を電力検出回路１８にて検出し、その検出結果に応じて各アンプ１１，１２の可変容量キャパシタ２４ａ，２４ｂの容量値を個別の制御回路１９Ａ，１９Ｂによって個々に制御する構成としても、第３実施形態と同様の作用効果を得ることができる。
〔６〕第５実施形態の説明
図１０はＥ級回路を適用したドハティ回路の第５実施形態を示すブロック図で、この図１０に示すドハティ回路は、図９に示した回路構成において、制御回路１９Ａ，１９Ｂに加えて、カプラ１７及び電力検出回路１８についても、それぞれ、カプラ１７Ａ，１７Ｂ及び電力検出回路１８Ａ，１８Ｂとしてキャリアアンプ１１及びピークアンプ１２別に設けた構成、つまり、各アンプ１１及び１２に対して独立した制御系を設けた構成に相当する。
図１０はＥ級回路を適用したドハティ回路の第５実施形態を示すブロック図で、この図１０に示すドハティ回路は、図９に示した回路構成において、制御回路１９Ａ，１９Ｂに加えて、カプラ１７及び電力検出回路１８についても、それぞれ、カプラ１７Ａ，１７Ｂ及び電力検出回路１８Ａ，１８Ｂとしてキャリアアンプ１１及びピークアンプ１２別に設けた構成、つまり、各アンプ１１及び１２に対して独立した制御系を設けた構成に相当する。
即ち、カプラ（第１の方向性結合器）１７Ａは、キャリアアンプ１１の出力信号の一部を電力検出回路１８Ａへ分岐するものであり、電力検出回路（第１の電力検出回路）１８Ａは、当該カプラ１７Ａから入力される信号（キャリアアンプ出力）を検波して電力を検出するもので、カプラ１７Ａとともにキャリアアンプ出力電力を検出する第１の電力検出手段として機能する。
一方、カプラ（第２の方向性結合器）１７Ｂは、ピークアンプ１２の出力信号の一部を電力検出回路１８Ｂへ分岐するものであり、電力検出回路（第２の電力検出回路）１８Ｂは、当該カプラ１７Ｂから入力される信号（ピークアンプ出力）を検波して電力を検出するもので、カプラ１７Ｂとともにピークアンプ出力電力を検出する第２の電力検出手段として機能する。
そして、制御回路（第１の制御手段）１９Ａは、第１実施形態の制御回路１９と同様に、図５に示すような制御データを図示しないメモリなどに保持しておくことにより、電力検出回路１８Ａにて検出された電力と当該制御データとに基づいてキャリアアンプ１１の可変容量キャパシタ２４ａの容量値を制御するものである。
一方、制御回路（第２の制御手段）１９Ｂは、図１１に示すような制御データを図示しないメモリなどに保持しておくことにより、電力検出回路１８Ｂにて検出された電力と当該制御データとに基づいてピークアンプ１２の可変容量キャパシタ２４ｂの容量値を制御するもので、より詳細には、ピークアンプ１２が動作し始めてその出力インピーダンスが増加する（つまり、キャリアアンプ１１及びドハティ回路の出力インピーダンスが減少する）につれて、可変容量キャパシタ２４ｂの容量値を減少制御するようになっている。なお、図１１に示す制御データも、図１７のパラメータ設計値（理論計算値）と図４のドハティ回路（アンプ１１，１２）の入出力特性とに基づいて決定できる。
このような構成により、本例のドハティ回路では、キャリアアンプ１１の出力電力を電力検出回路１８Ａにて検出し、その検出電力と図５に示したような制御データとを基に、制御回路１９Ａが、キャリアアンプ１１の可変容量キャパシタ２４ａの容量値を制御し、ピークアンプ１２の出力電力を電力検出回路１８Ｂにて検出し、その検出電力と図１１に示したような制御データとを基に、制御回路１９Ｂが、ピークアンプ１２の可変容量キャパシタ２４ｂの容量値を制御する。
これにより、既述の実施形態と同様の作用効果が得られるほか、環境によってピークアンプ１２の動作が想定値から外れることがあっても、その誤差を制御回路１９Ｂによって補正することが可能となる。
〔７〕第６実施形態の説明
図１２はＥ級回路を適用したドハティ回路の第５実施形態を示すブロック図で、この図１２に示すドハティ回路は、図６に示した回路構成に比して、カプラ１７に代えて通過位相がλ／４である（入力信号の位相をλ／４だけずらす（遅延させる）特性をもつ）カプラ１７ａが設けられるとともに、キャリアアンプ１１の出力側のλ／４線路１４が削除されている点が異なる。
図１２はＥ級回路を適用したドハティ回路の第５実施形態を示すブロック図で、この図１２に示すドハティ回路は、図６に示した回路構成に比して、カプラ１７に代えて通過位相がλ／４である（入力信号の位相をλ／４だけずらす（遅延させる）特性をもつ）カプラ１７ａが設けられるとともに、キャリアアンプ１１の出力側のλ／４線路１４が削除されている点が異なる。
つまり、本例のドハティ回路は、図６に示す回路構成におけるλ／４線路１４が果たす機能（通過位相特性）を電力検出に用いるカプラ１７ａにもたせて（設定して）、当該カプラ１７ａにて、各アンプ１１，１２の出力が合成器１６で同相合成されるようにキャリアアンプ１１の出力信号の位相を調整するようになっているのである。
このようにすれば、回路実装面積を縮小してドハティ回路の小型化を図ることが可能となる。なお、既述の実施形態についてもカプラ１７（１７Ａ，１７Ｂ）に関して通過位相特性の最適化（設定）を行なうことで、λ／４線路１３，１４を削除することが可能である。
以上詳述したように、本発明によれば、Ｅ級増幅器、Ｅ級増幅器を適用したドハティ回路の出力電力に応じてＥ級増幅器の回路定数を制御（最適化）することができるので、任意の出力電力において増幅効率を最良にすることが可能となる。したがって、例えば、無線基地局用の増幅器の高効率回路技術として極めて有用と考えられる。
本発明は、増幅装置及びドハティ増幅回路の制御方法に関する。本発明は、例えば、無線基地局などの無線装置における高周波増幅に用いると好適である。
前記目的を達成するために、本発明では、以下に示す増幅装置及びドハティ増幅回路の制御方法を用いることを要旨としている。即ち、
（１）本発明に関連する技術の増幅装置は、Ｅ級動作条件を満足する回路定数が設定された増幅器と、前記増幅器の出力電力を検出する電力検出手段と、前記電力検出手段で検出された出力電力に応じて前記回路定数を制御する制御手段とをそなえたことを要旨としている。
（１）本発明に関連する技術の増幅装置は、Ｅ級動作条件を満足する回路定数が設定された増幅器と、前記増幅器の出力電力を検出する電力検出手段と、前記電力検出手段で検出された出力電力に応じて前記回路定数を制御する制御手段とをそなえたことを要旨としている。
（２）本発明の増幅装置は、Ｅ級動作条件を満足する第１の回路定数が設定された第１の増幅器と、Ｅ級動作条件を満足する第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、を有するドハティ増幅回路と、前記の第１及び第２の増幅器の出力を合成する合成手段と、前記合成手段の出力電力を検出する電力検出手段と、前記電力検出手段で検出された出力電力に応じて、前記ドハティ増幅回路の増幅効率が低下しないように、少なくとも前記第１の回路定数を制御する制御手段とをそなえたことを要旨としている。
（３）また、本発明の増幅装置は、Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、を有するドハティ増幅回路と、前記の第１及び第２の増幅器の出力を合成する合成手段と、前記第１の増幅器の出力電力を検出する電力検出手段と、前記電力検出手段で検出された出力電力に応じて、前記ドハティ増幅回路の増幅効率が低下しないように、少なくとも前記第１の回路定数を制御する制御手段とをそなえたことを要旨としている。
（４）ここで、前記制御手段は、前記電力検出手段で検出された出力電力に応じて、前記の第１及び第２の回路定数をそれぞれ制御するようにしてもよい。
（８）さらに、本発明の増幅装置は、Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、を有するドハティ増幅回路と、前記の第１及び第２の増幅器の出力を合成する合成手段と、前記第１の増幅器の出力電力を検出する第１の電力検出手段と、前記第２の増幅器の出力電力を検出する第２の電力検出手段と、前記第１の電力検出手段で検出された出力電力に応じて、前記ドハティ増幅回路の増幅効率が低下しないように、前記第１の回路定数を制御する第１の制御手段と、前記第２の電力検出手段で検出された出力電力に応じて、前記ドハティ増幅回路の増幅効率が低下しないように、前記第２の回路定数を制御する第２の制御手段とをそなえたことを要旨としている。
（１２）また、前記制御の対象である回路定数は、前記増幅器の構成要素であるキャパシタの容量値であってもよい。
（１３）さらに、本発明のドハティ増幅回路の制御方法は、Ｅ級動作条件を満足する第１の回路定数が設定された第１の増幅器と、Ｅ級動作条件を満足する第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、をそなえたドハティ増幅回路の制御方法であって、前記の第１及び第２の増幅器の出力を合成し、前記合成後の出力電力を検出し、前記検出した出力電力に応じて、前記ドハティ増幅回路の増幅効率が低下しないように、少なくとも前記第１の回路定数を制御する。
（１３）さらに、本発明のドハティ増幅回路の制御方法は、Ｅ級動作条件を満足する第１の回路定数が設定された第１の増幅器と、Ｅ級動作条件を満足する第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、をそなえたドハティ増幅回路の制御方法であって、前記の第１及び第２の増幅器の出力を合成し、前記合成後の出力電力を検出し、前記検出した出力電力に応じて、前記ドハティ増幅回路の増幅効率が低下しないように、少なくとも前記第１の回路定数を制御する。
このようにすれば、回路実装面積を縮小してドハティ回路の小型化を図ることが可能となる。なお、既述の実施形態についてもカプラ１７（１７Ａ，１７Ｂ）に関して通過位相特性の最適化（設定）を行なうことで、λ／４線路１３，１４を削除することが可能である。
以上の実施形態に関し、さらに以下の付記を開示する。
〔８〕付記
（付記１）
Ｅ級動作条件を満足する回路定数が設定された増幅器と、
前記増幅器の出力電力を検出する電力検出手段と、
前記電力検出手段で検出された出力電力に応じて前記回路定数を制御する制御手段とをそなえたことを特徴とする、増幅装置。
（付記２）
Ｅ級動作条件を満足する第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足する第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記合成手段の出力電力を検出する電力検出手段と、
前記電力検出手段で検出された出力電力に応じて、少なくとも前記第１の回路定数を制御する制御手段とをそなえたことを特徴とする、増幅装置。
（付記３）
Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記第１の増幅器の出力電力を検出する電力検出手段と、
前記電力検出で検出された出力電力に応じて、少なくとも前記第１の回路定数を補正する制御手段とをそなえたことを特徴とする、増幅装置。
（付記４）
前記制御手段は、
前記電力検出手段で検出された出力電力に応じて、前記の第１及び第２の回路定数をそれぞれ補正することを特徴とする、付記２又は３に記載の増幅装置。
（付記５）
前記制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記合成手段の出力電力を電力閾値として、前記電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、付記２記載の増幅装置。
（付記６）
前記制御手段は、
前記電力検出手段で検出された出力電力が前記電力閾値未満である場合には、前記第１の回路定数を一定に制御することを特徴とする、付記５記載の増幅装置。
（付記７）
前記制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記第１の増幅器の出力電力を電力閾値として、前記電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、付記３記載の増幅装置。
（付記８）
Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記第１の増幅器の出力電力を検出する第１の電力検出手段と、
前記第２の増幅器の出力電力を検出する第２の電力検出手段と、
前記第１の電力検出手段で検出された出力電力に応じて、前記第１の回路定数を補正する第１の制御手段と、
前記第２の電力検出手段で検出された出力電力に応じて、前記第２の回路定数を補正する第２の制御手段とをそなえたことを特徴とする、増幅装置。
（付記９）
前記第１の制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記第１の増幅器の出力電力を電力閾値として、前記第１の電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、付記８記載の増幅装置。
（付記１０）
前記第２の制御手段は、
前記第２の電力検出手段で検出された出力電力が増加するにつれて、前記第２の回路定数を減少する方向に制御することを特徴とする、付記９記載の増幅装置。
（付記１１）
前記電力検出手段は、
前記第１の増幅器の出力信号の一部を分岐する方向性結合器と、
前記方向性結合器からの信号を検波して電力を検出する電力検出回路とをそなえて構成され、
前記方向性結合器は、前記合成手段において前記第１及び第２の増幅器の各出力信号が同相合成されるよう通過位相特性が設定されていることを特徴とする、付記３記載の増幅装置。
（付記１２）
前記制御の対象である回路定数は、前記増幅器の構成要素であるキャパシタの容量値であることを特徴とする、付記１〜１１のいずれか１項に記載の増幅装置。
以上の実施形態に関し、さらに以下の付記を開示する。
〔８〕付記
（付記１）
Ｅ級動作条件を満足する回路定数が設定された増幅器と、
前記増幅器の出力電力を検出する電力検出手段と、
前記電力検出手段で検出された出力電力に応じて前記回路定数を制御する制御手段とをそなえたことを特徴とする、増幅装置。
（付記２）
Ｅ級動作条件を満足する第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足する第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記合成手段の出力電力を検出する電力検出手段と、
前記電力検出手段で検出された出力電力に応じて、少なくとも前記第１の回路定数を制御する制御手段とをそなえたことを特徴とする、増幅装置。
（付記３）
Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記第１の増幅器の出力電力を検出する電力検出手段と、
前記電力検出で検出された出力電力に応じて、少なくとも前記第１の回路定数を補正する制御手段とをそなえたことを特徴とする、増幅装置。
（付記４）
前記制御手段は、
前記電力検出手段で検出された出力電力に応じて、前記の第１及び第２の回路定数をそれぞれ補正することを特徴とする、付記２又は３に記載の増幅装置。
（付記５）
前記制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記合成手段の出力電力を電力閾値として、前記電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、付記２記載の増幅装置。
（付記６）
前記制御手段は、
前記電力検出手段で検出された出力電力が前記電力閾値未満である場合には、前記第１の回路定数を一定に制御することを特徴とする、付記５記載の増幅装置。
（付記７）
前記制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記第１の増幅器の出力電力を電力閾値として、前記電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、付記３記載の増幅装置。
（付記８）
Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記第１の増幅器の出力電力を検出する第１の電力検出手段と、
前記第２の増幅器の出力電力を検出する第２の電力検出手段と、
前記第１の電力検出手段で検出された出力電力に応じて、前記第１の回路定数を補正する第１の制御手段と、
前記第２の電力検出手段で検出された出力電力に応じて、前記第２の回路定数を補正する第２の制御手段とをそなえたことを特徴とする、増幅装置。
（付記９）
前記第１の制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記第１の増幅器の出力電力を電力閾値として、前記第１の電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、付記８記載の増幅装置。
（付記１０）
前記第２の制御手段は、
前記第２の電力検出手段で検出された出力電力が増加するにつれて、前記第２の回路定数を減少する方向に制御することを特徴とする、付記９記載の増幅装置。
（付記１１）
前記電力検出手段は、
前記第１の増幅器の出力信号の一部を分岐する方向性結合器と、
前記方向性結合器からの信号を検波して電力を検出する電力検出回路とをそなえて構成され、
前記方向性結合器は、前記合成手段において前記第１及び第２の増幅器の各出力信号が同相合成されるよう通過位相特性が設定されていることを特徴とする、付記３記載の増幅装置。
（付記１２）
前記制御の対象である回路定数は、前記増幅器の構成要素であるキャパシタの容量値であることを特徴とする、付記１〜１１のいずれか１項に記載の増幅装置。
Claims (12)
- Ｅ級動作条件を満足する回路定数が設定された増幅器と、
前記増幅器の出力電力を検出する電力検出手段と、
前記電力検出手段で検出された出力電力に応じて前記回路定数を制御する制御手段とをそなえたことを特徴とする、増幅装置。 - Ｅ級動作条件を満足する第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足する第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記合成手段の出力電力を検出する電力検出手段と、
前記電力検出手段で検出された出力電力に応じて、少なくとも前記第１の回路定数を制御する制御手段とをそなえたことを特徴とする、増幅装置。 - Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記第１の増幅器の出力電力を検出する電力検出手段と、
前記電力検出で検出された出力電力に応じて、少なくとも前記第１の回路定数を補正する制御手段とをそなえたことを特徴とする、増幅装置。 - 前記制御手段は、
前記電力検出手段で検出された出力電力に応じて、前記の第１及び第２の回路定数をそれぞれ補正することを特徴とする、請求項２又は３に記載の増幅装置。 - 前記制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記合成手段の出力電力を電力閾値として、前記電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、請求項２記載の増幅装置。 - 前記制御手段は、
前記電力検出手段で検出された出力電力が前記電力閾値未満である場合には、前記第１の回路定数を一定に制御することを特徴とする、請求項５記載の増幅装置。 - 前記制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記第１の増幅器の出力電力を電力閾値として、前記電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、請求項３記載の増幅装置。 - Ｅ級動作条件を満足するよう第１の回路定数が設定された第１の増幅器と、
Ｅ級動作条件を満足するよう第２の回路定数が設定され、前記第１の増幅器への入力信号の電力が所定の電力以上のときに動作して当該入力信号を増幅する第２の増幅器と、
前記の第１及び第２の増幅器の出力を合成する合成手段と、
前記第１の増幅器の出力電力を検出する第１の電力検出手段と、
前記第２の増幅器の出力電力を検出する第２の電力検出手段と、
前記第１の電力検出手段で検出された出力電力に応じて、前記第１の回路定数を補正する第１の制御手段と、
前記第２の電力検出手段で検出された出力電力に応じて、前記第２の回路定数を補正する第２の制御手段とをそなえたことを特徴とする、増幅装置。 - 前記第１の制御手段は、
前記入力信号の電力増加に伴って前記第２の増幅器が動作し始めるときの前記第１の増幅器の出力電力を電力閾値として、前記第１の電力検出手段で検出された出力電力が当該電力閾値以上の範囲で増加するにつれて、前記第１の回路定数を減少する方向に制御することを特徴とする、請求項８記載の増幅装置。 - 前記第２の制御手段は、
前記第２の電力検出手段で検出された出力電力が増加するにつれて、前記第２の回路定数を減少する方向に制御することを特徴とする、請求項９記載の増幅装置。 - 前記電力検出手段は、
前記第１の増幅器の出力信号の一部を分岐する方向性結合器と、
前記方向性結合器からの信号を検波して電力を検出する電力検出回路とをそなえて構成され、
前記方向性結合器は、前記合成手段において前記第１及び第２の増幅器の各出力信号が同相合成されるよう通過位相特性が設定されていることを特徴とする、請求項３記載の増幅装置。 - 前記制御の対象である回路定数は、前記増幅器の構成要素であるキャパシタの容量値であることを特徴とする、請求項１〜１１のいずれか１項に記載の増幅装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2007/058659 WO2008136080A1 (ja) | 2007-04-20 | 2007-04-20 | 増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008136080A1 true JPWO2008136080A1 (ja) | 2010-07-29 |
| JP4941553B2 JP4941553B2 (ja) | 2012-05-30 |
Family
ID=39943203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009512814A Expired - Fee Related JP4941553B2 (ja) | 2007-04-20 | 2007-04-20 | 増幅装置及びドハティ増幅回路の制御方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7786797B2 (ja) |
| EP (1) | EP2141798B1 (ja) |
| JP (1) | JP4941553B2 (ja) |
| KR (1) | KR101146051B1 (ja) |
| CN (1) | CN101669281B (ja) |
| AT (1) | ATE518298T1 (ja) |
| WO (1) | WO2008136080A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5705122B2 (ja) * | 2009-10-23 | 2015-04-22 | 日本碍子株式会社 | ドハティ増幅器用合成器 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7872543B2 (en) * | 2008-06-05 | 2011-01-18 | Qualcomm, Incorporated | Bi-polar modulator |
| EP2323253A1 (en) * | 2009-10-26 | 2011-05-18 | Alcatel Lucent | Doherty power amplifiers |
| US8693578B2 (en) | 2009-12-08 | 2014-04-08 | Nec Corporation | Transmission device |
| EP2339745A1 (en) * | 2009-12-15 | 2011-06-29 | Nxp B.V. | Doherty amplifier |
| KR101101515B1 (ko) * | 2010-02-03 | 2012-01-05 | 삼성전기주식회사 | 전력 증폭기 |
| US8183929B2 (en) * | 2010-04-09 | 2012-05-22 | Viasat, Inc. | Multi-chip doherty amplifier with integrated power detection |
| KR101170634B1 (ko) | 2010-11-25 | 2012-08-02 | 주식회사 에이스테크놀로지 | 다중대역 스위칭 도허티 증폭기 |
| WO2013019819A2 (en) * | 2011-07-31 | 2013-02-07 | The Regents Of The University Of California | Zero-voltage-switching contour based outphasing power amplifier |
| JP5780879B2 (ja) * | 2011-08-09 | 2015-09-16 | 株式会社東芝 | 電力増幅器及び送電装置 |
| US9450543B2 (en) * | 2011-12-29 | 2016-09-20 | Alcatel Lucent | Bandwidth-extended Doherty power amplifier |
| US8981850B2 (en) | 2012-08-02 | 2015-03-17 | Telefonaktiebolaget L M Ericsson (Publ) | Multi-frequency multi-standard reconfigurable doherty amplifier |
| CN202818232U (zh) * | 2012-09-18 | 2013-03-20 | 中兴通讯股份有限公司 | 一种Doherty功放电路 |
| US9035703B2 (en) * | 2012-12-17 | 2015-05-19 | Qualcomm Incorporated | Tunable wide band driver amplifier |
| WO2014170955A1 (ja) * | 2013-04-16 | 2014-10-23 | 三菱電機株式会社 | 高効率電力増幅器 |
| US9154094B2 (en) | 2013-05-21 | 2015-10-06 | Telefonaktiebolaget L M Ericsson (Publ) | Efficient power amplification over large operating average power range |
| US9385669B2 (en) | 2014-06-23 | 2016-07-05 | Texas Instruments Incorporated | Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method |
| CN106257827B (zh) * | 2015-06-17 | 2020-08-18 | 南京中兴新软件有限责任公司 | 对称多赫蒂Doherty功放电路装置及功率放大器 |
| CN105048971B (zh) * | 2015-09-11 | 2019-03-08 | 上海无线电设备研究所 | 基于开关谐振结构的高效率Doherty功率放大器实现方法 |
| US9923530B2 (en) | 2015-11-25 | 2018-03-20 | Mediatek Inc. | Matching network circuit and radio-frequency power amplifier with odd harmonic rejection and even harmonic rejection and method of adjusting symmetry of differential signals |
| WO2018084889A1 (en) | 2016-11-02 | 2018-05-11 | Peregrine Semiconductor Corporation | Mismatch detection using replica circuit |
| JP6944108B2 (ja) * | 2017-08-23 | 2021-10-06 | 富士通株式会社 | 検波回路及び無線通信装置 |
| US10389311B1 (en) * | 2018-01-31 | 2019-08-20 | Qorvo Us, Inc. | Load modulation amplifier |
| US11108360B2 (en) * | 2018-07-20 | 2021-08-31 | Qorvo Us, Inc. | Doherty power amplifier system |
| US11374543B2 (en) * | 2019-09-04 | 2022-06-28 | Skyworks Solutions, Inc. | Amplifier system with reduced voltage swing |
| US11201593B2 (en) | 2019-12-11 | 2021-12-14 | Qorvo Us, Inc. | Doherty power amplifier system |
| US11522497B2 (en) * | 2020-05-26 | 2022-12-06 | Nxp Usa, Inc. | Doherty amplifier incorporating output matching network with integrated passive devices |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142937A (ja) * | 1993-11-17 | 1995-06-02 | Mori Shinsaku | シャントｌ−ｃ共振回路を挿入したｅ級増幅器 |
| JP2001502493A (ja) * | 1996-10-15 | 2001-02-20 | モトローラ・インコーポレイテッド | 多段高効率線形電力増幅器およびその方法 |
| JP2003504906A (ja) * | 1999-07-01 | 2003-02-04 | イノベイティブ・テクノロジー・ライセンシング・エルエルシー | 集積型の同調可能で高能率な電力増幅器 |
| JP2003188651A (ja) * | 2001-12-13 | 2003-07-04 | Ntt Docomo Inc | 高効率増幅器 |
| JP2006093896A (ja) * | 2004-09-21 | 2006-04-06 | Matsushita Electric Ind Co Ltd | Ｅ級増幅器、及びｅｅｒ変調増幅装置 |
| JP2006148523A (ja) * | 2004-11-19 | 2006-06-08 | Matsushita Electric Ind Co Ltd | ドハティアンプ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472934B1 (en) * | 2000-12-29 | 2002-10-29 | Ericsson Inc. | Triple class E Doherty amplifier topology for high efficiency signal transmitters |
| JP2006340166A (ja) * | 2005-06-03 | 2006-12-14 | Nippon Dengyo Kosaku Co Ltd | 歪補償増幅器 |
-
2007
- 2007-04-20 CN CN2007800526689A patent/CN101669281B/zh not_active Expired - Fee Related
- 2007-04-20 EP EP07742094A patent/EP2141798B1/en not_active Not-in-force
- 2007-04-20 WO PCT/JP2007/058659 patent/WO2008136080A1/ja active Application Filing
- 2007-04-20 JP JP2009512814A patent/JP4941553B2/ja not_active Expired - Fee Related
- 2007-04-20 KR KR1020097023818A patent/KR101146051B1/ko not_active IP Right Cessation
- 2007-04-20 AT AT07742094T patent/ATE518298T1/de not_active IP Right Cessation
-
2009
- 2009-10-16 US US12/580,802 patent/US7786797B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142937A (ja) * | 1993-11-17 | 1995-06-02 | Mori Shinsaku | シャントｌ−ｃ共振回路を挿入したｅ級増幅器 |
| JP2001502493A (ja) * | 1996-10-15 | 2001-02-20 | モトローラ・インコーポレイテッド | 多段高効率線形電力増幅器およびその方法 |
| JP2003504906A (ja) * | 1999-07-01 | 2003-02-04 | イノベイティブ・テクノロジー・ライセンシング・エルエルシー | 集積型の同調可能で高能率な電力増幅器 |
| JP2003188651A (ja) * | 2001-12-13 | 2003-07-04 | Ntt Docomo Inc | 高効率増幅器 |
| JP2006093896A (ja) * | 2004-09-21 | 2006-04-06 | Matsushita Electric Ind Co Ltd | Ｅ級増幅器、及びｅｅｒ変調増幅装置 |
| JP2006148523A (ja) * | 2004-11-19 | 2006-06-08 | Matsushita Electric Ind Co Ltd | ドハティアンプ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5705122B2 (ja) * | 2009-10-23 | 2015-04-22 | 日本碍子株式会社 | ドハティ増幅器用合成器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7786797B2 (en) | 2010-08-31 |
| EP2141798B1 (en) | 2011-07-27 |
| WO2008136080A1 (ja) | 2008-11-13 |
| EP2141798A4 (en) | 2010-11-17 |
| KR101146051B1 (ko) | 2012-05-14 |
| EP2141798A1 (en) | 2010-01-06 |
| CN101669281B (zh) | 2012-03-21 |
| JP4941553B2 (ja) | 2012-05-30 |
| CN101669281A (zh) | 2010-03-10 |
| KR20100005129A (ko) | 2010-01-13 |
| ATE518298T1 (de) | 2011-08-15 |
| US20100033243A1 (en) | 2010-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4941553B2 (ja) | 増幅装置及びドハティ増幅回路の制御方法 | |
| EP3221963B1 (en) | Power amplifier for amplifying radio frequency signal | |
| JP3463656B2 (ja) | 送信電力増幅装置及びその方法 | |
| EP2296269A2 (en) | Power amplifier controller circuit | |
| JP2004221646A (ja) | ドハ−ティ増幅器 | |
| CN105103440A (zh) | 具有反馈的包络追踪调制器 | |
| US7692494B2 (en) | Low strain variable frequency amplifier | |
| US9438187B2 (en) | Amplifying device, transmitting device | |
| JP2009260658A (ja) | 電力増幅器 | |
| KR20170012275A (ko) | 개선된 선형성을 갖는 rf 송수신기 프런트 엔드 모듈 | |
| JP5049562B2 (ja) | 電力増幅器 | |
| WO2010076845A1 (ja) | ポーラ変調装置及び通信機器 | |
| JP2009303040A (ja) | 高周波電力増幅器、および増幅方法 | |
| KR102169671B1 (ko) | 무선 통신 시스템에서 전력 증폭부의 노이즈를 제거하기 위한 장치 및 방법 | |
| JP2009284174A (ja) | 送信回路、電力制御方法およびコンピュータプログラム | |
| JP2010226249A (ja) | 増幅装置 | |
| JP5472488B2 (ja) | 増幅装置 | |
| JP2003179444A (ja) | 電圧制御電力増幅器 | |
| JP2006279707A (ja) | 増幅装置 | |
| EP4293897A2 (en) | Doherty power amplifier system | |
| JP5509935B2 (ja) | 電力増幅器およびその制御方法 | |
| KR20140074187A (ko) | 증폭회로 및 증폭회로 동작 방법 | |
| JP5010542B2 (ja) | 高周波電力増幅器、および増幅方法 | |
| JP2010288132A (ja) | 電源制御増幅器 | |
| JP2010245626A (ja) | 歪補償増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4941553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |