JP2010288132A - 電源制御増幅器 - Google Patents
電源制御増幅器 Download PDFInfo
- Publication number
- JP2010288132A JP2010288132A JP2009141158A JP2009141158A JP2010288132A JP 2010288132 A JP2010288132 A JP 2010288132A JP 2009141158 A JP2009141158 A JP 2009141158A JP 2009141158 A JP2009141158 A JP 2009141158A JP 2010288132 A JP2010288132 A JP 2010288132A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- envelope
- power supply
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】負帰還ループを有する電源制御増幅器の負帰還ループに、使用周波数帯域においてエンベロープ増幅器8が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する構成の位相進み回路14を挿入接続する。エンベロープ増幅器8の出力の一部を位相進み回路14を介してエンベロープ増幅器8の入力側に設けられた比較器9へフィードバックする。
【選択図】 図1
Description
一方、この電源制御増幅器ではエンベロープ増幅器8で発生する雑音や各種歪みによる劣化により、電源制御増幅器全体としての線形性が劣化する問題があり、その対策として負帰還処理を適用する手法が提案されている。図8にエンベロープ増幅器の入力側に負帰還処理を行ったときのエンベロープ増幅器の構成を示し(非特許文献1参照)、図9にエンベロープ増幅器と並列に負帰還ループを設けたときのエンベロープ増幅器の構成を示す(特許文献2参照)。エンベロープ増幅器に負帰還ループを適用することで、エンベロープ増幅器で発生する各種劣化を抑圧しながら従来の増幅器と比較して高いバックオフ効率を実現することができる。
図1は、本発明の実施の形態1に係わる電源制御増幅器の構造を示す構成説明図である。図において、1はRF入力端子、2はRF出力端子、3は包絡線入力端子、4は高出力増幅器(HPA)、5はパルス幅変調器(PWM)、6はスイッチング増幅器、7は低域通過フィルタ(LPF)、8はエンベロープ増幅器、9は比較器、14は位相進み回路、12と13は位相進み回路14の入力端子と出力端子、15はベースバンド増幅器である。
本実施の形態1では、RF入力端子1から入力した変調波信号は高出力増幅器4により増幅されてRF出力端子2から出力される。このとき、包絡線入力端子3から入力した前記RF入力端子1から入力する変調波信号の包絡線成分はエンベロープ増幅器8により増幅されて、時間的な包絡線変動にほぼ比例した電源電圧として高出力増幅器4に対して印加される。
ここで、エンベロープ増幅器8は、パルス幅変調器5、ベースバンド増幅器15、スイッチング増幅器6、低域通過フィルタ7により構成される。パルス幅変調器5では入力した信号包絡線の振幅の大きさに比例したパルス幅を有するパルス列を生成する。パルス列はベースバンド増幅器15及びスイッチング増幅器6で増幅された後、低域通過フィルタ7によって波形整形され、その出力の一部が位相進み回路14を介してエンベロープ増幅器8の入力側に設けられた比較器9へとフィードバックされる。
また、位相進み回路14は周波数に対して位相が進む特性を有する回路であり、その構成例を図2,図3または図4に示す。図2に例示する位相進み回路は、負帰還ループに対して直列に接続された抵抗20とキャパシタ22からなる並列回路と負帰還ループに対して並列に接続された抵抗23とキャパシタ25からなる直列回路とを備え、使用周波数帯域においてエンベロープ増幅器8が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する構成で、位相進み回路の入力端子12と出力端子13で負帰還ループに挿入接続される。図3に例示する位相進み回路は、負帰還ループに対して直列に接続された抵抗20とキャパシタ22からなる並列回路を多段接続した構成を備え(図3では抵抗20とキャパシタ22の同じ構成の3段の場合を示すが、各段の抵抗20とキャパシタ22は異なるものでもよい。)、使用周波数帯域において前記エンベロープ増幅器が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する構成で、位相進み回路の入力端子12と出力端子13で負帰還ループに挿入接続される。図4に例示する位相進み回路は、負帰還ループに対して直列に接続された抵抗20とキャパシタ22とインダクタ21からなる並列回路と負帰還ループに対して並列に接続された抵抗23とキャパシタ25とインダクタ24からなる直列回路および負帰還ループに対して並列に接続された抵抗26とキャパシタ28とインダクタ27からなる直列回路とを備え、使用周波数帯域においてエンベロープ増幅器8が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する構成で、位相進み回路の入力端子12と出力端子13で負帰還ループに挿入接続される。
なお、図5に図2に例示する位相進み回路を用いた場合の通過利得および通過位相特性の一例を示す。図5に見られるように、所望の周波数faからfbの間の周波数帯域において、周波数に対する位相進み特性が得られている。
したがって、本実施の形態に係わる電源制御増幅器では、位相進み回路14の効果によりループの安定性が向上するため、ループ利得を増大させることができる。その結果、エンベロープ増幅器8で発生する雑音や各種歪みによる劣化の抑圧量を増大することが可能となり、電源制御増幅器全体として線形性とバックオフ効率の改善を図ることができる。
比較器9とエンベロープ増幅器8の間またはエンベロープ増幅器8の内部に設けても良い。
図6は、本発明の実施の形態2に係わる電源制御増幅器を示す構成説明図である。図6において、11はデルタ変調器、16はベースバンド増幅器である。なお、図中、実施の形態1の図1と同一または相当するものには同一符号を付し、説明を省略する。
本実施の形態2では、RF入力端子1から入力した変調波信号は高出力増幅器4により増幅されてRF出力端子2から出力される。このとき、包絡線入力端子3から入力した前記RF入力端子1から入力する変調波信号の包絡線成分はエンベロープ増幅器8により増幅されて、時間的な包絡線変動にほぼ比例した電源電圧として高出力増幅器4に対して印加される。
ここで、エンベロープ増幅器8は、デルタ変調器11、低域通過フィルタ7により構成される。デルタ変調器11では入力した信号包絡線の振幅の大きさに比例した密度を有するパルス列を生成する。パルス列は低域通過フィルタ7によって波形整形され、その出力の一部が位相進み回路14を介してエンベロープ増幅器8と並列に接続された比較器9へとフィードバックされる。比較器9では入力信号の包絡線成分と低域通過フィルタ7からの出力が比較された後、ベースバンド増幅器16により増幅されて低域通過フィルタ7からの出力信号と合成される。
Claims (10)
- 入力される振幅変化する変調波信号を増幅する高出力増幅器と、
前記振幅変化する変調波信号の包絡線成分が入力される比較器と、
前記比較器の出力として入力される前記振幅変化する変調波信号の包絡線成分に応じて前記高出力増幅器へ供給される電源電圧を制御する信号を出力するエンベロープ増幅器と、
前記エンベロープ増幅器の出力を分岐して前記比較器に戻し、前記エンベロープ増幅器へ入力される前記包絡線成分に負帰還処理する負帰還ループと、
を備えた電源制御増幅器において、
前記負帰還ループ内に前記エンベロープ増幅器が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する位相補償回路を設けたことを特徴とする電源制御増幅器。 - 入力される振幅変化する変調波信号を増幅する高出力増幅器と、
前記振幅変化する変調波信号の包絡線成分が入力される比較器と、
前記比較器の出力として入力される前記振幅変化する変調波信号の包絡線成分に応じて前記高出力増幅器へ供給される電源電圧を制御する信号を出力するエンベロープ増幅器と、
前記エンベロープ増幅器の出力を分岐して前記比較器に戻し、前記エンベロープ増幅器へ入力される前記包絡線成分に負帰還処理する負帰還ループと、
を備えた電源制御増幅器において、
前記比較器と前記エンベロープ増幅器の間または前記エンベロープ増幅器の内部に前記エンベロープ増幅器が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する位相補償回路を設けたことを特徴とする電源制御増幅器。 - 入力される振幅変化する変調波信号を増幅する高出力増幅器と、
前記振幅変化する変調波信号の包絡線成分が分岐分配され、分配された一方の包絡線成分が入力された前記包絡線成分に応じて前記高出力増幅器へ供給される電源電圧を制御する信号を出力するエンベロープ増幅器と、
分配された他方の包絡線成分が入力された比較器と、
前記比較器の出力が入力されるベースバンド増幅器と、
前記エンベロープ増幅器の出力と前記ベースバンド増幅器の出力の合成信号の一部を前記比較器へ入力される前記包絡線成分に負帰還処理する負帰還ループと、
を備えた電源制御増幅器において、
前記負帰還ループ内に前記エンベロープ増幅器が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する位相補償回路を設けたことを特徴とする電源制御増幅器。 - 入力される振幅変化する変調波信号を増幅する高出力増幅器と、
前記振幅変化する変調波信号の包絡線成分が分岐分配され、分配された一方の包絡線成分が入力された前記包絡線成分に応じて前記高出力増幅器へ供給される電源電圧を制御する信号を出力するエンベロープ増幅器と、
分配された他方の包絡線成分が入力された比較器と、
前記比較器の出力が入力されるベースバンド増幅器と、
前記エンベロープ増幅器の出力と前記ベースバンド増幅器の出力の合成信号の一部を前記比較器へ入力される前記包絡線成分に負帰還処理する負帰還ループと、
を備えた電源制御増幅器において、
前記包絡線成分の分岐分配点と前記エンベロープ増幅器の間または前記エンベロープ増幅器の内部に前記エンベロープ増幅器が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する位相補償回路を設けたことを特徴とする電源制御増幅器。 - 前記エンベロープ増幅器は、入力端から出力端へ順次パルス幅変調器とスイッチング増幅器と低域通過フィルタを直列接続して構成したことを特徴とする請求項1〜4のいずれか1項に記載の電源制御増幅器。
- 前記エンベロープ増幅器は、入力端から出力端へ向けて順次デルタ変調器と低域通過フィルタを直列接続して構成したことを特徴とする請求項1〜4のいずれか1項に記載の電源制御増幅器。
- 前記エンベロープ増幅器は、入力端から出力端へ向けて順次デルタシグマ変調器と低域通過フィルタを直列接続して構成したことを特徴とする請求項1〜4のいずれか1項に記載の電源制御増幅器。
- 前記位相補償回路は、入力端子と出力端子とを有し、前記入力端子から出力端子への経路に直列に接続された抵抗とキャパシタからなる並列回路と、前記入力端子から出力端子への経路に並列に接続された抵抗とキャパシタからなる直列回路とを備え、使用周波数帯域において前記エンベロープ増幅器が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する構成であって、前記入力端子と前記出力端子を介して挿入接続されて設けられたことを特徴とする請求項1〜7のいずれか1項に記載の電源制御増幅器。
- 前記位相補償回路は、入力端子と出力端子とを有し、前記入力端子から出力端子への経路に直列に接続された抵抗とキャパシタからなる並列回路を多段接続した回路を備え、使用周波数帯域において前記エンベロープ増幅器が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する構成であって、前記入力端子と前記出力端子を介して挿入接続されて設けられたことを特徴とする請求項1〜7のいずれか1項に記載の電源制御増幅器。
- 前記位相補償回路は、入力端子と出力端子とを有し、前記入力端子から出力端子への経路に直列に接続された抵抗とキャパシタとインダクタからなる並列回路と、前記入力端子から出力端子への経路に並列に接続された抵抗とキャパシタとインダクタからなる直列回路とを備え、使用周波数帯域において前記エンベロープ増幅器が有する位相の周波数特性を相殺して低減する位相の周波数特性を有する構成であって、前記入力端子と前記出力端子を介して挿入接続されて設けられたことを特徴とする請求項1〜7のいずれか1項に記載の電源制御増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009141158A JP2010288132A (ja) | 2009-06-12 | 2009-06-12 | 電源制御増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009141158A JP2010288132A (ja) | 2009-06-12 | 2009-06-12 | 電源制御増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010288132A true JP2010288132A (ja) | 2010-12-24 |
Family
ID=43543506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009141158A Pending JP2010288132A (ja) | 2009-06-12 | 2009-06-12 | 電源制御増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010288132A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013192135A (ja) * | 2012-03-15 | 2013-09-26 | Panasonic Corp | ドハティ増幅器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56103509A (en) * | 1980-01-22 | 1981-08-18 | Mitsubishi Electric Corp | Phase compensating circuit |
JPH07288437A (ja) * | 1994-04-14 | 1995-10-31 | Matsushita Electric Ind Co Ltd | バイアス回路 |
JP2006054607A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 電流電圧変換回路および光検出回路 |
JP2007215158A (ja) * | 2006-01-10 | 2007-08-23 | Nec Corp | 増幅装置 |
JP2008060969A (ja) * | 2006-08-31 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 送信回路装置 |
WO2010044346A1 (ja) * | 2008-10-16 | 2010-04-22 | 日本電気株式会社 | 電力増幅器 |
-
2009
- 2009-06-12 JP JP2009141158A patent/JP2010288132A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56103509A (en) * | 1980-01-22 | 1981-08-18 | Mitsubishi Electric Corp | Phase compensating circuit |
JPH07288437A (ja) * | 1994-04-14 | 1995-10-31 | Matsushita Electric Ind Co Ltd | バイアス回路 |
JP2006054607A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 電流電圧変換回路および光検出回路 |
JP2007215158A (ja) * | 2006-01-10 | 2007-08-23 | Nec Corp | 増幅装置 |
JP2008060969A (ja) * | 2006-08-31 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 送信回路装置 |
WO2010044346A1 (ja) * | 2008-10-16 | 2010-04-22 | 日本電気株式会社 | 電力増幅器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013192135A (ja) * | 2012-03-15 | 2013-09-26 | Panasonic Corp | ドハティ増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10079576B2 (en) | Envelope tracking modulator with feedback | |
JP4941553B2 (ja) | 増幅装置及びドハティ増幅回路の制御方法 | |
JP4033794B2 (ja) | 高効率線形電力増幅器 | |
US9628025B2 (en) | Resonance suppression for envelope tracking modulator | |
KR101758086B1 (ko) | 개선된 선형적 특징을 가지는 전력 증폭기 | |
JP5273056B2 (ja) | 電力増幅器 | |
JP4960449B2 (ja) | スイッチモード電力増幅 | |
WO2012046668A1 (ja) | 電力増幅器、高周波電力増幅装置、および増幅制御方法 | |
KR20170134312A (ko) | 무선 주파수 신호를 증폭하기 위한 전력 증폭기 | |
US8249530B2 (en) | Apparatus and method for power amplification in wireless communication system | |
Hsia et al. | Wideband high efficiency digitally-assisted envelope amplifier with dual switching stages for radio base-station envelope tracking power amplifiers | |
US20150236655A1 (en) | Distortion compensation circuit and transmission device using distortion compensation circuit and high-frequency power amplifier | |
JP2009260658A (ja) | 電力増幅器 | |
JP2011009923A (ja) | 包絡線追跡電源の電源回路、電力増幅器及び無線基地局 | |
WO2012144392A1 (ja) | 電源回路 | |
US20130241658A1 (en) | Power supply circuit and power supply control method | |
KR102169671B1 (ko) | 무선 통신 시스템에서 전력 증폭부의 노이즈를 제거하기 위한 장치 및 방법 | |
JP2008294812A (ja) | 無線信号増幅装置 | |
JP2010288132A (ja) | 電源制御増幅器 | |
JP5355496B2 (ja) | バイアス制御増幅器 | |
KR101477715B1 (ko) | 클래스 e 전력증폭기의 효율 및 이득 향상을 위한 다중모드 동적 바이어싱 시스템 및 그 방법 | |
JP4111845B2 (ja) | D級増幅器 | |
US9559645B2 (en) | Switched amplifier for a variable supply voltage | |
Hoyerby et al. | Band-split forward-path Cartesian feedback for multicarrier TETRA RF power amplifiers | |
JP2006319533A (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Effective date: 20121203 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20130319 Free format text: JAPANESE INTERMEDIATE CODE: A02 |