JPWO2007029428A1 - Ｐｌｌ回路 - Google Patents

Ｐｌｌ回路 Download PDF

Info

Publication number
JPWO2007029428A1
JPWO2007029428A1 JP2007534281A JP2007534281A JPWO2007029428A1 JP WO2007029428 A1 JPWO2007029428 A1 JP WO2007029428A1 JP 2007534281 A JP2007534281 A JP 2007534281A JP 2007534281 A JP2007534281 A JP 2007534281A JP WO2007029428 A1 JPWO2007029428 A1 JP WO2007029428A1
Authority
JP
Japan
Prior art keywords
pll
clock signal
current
pll circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007534281A
Other languages
English (en)
Other versions
JP4623678B2 (ja
Inventor
龍鎮 岡本
龍鎮 岡本
有馬　幸生
幸生 有馬
剛志 江渕
剛志 江渕
平田　恭子
恭子 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007029428A1 publication Critical patent/JPWO2007029428A1/ja
Application granted granted Critical
Publication of JP4623678B2 publication Critical patent/JP4623678B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

ＰＬＬは、基準クロック信号と帰還クロック信号との位相差に基づいて生成された電流信号に基づいて出力クロック信号を生成する電流制御発振器（１８）と、電流源（２８）と、電流制御発振器（１８）の入力端及び上記電流源（２８）に直列に挿入され、上記初期化信号に基づいて開閉動作をする初期化スイッチ（２６）とを備えている。

Description

本発明は、ＰＬＬ（Phase-Locked-Loop）に関し、特に、ジッタの低減を図りつつ安定して起動及び再起動が可能なＰＬＬ及びそのシークエンスの技術に関する。
Serial ATAに代表されるインタフェース規格においては、1.5GHzの高周波のクロック信号が必要であり、通常、25MHz程度の低周波の基準クロック信号からＰＬＬの逓倍作用により高周波のクロック信号を生成する。例えば、60逓倍のＰＬＬであれば、25MHzの基準クロック信号から1.5GHz（=25MHz*60）のクロック信号を生成することができる。さらに、ΔΣ変調による分数分周回路技術を利用すれば、16.934MHzあるいは27MHzといった水晶発振器の出力周波数から1.5GHzのクロック信号を生成することも可能である。
従来の一般的なＰＬＬの場合、起動時にループフィルタの出力電圧がゼロ近傍であるため、電圧電流変換回路を構成するＮＭＯＳトランジスタのゲート・ソース電圧が閾値を超えずに電圧電流変換回路の出力電流はほぼゼロとなる。この結果、出力クロック信号の周波数は０Ｈｚとなり、ＰＬＬの出力はハイインピーダンスとなる。外乱等がなければフィードバック作用によりＰＬＬは正常に起動するが、混入した高周波ノイズが分周器によって分周され、その周波数が基準クロック信号よりも高い場合には、ＰＬＬは出力クロック信号の周波数を下げる方向に動作する。この結果、ループフィルタの出力電圧はゼロのままとなり、ＰＬＬが起動しないという不具合が生じる。
上記の問題を解決するために、従来、キャプチャーレンジ及びジッタの異なる二つのＰＬＬを備え、起動時と通常時とでＰＬＬを切り替えるといった手法が提案されている（例えば、特許文献１参照）。また、ＰＬＬをスタンバイモードからより早く通常動作モードに復帰させるためのものであるが、ＰＬＬにスタートアップ回路を設けるといった手法が提案されている（例えば、特許文献２参照）。
特開平１０―２９０１６１号公報 米国特許第６４０７６００号明細書
しかし、二つのＰＬＬを備えることで回路規模が増大することは明らかである。そこで、上記問題に鑑み、本発明は、回路規模を特に増大させることなく、安定した起動及び再起動が可能なＰＬＬを実現することを課題とする。
上記課題を解決するために本発明が講じた手段は、基準クロック信号と帰還クロック信号との位相差に基づいて生成された電流信号に基づいて出力クロック信号を生成する電流制御発振器を備えたＰＬＬ回路として、電流源と、上記電流制御発振器の入力端及び上記電流源に直列に挿入され、初期化信号に基づいて開閉動作をする初期化スイッチとを備えたものとする。
また、基準クロック信号と帰還クロック信号との位相差に基づいて生成された電圧信号を電流信号に変換する電圧電流変換回路を備えたＰＬＬ回路として、電圧源と、上記電圧電流変換回路の入力端及び上記電圧源に直列に挿入され、初期化信号に基づいて開閉動作をする初期化スイッチと、当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、当該ＰＬＬ回路の起動時及びデッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したときに初期化信号を出力する制御部とを備えたものとする。
また、基準クロック信号と帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタと、上記ループフィルタの出力電圧を電流に変換する電圧電流変換回路とを備えたＰＬＬ回路として、電流源と、上記ループフィルタの入力端及び上記電流源に直列に挿入され、初期化信号に基づいて開閉動作をする初期化スイッチと、上記電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号に基づいて開閉動作をするリセットスイッチとを備えたものとする。
また、基準クロック信号と帰還クロック信号との位相差を比較する位相比較器を備えたＰＬＬ回路として、上記基準クロック信号に対して位相差を有するダミークロック信号を生成するクロック生成回路と、初期化信号に基づいて、上記帰還クロック信号及びダミークロック信号のいずれか一方を選択的に上記位相比較器に入力するセレクタとを備えたものとする。
また、基準クロック信号と帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタを備えたＰＬＬ回路として、上記ループフィルタの出力電圧範囲を制限するクランプ回路を備えたものとする。
本発明によると、ＰＬＬの起動時及び再起動時に電流源から起動電流が与えられる、又は、電圧源から起動電圧が与えられるため、ＰＬＬの出力がハイインピーダンスとなることがない。これにより、起動時及び再起動時に外乱ノイズが入力されても安定して動作するＰＬＬが実現される。また、ＰＬＬを二つ備えなくてよいため、回路規模が大幅に増大することがない。
図１は、第１の実施形態に係るＰＬＬの構成図である。 図２は、図１に示したＰＬＬのタイミングチャートである。 図３は、第２の実施形態に係るＰＬＬの構成図である。 図４は、第３の実施形態に係るＰＬＬの構成図である。 図５は、第４の実施形態に係るＰＬＬの構成図である。 図６は、第５の実施形態に係るＰＬＬの構成図である。 図７は、図６に示したＰＬＬのタイミングチャートである。 図８は、第６の実施形態に係るＰＬＬの構成図である。 図９は、クランプ回路の回路構成図である。 図１０は、図８に示したＰＬＬに係るループフィルタ出力電圧対出力周波数特性のグラフである。
符号の説明
１０ 位相比較器
１４ ループフィルタ
１６ 電圧電流変換回路
１８ 電流制御発振器
２０ 分周器（分数分周器）
２２ デッドロック検出回路
２４ 制御部
２６ スイッチ（初期化スイッチ）
２８ 電流源
３０ スイッチ（リセットスイッチ）
３２ 電圧源
３４ クロック生成回路
３６ セレクタ
３８ ΔΣコントローラ
４０ クランプ回路
３４１ インバータ
３４２ 分周器
ＣＫ１ 基準クロック信号
ＣＫ２ 帰還クロック信号
ＣＫ３ 出力クロック信号
ＳＴＵＰ 初期化信号
ＲＳＴ リセット信号
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、第１の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、位相比較器（Phase-Detecter）１０、チャージポンプ（Charge-Pump）１２、ループフィルタあるいはローパスフィルタ（Low-Pass-Filter）１４、電圧電流変換回路１６、電流制御発振器（Current-Controlled-Oscillator）１８、及び分周器（Divider）２０といった一般的なＰＬＬの構成要素に加え、デッドロック検出回路２２、制御部２４、スイッチ２６（初期化スイッチ）、電流源２８、スイッチ３０（リセットスイッチ）を備えている。
位相比較器１０は、基準クロック信号ＣＫ１と帰還クロック信号ＣＫ２との位相差を検出する。位相比較器１０は、フリップフロップ及びロジック素子等で構成可能である。
チャージポンプ１２は、位相比較器１０の出力位相差に応じて電流のプッシュプルを行う。
ループフィルタ１４は、チャージポンプ１２から出力された電流の充放電を行う。ループフィルタ１４は、抵抗及び容量等で構成可能であり、フィルタ次数も２次又は３次等自由に設定可能である。
電圧電流変換回路１６は、ループフィルタ１４から出力された電圧信号を電流信号に変換する。電圧電流変換回路１６は、ＭＯＳトランジスタやバイポーラトランジスタ等で構成可能である。例えば、ＮＭＯＳトランジスタ又はＮＰＮトランジスタで構成した場合、ループフィルタ１４の出力電圧がトランジスタの閾値以下のとき、電流が出力されない、いわゆる不感帯領域となる。
電流制御発振器１８は、電圧電流変換回路１６から出力された電流信号に基づいて出力クロック信号ＣＫ３を生成する。電流制御発振器１８は、インバータリング等で構成可能である。なお、上述の不感帯領域では電流信号が入力されずに、インバータリングの出力はハイインピーダンスとなる。
分周器２０は、出力クロック信号ＣＫ３を分周して帰還クロック信号ＣＫ２を生成し、位相比較器１０にフィードバックする。このフィードバック作用により、出力クロック信号ＣＫ３の周波数は、基準クロック信号ＣＫ１に分周器２０の逓倍数を乗算した周波数となり、ロックされる。
デッドロック検出回路２２は、出力クロック信号ＣＫ３の周波数を計測して、ＰＬＬがデッドロック状態にあることを検出する。
制御部２４は、ＰＬＬの起動時及び再起動時に初期化信号ＳＴＵＰを出力する。また、制御部２４は、デッドロック検出回路２２によって検出されたデッドロック状態が所定時間以上持続したとき、リセット信号ＲＳＴを出力する。
スイッチ２６は、電流制御発振器１８の入力端及び電流源２８に直列に接続されており、初期化信号ＳＴＵＰに基づいて開閉動作をする。具体的には、初期化信号ＳＴＵＰが与えられたときスイッチ２６はオンとなり、電流源２８の電流Ｉ０が電流制御発振器１８に与えられる。
スイッチ３０は、ループフィルタ１４とグランドノードとの間に設けられ、リセット信号ＲＳＴに基づいて開閉動作をする。具体的には、リセット信号ＲＳＴが与えられたときスイッチ３０はオンとなり、ループフィルタ１４の出力電圧をグランドレベルに設定する。
次に、本実施形態に係るＰＬＬの動作について図２のタイミングチャートを参照しながら説明する。
ＰＬＬに電源が投入されると、制御部２４から初期化信号ＳＴＵＰが出力され（図２中“Ａ”）、スイッチ２６がオンとなり、電流制御発振器１８に電流Ｉ０が与えられる。電流制御発振器１８は、与えられた電流Ｉ０に基づいて出力クロック信号ＣＫ３を生成し、ＰＬＬのフィードバック作用により出力クロック信号ＣＫ３は所望の周波数に仮ロックされる。その後、初期化信号ＳＴＵＰの出力が停止すると、スイッチ２６はオフとなり、ＰＬＬは通常の信号入力となる。これにより、ループフィルタ１４の出力電圧が補正され（図２の例では出力電圧上昇）、ＰＬＬは本ロック状態へと移行する。
ここで、電流源２８は通常バンドギャップから生成されノイズ成分を含んでいるため、電流Ｉ０を電流制御発振器１８に与えると、出力クロック信号ＣＫ３のジッタ特性が悪化してしまう。そこで、上述したように、ＰＬＬの起動時（及び再起動時）にのみ電流Ｉ０を電流制御発振器１８に与えてＰＬＬの出力がハイインピーダンスになることを防ぎ、ＰＬＬが仮ロック状態になった後に電流Ｉ０を遮断する。本ロック状態ではＰＬＬに電流Ｉ０が入力されないため、電流Ｉ０に起因する出力ジッタの増加は生じない。
ＰＬＬが本ロック状態にあるとき、外乱ノイズによりループフィルタ１４の電圧が大きく上昇すると出力クロック信号ＣＫ３の周波数が上がり過ぎてしまい、電流制御発振器１８及び分周器２０が正常に動作しなくなる。そして、ループフィルタ１４の出力電圧がロック電圧よりも十分に高いにもかかわらず、出力クロック信号ＣＫ３の周波数がロック周波数よりも低くなると、ＰＬＬは、フィードバック作用によりループフィルタ１４をさらに充電する方向に動作し、ループフィルタ１４の出力電圧が電源電圧に張り付く、いわゆるデッドロック状態となる。一旦デッドロック状態に陥るとＰＬＬは復帰することができなくなる。
そこで、デッドロック検出回路２２によって検出されたデッドロック状態が所定時間以上持続すると、制御部２４からリセット信号ＲＳＴが出力され（図２中“Ｂ”）、スイッチ３０がオンとなり、ループフィルタ１４の出力電圧がグランドレベルに設定される（ループフィルタのリセット）。これにより、デッドロック状態が回避される。
ループフィルタ１４をリセットしただけでは、外乱ノイズ等によりＰＬＬが動作しないことがあるため、リセット信号ＲＳＴの出力後に再度初期化信号ＳＴＵＰを出力することが好ましい（図２中“Ｃ”）。これにより、再起動時にＰＬＬの出力がハイインピーダンスになることを防ぎ、ＰＬＬが安定的に再起動できるようになる。
また、ＰＬＬの起動時にはループフィルタ１４の出力電圧はゼロとなっているため、起動時に必ずしもループフィルタ１４をリセットする必要はない。しかし、起動時のデッドロックを回避するためにも、ＰＬＬの起動時に初期化信号ＳＴＵＰよりも先にリセット信号ＲＳＴを出力することが好ましい（図２中“Ｄ”）。
以上、本実施形態によると、特に回路規模を増大させることなく、ＰＬＬの安定的な起動及び再起動が可能となる。さらに、デッドロック状態に陥った場合も復帰することができる。
なお、外乱ノイズ等によりループフィルタ１４の出力電圧がゼロになったとしても、デッドロック検出回路２２は異常を検知してＰＬＬを再起動する。したがって、ループフィルタ１４の出力電圧がゼロに張り付いたとしても、システムとして全く問題はない。
また、デッドロック検出回路２２及び制御部２４を省略して、外部から初期化信号ＳＴＵＰ及びリセット信号ＲＳＴを与えるようにしてもよい。
また、ＰＬＬの起動及び再起動の安定化のみを目的とするならば、デッドロック検出回路２２及びスイッチ３０は特に省略してもかまわない。
（第２の実施形態）
図３は、第２の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、図１に示した電流源２８及びスイッチ３０を省略し、電圧電流変換回路１６の入力端に直列に接続されたスイッチ２６及び低出力インピーダンスの電圧源３２を備えた構成をしている。
スイッチ２６は、初期化信号ＳＴＵＰに基づいて開閉動作をする。具体的には、初期化信号ＳＴＵＰが与えられたときスイッチ２６はオンとなり、電圧源３２の電圧Ｖ０が電圧電流変換回路１６に与えられる。好ましくは、電圧Ｖ０はロック電圧の近傍に設定しておく。
本実施形態に係るＰＬＬでは、起動時及びデッドロック検出後の再起動時にループフィルタ１４の出力電圧が電圧源３２の電圧Ｖ０に設定されるため、起動時及び再起動時にデッドロック状態となることがない。また、ＰＬＬが仮ロック状態となった後、電圧Ｖ０の供給が停止することにより、本ロック状態に移行する。したがって、出力ジッタに悪影響を与えることなく、また、特に回路規模を増大させることなく、ＰＬＬの安定した起動及び再起動が可能となる。
（第３の実施形態）
図４は、第３の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、図１に示したスイッチ２６及び電流源２８を、ループフィルタ１４の入力端に直列に接続した構成をしている。
本実施形態に係るＰＬＬでは、起動時及び再起動時にループフィルタ１４に電流Ｉ０が与えられ、ループフィルタ１４が充電される。これにより、特に回路規模を増大させることなく、ＰＬＬの出力がハイインピーダンスになることを防ぎ、ＰＬＬが安定的に起動及び再起動できるようになる。
なお、長期間ループフィルタ１４を充電するとループフィルタ１４の出力電圧が上がり過ぎてデッドロック状態に陥る可能性がある。したがって、出力クロック信号ＣＫ３の周波数がロック周波数に近くなったとき、初期化信号ＳＴＵＰの出力を停止することが好ましい。
（第４の実施形態）
図５は、第４の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、図１に示したスイッチ２６及び電流源２８を省略し、クロック生成回路３４及びセレクタ３６を備えた構成をしている。
クロック生成回路３４は、基準クロック信号ＣＫ１に対して位相差を有するダミークロック信号ＤＣＫを生成する。具体的には、クロック生成回路３４は、基準クロック信号ＣＫ１を反転するインバータ３４１、及びインバータ３４１の出力を分周してダミークロック信号ＤＣＫを生成する分周器３４２を備えている。
セレクタ３６は、初期化信号ＳＴＵＰに基づいて、帰還クロック信号ＣＫ２及びダミークロック信号ＤＣＫから、位相比較器１０における基準クロック信号ＣＫ１との比較対象となるクロック信号を選択する。具体的には、セレクタ３６は、初期化信号ＳＴＵＰが例えばＨｉレベルのときダミークロック信号ＤＣＫを選択する一方、初期化信号ＳＴＵＰが例えばＬｏレベルのとき帰還クロック信号ＣＫ２を選択する。
以上、本実施形態によると、ＰＬＬの起動時及び再起動時に位相比較器１０にダミークロック信号ＤＣＫが与えられるためＰＬＬは動作を開始し仮ロック状態となり、その後、通常入力信号に切り替わることによって本ロック状態に移行する。これにより、特に回路規模を増大させることなく、ＰＬＬが安定して起動及び再起動できるようになる。
なお、ループフィルタ１４の出力電圧がロック電圧近傍まで充電されたとき、すなわち、出力クロック信号ＣＫ３の周波数がロック周波数に近くなったとき、初期化信号ＳＴＵＰを例えばＨｉレベルからＬｏレベルに変化させることが好ましい。
（第５の実施形態）
図６は、第５の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、図１に示したＰＬＬをΔΣ型ＰＬＬにしたものである。
ΔΣコントローラ３８は、帰還クロック信号ＣＫ２を基準として動作する。ここで、ＰＬＬの出力がハイインピーダンスになると分周器２０（分数分周器）の出力もまたハイインピーダンスとなり、ΔΣコントローラ３８が誤動作をして復帰できなくなる可能性がある。そこで、初期化信号ＳＴＵＰが出力されている期間はΔΣコントローラ３８をリセットして誤動作を防止するとともに、ΔΣコントローラ３８から分周器２０に、本来の分数分周比に近い整数比を与えるようにする。
図７は、本実施形態に係るＰＬＬのタイミングチャートである。図２のタイミングチャートと比較すると、図７のタイミングチャートでは、仮ロック状態から本ロック状態に遷移するときに、出力クロック信号ＣＫ３の周波数が変動している。これは、初期化信号ＳＴＵＰの出力期間と非出力期間とでは、分周器２０に与えられる分周比の少数部分が異なるためである。これ以外のＰＬＬの動作については、図２のタイミングチャートで説明したとおりである。
なお、図３〜図６に示したＰＬＬさらに後述のＰＬＬについてもΔΣ型ＰＬＬとして構成することができることは言うまでもない。
（第６の実施形態）
図８は、第６の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、ループフィルタ１４の出力端に接続されたクランプ回路４０を備えている。
クランプ回路４０は、ループフィルタ１４の出力電圧を上下ともに制限するものであり、具体的には、エミッタフォロワ回路又はソースフォロワ回路等で構成される。図９は、クランプ回路４０の具体的な回路構成を示す。ループフィルタ１４の出力電圧の上限を決める上側クランプ回路は、電圧源４０１及びその電圧をゲートに受けるＰＭＯＳトランジスタ４０２から構成される（図９（ａ）参照）。一方、ループフィルタ１４の出力電圧の下限を決める下側クランプ回路は、電圧源４０１及びその電圧をゲートに受けるＮＭＯＳトランジスタ４０３から構成される（図９（ｂ）参照）。
図１０は、ループフィルタ１４の出力電圧対出力周波数特性を示す。ＰＬＬにクランプ回路４０を追加することによって、ループフィルタ１４の出力電圧の範囲が制限される。これにより、ループフィルタ１４の出力電圧が不感帯領域又はデッドロック領域に陥ることがない。したがって、ＰＬＬの起動時及び再起動時において出力がハイインピーダンスとなることがなく、また、外乱によるデッドロックが起きないため、低ジッタかつ安定した出力クロック信号の供給が可能となる。
なお、上記の各実施形態について、電圧電流変換回路１６はＮＭＯＳトランジスタ又はＮＰＮトランジスタで構成されていることを前提として説明したが、電圧電流変換回路１６はＰＭＯＳトランジスタ又はＰＮＰトランジスタで構成されていてもよい。この場合、基準電圧が電源電圧になること及びトランジスタのオンする方向が逆になるだけであり、本発明が奏する効果を何ら損なうものではない。
本発明に係るＰＬＬは、低回路面積で安定起動が可能であるため、小型化が求められる携帯電話機等に有用である。
【０００２】
特許文献２：米国特許第６４０７６００号明細書
発明の開示
発明が解決しようとする課題
［０００５］
しかし、二つのＰＬＬを備えることで回路規模が増大することは明らかである。そこで、上記問題に鑑み、本発明は、回路規模を特に増大させることなく、安定した起動及び再起動が可能なＰＬＬを実現することを課題とする。
課題を解決するための手段
［０００６］
上記課題を解決するために本発明が講じた手段は、基準クロック信号と帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタと、ループフィルタの出力電圧を電流に変換する電圧電流変換回路と、電圧電流変換回路から出力された電流信号に基づいて出力クロック信号を生成する電流制御発振器を備えたＰＬＬ回路として、電流源と、電流制御発振器の入力端及び上記電流源に直列に挿入され、初期化信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となる初期化スイッチと、電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となるリセットスイッチと、当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したときリセット信号を出力するとともに、当該ＰＬＬ回路の起動時に及びリセット信号の出力に続けて初期化信号を出力する制御部とを備えたものとする。
［０００７］
［０００８］
また、基準クロック信号と帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタと、ループフィルタの出力電圧を電流に変換する電圧電流変換回路とを備えたＰＬＬ回路として、電流源と、ループフィルタの入力端及び電流源に直列に挿入され、初期化信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となる初期化スイッチと、電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となるリセットスイッチと、当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したときリセット信号を出力するとともに、当該ＰＬＬ回路の起動時に及びリセット信号の出力に続けて初期化信号を出力する制御部とを備えたものとする。
［０００９］
また、基準クロック信号と帰還クロック信号との位相差を比較する位相比較器と、位相比較器の位相比較結果に応じてプッシュプルされる電流を平滑化するループフィルタと、ループフィルタの出力電圧を電流に変換する電圧電流変換回路とを備えたＰＬＬ回路として、基準クロック信号に対して位相差を有するダミークロック信号を生成するクロック生成回路と、初期化信号が所定の論理レベルのとき、ダミークロック信号を位相比較器に入力する一方、初期化信号が所定の論理レベル以外のとき、帰還クロック信号を位相比較器に入力するセレクタと、電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となるリセットスイッチと、当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したときリセット信号を出力するとともに、当該ＰＬＬ回路の起動時に及びリセット信号の出力に続けて所定の論理レベルの初期化信号を出力する制御部とを備えたものとする。
【０００３】
［００１０］
発明の効果
［００１１］
本発明によると、ＰＬＬの起動時及び再起動時に電流源から起動電流が与えられる、又は、電圧源から起動電圧が与えられるため、ＰＬＬの出力がハイインピーダンスとなることがない。これにより、起動時及び再起動時に外乱ノイズが入力されても安定して動作するＰＬＬが実現される。また、ＰＬＬを二つ備えなくてよいため、回路規模が大幅に増大することがない。
図面の簡単な説明
［００１２］
［図１］図１は、第１の実施形態に係るＰＬＬの構成図である。
［図２］図２は、図１に示したＰＬＬのタイミングチャートである。
［図３］図３は、第２の実施形態に係るＰＬＬの構成図である。
［図４］図４は、第３の実施形態に係るＰＬＬの構成図である。
［図５］図５は、第４の実施形態に係るＰＬＬの構成図である。
［図６］図６は、第５の実施形態に係るＰＬＬの構成図である。
［図７］図７は、図６に示したＰＬＬのタイミングチャートである。
［図８］図８は、第６の実施形態に係るＰＬＬの構成図である。
［図９］図９は、クランプ回路の回路構成図である。
［図１０］図１０は、図８に示したＰＬＬに係るループフィルタ出力電圧対出力周波数特性のグラフである。
符号の説明
［００１３］
１０ 位相比較器
１４ ループフィルタ
１６ 電圧電流変換回路
１８ 電流制御発振器
本発明は、ＰＬＬ（Phase-Locked-Loop）に関し、特に、ジッタの低減を図りつつ安定して起動及び再起動が可能なＰＬＬ及びそのシークエンスの技術に関する。
Serial ATAに代表されるインタフェース規格においては、1.5GHzの高周波のクロック信号が必要であり、通常、25MHz程度の低周波の基準クロック信号からＰＬＬの逓倍作用により高周波のクロック信号を生成する。例えば、60逓倍のＰＬＬであれば、25MHzの基準クロック信号から1.5GHz（=25MHz*60）のクロック信号を生成することができる。さらに、ΔΣ変調による分数分周回路技術を利用すれば、16.934MHzあるいは27MHzといった水晶発振器の出力周波数から1.5GHzのクロック信号を生成することも可能である。
従来の一般的なＰＬＬの場合、起動時にループフィルタの出力電圧がゼロ近傍であるため、電圧電流変換回路を構成するＮＭＯＳトランジスタのゲート・ソース電圧が閾値を超えずに電圧電流変換回路の出力電流はほぼゼロとなる。この結果、出力クロック信号の周波数は０Ｈｚとなり、ＰＬＬの出力はハイインピーダンスとなる。外乱等がなければフィードバック作用によりＰＬＬは正常に起動するが、混入した高周波ノイズが分周器によって分周され、その周波数が基準クロック信号よりも高い場合には、ＰＬＬは出力クロック信号の周波数を下げる方向に動作する。この結果、ループフィルタの出力電圧はゼロのままとなり、ＰＬＬが起動しないという不具合が生じる。
上記の問題を解決するために、従来、キャプチャーレンジ及びジッタの異なる二つのＰＬＬを備え、起動時と通常時とでＰＬＬを切り替えるといった手法が提案されている（例えば、特許文献１参照）。また、ＰＬＬをスタンバイモードからより早く通常動作モードに復帰させるためのものであるが、ＰＬＬにスタートアップ回路を設けるといった手法が提案されている（例えば、特許文献２参照）。
特開平１０―２９０１６１号公報 米国特許第６４０７６００号明細書
しかし、二つのＰＬＬを備えることで回路規模が増大することは明らかである。そこで、上記問題に鑑み、本発明は、回路規模を特に増大させることなく、安定した起動及び再起動が可能なＰＬＬを実現することを課題とする。
上記課題を解決するために本発明が講じた手段は、基準クロック信号と帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタと、ループフィルタの出力電圧を電流に変換する電圧電流変換回路と、電圧電流変換回路から出力された電流信号に基づいて出力クロック信号を生成する電流制御発振器を備えたＰＬＬ回路として、電流源と、電流制御発振器の入力端及び上記電流源に直列に挿入され、初期化信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となる初期化スイッチと、電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となるリセットスイッチと、当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したときリセット信号を出力するとともに、当該ＰＬＬ回路の起動時に及びリセット信号の出力に続けて初期化信号を出力する制御部とを備えたものとする。
また、基準クロック信号と帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタと、ループフィルタの出力電圧を電流に変換する電圧電流変換回路とを備えたＰＬＬ回路として、電流源と、ループフィルタの入力端及び電流源に直列に挿入され、初期化信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となる初期化スイッチと、電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となるリセットスイッチと、当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したときリセット信号を出力するとともに、当該ＰＬＬ回路の起動時に及びリセット信号の出力に続けて初期化信号を出力する制御部とを備えたものとする。
また、基準クロック信号と帰還クロック信号との位相差を比較する位相比較器と、位相比較器の位相比較結果に応じてプッシュプルされる電流を平滑化するループフィルタと、ループフィルタの出力電圧を電流に変換する電圧電流変換回路とを備えたＰＬＬ回路として、基準クロック信号に対して位相差を有するダミークロック信号を生成するクロック生成回路と、初期化信号が所定の論理レベルのとき、ダミークロック信号を位相比較器に入力する一方、初期化信号が所定の論理レベル以外のとき、帰還クロック信号を位相比較器に入力するセレクタと、電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号を受けたとき、導通状態となる一方、それ以外のとき、非導通状態となるリセットスイッチと、当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したときリセット信号を出力するとともに、当該ＰＬＬ回路の起動時に及びリセット信号の出力に続けて所定の論理レベルの初期化信号を出力する制御部とを備えたものとする。
本発明によると、ＰＬＬの起動時及び再起動時に電流源から起動電流が与えられる、又は、電圧源から起動電圧が与えられるため、ＰＬＬの出力がハイインピーダンスとなることがない。これにより、起動時及び再起動時に外乱ノイズが入力されても安定して動作するＰＬＬが実現される。また、ＰＬＬを二つ備えなくてよいため、回路規模が大幅に増大することがない。
図１は、第１の実施形態に係るＰＬＬの構成図である。 図２は、図１に示したＰＬＬのタイミングチャートである。 図３は、第２の実施形態に係るＰＬＬの構成図である。 図４は、第３の実施形態に係るＰＬＬの構成図である。 図５は、第４の実施形態に係るＰＬＬの構成図である。 図６は、第５の実施形態に係るＰＬＬの構成図である。 図７は、図６に示したＰＬＬのタイミングチャートである。 図８は、第６の実施形態に係るＰＬＬの構成図である。 図９は、クランプ回路の回路構成図である。 図１０は、図８に示したＰＬＬに係るループフィルタ出力電圧対出力周波数特性のグラフである。
符号の説明
１０ 位相比較器
１４ ループフィルタ
１６ 電圧電流変換回路
１８ 電流制御発振器
２０ 分周器（分数分周器）
２２ デッドロック検出回路
２４ 制御部
２６ スイッチ（初期化スイッチ）
２８ 電流源
３０ スイッチ（リセットスイッチ）
３２ 電圧源
３４ クロック生成回路
３６ セレクタ
３８ ΔΣコントローラ
４０ クランプ回路
３４１ インバータ
３４２ 分周器
ＣＫ１ 基準クロック信号
ＣＫ２ 帰還クロック信号
ＣＫ３ 出力クロック信号
ＳＴＵＰ 初期化信号
ＲＳＴ リセット信号
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、第１の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、位相比較器（Phase-Detecter）１０、チャージポンプ（Charge-Pump）１２、ループフィルタあるいはローパスフィルタ（Low-Pass-Filter）１４、電圧電流変換回路１６、電流制御発振器（Current-Controlled-Oscillator）１８、及び分周器（Divider）２０といった一般的なＰＬＬの構成要素に加え、デッドロック検出回路２２、制御部２４、スイッチ２６（初期化スイッチ）、電流源２８、スイッチ３０（リセットスイッチ）を備えている。
位相比較器１０は、基準クロック信号ＣＫ１と帰還クロック信号ＣＫ２との位相差を検出する。位相比較器１０は、フリップフロップ及びロジック素子等で構成可能である。
チャージポンプ１２は、位相比較器１０の出力位相差に応じて電流のプッシュプルを行う。
ループフィルタ１４は、チャージポンプ１２から出力された電流の充放電を行う。ループフィルタ１４は、抵抗及び容量等で構成可能であり、フィルタ次数も２次又は３次等自由に設定可能である。
電圧電流変換回路１６は、ループフィルタ１４から出力された電圧信号を電流信号に変換する。電圧電流変換回路１６は、ＭＯＳトランジスタやバイポーラトランジスタ等で構成可能である。例えば、ＮＭＯＳトランジスタ又はＮＰＮトランジスタで構成した場合、ループフィルタ１４の出力電圧がトランジスタの閾値以下のとき、電流が出力されない、いわゆる不感帯領域となる。
電流制御発振器１８は、電圧電流変換回路１６から出力された電流信号に基づいて出力クロック信号ＣＫ３を生成する。電流制御発振器１８は、インバータリング等で構成可能である。なお、上述の不感帯領域では電流信号が入力されずに、インバータリングの出力はハイインピーダンスとなる。
分周器２０は、出力クロック信号ＣＫ３を分周して帰還クロック信号ＣＫ２を生成し、位相比較器１０にフィードバックする。このフィードバック作用により、出力クロック信号ＣＫ３の周波数は、基準クロック信号ＣＫ１に分周器２０の逓倍数を乗算した周波数となり、ロックされる。
デッドロック検出回路２２は、出力クロック信号ＣＫ３の周波数を計測して、ＰＬＬがデッドロック状態にあることを検出する。
制御部２４は、ＰＬＬの起動時及び再起動時に初期化信号ＳＴＵＰを出力する。また、制御部２４は、デッドロック検出回路２２によって検出されたデッドロック状態が所定時間以上持続したとき、リセット信号ＲＳＴを出力する。
スイッチ２６は、電流制御発振器１８の入力端及び電流源２８に直列に接続されており、初期化信号ＳＴＵＰに基づいて開閉動作をする。具体的には、初期化信号ＳＴＵＰが与えられたときスイッチ２６はオンとなり、電流源２８の電流Ｉ０が電流制御発振器１８に与えられる。
スイッチ３０は、ループフィルタ１４とグランドノードとの間に設けられ、リセット信号ＲＳＴに基づいて開閉動作をする。具体的には、リセット信号ＲＳＴが与えられたときスイッチ３０はオンとなり、ループフィルタ１４の出力電圧をグランドレベルに設定する。
次に、本実施形態に係るＰＬＬの動作について図２のタイミングチャートを参照しながら説明する。
ＰＬＬに電源が投入されると、制御部２４から初期化信号ＳＴＵＰが出力され（図２中“Ａ”）、スイッチ２６がオンとなり、電流制御発振器１８に電流Ｉ０が与えられる。電流制御発振器１８は、与えられた電流Ｉ０に基づいて出力クロック信号ＣＫ３を生成し、ＰＬＬのフィードバック作用により出力クロック信号ＣＫ３は所望の周波数に仮ロックされる。その後、初期化信号ＳＴＵＰの出力が停止すると、スイッチ２６はオフとなり、ＰＬＬは通常の信号入力となる。これにより、ループフィルタ１４の出力電圧が補正され（図２の例では出力電圧上昇）、ＰＬＬは本ロック状態へと移行する。
ここで、電流源２８は通常バンドギャップから生成されノイズ成分を含んでいるため、電流Ｉ０を電流制御発振器１８に与えると、出力クロック信号ＣＫ３のジッタ特性が悪化してしまう。そこで、上述したように、ＰＬＬの起動時（及び再起動時）にのみ電流Ｉ０を電流制御発振器１８に与えてＰＬＬの出力がハイインピーダンスになることを防ぎ、ＰＬＬが仮ロック状態になった後に電流Ｉ０を遮断する。本ロック状態ではＰＬＬに電流Ｉ０が入力されないため、電流Ｉ０に起因する出力ジッタの増加は生じない。
ＰＬＬが本ロック状態にあるとき、外乱ノイズによりループフィルタ１４の電圧が大きく上昇すると出力クロック信号ＣＫ３の周波数が上がり過ぎてしまい、電流制御発振器１８及び分周器２０が正常に動作しなくなる。そして、ループフィルタ１４の出力電圧がロック電圧よりも十分に高いにもかかわらず、出力クロック信号ＣＫ３の周波数がロック周波数よりも低くなると、ＰＬＬは、フィードバック作用によりループフィルタ１４をさらに充電する方向に動作し、ループフィルタ１４の出力電圧が電源電圧に張り付く、いわゆるデッドロック状態となる。一旦デッドロック状態に陥るとＰＬＬは復帰することができなくなる。
そこで、デッドロック検出回路２２によって検出されたデッドロック状態が所定時間以上持続すると、制御部２４からリセット信号ＲＳＴが出力され（図２中“Ｂ”）、スイッチ３０がオンとなり、ループフィルタ１４の出力電圧がグランドレベルに設定される（ループフィルタのリセット）。これにより、デッドロック状態が回避される。
ループフィルタ１４をリセットしただけでは、外乱ノイズ等によりＰＬＬが動作しないことがあるため、リセット信号ＲＳＴの出力後に再度初期化信号ＳＴＵＰを出力することが好ましい（図２中“Ｃ”）。これにより、再起動時にＰＬＬの出力がハイインピーダンスになることを防ぎ、ＰＬＬが安定的に再起動できるようになる。
また、ＰＬＬの起動時にはループフィルタ１４の出力電圧はゼロとなっているため、起動時に必ずしもループフィルタ１４をリセットする必要はない。しかし、起動時のデッドロックを回避するためにも、ＰＬＬの起動時に初期化信号ＳＴＵＰよりも先にリセット信号ＲＳＴを出力することが好ましい（図２中“Ｄ”）。
以上、本実施形態によると、特に回路規模を増大させることなく、ＰＬＬの安定的な起動及び再起動が可能となる。さらに、デッドロック状態に陥った場合も復帰することができる。
なお、外乱ノイズ等によりループフィルタ１４の出力電圧がゼロになったとしても、デッドロック検出回路２２は異常を検知してＰＬＬを再起動する。したがって、ループフィルタ１４の出力電圧がゼロに張り付いたとしても、システムとして全く問題はない。
また、デッドロック検出回路２２及び制御部２４を省略して、外部から初期化信号ＳＴＵＰ及びリセット信号ＲＳＴを与えるようにしてもよい。
また、ＰＬＬの起動及び再起動の安定化のみを目的とするならば、デッドロック検出回路２２及びスイッチ３０は特に省略してもかまわない。
（第２の実施形態）
図３は、第２の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、図１に示した電流源２８及びスイッチ３０を省略し、電圧電流変換回路１６の入力端に直列に接続されたスイッチ２６及び低出力インピーダンスの電圧源３２を備えた構成をしている。
スイッチ２６は、初期化信号ＳＴＵＰに基づいて開閉動作をする。具体的には、初期化信号ＳＴＵＰが与えられたときスイッチ２６はオンとなり、電圧源３２の電圧Ｖ０が電圧電流変換回路１６に与えられる。好ましくは、電圧Ｖ０はロック電圧の近傍に設定しておく。
本実施形態に係るＰＬＬでは、起動時及びデッドロック検出後の再起動時にループフィルタ１４の出力電圧が電圧源３２の電圧Ｖ０に設定されるため、起動時及び再起動時にデッドロック状態となることがない。また、ＰＬＬが仮ロック状態となった後、電圧Ｖ０の供給が停止することにより、本ロック状態に移行する。したがって、出力ジッタに悪影響を与えることなく、また、特に回路規模を増大させることなく、ＰＬＬの安定した起動及び再起動が可能となる。
（第３の実施形態）
図４は、第３の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、図１に示したスイッチ２６及び電流源２８を、ループフィルタ１４の入力端に直列に接続した構成をしている。
本実施形態に係るＰＬＬでは、起動時及び再起動時にループフィルタ１４に電流Ｉ０が与えられ、ループフィルタ１４が充電される。これにより、特に回路規模を増大させることなく、ＰＬＬの出力がハイインピーダンスになることを防ぎ、ＰＬＬが安定的に起動及び再起動できるようになる。
なお、長期間ループフィルタ１４を充電するとループフィルタ１４の出力電圧が上がり過ぎてデッドロック状態に陥る可能性がある。したがって、出力クロック信号ＣＫ３の周波数がロック周波数に近くなったとき、初期化信号ＳＴＵＰの出力を停止することが好ましい。
（第４の実施形態）
図５は、第４の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、図１に示したスイッチ２６及び電流源２８を省略し、クロック生成回路３４及びセレクタ３６を備えた構成をしている。
クロック生成回路３４は、基準クロック信号ＣＫ１に対して位相差を有するダミークロック信号ＤＣＫを生成する。具体的には、クロック生成回路３４は、基準クロック信号ＣＫ１を反転するインバータ３４１、及びインバータ３４１の出力を分周してダミークロック信号ＤＣＫを生成する分周器３４２を備えている。
セレクタ３６は、初期化信号ＳＴＵＰに基づいて、帰還クロック信号ＣＫ２及びダミークロック信号ＤＣＫから、位相比較器１０における基準クロック信号ＣＫ１との比較対象となるクロック信号を選択する。具体的には、セレクタ３６は、初期化信号ＳＴＵＰが例えばＨｉレベルのときダミークロック信号ＤＣＫを選択する一方、初期化信号ＳＴＵＰが例えばＬｏレベルのとき帰還クロック信号ＣＫ２を選択する。
以上、本実施形態によると、ＰＬＬの起動時及び再起動時に位相比較器１０にダミークロック信号ＤＣＫが与えられるためＰＬＬは動作を開始し仮ロック状態となり、その後、通常入力信号に切り替わることによって本ロック状態に移行する。これにより、特に回路規模を増大させることなく、ＰＬＬが安定して起動及び再起動できるようになる。
なお、ループフィルタ１４の出力電圧がロック電圧近傍まで充電されたとき、すなわち、出力クロック信号ＣＫ３の周波数がロック周波数に近くなったとき、初期化信号ＳＴＵＰを例えばＨｉレベルからＬｏレベルに変化させることが好ましい。
（第５の実施形態）
図６は、第５の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、図１に示したＰＬＬをΔΣ型ＰＬＬにしたものである。
ΔΣコントローラ３８は、帰還クロック信号ＣＫ２を基準として動作する。ここで、ＰＬＬの出力がハイインピーダンスになると分周器２０（分数分周器）の出力もまたハイインピーダンスとなり、ΔΣコントローラ３８が誤動作をして復帰できなくなる可能性がある。そこで、初期化信号ＳＴＵＰが出力されている期間はΔΣコントローラ３８をリセットして誤動作を防止するとともに、ΔΣコントローラ３８から分周器２０に、本来の分数分周比に近い整数比を与えるようにする。
図７は、本実施形態に係るＰＬＬのタイミングチャートである。図２のタイミングチャートと比較すると、図７のタイミングチャートでは、仮ロック状態から本ロック状態に遷移するときに、出力クロック信号ＣＫ３の周波数が変動している。これは、初期化信号ＳＴＵＰの出力期間と非出力期間とでは、分周器２０に与えられる分周比の少数部分が異なるためである。これ以外のＰＬＬの動作については、図２のタイミングチャートで説明したとおりである。
なお、図３〜図６に示したＰＬＬさらに後述のＰＬＬについてもΔΣ型ＰＬＬとして構成することができることは言うまでもない。
（第６の実施形態）
図８は、第６の実施形態に係るＰＬＬの構成を示す。本実施形態に係るＰＬＬは、ループフィルタ１４の出力端に接続されたクランプ回路４０を備えている。
クランプ回路４０は、ループフィルタ１４の出力電圧を上下ともに制限するものであり、具体的には、エミッタフォロワ回路又はソースフォロワ回路等で構成される。図９は、クランプ回路４０の具体的な回路構成を示す。ループフィルタ１４の出力電圧の上限を決める上側クランプ回路は、電圧源４０１及びその電圧をゲートに受けるＰＭＯＳトランジスタ４０２から構成される（図９（ａ）参照）。一方、ループフィルタ１４の出力電圧の下限を決める下側クランプ回路は、電圧源４０１及びその電圧をゲートに受けるＮＭＯＳトランジスタ４０３から構成される（図９（ｂ）参照）。
図１０は、ループフィルタ１４の出力電圧対出力周波数特性を示す。ＰＬＬにクランプ回路４０を追加することによって、ループフィルタ１４の出力電圧の範囲が制限される。これにより、ループフィルタ１４の出力電圧が不感帯領域又はデッドロック領域に陥ることがない。したがって、ＰＬＬの起動時及び再起動時において出力がハイインピーダンスとなることがなく、また、外乱によるデッドロックが起きないため、低ジッタかつ安定した出力クロック信号の供給が可能となる。
なお、上記の各実施形態について、電圧電流変換回路１６はＮＭＯＳトランジスタ又はＮＰＮトランジスタで構成されていることを前提として説明したが、電圧電流変換回路１６はＰＭＯＳトランジスタ又はＰＮＰトランジスタで構成されていてもよい。この場合、基準電圧が電源電圧になること及びトランジスタのオンする方向が逆になるだけであり、本発明が奏する効果を何ら損なうものではない。
本発明に係るＰＬＬは、低回路面積で安定起動が可能であるため、小型化が求められる携帯電話機等に有用である。

Claims (16)

  1. 基準クロック信号と帰還クロック信号との位相差に基づいて生成された電流信号に基づいて出力クロック信号を生成する電流制御発振器を備えたＰＬＬ回路であって、
    電流源と、
    前記電流制御発振器の入力端及び前記電流源に直列に挿入され、初期化信号に基づいて開閉動作をする初期化スイッチとを備えた
    ことを特徴とするＰＬＬ回路。
  2. 基準クロック信号と帰還クロック信号との位相差に基づいて生成された電圧信号を電流信号に変換する電圧電流変換回路を備えたＰＬＬ回路であって、
    電圧源と、
    前記電圧電流変換回路の入力端及び前記電圧源に直列に挿入され、初期化信号に基づいて開閉動作をする初期化スイッチと、
    当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、
    当該ＰＬＬ回路の起動時及び前記デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したときに前記初期化信号を出力する制御部とを備えた
    ことを特徴とするＰＬＬ回路。
  3. 基準クロック信号と帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタと、前記ループフィルタの出力電圧を電流に変換する電圧電流変換回路とを備えたＰＬＬ回路であって、
    電流源と、
    前記ループフィルタの入力端及び前記電流源に直列に挿入され、初期化信号に基づいて開閉動作をする初期化スイッチと、
    前記電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号に基づいて開閉動作をするリセットスイッチとを備えた
    ことを特徴とするＰＬＬ回路。
  4. 請求項３に記載のＰＬＬ回路において、
    当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、
    前記デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したとき前記リセット信号を出力する制御部とを備えた
    ことを特徴とするＰＬＬ回路。
  5. 請求項４に記載のＰＬＬ回路において、
    前記制御部は、前記リセット信号の出力に続けて前記初期化信号を出力する
    ことを特徴とするＰＬＬ回路。
  6. 基準クロック信号と帰還クロック信号との位相差を比較する位相比較器を備えたＰＬＬ回路であって、
    前記基準クロック信号に対して位相差を有するダミークロック信号を生成するクロック生成回路と、
    初期化信号に基づいて、前記帰還クロック信号及びダミークロック信号のいずれか一方を選択的に前記位相比較器に入力するセレクタとを備えた
    ことを特徴とするＰＬＬ回路。
  7. 請求項６に記載のＰＬＬ回路において、
    前記クロック生成回路は、
    前記基準クロックを反転するインバータと、
    前記インバータの出力から前記ダミークロック信号を生成する分周器とを有する
    ことを特徴とするＰＬＬ回路。
  8. 請求項１、３及び６のいずれか一つに記載のＰＬＬ回路において、
    当該ＰＬＬ回路の起動時に前記初期化信号を出力する制御部を備えた
    ことを特徴とするＰＬＬ回路。
  9. 請求項１及び６のいずれか一つに記載のＰＬＬ回路において、
    前記基準クロック信号と前記帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタと、
    前記ループフィルタの出力電圧を電流に変換する電圧電流変換回路と、
    前記電圧電流変換回路の入力端とグランドノードとの間に設けられ、リセット信号に基づいて開閉動作をするリセットスイッチとを備えた
    ことを特徴とするＰＬＬ回路。
  10. 請求項９に記載のＰＬＬ回路において、
    当該ＰＬＬ回路がデッドロック状態にあることを検出するデッドロック検出回路と、
    前記デッドロック検出回路よって検出されたデッドロック状態が所定時間以上持続したとき前記リセット信号を出力する制御部とを備えた
    ことを特徴とするＰＬＬ回路。
  11. 請求項１０に記載のＰＬＬ回路において、
    前記制御部は、前記リセット信号の出力に続けて前記初期化信号を出力する
    ことを特徴とするＰＬＬ回路。
  12. 請求項１、２、３及び６のいずれか一つに記載のＰＬＬ回路において、
    前記出力クロック信号から前記帰還クロック信号を生成する分数分周器と、
    前記分数分周器に分数分周比を与えるΔΣコントローラとを備えた
    ことを特徴とするＰＬＬ回路。
  13. 請求項１２に記載のＰＬＬ回路において、
    前記ΔΣコントローラは、前記初期化信号に基づいて、所定の整数分周比を前記分数分周器に与える
    ことを特徴とするＰＬＬ回路。
  14. 基準クロック信号と帰還クロック信号との位相差に応じてプッシュプルされる電流を平滑化するループフィルタを備えたＰＬＬ回路であって、
    前記ループフィルタの出力電圧範囲を制限するクランプ回路を備えた
    ことを特徴とするＰＬＬ回路。
  15. 請求項１４に記載のＰＬＬ回路において、
    前記クランプ回路は、エミッタフォロワ回路である
    ことを特徴とするＰＬＬ回路。
  16. 請求項１４に記載のＰＬＬ回路において、
    前記クランプ回路は、ソースフォロワ回路である
    ことを特徴とするＰＬＬ回路。
JP2007534281A 2005-09-08 2006-07-27 Ｐｌｌ回路 Expired - Fee Related JP4623678B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005260831 2005-09-08
JP2005260831 2005-09-08
PCT/JP2006/314916 WO2007029428A1 (ja) 2005-09-08 2006-07-27 Ｐｌｌ回路

Publications (2)

Publication Number Publication Date
JPWO2007029428A1 true JPWO2007029428A1 (ja) 2009-03-26
JP4623678B2 JP4623678B2 (ja) 2011-02-02

Family

ID=37835554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534281A Expired - Fee Related JP4623678B2 (ja) 2005-09-08 2006-07-27 Ｐｌｌ回路

Country Status (3)

Country Link
US (3) US7746132B2 (ja)
JP (1) JP4623678B2 (ja)
WO (1) WO2007029428A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007029428A1 (ja) * 2005-09-08 2007-03-15 Matsushita Electric Industrial Co., Ltd. Ｐｌｌ回路
JP4991385B2 (ja) * 2007-05-09 2012-08-01 セイコーＮｐｃ株式会社 Ｐｌｌ回路
CN101534120B (zh) * 2009-04-09 2011-09-14 华为技术有限公司 锁相环电路及其充电方法
TWI465046B (zh) * 2011-04-07 2014-12-11 Etron Technology Inc 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
US8432204B1 (en) * 2012-01-06 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Current-controlled oscillator (CCO) based PLL
US9450592B2 (en) * 2012-04-13 2016-09-20 Intel Corporation Frequency control system with dual-input bias generator to separately receive management and operational controls
US8648634B2 (en) 2012-05-10 2014-02-11 International Business Machines Corporation Input jitter filter for a phase-locked loop (PLL)
US9160352B1 (en) * 2014-05-27 2015-10-13 United Microelectronics Corp. Phase-locked loop and method for controlling the same
TWI588638B (zh) * 2015-11-09 2017-06-21 智原科技股份有限公司 電壓調整器的防鎖死電路及其相關電源系統
US9490824B1 (en) 2016-01-19 2016-11-08 Freescale Semiconductor, Inc. Phase-locked loop with frequency bounding circuit
CN112953516B (zh) * 2021-01-27 2022-09-09 浙江大学 一种低功耗小数分频锁相环电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60132419A (ja) * 1983-12-21 1985-07-15 Toshiba Corp 位相同期回路
JPH04266221A (ja) * 1991-02-21 1992-09-22 Fujitsu Ltd 位相同期回路
JPH11103249A (ja) * 1997-09-26 1999-04-13 Nec Corp Ｐｌｌ回路のデッドロック防止回路及びその方法
JP2000022529A (ja) * 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 位相同期回路
JP2001016100A (ja) * 1999-06-28 2001-01-19 Nec Ic Microcomput Syst Ltd Ｐｌｌ回路及びその帰還方法
JP2001177403A (ja) * 1999-12-17 2001-06-29 Nec Corp Ｐｌｌ回路
JP2004096436A (ja) * 2002-08-30 2004-03-25 Toshiba Information Systems (Japan) Corp Δς変調器及びδς変調方式ｐｌｌ回路
US20050012528A1 (en) * 2003-07-14 2005-01-20 Nec Corporation Synthesizer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970843B2 (ja) 1997-04-17 1999-11-02 日本電気株式会社 Ｐｌｌ回路
JP3789628B2 (ja) * 1998-01-16 2006-06-28 富士通株式会社 半導体装置
US6407600B1 (en) * 2000-06-27 2002-06-18 Intel Corporation Method and apparatus for providing a start-up control voltage
JP4504580B2 (ja) * 2001-02-20 2010-07-14 ルネサスエレクトロニクス株式会社 逓倍ｐｌｌ回路
US6839860B2 (en) * 2001-04-19 2005-01-04 Mircon Technology, Inc. Capture clock generator using master and slave delay locked loops
US7292832B2 (en) * 2001-09-17 2007-11-06 Analog Device, Inc. Timing and frequency control method and circuit for digital wireless telephone system terminals
TW531966B (en) * 2002-05-20 2003-05-11 Mediatek Inc Phase lock loop with low static state phase error and calibration circuit
US6853254B2 (en) * 2002-12-30 2005-02-08 Intel Corporation Anti-deadlock circuit and method for phase-locked loops
US7236022B2 (en) * 2003-12-03 2007-06-26 Realtek Semiconductor Corp. Device and method for setting an initial value
JP2006157630A (ja) * 2004-11-30 2006-06-15 Nec Electronics Corp Ｐｌｌ回路
KR100652390B1 (ko) * 2004-12-11 2006-12-01 삼성전자주식회사 데드락 방지회로를 구비하는 위상동기 루프 회로 및 이의데드락 방지방법
US7265634B2 (en) * 2005-06-17 2007-09-04 Kabushiki Kaisha Toshiba System and method for phase-locked loop initialization
WO2007029428A1 (ja) * 2005-09-08 2007-03-15 Matsushita Electric Industrial Co., Ltd. Ｐｌｌ回路
JP4750564B2 (ja) * 2006-01-26 2011-08-17 富士通セミコンダクター株式会社 リセット信号生成回路
US7466174B2 (en) * 2006-03-31 2008-12-16 Intel Corporation Fast lock scheme for phase locked loops and delay locked loops
US7956696B2 (en) * 2008-09-19 2011-06-07 Altera Corporation Techniques for generating fractional clock signals

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60132419A (ja) * 1983-12-21 1985-07-15 Toshiba Corp 位相同期回路
JPH04266221A (ja) * 1991-02-21 1992-09-22 Fujitsu Ltd 位相同期回路
JPH11103249A (ja) * 1997-09-26 1999-04-13 Nec Corp Ｐｌｌ回路のデッドロック防止回路及びその方法
JP2000022529A (ja) * 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 位相同期回路
JP2001016100A (ja) * 1999-06-28 2001-01-19 Nec Ic Microcomput Syst Ltd Ｐｌｌ回路及びその帰還方法
JP2001177403A (ja) * 1999-12-17 2001-06-29 Nec Corp Ｐｌｌ回路
JP2004096436A (ja) * 2002-08-30 2004-03-25 Toshiba Information Systems (Japan) Corp Δς変調器及びδς変調方式ｐｌｌ回路
US20050012528A1 (en) * 2003-07-14 2005-01-20 Nec Corporation Synthesizer

Also Published As

Publication number Publication date
US20110115531A1 (en) 2011-05-19
US20100171533A1 (en) 2010-07-08
US7898305B2 (en) 2011-03-01
US20090153203A1 (en) 2009-06-18
JP4623678B2 (ja) 2011-02-02
US7746132B2 (en) 2010-06-29
WO2007029428A1 (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4623678B2 (ja) Ｐｌｌ回路
US7719330B2 (en) Phase locked loop device and control method thereof
JP2005136964A (ja) 遅延同期ループ回路
US6150889A (en) Circuit and method for minimizing recovery time
US20060226896A1 (en) Switched capacitor filter and feedback system
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
US9673827B2 (en) Injection locked digital frequency synthesizer circuit
CN210899136U (zh) 一种锁相环电路、芯片、电路板以及电子设备
US8786315B2 (en) Phase frequency detector
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US8760202B1 (en) System for generating clock signal
US9374038B2 (en) Phase frequency detector circuit
US8618851B2 (en) Phase-locked loop apparatus and tuning voltage providing circuit thereof
JP2008113434A (ja) チャージポンプがない位相固定ループ回路及びこれを含む集積回路
JP2011166232A (ja) 位相検出回路およびｐｌｌ回路
TWI722831B (zh) 振盪電路及自我啟動控制電路
US9160352B1 (en) Phase-locked loop and method for controlling the same
JPWO2006082674A1 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
JP4219669B2 (ja) 定電圧発生回路及びｐｌｌ回路
JP2008109452A (ja) Ｐｌｌ回路
JP2008118522A (ja) Ｆｍ受信機
US20050266816A1 (en) PLL synthesizer
JP2004187199A (ja) 位相同期回路
US20070120610A1 (en) Method for reducing phase lock time and jittering and phase lock loop using the same
JP2000049602A (ja) フェーズ・ロックド・ループ回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101029

R150 Certificate of patent or registration of utility model

Ref document number: 4623678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees