JPWO2005076351A1 - 部品内蔵モジュールおよびその製造方法 - Google Patents
部品内蔵モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JPWO2005076351A1 JPWO2005076351A1 JP2005517630A JP2005517630A JPWO2005076351A1 JP WO2005076351 A1 JPWO2005076351 A1 JP WO2005076351A1 JP 2005517630 A JP2005517630 A JP 2005517630A JP 2005517630 A JP2005517630 A JP 2005517630A JP WO2005076351 A1 JPWO2005076351 A1 JP WO2005076351A1
- Authority
- JP
- Japan
- Prior art keywords
- resin
- multilayer substrate
- cavity
- resin portion
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
そこで、セラミック多層基板にキャビティを形成し、キャビティ内部に回路部品を実装することがよく行われている。
このようにセラミック多層基板の底面(実装面)にキャビティを設ける場合、外部端子電極は、セラミック多層基板の実装面のキャビティ周囲の枠状部に形成される。
セラミック多層基板の底面に形成されたキャビティに樹脂をモールドする場合、その樹脂量の管理が非常に難しく、不良が多発しやすい。つまり、樹脂量が不足すると、樹脂の硬化収縮とも相俟って樹脂の表面が凹状に窪んでしまい、逆に樹脂量が多いと、樹脂が枠状部より盛り上がってしまう結果となる。このような凹状の窪みや盛り上がりを、第2の樹脂層が吸収することができるので、キャビティへの樹脂注入量の管理を緩くすることが可能になり、製造の歩留りを向上させることができる。
セラミック多層基板が低温焼成セラミック多層基板(LTCC)よりなる場合、高温焼成セラミック多層基板(HTCC)に比べて強度が低いものが多いので、実装基板から受ける衝撃によって割れやクラックが入ることがある。しかし、セラミック多層基板の実装面側に第2の樹脂層が設けられ、この第2の樹脂層が衝撃吸収層を兼ねるので、衝撃に対する接続信頼性を高めることができる。
回路部品をセラミック多層基板と接続するために、セラミック多層基板のキャビティの底部にランド電極を設け、このランド電極に回路部品を実装するのがよい。実装方法としては、回路部品をキャビティの底面に固定した後、ワイヤボンディングなどでランド電極と回路部品とを電気的に接続してもよいし、ランド電極に回路部品の電極をはんだ又は導電性接着剤で直接実装してもよいし、さらにはフリップチップ実装してもよい。実装方法は任意である。
従来では、外部端子電極の形成部位はセラミック多層基板の枠状部に限られていたが、本発明では、外部端子電極を第2の樹脂部の表面に形成するので、外部端子電極の一部がキャビティと対向する領域まで張り出していても支障がないし、より広い面積の外部端子電極を形成することが可能になる。
請求項2によれば、全部がキャビティと対向する領域に配置された外部端子電極を設けることもできる。つまり、従来では形成不可能であった領域にも外部端子電極を形成することが可能になる。
内部回路要素とは、セラミック多層基板の層間に配置された内部導体と、セラミック多層基板を厚み方向に貫通するビア導体とを総称したものである。
外部端子電極とセラミック多層基板の内部に形成された内部回路要素とを電気的に接続する方法として、枠状部と第2の樹脂部との界面に、内部回路要素と電気的に接続された中継電極を形成し、第2の樹脂部の内部に、中継電極と外部端子電極とを電気的に接続するビア導体を形成すれば、簡単かつ確実に接続することができる。また、セラミック多層基板および第2の樹脂層の外周面には電極が形成されないので、親基板状態のセラミック多層基板に第1の樹脂層のモールド、第2樹脂層の接合を行い、その後で個片にカットまたはブレークすることで分割する方法を採用することができ、量産性に優れた製造方法を提供できる。
このようにセラミック多層基板の一方主面(下面)側だけでなく、他方主面(上面)にも回路部品を搭載することで、集積化が図れ、より高機能な部品内蔵モジュールを実現できる。
セラミック多層基板の他方主面に回路部品を実装しただけでは、回路部品が剥き出しになるため、外力が加わると回路部品が脱落しやすく、またマウンタによる吸着が行えない。そこで、セラミック多層基板の上に回路部品を覆うケースを被せることで、回路部品の脱落防止とマウンタによる吸着が可能になるとともに、金属ケースの場合には回路部品の電磁シールドが可能になる。
この場合は、請求項5と同様に、モールド樹脂が回路部品を保護できるとともに、マウンタによる吸着も可能になる。
圧着接合時、第2の樹脂部は未だ硬化していないので、第1の樹脂部の凹凸を吸収でき、その外表面を平坦にすることができる。第2の樹脂層の外表面には外部端子電極が形成されるが、その形成は第2の樹脂層を硬化させた後でもよいし、圧着接合時に同時に形成してもよい。例えば、銅箔などの外部端子電極を貼り付けた支持板を準備し、半硬化状態の第2の樹脂部を間にして支持板をセラミック多層基板の一方主面に圧着し、第2の樹脂部の硬化後に支持板を剥離することで、外部端子電極を第2の樹脂部に転写することが可能である。
前者の場合には、第1の樹脂部が硬化した後に第2の樹脂部を圧着するので、第1の樹脂部の凹凸を第2の樹脂部が容易に吸収できる。一方、後者の場合には、硬化工程が一度で済むという利点がある。
セラミック多層基板に形成されたキャビティに樹脂をモールドする場合、その樹脂量の管理が非常に難しく、不良が多発しやすいが、第1の樹脂部の凹凸を第2の樹脂層が吸収することができるので、キャビティへの樹脂注入量の管理が容易になり、製造の歩留りを向上させることができる。
図1,図2は本発明にかかる部品内蔵モジュールの第1の実施形態を示す。
この部品内蔵モジュールは、複数のセラミック層からなるセラミック多層基板1と、セラミック多層基板1の下面に形成されたキャビティ4にモールドされた第1の樹脂部15と、セラミック多層基板1の下面全面に固着された第2の樹脂部20とで構成されている。
枠状部5の下面には、複数の中継電極9が形成されており、この中継電極9は上記ビア導体3を介して内部電極2と電気的に接続されている。
セラミック多層基板1の上面には複数のランド電極10が形成され、これらランド電極10もビア導体3を介して内部電極2と電気的に接続されている。ランド電極10上に第2の回路部品11が実装されている。
図1に示す部品内蔵モジュールは、モールドされた第1の樹脂部15の表面が硬化収縮によって凹状に凹んだ例であるが、キャビティ4に充填される樹脂量によっては盛り上がることがある。図3は第1の樹脂部15が枠状部5の表面より盛り上がった状態で硬化された場合である。
この場合も、第2の樹脂部20が第1の樹脂部15の凹凸を吸収し、第2の樹脂部20の外表面はほぼ平坦に形成されている。第2の樹脂部20の平坦な外表面に、複数の外部端子電極21が設けられている。
このように、キャビティ4に充填される樹脂量によって第1の樹脂部15の表面が凹状あるいは凸状となっても、その凹凸を第2の樹脂部20が吸収することで、第2の樹脂部20の表面を平坦化できる。そのため、任意の大きさの外部端子電極21を容易に形成することができる。
この実施形態は、第2の樹脂部20を多層樹脂基板で構成し、層間に内部電極23を設けることで、内部に積層コンデンサや積層インダクタなどの素子を一体に作り込んだものである。特に、内部電極23をグラウンド電極とすれば、キャビティ内の回路部品6のシールドとして利用することは有用である。
また、内部電極23に代えて、SMDなどの個別素子を埋設してもよい。
このように素子を一体に造りこんだり、個別素子を埋設することで、より高機能で小型の部品内蔵モジュールを実現できる。
図1に示す部品内蔵モジュールの場合、セラミック多層基板1の表面(上面)に実装された回路素子11が剥き出しになるため、回路素子11が脱落しやすくなるとともに、マウンタによる吸着が行えない。そこで、図5ではセラミック多層基板1の表面に回路素子11を覆うケース30を被せたものである。ケース30としては、樹脂ケースあるいは金属ケースを用いることができる。金属ケース30の場合には、加工のしやすさとコスト面で、洋白やリン青銅等が好ましい。
この実施形態は、セラミック多層基板1の表面に樹脂31をモールドし、回路素子11を覆ったものである。
セラミック多層基板1の表面に樹脂31をモールドする場合には、セラミック多層基板1の表側の樹脂層31と裏側の樹脂層15,20の熱膨張係数が異なると、熱履歴でセラミック多層基板1が反ったり、割れる恐れがあるため、樹脂層15,20,31は同一組成のものか、あるいは熱膨張係数が近い材料を使用する方が好ましい。
まず、セラミック多層基板1を準備する。セラミック多層基板1は次のようにして作製される。
PET等の樹脂フィルム上にセラミックスラリーを塗布し、乾燥し、厚み10〜200μm程度のセラミックグリーンシートを得る。セラミックスラリーに含まれるセラミック粉末として、例えばBaO、SiO2 、Al2 O3 、B2 O3 、CaOなどを混合したものを用いることができる。
上記グリーンシートに金型、レーザー等でφ0.1mm程度の貫通穴(ビアホール)をあけ、AgまたはCuを主成分とする金属粉、樹脂、有機溶剤を混練した導電ペーストをビアホール内に充填し、乾燥させる。これがビア導体3となる。
グリーンシート上にスクリーン印刷等で前記と同様の導電ペーストを所望のパターンに印刷し、乾燥させる。これが内部電極2となる。
適数枚のグリーンシートを積み重ねて、圧力100〜2000kgf/cm2 、温度40〜100℃程度で圧着する。
圧着した積層体の表裏面に、中継電極9やランド電極10を、前記と同様の導電ペーストを用いて形成する。
次に、導電ペーストがAg系であればエアー中で850℃前後、Cu系であればN2 中で950℃前後で積層体を焼成する。積層体の厚みは、例えば1mm程度である。
焼成後、必要に応じて表裏面に露出した電極上にNi/SnまたはNi/Au等をメッキ等で成膜する。
以上のようにしてセラミック多層基板1は作製され、このセラミック多層基板1のキャビティ4の底部に回路部品6を固定し、ワイヤボンディング8によって電極7と回路部品6とを電気的に接続することで、図7の(a)のようになる。
樹脂シート20Aは、熱硬化性樹脂(エポキシ、フェノール、シアネート等)中に無機フィラー(Al2 O3 、SiO2 、TiO2 等)を混合したものであり、これにレーザー等で導通用ビアホール22をあける。半硬化状態とは、Bステージ状態またはプリプレグ状態をさす。ビアホール22内に、導電性樹脂(Au、Ag、Cu、Ni等の金属粒子とエポキシ、フェノール、シアネート等の熱硬化性樹脂の混合物)を充填する。なお、ビアホール22内にはんだを充填する場合には、セラミック多層基板1との圧着後にリフロー等によって充填してもよい。
支持体25は金属板などよりなり、その上面に厚み10〜40μm程度の銅箔をメッキあるいは貼り付け、フォトレジスト塗布、露光、現像エッチング、レジスト剥離の各工程を経て、銅箔をパターニングする。これが外部端子電極21となる。
圧着によって、半硬化状態の樹脂シート20Aは、支持体25の上面に圧着すると同時に、セラミック多層基板1の下面、つまり中継電極9が形成された枠状部5の下面と、モールドされた第1の樹脂部15の表面とに圧着する。このとき、樹脂シート20Aの一部は、凹状の第1の樹脂部15の表面に埋め込まれる。支持体25を圧着した状態で、樹脂シート20Aを加熱硬化させる。加熱圧着により、樹脂シート20Aに設けられたビア導体22は硬化して支持体25上の外部端子電極21と電気的に導通すると同時に、枠状部5の下面に形成された中継電極9とも電気的に導通する。
加熱圧着後、支持体25を剥離すると、支持体25の表面の平坦面が第2の樹脂部20に転写され、支持体25に貼り付けられていた外部端子電極21も第2の樹脂部20に転写される。その結果、図7の(d)に示すような第2の樹脂層20となる。
その後、セラミック多層基板1のランド電極10に回路部品11を実装することで、図1に示す部品内蔵モジュールが完成する。
また、図7では、硬化状態の第1の樹脂部15に対して半硬化状態の第2の樹脂部20を圧着したが、未硬化状態の第1の樹脂部15に対して、半硬化状態の第2の樹脂部20を圧着し、両樹脂部15,20を同時に加熱硬化させてもよい。
さらに、2段構造のキャビティについて説明したが、1段のキャビティでもよく、3段以上のキャビティでもよい。さらに、複数のキャビティが並んで形成されていてもよい。
すなわち、第2の樹脂部20を多層基板で構成した場合、その内部あるいは第1の樹脂部15との界面に回路を形成することで、図8に示すように外部端子電極21を任意の位置に配置することが可能になる。
また、第1の樹脂部15の表面が凹状や凸状になっている場合について説明したが、フラットになっていてもよい。第1の樹脂部15の表面をフラットにすることは、樹脂種や樹脂量のコントロール、さらには、第1樹脂部15の熱プレスや表面研磨等によって可能である。
Claims (10)
- 複数のセラミック層が積層されてなり、一方主面および他方主面を有し、前記一方主面にキャビティとこのキャビティを取り囲む枠状部とが形成されたセラミック多層基板と、
前記キャビティの内部に収容固定された第1の回路部品と、
前記第1の回路部品を埋没させるようにして前記キャビティにモールドされた第1の樹脂部と、
前記セラミック多層基板の前記一方主面であって、前記枠状部と前記第1の樹脂部とを連続的に覆うように、前記枠状部および前記第1の樹脂部に接合され、外部に露出する主面に外部端子電極を有する第2の樹脂部と、を備えたことを特徴とする部品内蔵モジュール。 - 前記外部端子電極の少なくとも一部は、前記キャビティと対向する領域に形成されていることを特徴とする請求項1に記載の部品内蔵モジュール。
- 前記セラミック多層基板の内部に内部回路要素が形成され、
前記枠状部と前記第2の樹脂部との界面に、前記内部回路要素と電気的に接続された中継電極が形成され、
前記第2の樹脂部の内部に、前記中継電極と前記外部端子電極とを電気的に接続するビア導体が形成されていることを特徴とする請求項1または2に記載の部品内蔵モジュール。 - 前記セラミック多層基板の内部に内部回路要素が形成され、
前記セラミック多層基板の他方主面上に、前記内部回路要素と電気的に接続されたランド電極が形成され、
前記ランド電極上に第2の回路部品が実装されていることを特徴とする請求項1ないし3のいずれかに記載の部品内蔵モジュール。 - 前記セラミック多層基板の他方主面上に、前記第2の回路部品を覆うケースが被せられていることを特徴とする請求項4に記載の部品内蔵モジュール。
- 前記セラミック多層基板の他方主面上に、前記第2の回路部品を埋没させるようにモールドされた第3の樹脂部を備えていることを特徴とする請求項4に記載の部品内蔵モジュール。
- 複数のセラミック層が積層されてなり、一方主面および他方主面を有し、前記一方主面にキャビティとこのキャビティを取り囲む枠状部とが形成されたセラミック多層基板を準備する工程と、
前記キャビティの内部に第1の回路部品を収容固定する工程と、
前記第1の回路部品を埋没させるようにして前記キャビティに液状の熱硬化性樹脂を充填し、第1の樹脂部を形成する工程と、
前記セラミック多層基板の前記一方主面であって、前記枠状部と前記第1の樹脂部とを連続的に覆うように、半硬化状態の熱硬化性樹脂よりなる樹脂シートを圧着接合し、第2の樹脂部を形成する工程と、
前記第2の樹脂部の外部に露出する主面に外部端子電極を設ける工程と、を備えたことを特徴とする部品内蔵モジュールの製造方法。 - 前記第1の樹脂部を熱硬化させた後、前記樹脂シートを接合し、かつ熱硬化させることを特徴とする請求項7に記載の部品内蔵モジュールの製造方法。
- 前記第1の樹脂部が未硬化状態のまま、前記樹脂シートを接合し、前記第1の樹脂部と前記樹脂シートとを同時に熱硬化させることを特徴とする請求項7に記載の部品内蔵モジュールの製造方法。
- 前記外部端子電極の少なくとも一部は、前記キャビティと対向する領域に形成されていることを特徴とする請求項7ないし9のいずれかに記載の部品内蔵モジュールの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004031595 | 2004-02-09 | ||
JP2004031595 | 2004-02-09 | ||
PCT/JP2005/000052 WO2005076351A1 (ja) | 2004-02-09 | 2005-01-06 | 部品内蔵モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005076351A1 true JPWO2005076351A1 (ja) | 2007-08-02 |
JP4367414B2 JP4367414B2 (ja) | 2009-11-18 |
Family
ID=34836055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517630A Active JP4367414B2 (ja) | 2004-02-09 | 2005-01-06 | 部品内蔵モジュールおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7569925B2 (ja) |
JP (1) | JP4367414B2 (ja) |
CN (1) | CN100472764C (ja) |
WO (1) | WO2005076351A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317861A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Corp | 半導体装置およびその製造方法 |
US8335084B2 (en) * | 2005-08-01 | 2012-12-18 | Georgia Tech Research Corporation | Embedded actives and discrete passives in a cavity within build-up layers |
WO2007049417A1 (ja) * | 2005-10-24 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 回路モジュールの製造方法および回路モジュール |
JP4777764B2 (ja) * | 2005-12-08 | 2011-09-21 | ニチコン株式会社 | 温度補償回路基板の製造方法 |
DE102006007381A1 (de) * | 2006-02-15 | 2007-08-23 | Infineon Technologies Ag | Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben |
US7592202B2 (en) * | 2006-03-31 | 2009-09-22 | Intel Corporation | Embedding device in substrate cavity |
KR100782774B1 (ko) * | 2006-05-25 | 2007-12-05 | 삼성전기주식회사 | Sip 모듈 |
TWI292947B (en) * | 2006-06-20 | 2008-01-21 | Unimicron Technology Corp | The structure of embedded chip packaging and the fabricating method thereof |
JP4998183B2 (ja) * | 2007-10-01 | 2012-08-15 | 株式会社デンソー | 電子装置 |
TWI360207B (en) | 2007-10-22 | 2012-03-11 | Advanced Semiconductor Eng | Chip package structure and method of manufacturing |
KR101438826B1 (ko) * | 2008-06-23 | 2014-09-05 | 엘지이노텍 주식회사 | 발광장치 |
CN101986540A (zh) * | 2009-06-15 | 2011-03-16 | Tdk兰达美国股份有限公司 | 电源装置及其制造方法 |
CN102474987B (zh) * | 2009-07-17 | 2014-09-17 | 松下电器产业株式会社 | 电子模块及其制造方法 |
KR20110019536A (ko) * | 2009-08-20 | 2011-02-28 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법 |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US9077344B2 (en) * | 2010-12-07 | 2015-07-07 | Atmel Corporation | Substrate for electrical component and method |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
WO2012176402A1 (ja) * | 2011-06-21 | 2012-12-27 | 株式会社村田製作所 | 回路モジュール |
JP5870808B2 (ja) | 2012-03-28 | 2016-03-01 | 富士通株式会社 | 積層モジュール |
US9392695B2 (en) * | 2014-01-03 | 2016-07-12 | Samsung Electro-Mechanics Co., Ltd. | Electric component module |
CN106463465B (zh) * | 2014-05-28 | 2019-02-15 | 日本特殊陶业株式会社 | 布线基板 |
US9190367B1 (en) | 2014-10-22 | 2015-11-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and semiconductor process |
CN105047632B (zh) * | 2014-11-25 | 2017-07-28 | 成都振芯科技股份有限公司 | 一种小型化高隔离度陶瓷封装结构 |
JP6707970B2 (ja) * | 2016-04-20 | 2020-06-10 | 株式会社村田製作所 | Icチップ実装基板 |
KR102359559B1 (ko) * | 2016-12-14 | 2022-02-08 | 가부시키가이샤 무라타 세이사쿠쇼 | 스위치 ic, 프론트 엔드 모듈 및 통신 장치 |
DE212019000227U1 (de) * | 2018-03-23 | 2020-11-02 | Murata Manufacturing Co., Ltd. | Hochfrequenzmodul und Kommunikationsgerät |
CN213366570U (zh) * | 2018-03-23 | 2021-06-04 | 株式会社村田制作所 | 高频模块和通信装置 |
WO2020071021A1 (ja) | 2018-10-05 | 2020-04-09 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335823A (ja) * | 1997-05-28 | 1998-12-18 | Kyocera Corp | 積層セラミック回路基板及びその製造方法 |
JP2000077942A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 表面実装型水晶発振器 |
JP2002026187A (ja) * | 2000-07-07 | 2002-01-25 | Sony Corp | 半導体パッケージ及び半導体パッケージの製造方法 |
JP2003007896A (ja) * | 2001-06-26 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板 |
JP2004319848A (ja) * | 2003-04-17 | 2004-11-11 | Nippon Micron Kk | 半導体装置およびその製造方法 |
JP2004319807A (ja) * | 2003-04-17 | 2004-11-11 | Nippon Micron Kk | 半導体装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63114240A (ja) * | 1986-10-31 | 1988-05-19 | Mitsubishi Electric Corp | 半導体装置 |
JP3426574B2 (ja) | 1997-07-24 | 2003-07-14 | 協和化成株式会社 | 表面実装部品及びその製造方法 |
JPH11150202A (ja) | 1997-11-18 | 1999-06-02 | Kyocera Corp | 電子部品収納用パッケージ |
JP3582460B2 (ja) * | 2000-06-20 | 2004-10-27 | 株式会社村田製作所 | 高周波モジュール |
JP4234889B2 (ja) | 2000-07-31 | 2009-03-04 | 京セラ株式会社 | 電子部品 |
JP4934900B2 (ja) * | 2000-12-15 | 2012-05-23 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JP4507452B2 (ja) | 2001-05-17 | 2010-07-21 | パナソニック株式会社 | 電子部品、その製造方法及び電子回路装置 |
KR100519422B1 (ko) * | 2001-03-28 | 2005-10-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 절연체 세라믹 조성물 및 그것을 이용한 절연체 세라믹 |
JP3890947B2 (ja) | 2001-10-17 | 2007-03-07 | 松下電器産業株式会社 | 高周波半導体装置 |
TW557521B (en) * | 2002-01-16 | 2003-10-11 | Via Tech Inc | Integrated circuit package and its manufacturing process |
JP4048974B2 (ja) * | 2003-02-24 | 2008-02-20 | 株式会社村田製作所 | 多層セラミック基板を備える電子部品の製造方法 |
-
2005
- 2005-01-06 JP JP2005517630A patent/JP4367414B2/ja active Active
- 2005-01-06 WO PCT/JP2005/000052 patent/WO2005076351A1/ja active Application Filing
- 2005-01-06 CN CNB2005800019083A patent/CN100472764C/zh active Active
-
2006
- 2006-08-04 US US11/462,395 patent/US7569925B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335823A (ja) * | 1997-05-28 | 1998-12-18 | Kyocera Corp | 積層セラミック回路基板及びその製造方法 |
JP2000077942A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 表面実装型水晶発振器 |
JP2002026187A (ja) * | 2000-07-07 | 2002-01-25 | Sony Corp | 半導体パッケージ及び半導体パッケージの製造方法 |
JP2003007896A (ja) * | 2001-06-26 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板 |
JP2004319848A (ja) * | 2003-04-17 | 2004-11-11 | Nippon Micron Kk | 半導体装置およびその製造方法 |
JP2004319807A (ja) * | 2003-04-17 | 2004-11-11 | Nippon Micron Kk | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4367414B2 (ja) | 2009-11-18 |
CN100472764C (zh) | 2009-03-25 |
CN1906759A (zh) | 2007-01-31 |
WO2005076351A1 (ja) | 2005-08-18 |
US7569925B2 (en) | 2009-08-04 |
US20060284300A1 (en) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4367414B2 (ja) | 部品内蔵モジュールおよびその製造方法 | |
US7446262B2 (en) | Laminated electronic component and method for producing the same | |
JP4453702B2 (ja) | 複合型電子部品及びその製造方法 | |
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
KR20070007054A (ko) | 전자 부품 및 그 제조 방법 | |
WO2010041356A1 (ja) | 電子部品モジュールの製造方法 | |
JP4725817B2 (ja) | 複合基板の製造方法 | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP5066830B2 (ja) | セラミック多層基板 | |
JP2005223226A (ja) | 複合多層基板 | |
WO2006011508A1 (ja) | 複合型電子部品及びその製造方法 | |
JP2007311596A (ja) | 突起電極付き回路基板の製造方法及び突起電極付き回路基板 | |
JP2006196857A (ja) | ケース付き複合回路基板及びその製造方法 | |
JP2005235807A (ja) | 積層型電子部品およびその製造方法 | |
JP4403820B2 (ja) | 積層型電子部品およびその製造方法 | |
WO2008004423A1 (fr) | Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication | |
WO2013099360A1 (ja) | モジュールおよびこれを備えるモジュール搭載部品 | |
JP2002335081A (ja) | 多層配線基板及びその製造方法 | |
WO2005071742A1 (ja) | 積層型電子部品の製造方法 | |
JP2007305631A (ja) | 樹脂多層基板、複合型電子部品及びそれぞれの製造方法 | |
JP2006310498A (ja) | キャビティ付きセラミック多層基板 | |
JP2007097205A (ja) | 高周波モジュール部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4367414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |