JPH11150202A - 電子部品収納用パッケージ - Google Patents
電子部品収納用パッケージInfo
- Publication number
- JPH11150202A JPH11150202A JP9317018A JP31701897A JPH11150202A JP H11150202 A JPH11150202 A JP H11150202A JP 9317018 A JP9317018 A JP 9317018A JP 31701897 A JP31701897 A JP 31701897A JP H11150202 A JPH11150202 A JP H11150202A
- Authority
- JP
- Japan
- Prior art keywords
- base
- electronic component
- lid
- package
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1617—Cavity coating
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】ノイズによって内部に収容する電子部品に誤動
作が起こる。 【解決手段】信号線5a、グランド線5bを有し、且つ
電子部品4を搭載するための搭載部Aを有する基体2
と、該搭載部Aに搭載される電子部品4を内部に収容す
るための凹部Bを有する蓋体3とから成り、基体2と蓋
体3とを封止材8を介し取着することによって内部に電
子部品4を気密に収容するようになした電子部品収納用
パッケージであって、前記基体2の信号線5aをグラン
ド線5bで挟み、かつ蓋体3の凹部B内壁に三角柱形状
の電波吸収材から成る突起10が複数個配列された金属
層9を被着させるとともに該金属層9を前記基体2のグ
ランド線5bに電気的に接続させた。
作が起こる。 【解決手段】信号線5a、グランド線5bを有し、且つ
電子部品4を搭載するための搭載部Aを有する基体2
と、該搭載部Aに搭載される電子部品4を内部に収容す
るための凹部Bを有する蓋体3とから成り、基体2と蓋
体3とを封止材8を介し取着することによって内部に電
子部品4を気密に収容するようになした電子部品収納用
パッケージであって、前記基体2の信号線5aをグラン
ド線5bで挟み、かつ蓋体3の凹部B内壁に三角柱形状
の電波吸収材から成る突起10が複数個配列された金属
層9を被着させるとともに該金属層9を前記基体2のグ
ランド線5bに電気的に接続させた。
Description
【0001】
【発明の属する技術分野】本発明は電子部品を収納する
ための電子部品収納用パッケージに関するものである。
ための電子部品収納用パッケージに関するものである。
【0002】
【従来の技術】従来の電子部品収納用パッケージは、内
部に電源線、グランド線、信号線を有し、且つ上面に電
子部品を搭載するための搭載部を有するアルミナセラミ
ックス等の電気絶縁材料より成る基体と、同じくアルミ
ナセラミックス等の電気絶縁材料より成り、前記基体の
搭載部に搭載される半導体素子等の電子部品を収容する
空所を形成するための凹部を有する蓋体とから構成され
ており、基体の搭載部に半導体素子等の電子部品を搭載
固定するとともに該電子部品の各端子を基体に設けた電
源線、グランド線、信号線にボンデイングワイヤを介し
電気的に接続し、しかる後、基体上に蓋体を内部に電子
部品を収容するようにしてガラス等の封止材により接合
させ、これによって最終製品としての電子装置が完成す
る。
部に電源線、グランド線、信号線を有し、且つ上面に電
子部品を搭載するための搭載部を有するアルミナセラミ
ックス等の電気絶縁材料より成る基体と、同じくアルミ
ナセラミックス等の電気絶縁材料より成り、前記基体の
搭載部に搭載される半導体素子等の電子部品を収容する
空所を形成するための凹部を有する蓋体とから構成され
ており、基体の搭載部に半導体素子等の電子部品を搭載
固定するとともに該電子部品の各端子を基体に設けた電
源線、グランド線、信号線にボンデイングワイヤを介し
電気的に接続し、しかる後、基体上に蓋体を内部に電子
部品を収容するようにしてガラス等の封止材により接合
させ、これによって最終製品としての電子装置が完成す
る。
【0003】しかしながら、従来、基体や蓋体に使用さ
れているアルミナセラミックスはノイズに対するシール
ド効果が低いこと、及び近時、半導体素子等の電子部品
は高速駆動が行われるようになってきており、ノイズの
影響を極めて受け易いものとなってきていること等から
外部近接位置にノイズ発生源があると内部に収容する半
導体素子等の電子部品や基体に設けた信号線にノイズが
極めて容易に入り込み、その結果、前記入り込んだノイ
ズによって半導体素子等の電子部品に誤動作を発生させ
てしまうという欠点を有していた。
れているアルミナセラミックスはノイズに対するシール
ド効果が低いこと、及び近時、半導体素子等の電子部品
は高速駆動が行われるようになってきており、ノイズの
影響を極めて受け易いものとなってきていること等から
外部近接位置にノイズ発生源があると内部に収容する半
導体素子等の電子部品や基体に設けた信号線にノイズが
極めて容易に入り込み、その結果、前記入り込んだノイ
ズによって半導体素子等の電子部品に誤動作を発生させ
てしまうという欠点を有していた。
【0004】また高速駆動を行う電子部品はそれ自体が
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
【0005】そこで上記欠点を解消するために、本願出
願人は先に、基体に形成されている信号線をグランド線
で挟み、かつ蓋体の凹部内壁に金属層を被着させるとと
もに該金属層を基体のグランド線に電気的に接続させた
電子部品収納用パッケージを提案した(特願平4ー20
3646号参照)。
願人は先に、基体に形成されている信号線をグランド線
で挟み、かつ蓋体の凹部内壁に金属層を被着させるとと
もに該金属層を基体のグランド線に電気的に接続させた
電子部品収納用パッケージを提案した(特願平4ー20
3646号参照)。
【0006】かかる電子部品収納用パッケージによれ
ば、基体の信号線をグランド線で挟み、かつ蓋体の凹部
内壁に金属層を被着させるとともに該金属層を前記基体
のグランド線に電気的に接続させたことから基体に形成
した信号線及びパッケージの内部に収容する電子部品の
両方はグランド線で完全にシールドされることとなって
基体に形成した信号線及びパッケージの内部に収容する
電子部品に外部ノイズが入り込むことはなく、その結
果、内部に収容する電子部品を正常、且つ安定に作動さ
せることが可能となる。
ば、基体の信号線をグランド線で挟み、かつ蓋体の凹部
内壁に金属層を被着させるとともに該金属層を前記基体
のグランド線に電気的に接続させたことから基体に形成
した信号線及びパッケージの内部に収容する電子部品の
両方はグランド線で完全にシールドされることとなって
基体に形成した信号線及びパッケージの内部に収容する
電子部品に外部ノイズが入り込むことはなく、その結
果、内部に収容する電子部品を正常、且つ安定に作動さ
せることが可能となる。
【0007】また同時に内部に収容する電子部品等が発
生するノイズはパッケージの外部に漏れることは無く、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
生するノイズはパッケージの外部に漏れることは無く、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
【0008】
【発明が解決しようとする課題】しかしながら、この電
子部品収納用パッケージにおいては、パッケージ内部に
収容する電子部品への外部ノイズの影響及びパッケージ
内部に収容する電子部品が発したノイズの外部装置への
影響は有効に防止し得るもののパッケージ内部に収容す
る電子部品が発したノイズはその一部が蓋体の凹部内壁
に被着させた金属層で反射して元の電子部品に入り込む
ことは防止できず、電子部品がそれ自身が発したノイズ
で誤動作を起こしてしまうという解決すべき問題を有し
ていた。
子部品収納用パッケージにおいては、パッケージ内部に
収容する電子部品への外部ノイズの影響及びパッケージ
内部に収容する電子部品が発したノイズの外部装置への
影響は有効に防止し得るもののパッケージ内部に収容す
る電子部品が発したノイズはその一部が蓋体の凹部内壁
に被着させた金属層で反射して元の電子部品に入り込む
ことは防止できず、電子部品がそれ自身が発したノイズ
で誤動作を起こしてしまうという解決すべき問題を有し
ていた。
【0009】本発明は、内部に収容する電子部品にノイ
ズが入り込むのを有効に防止し、電子部品を長期間にわ
たり正常、かつ安定に作動させることができる電子部品
収納用パッケージを提供することをその目的とするもの
である。
ズが入り込むのを有効に防止し、電子部品を長期間にわ
たり正常、かつ安定に作動させることができる電子部品
収納用パッケージを提供することをその目的とするもの
である。
【0010】
【課題を解決するための手段】本発明は、信号線、グラ
ンド線を有し、且つ電子部品を搭載するための搭載部を
有する基体と、該搭載部に搭載される電子部品を内部に
収容するための凹部を有する蓋体とから成り、基体と蓋
体とを封止材を介し取着することによって内部に電子部
品を気密に収容するようになした電子部品収納用パッケ
ージであって、前記基体の信号線をグランド線で挟み、
かつ蓋体の凹部内壁に三角柱形状の電波吸収材から成る
突起が複数個配列された金属層を被着させるとともに該
金属層を前記基体のグランド線に電気的に接続させたこ
とを特徴とするものである。
ンド線を有し、且つ電子部品を搭載するための搭載部を
有する基体と、該搭載部に搭載される電子部品を内部に
収容するための凹部を有する蓋体とから成り、基体と蓋
体とを封止材を介し取着することによって内部に電子部
品を気密に収容するようになした電子部品収納用パッケ
ージであって、前記基体の信号線をグランド線で挟み、
かつ蓋体の凹部内壁に三角柱形状の電波吸収材から成る
突起が複数個配列された金属層を被着させるとともに該
金属層を前記基体のグランド線に電気的に接続させたこ
とを特徴とするものである。
【0011】また本発明は、前記突起を有機樹脂中に黒
鉛の粉末を分散含有させて形成したことを特徴とするも
のである。
鉛の粉末を分散含有させて形成したことを特徴とするも
のである。
【0012】更に本発明は、前記突起を底辺の長さが
0.2乃至1.0mm、幅が0.2乃至1.0mm、高
さが0.3乃至1.0mmの三角柱形状と成したことを
特徴とするものである。
0.2乃至1.0mm、幅が0.2乃至1.0mm、高
さが0.3乃至1.0mmの三角柱形状と成したことを
特徴とするものである。
【0013】本発明の電子部品収納用パッケージによれ
ば、基体の信号線をグランド線で挟むとともに凹部を有
する蓋体の凹部内壁に金属層を被着させ、該グランド線
と蓋体の金属層とを電気的に接続させたことから基体に
形成した信号線及びパッケージ内部に収容する電子部品
はグランド線及び金属層で完全にシールドされることと
なり、その結果、基体に形成した信号線及びパッケージ
の内部に収容する電子部品に外部ノイズが入り込むこと
はなく、内部に収容する電子部品を正常、かつ安定に作
動させることが可能となる。
ば、基体の信号線をグランド線で挟むとともに凹部を有
する蓋体の凹部内壁に金属層を被着させ、該グランド線
と蓋体の金属層とを電気的に接続させたことから基体に
形成した信号線及びパッケージ内部に収容する電子部品
はグランド線及び金属層で完全にシールドされることと
なり、その結果、基体に形成した信号線及びパッケージ
の内部に収容する電子部品に外部ノイズが入り込むこと
はなく、内部に収容する電子部品を正常、かつ安定に作
動させることが可能となる。
【0014】また本発明の電子部品収納用パッケージに
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが0.2乃至1.0mm、幅が0.2乃
至1.0mm、高さが0.3乃至1.0mmである三角
柱形状をなし、有機樹脂中に黒鉛の粉末を分散含有させ
て形成した電波吸収材から成る突起を複数個配列させた
ことからパッケージ内部に収容する電子部品が作動時に
ノイズを発したとしてもそのノイズは突起で放射角度が
制御されるとともに吸収されて元の電子部品に入り込む
ことはなく、その結果、電子部品を正常、かつ安定に作
動させることが可能となる。
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが0.2乃至1.0mm、幅が0.2乃
至1.0mm、高さが0.3乃至1.0mmである三角
柱形状をなし、有機樹脂中に黒鉛の粉末を分散含有させ
て形成した電波吸収材から成る突起を複数個配列させた
ことからパッケージ内部に収容する電子部品が作動時に
ノイズを発したとしてもそのノイズは突起で放射角度が
制御されるとともに吸収されて元の電子部品に入り込む
ことはなく、その結果、電子部品を正常、かつ安定に作
動させることが可能となる。
【0015】
【発明の実施の形態】次に本発明を添付の図面に基づき
詳細に説明する。図1乃至図3は本発明の電子部品収納
用パッケージとして半導体素子を収容する半導体素子収
納用パッケージを例に示す図であり、半導体素子収納用
パッケージ1は、主に、基体2と蓋体3とから構成され
ている。
詳細に説明する。図1乃至図3は本発明の電子部品収納
用パッケージとして半導体素子を収容する半導体素子収
納用パッケージを例に示す図であり、半導体素子収納用
パッケージ1は、主に、基体2と蓋体3とから構成され
ている。
【0016】前記基体2は、概ね四角形の板状の部材で
あり、酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気
絶縁材料で構成されている。
あり、酸化アルミニウム質焼結体、ムライト質焼結体、
窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気
絶縁材料で構成されている。
【0017】また前記基体2の上面中央部には半導体素
子4を搭載する搭載部Aが形成されており、該搭載部A
には半導体素子4が接着剤を介して取着固定される。
子4を搭載する搭載部Aが形成されており、該搭載部A
には半導体素子4が接着剤を介して取着固定される。
【0018】前記基体2は、例えば、酸化アルミニウム
質焼結体から成る場合、アルミナ(Al2 O3 )、シリ
カ(SiO2 )、カルシア(CaO)、マグネシア(M
gO)等の原料粉末に適当な有機バインダー、有機溶媒
を添加混合して泥漿状となすとともにこれを従来周知の
ドクターブレード法を採用することによってセラミック
グリーンシート(セラミツク生シート)を得、しかる
後、前記セラミツクグリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、高温(約160
0℃)の温度で焼成することによって製作される。
質焼結体から成る場合、アルミナ(Al2 O3 )、シリ
カ(SiO2 )、カルシア(CaO)、マグネシア(M
gO)等の原料粉末に適当な有機バインダー、有機溶媒
を添加混合して泥漿状となすとともにこれを従来周知の
ドクターブレード法を採用することによってセラミック
グリーンシート(セラミツク生シート)を得、しかる
後、前記セラミツクグリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、高温(約160
0℃)の温度で焼成することによって製作される。
【0019】前記基体2はまたその内部及び上下面に信
号線5a及びグランド線5bが被着形成されており、該
信号線5a及びグランド線5bの基体2上面部に導出す
る部位には半導体素子4の各電極がボンデイングワイヤ
6を介して電気的に接続され、また基体2の下面部に導
出する部位には外部リ一ドピン7が銀ロウ等のロウ材を
介し取着されている。
号線5a及びグランド線5bが被着形成されており、該
信号線5a及びグランド線5bの基体2上面部に導出す
る部位には半導体素子4の各電極がボンデイングワイヤ
6を介して電気的に接続され、また基体2の下面部に導
出する部位には外部リ一ドピン7が銀ロウ等のロウ材を
介し取着されている。
【0020】前記信号線5a及びグランド線5bは半導
体素子4の各電極(信号電極及び電源グランド電極等)
を外部電気回路と接続される外部リードピン7に電気的
に接続させる作用を為し、該信号線5a及びグランド線
5bは、タングステン(W)、モリブデン(Mo)、マ
ンガン(Mn)等の高融点金属粉末により形成されてい
る。
体素子4の各電極(信号電極及び電源グランド電極等)
を外部電気回路と接続される外部リードピン7に電気的
に接続させる作用を為し、該信号線5a及びグランド線
5bは、タングステン(W)、モリブデン(Mo)、マ
ンガン(Mn)等の高融点金属粉末により形成されてい
る。
【0021】前記信号線5a及びグランド線5bは具体
的にはタングステン等の高融点金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを基体2とな
るセラミツクグリーンシートの表面に予め従来周知のス
クリーン印刷法等の厚膜手法を採用して印刷塗布してお
くことによって基体2の内部及び上下面に被着形成され
る。
的にはタングステン等の高融点金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを基体2とな
るセラミツクグリーンシートの表面に予め従来周知のス
クリーン印刷法等の厚膜手法を採用して印刷塗布してお
くことによって基体2の内部及び上下面に被着形成され
る。
【0022】更に前記信号線5a及びグランド線5bに
取着される外部リードピン7は内部に収容する半導体素
子4の各電極を外部電気回路に電気的に接続する作用を
為し、コバール金属(FeーNiーCo合金)や42ア
ロイ(Fe−Ni合金)等の金属を板状に加工したもの
が使用される。
取着される外部リードピン7は内部に収容する半導体素
子4の各電極を外部電気回路に電気的に接続する作用を
為し、コバール金属(FeーNiーCo合金)や42ア
ロイ(Fe−Ni合金)等の金属を板状に加工したもの
が使用される。
【0023】なお、前記信号線5a及びグランド線5b
はその露出する表面にニッケル、金等から成る耐蝕性に
優れ、且つ良導電性の金属を従来周知のメッキ法により
1.0乃至20.0μmの厚みに被着させておけば信号
線5a及びグランド線5bが酸化腐食して断線等をする
のを有効に防止することができるとともに信号線5a及
びグランド線5bへのボンデイングワイヤ6の接続及び
外部リードピンの取着を確実と成すことができる。従っ
て、前記信号線5a及びグランド線5bはその露出する
表面にニッケル、金等から成る耐蝕性に優れ、且つ良導
電性の金属を1.0乃至20.0μmの厚みに被着させ
ておくことが好ましい。
はその露出する表面にニッケル、金等から成る耐蝕性に
優れ、且つ良導電性の金属を従来周知のメッキ法により
1.0乃至20.0μmの厚みに被着させておけば信号
線5a及びグランド線5bが酸化腐食して断線等をする
のを有効に防止することができるとともに信号線5a及
びグランド線5bへのボンデイングワイヤ6の接続及び
外部リードピンの取着を確実と成すことができる。従っ
て、前記信号線5a及びグランド線5bはその露出する
表面にニッケル、金等から成る耐蝕性に優れ、且つ良導
電性の金属を1.0乃至20.0μmの厚みに被着させ
ておくことが好ましい。
【0024】また同時に前記外部リードピン7の露出表
面にニッケル、金等を従来周知のメッキ法によリ1.0
乃至20.0μmの厚みに被着させておけば外部リード
ピン7を外部電気回路に確実、且つ強個に接続させるこ
とができる。従って、外部リードピン7の露出表面にも
ニッケル、金等を1.0乃至20.0μmの厚みに被着
させておくことが好ましい。
面にニッケル、金等を従来周知のメッキ法によリ1.0
乃至20.0μmの厚みに被着させておけば外部リード
ピン7を外部電気回路に確実、且つ強個に接続させるこ
とができる。従って、外部リードピン7の露出表面にも
ニッケル、金等を1.0乃至20.0μmの厚みに被着
させておくことが好ましい。
【0025】前記基体2の内部及び上下面に被着させた
信号線5a及びグランド線5bはまた信号線5aがグラ
ンド線5bに挟まれた状態で基体2に形成されており、
信号線5aを周囲のグランド線5bによって完全にシー
ルドした状態となっている。
信号線5a及びグランド線5bはまた信号線5aがグラ
ンド線5bに挟まれた状態で基体2に形成されており、
信号線5aを周囲のグランド線5bによって完全にシー
ルドした状態となっている。
【0026】そのため信号線5aに外部からノイズが入
り込もうとしても該ノイズはグランド線5bで遮断さ
れ、信号線5aにノイズが入り込んで半導体素子4を誤
動作させることはない。
り込もうとしても該ノイズはグランド線5bで遮断さ
れ、信号線5aにノイズが入り込んで半導体素子4を誤
動作させることはない。
【0027】更に前記基体2はその上面に後述する蓋体
3がガラス等から成る封止材8を介して接合され、これ
によって基体2と蓋体3とから成る容器内部に半導体素
子4が気密に収容される。
3がガラス等から成る封止材8を介して接合され、これ
によって基体2と蓋体3とから成る容器内部に半導体素
子4が気密に収容される。
【0028】前記蓋体3は、酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子4を収容する空所を形成するための凹
部Bが形成された椀状となっている。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子4を収容する空所を形成するための凹
部Bが形成された椀状となっている。
【0029】前記蓋体3は例えば酸化アルミニウム質焼
結体から成る場合、アルミナ、シリカ、カルシア、マグ
ネシア等に適当な有機バインダー、有機溶媒を添加混合
して得た原料粉末を所定形状のプレス金型内に充填する
とともに一定注力を印加して成形し、しかる後、前記成
形品を約1500℃の温度で焼成することによって製作
される。
結体から成る場合、アルミナ、シリカ、カルシア、マグ
ネシア等に適当な有機バインダー、有機溶媒を添加混合
して得た原料粉末を所定形状のプレス金型内に充填する
とともに一定注力を印加して成形し、しかる後、前記成
形品を約1500℃の温度で焼成することによって製作
される。
【0030】前記蓋体3はまたその凹部Bの内壁から下
面の一部にかけて銀、パラジウム等の金属から成る金属
層9が形成されており、該金属層9はその一部を基体2
の上面に形成したグランド線5b上に載置接合させるこ
とによってグランド線5bに電気的に接続される。この
場合、内部に収容される半導体素子4は基体2に設けた
グランド線5bと該グランド線5bと電気的に接続する
蓋体3の金属層9とで完全に囲まれてシールドされ、外
部ノイズが蓋体3を介して入り込むことはなく、内部に
収容する半導体素子4を正常、かつ安定に作動させるこ
とが可能となる。同時に内部に収容した半導体素子4が
発生するノイズは蓋体3を介して外部に漏れることも無
くなり、外部装置に悪影響を与えることもない。
面の一部にかけて銀、パラジウム等の金属から成る金属
層9が形成されており、該金属層9はその一部を基体2
の上面に形成したグランド線5b上に載置接合させるこ
とによってグランド線5bに電気的に接続される。この
場合、内部に収容される半導体素子4は基体2に設けた
グランド線5bと該グランド線5bと電気的に接続する
蓋体3の金属層9とで完全に囲まれてシールドされ、外
部ノイズが蓋体3を介して入り込むことはなく、内部に
収容する半導体素子4を正常、かつ安定に作動させるこ
とが可能となる。同時に内部に収容した半導体素子4が
発生するノイズは蓋体3を介して外部に漏れることも無
くなり、外部装置に悪影響を与えることもない。
【0031】前記金属層9は銀粉末、パラジウム粉末に
適当な有機バインダー、有機溶媒を添加混合することに
よって得た金属ペーストを蓋体3の凹部B内壁及び下面
一部に従来周知のスクリーン印刷法等により塗布させ、
しかる後、これを900℃の温度で焼き付けることによ
って蓋体3の凹部B内壁及び下面一部に被着される。
適当な有機バインダー、有機溶媒を添加混合することに
よって得た金属ペーストを蓋体3の凹部B内壁及び下面
一部に従来周知のスクリーン印刷法等により塗布させ、
しかる後、これを900℃の温度で焼き付けることによ
って蓋体3の凹部B内壁及び下面一部に被着される。
【0032】更に前記蓋体3の凹部B内壁に被着させた
金属層9には図2に示すように三角柱形状の電波吸収材
から成る突起10が複数個配列されている。
金属層9には図2に示すように三角柱形状の電波吸収材
から成る突起10が複数個配列されている。
【0033】前記突起10は内部に収容する半導体素子
4が作動時に発するノイズの放射方向を制御するととも
にノイズを吸収する作用をなし、半導体素子4が作動時
にノイズを発したとしてもそのノイズは突起10で放射
角度が制御されるとともに吸収されて元の半導体素子4
に入り込むことはなく、これよって半導体素子4を常に
正常、かつ安定に作動させることが可能となる。
4が作動時に発するノイズの放射方向を制御するととも
にノイズを吸収する作用をなし、半導体素子4が作動時
にノイズを発したとしてもそのノイズは突起10で放射
角度が制御されるとともに吸収されて元の半導体素子4
に入り込むことはなく、これよって半導体素子4を常に
正常、かつ安定に作動させることが可能となる。
【0034】前記電波吸収材から成る突起10は例え
ば、発泡ポリスチロール、発泡ポリウレタン等から成る
有機樹脂中に粒径が1〜5μm程度の黒鉛粉末を分散含
有させてなり、エポキシ樹脂等の接着材を介して蓋体3
の凹部B内壁に被着させた金属層9に取着される。
ば、発泡ポリスチロール、発泡ポリウレタン等から成る
有機樹脂中に粒径が1〜5μm程度の黒鉛粉末を分散含
有させてなり、エポキシ樹脂等の接着材を介して蓋体3
の凹部B内壁に被着させた金属層9に取着される。
【0035】また前記突起10は底辺の長さを0.2乃
至1.0mm、幅を0.2乃至1.0mm、高さを0.
3乃至1.0mmの範囲とした三角柱形状を成してお
り、底辺の長さを0.2乃至1.0mm、幅を0.2乃
至1.0mm、高さを0.3乃至1.0mmの範囲とし
ておくと、側面の角度が金属層9の面に対して30乃至
85°となり、突起10が半導体素子4の作動時に発し
たノイズの放射角度を効率よく制御し、ノイズが該ノイ
ズを発した元の半導体素子4に入り込むのを完全に防止
して、半導体素子4をより正常、かつ安定に作動させる
ことができる。従って、前記三角柱形状を成す突起10
はその底辺の長さを0.2乃至1.0mm、幅を0.2
乃至1.0mm、高さを0.3乃至1.0mmの範囲と
しておくことが好ましい。
至1.0mm、幅を0.2乃至1.0mm、高さを0.
3乃至1.0mmの範囲とした三角柱形状を成してお
り、底辺の長さを0.2乃至1.0mm、幅を0.2乃
至1.0mm、高さを0.3乃至1.0mmの範囲とし
ておくと、側面の角度が金属層9の面に対して30乃至
85°となり、突起10が半導体素子4の作動時に発し
たノイズの放射角度を効率よく制御し、ノイズが該ノイ
ズを発した元の半導体素子4に入り込むのを完全に防止
して、半導体素子4をより正常、かつ安定に作動させる
ことができる。従って、前記三角柱形状を成す突起10
はその底辺の長さを0.2乃至1.0mm、幅を0.2
乃至1.0mm、高さを0.3乃至1.0mmの範囲と
しておくことが好ましい。
【0036】なお、前記蓋体3に被着させた金属層9は
その露出表面を酸化アルミニウム、ムライト、窒化アル
ミニウム、炭化珪素等の電気絶縁材料から成る被覆層で
覆っておくと基体2に形成した信号線5a及びグランド
線5bに半導体素子4の各電極をボンデイングワイヤ6
を介して接続する際、ボンデイングワイヤ6の一部が蓋
体3に被着させた金属層9に接触して短絡するのを有効
に防止することができる。従って、前記蓋体3に被着さ
せた金属層9はその露出表面を電気絶縁材料から成る被
覆層で覆っておくほうが好ましい。
その露出表面を酸化アルミニウム、ムライト、窒化アル
ミニウム、炭化珪素等の電気絶縁材料から成る被覆層で
覆っておくと基体2に形成した信号線5a及びグランド
線5bに半導体素子4の各電極をボンデイングワイヤ6
を介して接続する際、ボンデイングワイヤ6の一部が蓋
体3に被着させた金属層9に接触して短絡するのを有効
に防止することができる。従って、前記蓋体3に被着さ
せた金属層9はその露出表面を電気絶縁材料から成る被
覆層で覆っておくほうが好ましい。
【0037】更に前記被覆層はその材質を蓋体3と実質
的に同一材質となしておくと蓋体3と被覆層との間に熱
が印加された際、両者間に両者の熱膨張係数の相違に起
因した熱応力が発生することは殆どなく、被覆層を蓋体
3に強個に被着させて金属層9を常に被覆することがで
きる。従って、前記被覆層は蓋体3と実質的に同−の材
質で形成しておくことが好ましい。
的に同一材質となしておくと蓋体3と被覆層との間に熱
が印加された際、両者間に両者の熱膨張係数の相違に起
因した熱応力が発生することは殆どなく、被覆層を蓋体
3に強個に被着させて金属層9を常に被覆することがで
きる。従って、前記被覆層は蓋体3と実質的に同−の材
質で形成しておくことが好ましい。
【0038】また一方、蓋体3を基体2上に接合させる
封止材8はガラス、樹脂等から成り、例えば、ガラスか
ら成る場合、酸化鉛(PbO)75.0重量%、酸化チ
タン(TiO2 )10. 0重量%、酸化ホウ素(B2 0
3 )5. 0重量%、フツ素(F2 )2. 0重量%等を含
む低融点のガラスを準備し、該ガラスから成る封止材8
を基体2と蓋体3との間に配置させるとともにこれを約
300℃の温度で溶融させることによって基体2と蓋体
3とは強固に接合される。また同時に封止材8がガラス
から成る場合には基体2と蓋体3とから成る容器内部へ
の水分等の入り込みを有効に防止することができる。
封止材8はガラス、樹脂等から成り、例えば、ガラスか
ら成る場合、酸化鉛(PbO)75.0重量%、酸化チ
タン(TiO2 )10. 0重量%、酸化ホウ素(B2 0
3 )5. 0重量%、フツ素(F2 )2. 0重量%等を含
む低融点のガラスを準備し、該ガラスから成る封止材8
を基体2と蓋体3との間に配置させるとともにこれを約
300℃の温度で溶融させることによって基体2と蓋体
3とは強固に接合される。また同時に封止材8がガラス
から成る場合には基体2と蓋体3とから成る容器内部へ
の水分等の入り込みを有効に防止することができる。
【0039】なお、前記封止材8は蓋体3を基体2上に
接合させる際の作業性を考慮して予め蓋体3の下面に枠
状に被着されており、封止材8がガラスから成る場合に
はガラス粉末に有機バインダー、有機溶媒を添加混合す
ることによって得たガラスペーストを蓋体3の下面に従
来周知のスクリーン印刷法等により所定厚みに印刷塗布
しておくことによって蓋体3の下面に予め枠状に被着さ
れる。この場合、枠状の封止材8はその幅が0.6mm
未満であると封止材8を介して基体2と蓋体3とを接合
させ基体2と蓋体3とから成る容器内部に半導体素子4
を気密に収容する際、容器の気密封止の信頼性が劣化
し、内部に収容する半導体素子4を長期間にわたり、正
常、且つ安定に作動させるのが困難となる傾向にある。
従って、前記枠状の封止材8はその幅を0.6mm以上
としておくことが好ましい。
接合させる際の作業性を考慮して予め蓋体3の下面に枠
状に被着されており、封止材8がガラスから成る場合に
はガラス粉末に有機バインダー、有機溶媒を添加混合す
ることによって得たガラスペーストを蓋体3の下面に従
来周知のスクリーン印刷法等により所定厚みに印刷塗布
しておくことによって蓋体3の下面に予め枠状に被着さ
れる。この場合、枠状の封止材8はその幅が0.6mm
未満であると封止材8を介して基体2と蓋体3とを接合
させ基体2と蓋体3とから成る容器内部に半導体素子4
を気密に収容する際、容器の気密封止の信頼性が劣化
し、内部に収容する半導体素子4を長期間にわたり、正
常、且つ安定に作動させるのが困難となる傾向にある。
従って、前記枠状の封止材8はその幅を0.6mm以上
としておくことが好ましい。
【0040】かくして上述のパッケージによれば、基体
2の搭載部Aに半導体素子4を取着搭載した後、半導体
素子4の各電極を基体2に形成した信号線5a及びグラ
ンド線5bにボンデイングワイヤ6を介して接続し、最
後に基体2の上面に蓋体3を、該蓋体3の凹部内壁に被
着させた金属層9が基体2に形成したグランド線5bに
電気的に接続するようにしてガラス等から成る封止材8
を介して接合させ、基体2と蓋体3から成る容器内部に
半導体素子4を気密に封止することによって最終製品と
しての半導体装置となる。
2の搭載部Aに半導体素子4を取着搭載した後、半導体
素子4の各電極を基体2に形成した信号線5a及びグラ
ンド線5bにボンデイングワイヤ6を介して接続し、最
後に基体2の上面に蓋体3を、該蓋体3の凹部内壁に被
着させた金属層9が基体2に形成したグランド線5bに
電気的に接続するようにしてガラス等から成る封止材8
を介して接合させ、基体2と蓋体3から成る容器内部に
半導体素子4を気密に封止することによって最終製品と
しての半導体装置となる。
【0041】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では蓋体
3に被着させた金属層を銀、パラジウムの金属粉末で形
成したが、タングステン、モリブデン等の他の金属粉末
で形成してもよい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では蓋体
3に被着させた金属層を銀、パラジウムの金属粉末で形
成したが、タングステン、モリブデン等の他の金属粉末
で形成してもよい。
【0042】また、蓋体3に被着させた金属層9と基体
2に形成したグランド線5bとの間に図3に示す如く、
コバール金属(FeーNiーCo合金)等の金属部材1
1を介在させ、該金属部材11を介して金属層9とグラ
ンド線5bとを電気的に接続するようにしておけば基体
2と蓋体3との間に前記金属部材11によって所定の大
きさの間隙が形成され、該間隙内に多量の封止材8が介
入されて基体2と蓋体3とから成る容器の気密封止が完
全となる。従って、前記基体2と蓋体3とから成る容器
の気密封止をより完全なものとするには蓋体3に被着さ
せた金属層9と基体2に形成したグランド線5bとの間
にコバール金属(FeーNiーCo合金)等の金属部材
11を介在させておくことが好ましい。
2に形成したグランド線5bとの間に図3に示す如く、
コバール金属(FeーNiーCo合金)等の金属部材1
1を介在させ、該金属部材11を介して金属層9とグラ
ンド線5bとを電気的に接続するようにしておけば基体
2と蓋体3との間に前記金属部材11によって所定の大
きさの間隙が形成され、該間隙内に多量の封止材8が介
入されて基体2と蓋体3とから成る容器の気密封止が完
全となる。従って、前記基体2と蓋体3とから成る容器
の気密封止をより完全なものとするには蓋体3に被着さ
せた金属層9と基体2に形成したグランド線5bとの間
にコバール金属(FeーNiーCo合金)等の金属部材
11を介在させておくことが好ましい。
【0043】更に前記実施例では半導体素子収納用パッ
ケージを例にとって説明したが、水晶振動子やSAWフ
ィルタ等の他の種類の電子部品を収容するパッケージに
も適用可能である。
ケージを例にとって説明したが、水晶振動子やSAWフ
ィルタ等の他の種類の電子部品を収容するパッケージに
も適用可能である。
【0044】
【発明の効果】本発明の電子部品収納用パッケージによ
れば、基体の信号線をグランド線で挟むとともに凹部を
有する蓋体の凹部内壁に金属層を被着させ、該グランド
線と蓋体の金属層とを電気的に接続させたことから基体
に形成した信号線及びパッケージ内部に収容する電子部
品はグランド線及び金属層で完全にシールドされること
となり、その結果、基体に形成した信号線及びパッケー
ジの内部に収容する電子部品に外部ノイズが入り込むこ
とはなく、内部に収容する電子部品を正常、かつ安定に
作動させることが可能となる。
れば、基体の信号線をグランド線で挟むとともに凹部を
有する蓋体の凹部内壁に金属層を被着させ、該グランド
線と蓋体の金属層とを電気的に接続させたことから基体
に形成した信号線及びパッケージ内部に収容する電子部
品はグランド線及び金属層で完全にシールドされること
となり、その結果、基体に形成した信号線及びパッケー
ジの内部に収容する電子部品に外部ノイズが入り込むこ
とはなく、内部に収容する電子部品を正常、かつ安定に
作動させることが可能となる。
【0045】また本発明の電子部品収納用パッケージに
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが0.2乃至1.0mm、幅が0.2乃
至1.0mm、高さが0.3乃至1.0mmである三角
柱形状をなし、有機樹脂中に黒鉛の粉末を分散含有させ
て形成した電波吸収材から成る突起を複数個配列させた
ことからパッケージ内部に収容する電子部品が作動時に
ノイズを発したとしてもそのノイズは突起で放射角度が
制御されるとともに吸収されて元の電子部品に入り込む
ことはなく、その結果、電子部品を正常、かつ安定に作
動させることが可能となる。
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが0.2乃至1.0mm、幅が0.2乃
至1.0mm、高さが0.3乃至1.0mmである三角
柱形状をなし、有機樹脂中に黒鉛の粉末を分散含有させ
て形成した電波吸収材から成る突起を複数個配列させた
ことからパッケージ内部に収容する電子部品が作動時に
ノイズを発したとしてもそのノイズは突起で放射角度が
制御されるとともに吸収されて元の電子部品に入り込む
ことはなく、その結果、電子部品を正常、かつ安定に作
動させることが可能となる。
【図1】本発明の電子部品収納用パッケージを半導体素
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
【図2】図1に示す半導体素子収納用パッケージに使用
される突起を説明するための斜視図である。
される突起を説明するための斜視図である。
【図3】図1に示す半導体素子収納用パッケージの部分
拡大断面図である。
拡大断面図である。
1・・・半導体素子収納用パッケージ 2・・・基体 3・・・蓋体 4・・・半導体素子(電子部品) 5a・・信号線 5b・・グランド線 8・・・封止材 9・・・金属層 10・・・突起
Claims (3)
- 【請求項1】信号線、グランド線を有し、且つ電子部品
を搭載するための搭載部を有する基体と、該搭載部に搭
載される電子部品を内部に収容するための凹部を有する
蓋体とから成り、基体と蓋体とを封止材を介し取着する
ことによって内部に電子部品を気密に収容するようにな
した電子部品収納用パッケージであって、前記基体の信
号線をグランド線で挟み、かつ蓋体の凹部内壁に三角柱
形状の電波吸収材から成る突起が複数個配列された金属
層を被着させるとともに該金属層を前記基体のグランド
線に電気的に接続させたことを特徴とする電子部品収納
用パッケージ。 - 【請求項2】前記突起は有機樹脂中に黒鉛の粉末を分散
含有させて形成されていることを特徴とする請求項1記
載の電子部品収納用パッケージ。 - 【請求項3】前記突起は底辺の長さが0.2乃至1.0
mm、幅が0.2乃至1.0mm、高さが0.3乃至
1.0mmの三角柱形状を成していることを特徴とする
請求項1記載の電子部品収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9317018A JPH11150202A (ja) | 1997-11-18 | 1997-11-18 | 電子部品収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9317018A JPH11150202A (ja) | 1997-11-18 | 1997-11-18 | 電子部品収納用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11150202A true JPH11150202A (ja) | 1999-06-02 |
Family
ID=18083508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9317018A Pending JPH11150202A (ja) | 1997-11-18 | 1997-11-18 | 電子部品収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11150202A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569925B2 (en) | 2004-02-09 | 2009-08-04 | Murata Manufacturing Co. Ltd. | Module with built-in component |
-
1997
- 1997-11-18 JP JP9317018A patent/JPH11150202A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569925B2 (en) | 2004-02-09 | 2009-08-04 | Murata Manufacturing Co. Ltd. | Module with built-in component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3495246B2 (ja) | 電子部品収納用パッケージ | |
JP2000340687A (ja) | 半導体素子収納用パッケージ | |
JPH0653355A (ja) | 電子部品収納用パッケージ | |
JPH11150202A (ja) | 電子部品収納用パッケージ | |
JPH0837247A (ja) | 光半導体素子収納用パッケージ | |
JP3046148B2 (ja) | 電子部品収納用パッケージ | |
JP2851732B2 (ja) | 電子部品収納用パッケージ | |
JPH11150201A (ja) | 電子部品収納用パッケージ | |
JP3495245B2 (ja) | 電子部品収納用パッケージ | |
JP3495244B2 (ja) | 電子部品収納用パッケージ | |
JP2000100983A (ja) | 電子部品収納用パッケージ | |
JPH11233661A (ja) | 電子部品収納用パッケージ | |
JPH06196577A (ja) | 電子素子収納用パッケージ | |
JP3464138B2 (ja) | 電子部品収納用パッケージ | |
JP3961255B2 (ja) | 水晶デバイス | |
JP3464136B2 (ja) | 電子部品収納用パッケージ | |
JP3716111B2 (ja) | 電子部品収納用容器 | |
JP3906062B2 (ja) | 水晶デバイス | |
JP3464137B2 (ja) | 電子部品収納用パッケージ | |
JP3495247B2 (ja) | 電子部品収納用容器 | |
JP3464143B2 (ja) | 電子部品収納用パッケージ | |
JPH11163184A (ja) | 光半導体素子収納用パッケージ | |
JPH05275552A (ja) | 電子部品収納用パッケージ | |
JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
JP2746802B2 (ja) | 半導体装置 |