JPWO2005029584A1 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JPWO2005029584A1 JPWO2005029584A1 JP2005514015A JP2005514015A JPWO2005029584A1 JP WO2005029584 A1 JPWO2005029584 A1 JP WO2005029584A1 JP 2005514015 A JP2005514015 A JP 2005514015A JP 2005514015 A JP2005514015 A JP 2005514015A JP WO2005029584 A1 JPWO2005029584 A1 JP WO2005029584A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- contact
- region
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 160
- 239000000523 sample Substances 0.000 claims abstract description 23
- 238000000926 separation method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
半導体ウエハ上に複数存在する半導体集積回路において、機能回路（３）と、複数のパッド（４）と、パッド（４）と電気的に接続しプローブカード（７）のバンプと接触する配線（８）とを備え、少なくとも２つの配線（８ａ），（８ｂ）が、互いに接触することなく、１つのバンプ（６）とバンプ領域以外の領域で同時に接触することで、ウエハレベルバーンインを実施する。これにより、チップ面積を縮小化しても、ウエハレベルバーンインが実施できる。
Description
本発明は、ＬＳＩ等の半導体集積回路に関するものであり、特に、半導体集積回路に対するウェハレベルバーンインに関するものである。
半導体ウェハ上に形成された複数のＬＳＩ等の半導体集積回路は、初期不良発見のための加速度試験（バーンイン）を経て出荷される。このバーンインでは、高温（約１２０〜約１５０℃）で数時間のエージングテストが実施される。
現在では、ウェハ状態で複数の半導体集積回路に対して同時にバーンインを実施する方法（ウェハレベルバーンイン）が提案されている（例えば、特開２００１−９３９４７号公報）。ウェハレベルでバーンインが実施可能になれば、パッケージ前にバーンインが可能になり、不良品をパッケージする数を削減できる等のバーンインにおけるコストの削減が期待できる。
以下、従来のウェハレベルバーンインについて、第１図〜第３図を用いて説明する。第１図に示すように、半導体ウェハ１には複数のＬＳＩ等の半導体集積回路２が設けてある。第２図に示すように、半導体集積回路２には、機能回路３の外周に複数のパッド４が配置されている。ウェハレベルバーンインの際には、この複数のパッド４に電流を流す必要がある。このため、パッド４にバンプ接触領域５を設け、第３図に示すように、プローブカード７に設けた複数のバンプ６とバンプ接触領域５とを接触させることでパッド４に電流を流す。これにより、ウェハ状態で半導体集積回路２に対してバーンインを実施することができる。
上述のように、従来の半導体集積回路に対してウェハレベルバーンインを実施する際には、半導体ウェハ上に複数ある半導体集積回路上の複数個のパッドに、プローブカードのバンプを接触させる必要があった。ウェハレベルバーンインで用いるプローブカードのバンプについては、バンプ間で一定の距離を確保しなければならないという制約がある。一定の距離が確保されないと、バンプを形成することができず、その結果、ウェハレベルバーンインを正確に実施できなくなる。このことから、半導体集積回路のチップ面積の縮小化に伴い１ウェハ当りの半導体集積回路の数が増加すると、半導体集積回路１チップ当りのバンプ数を少なくしなければならなくなる。このため、半導体集積回路のチップ面積を縮小化すると、半導体ウェハ上にあるすべての半導体集積回路のすべてのパッドをバンプによって固定することができなくなり、その結果、ウェハレベルバーンインを実施することができなくなる場合があった。
よって、本発明では、チップ面積を縮小化しても、ウェハレベルバーンインを実施することができる半導体集積回路を提供することを目的とする。
現在では、ウェハ状態で複数の半導体集積回路に対して同時にバーンインを実施する方法（ウェハレベルバーンイン）が提案されている（例えば、特開２００１−９３９４７号公報）。ウェハレベルでバーンインが実施可能になれば、パッケージ前にバーンインが可能になり、不良品をパッケージする数を削減できる等のバーンインにおけるコストの削減が期待できる。
以下、従来のウェハレベルバーンインについて、第１図〜第３図を用いて説明する。第１図に示すように、半導体ウェハ１には複数のＬＳＩ等の半導体集積回路２が設けてある。第２図に示すように、半導体集積回路２には、機能回路３の外周に複数のパッド４が配置されている。ウェハレベルバーンインの際には、この複数のパッド４に電流を流す必要がある。このため、パッド４にバンプ接触領域５を設け、第３図に示すように、プローブカード７に設けた複数のバンプ６とバンプ接触領域５とを接触させることでパッド４に電流を流す。これにより、ウェハ状態で半導体集積回路２に対してバーンインを実施することができる。
上述のように、従来の半導体集積回路に対してウェハレベルバーンインを実施する際には、半導体ウェハ上に複数ある半導体集積回路上の複数個のパッドに、プローブカードのバンプを接触させる必要があった。ウェハレベルバーンインで用いるプローブカードのバンプについては、バンプ間で一定の距離を確保しなければならないという制約がある。一定の距離が確保されないと、バンプを形成することができず、その結果、ウェハレベルバーンインを正確に実施できなくなる。このことから、半導体集積回路のチップ面積の縮小化に伴い１ウェハ当りの半導体集積回路の数が増加すると、半導体集積回路１チップ当りのバンプ数を少なくしなければならなくなる。このため、半導体集積回路のチップ面積を縮小化すると、半導体ウェハ上にあるすべての半導体集積回路のすべてのパッドをバンプによって固定することができなくなり、その結果、ウェハレベルバーンインを実施することができなくなる場合があった。
よって、本発明では、チップ面積を縮小化しても、ウェハレベルバーンインを実施することができる半導体集積回路を提供することを目的とする。
上記課題を解決するために、本発明の請求の範囲第１項に係る半導体集積回路は、パッドと、前記パッドと電気的に接続する配線とを備え、前記配線が、前記パッドが配置される領域以外の領域で、プローブカードのバンプと接触するようにした。これにより、ウェハレベルバーンインを実施する場合において、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができ、チップの作製にかかるコストを抑えることができる。
また、本発明の請求の範囲第２項に係る半導体集積回路は、請求の範囲第１項に記載の半導体集積回路において、少なくとも２つの前記配線が、１つの前記バンプと接触するようにした。これにより、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
また、本発明の請求の範囲第３項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線が、少なくとも１つの屈曲部または角部を有するようにした。これにより、プローブカードのバンプと配線との接触領域である電極部の面積をより広く確保でき、コンタクト性を向上させることができる。
また、本発明の請求の範囲第４項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線に切り離し部を有するようにした。これにより、ウェハレベルバーンイン後に、切り離し部を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、前記配線がショートすることで発生するノイズの干渉を防ぐことができる。
また、本発明の請求の範囲第２項に係る半導体集積回路は、請求の範囲第１項に記載の半導体集積回路において、少なくとも２つの前記配線が、１つの前記バンプと接触するようにした。これにより、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
また、本発明の請求の範囲第３項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線が、少なくとも１つの屈曲部または角部を有するようにした。これにより、プローブカードのバンプと配線との接触領域である電極部の面積をより広く確保でき、コンタクト性を向上させることができる。
また、本発明の請求の範囲第４項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線に切り離し部を有するようにした。これにより、ウェハレベルバーンイン後に、切り離し部を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、前記配線がショートすることで発生するノイズの干渉を防ぐことができる。
第１図は、半導体ウェハの平面図である。
第２図は、従来の半導体集積回路の模式図である。
第３図は、ウェハレベルバーンイン時の半導体ウェハ及びプローブカードの状態を示す図である。
第４図は、本実施の形態１に係る半導体集積回路の模式図である。
第５図は、本実施の形態２に係る半導体集積回路の模式図である。
第６図は、本実施の形態２に係る半導体集積回路の配線８とバンプ６との接触領域である電極部９の拡大図である。
第７図は、配線８の形状例を示す図である。
第８図は、本実施の形態３に係る半導体集積回路の配線８とバンプ６との接触領域である電極部９の拡大図である。
第２図は、従来の半導体集積回路の模式図である。
第３図は、ウェハレベルバーンイン時の半導体ウェハ及びプローブカードの状態を示す図である。
第４図は、本実施の形態１に係る半導体集積回路の模式図である。
第５図は、本実施の形態２に係る半導体集積回路の模式図である。
第６図は、本実施の形態２に係る半導体集積回路の配線８とバンプ６との接触領域である電極部９の拡大図である。
第７図は、配線８の形状例を示す図である。
第８図は、本実施の形態３に係る半導体集積回路の配線８とバンプ６との接触領域である電極部９の拡大図である。
（実施の形態１）
本実施の形態１に係る半導体集積回路について第４図を用いて説明する。第４図は、本実施の形態１に係る半導体集積回路の模式図である。この半導体集積回路は半導体ウェハ上に複数存在する。なお、第２図に示した半導体集積回路と同一構成要素については同一符号を付す。
本実施の形態１に係る半導体集積回路はパッド領域以外の領域に電極部を備えることを特徴とする。具体的には、第４図に示すように、従来の半導体集積回路でバンプ接続領域であったパッド４上の領域と電気的に接続する配線８を備え、ウェハレベルバーンインを実施する際、この配線８がプローブカード７のバンプ６と接触し、その接触領域が電極部となる。すなわち、本実施の形態１に係る半導体集積回路では、ウェハレベルバーンインを実施する際、パッド４とバンプ６とが接触するのではなく、パッド領域以外の領域にある配線８とバンプ６とが接触するような構成となる。なお、第４図において、半導体集積回路は、配線８とバンプ６との接触領域、すなわち、電極部を機能回路３の空き領域に設けているが、この電極部はパッド領域以外の領域であればどこに設けても良い。
以上のような本実施の形態１に係る半導体集積回路によれば以下に示す効果が得られる。ウェハレベルバーンインの際に、バンプとパッドとが接触する従来の半導体集積回路では、チップ面積がパッドを配置する領域に依存することになる。これは、プローブカードにおいて、バンプとバンプとの間は一定の距離を確保するという制約があり、バンプの間隔に合わせてパッドを配置する必要があるからである。特に、第２図に示すように機能回路の外周にパッドが配置される半導体集積回路のチップ面積では、機能回路の面積よりパッドの面積の影響を強く受けることになる。このため、ウェハレベルバーンインを実施する場合、従来の半導体集積回路では、チップ面積の縮小化ができなくなることがあった。よって、本実施の形態１に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、パッド４を配置する領域以外の領域で配線８とプローブカード７のバンプ６とが接触する構成とした。これにより、ウェハレベルバーンインを実施する場合でも、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができる。
（実施の形態２）
本実施の形態２に係る半導体集積回路について第５図〜第７図を用いて説明する。第５図は、本実施の形態２に係る半導体集積回路の模式図である。第５図に示すように、本実施の形態２に係る半導体集積回路は、少なくとも２つの配線８と１つのバンプ６とが同時に接触するような構成である。以下、２つの配線（配線８ａ，８ｂ）と１つのバンプ６とを接触する場合を例にとり、説明を行う。
第６図は、配線８ａ，８ｂとバンプ６との接触領域である電極部９の拡大図である。第６図に示すように、配線８ａ，８ｂは、互いに接触しないように、かつ、同時にバンプ６と接触するように配置される。なお、配線８ａと８ｂは、直線形状、曲線形状、または点状形状のように、どのような形状であってもよいが、好ましくは少なくとも１つの屈曲部または角部を有し、バンプ６と接触する領域がより広くなるような形状にする。例えば、屈曲形状、第６図、第７図に示すように、櫛形状または渦巻き形状にする。これにより、配線８とプローブカード７のバンプ６との接触領域である電極部９の面積をより広く確保できコンタクト性を向上させることができる。
以上のように、本実施の形態２に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、少なくとも２つの配線８と１つのバンプ６とがバンプ領域以外の領域で接触するような構成とした。これにより、より少ないバンプでウェハレベルバーンインを実施することができる。その結果、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
なお、実施の形態２では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
（実施の形態３）
本実施の形態３に係る半導体集積回路について第８図を用いて説明する。
第８図は、本実施の形態３に係る半導体集積回路の電極部の拡大図である。第８図に示すように、本実施の形態３に係る半導体集積回路は、少なくとも２つの配線８ａ，８ｂと１つのバンプ６とが同時に接触するような構成である。さらに、２つの配線８ａ，８ｂは切り離し部１０を備える。本実施の形態３に係る半導体集積回路は、ウェハレベルバーンイン後の実動作中に、配線８ａ，８ｂとの間で電位差が生じてショートする場合を考慮して、ウェハレベルバーンイン後に配線８ａ，８ｂの切り離し部１０を切り離す。
切り離し部１０としては、例えば、ヒューズ、スイッチング素子が考えられる。ヒューズとは、例えば、特開昭５２−６７７４１号公報に開示されているように、オン状態からオフ状態へ１回限りのスイッチングが可能な素子のことである。ただし、素子として存在する領域が他素子や配線と明確に区別できなくても、その領域でスイッチングが可能であるならば、その領域にはヒューズが接続されているとみなす。また、切り離し部１０は、１回のスイッチング動作が可能なヒューズではなく、多数回のスイッチングが可能なスイッチング素子であっても良い。
以上のように、本実施の形態３に係る半導体集積回路は、パッド４と電気的に接続する配線８を設け、この配線８に切り離し部１０を設けるようにした。これにより、ウェハレベルバーンイン後に、切り離し部１０を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、配線がショートすることで発生するノイズの干渉を防ぐことができる。
なお、実施の形態３では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
本実施の形態１に係る半導体集積回路について第４図を用いて説明する。第４図は、本実施の形態１に係る半導体集積回路の模式図である。この半導体集積回路は半導体ウェハ上に複数存在する。なお、第２図に示した半導体集積回路と同一構成要素については同一符号を付す。
本実施の形態１に係る半導体集積回路はパッド領域以外の領域に電極部を備えることを特徴とする。具体的には、第４図に示すように、従来の半導体集積回路でバンプ接続領域であったパッド４上の領域と電気的に接続する配線８を備え、ウェハレベルバーンインを実施する際、この配線８がプローブカード７のバンプ６と接触し、その接触領域が電極部となる。すなわち、本実施の形態１に係る半導体集積回路では、ウェハレベルバーンインを実施する際、パッド４とバンプ６とが接触するのではなく、パッド領域以外の領域にある配線８とバンプ６とが接触するような構成となる。なお、第４図において、半導体集積回路は、配線８とバンプ６との接触領域、すなわち、電極部を機能回路３の空き領域に設けているが、この電極部はパッド領域以外の領域であればどこに設けても良い。
以上のような本実施の形態１に係る半導体集積回路によれば以下に示す効果が得られる。ウェハレベルバーンインの際に、バンプとパッドとが接触する従来の半導体集積回路では、チップ面積がパッドを配置する領域に依存することになる。これは、プローブカードにおいて、バンプとバンプとの間は一定の距離を確保するという制約があり、バンプの間隔に合わせてパッドを配置する必要があるからである。特に、第２図に示すように機能回路の外周にパッドが配置される半導体集積回路のチップ面積では、機能回路の面積よりパッドの面積の影響を強く受けることになる。このため、ウェハレベルバーンインを実施する場合、従来の半導体集積回路では、チップ面積の縮小化ができなくなることがあった。よって、本実施の形態１に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、パッド４を配置する領域以外の領域で配線８とプローブカード７のバンプ６とが接触する構成とした。これにより、ウェハレベルバーンインを実施する場合でも、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができる。
（実施の形態２）
本実施の形態２に係る半導体集積回路について第５図〜第７図を用いて説明する。第５図は、本実施の形態２に係る半導体集積回路の模式図である。第５図に示すように、本実施の形態２に係る半導体集積回路は、少なくとも２つの配線８と１つのバンプ６とが同時に接触するような構成である。以下、２つの配線（配線８ａ，８ｂ）と１つのバンプ６とを接触する場合を例にとり、説明を行う。
第６図は、配線８ａ，８ｂとバンプ６との接触領域である電極部９の拡大図である。第６図に示すように、配線８ａ，８ｂは、互いに接触しないように、かつ、同時にバンプ６と接触するように配置される。なお、配線８ａと８ｂは、直線形状、曲線形状、または点状形状のように、どのような形状であってもよいが、好ましくは少なくとも１つの屈曲部または角部を有し、バンプ６と接触する領域がより広くなるような形状にする。例えば、屈曲形状、第６図、第７図に示すように、櫛形状または渦巻き形状にする。これにより、配線８とプローブカード７のバンプ６との接触領域である電極部９の面積をより広く確保できコンタクト性を向上させることができる。
以上のように、本実施の形態２に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、少なくとも２つの配線８と１つのバンプ６とがバンプ領域以外の領域で接触するような構成とした。これにより、より少ないバンプでウェハレベルバーンインを実施することができる。その結果、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
なお、実施の形態２では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
（実施の形態３）
本実施の形態３に係る半導体集積回路について第８図を用いて説明する。
第８図は、本実施の形態３に係る半導体集積回路の電極部の拡大図である。第８図に示すように、本実施の形態３に係る半導体集積回路は、少なくとも２つの配線８ａ，８ｂと１つのバンプ６とが同時に接触するような構成である。さらに、２つの配線８ａ，８ｂは切り離し部１０を備える。本実施の形態３に係る半導体集積回路は、ウェハレベルバーンイン後の実動作中に、配線８ａ，８ｂとの間で電位差が生じてショートする場合を考慮して、ウェハレベルバーンイン後に配線８ａ，８ｂの切り離し部１０を切り離す。
切り離し部１０としては、例えば、ヒューズ、スイッチング素子が考えられる。ヒューズとは、例えば、特開昭５２−６７７４１号公報に開示されているように、オン状態からオフ状態へ１回限りのスイッチングが可能な素子のことである。ただし、素子として存在する領域が他素子や配線と明確に区別できなくても、その領域でスイッチングが可能であるならば、その領域にはヒューズが接続されているとみなす。また、切り離し部１０は、１回のスイッチング動作が可能なヒューズではなく、多数回のスイッチングが可能なスイッチング素子であっても良い。
以上のように、本実施の形態３に係る半導体集積回路は、パッド４と電気的に接続する配線８を設け、この配線８に切り離し部１０を設けるようにした。これにより、ウェハレベルバーンイン後に、切り離し部１０を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、配線がショートすることで発生するノイズの干渉を防ぐことができる。
なお、実施の形態３では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
本発明は、ウェハレベルでバーンインを実施する半導体集積回路として有用である。
【０００２】
ればならないという制約がある。一定の距離が確保されないと、バンプを形成することができず、その結果、ウェハレベルバーンインを正確に実施できなくなる。このことから、半導体集積回路のチップ面積の縮小化に伴い１ウェハ当りの半導体集積回路の数が増加すると、半導体集積回路１チップ当りのバンプ数を少なくしなければならなくなる。このため、半導体集積回路のチップ面積を縮小化すると、半導体ウェハ上にあるすべての半導体集積回路のすべてのパッドをバンプによって固定することができなくなり、その結果、ウェハレベルバーンインを実施することができなくなる場合があった。
よって、本発明では、チップ面積を縮小化しても、ウェハレベルバーンインを実施することができる半導体集積回路を提供することを目的とする。
【発明の開示】
上記課題を解決するために、本発明の請求の範囲第１項に係る半導体集積回路は、パッドと、前記パッドと電気的に接続する配線とを備え、前記配線が、前記パッドが配置される領域以外、かつ、パッドと同一の半導体集積回路内部の領域で、プローブカードのバンプと接触するようにした。これにより、ウェハレベルバーンインを実施する場合において、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができ、チップの作製にかかるコストを抑えることができる。
また、本発明の請求の範囲第２項に係る半導体集積回路は、請求の範囲第１項に記載の半導体集積回路において、少なくとも２つの前記配線が、１つの前記バンプと接触するようにした。これにより、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
また、本発明の請求の範囲第３項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線が、少なくとも１つの屈曲部または角部を有するようにした。これにより、プローブカードのバンプと配線との接触領域である電極部の面積をより広く確保でき、コンタクト性を向上させることができる。
また、本発明の請求の範囲第４項に係る半導体集積回路は、請求の範囲第２項
ればならないという制約がある。一定の距離が確保されないと、バンプを形成することができず、その結果、ウェハレベルバーンインを正確に実施できなくなる。このことから、半導体集積回路のチップ面積の縮小化に伴い１ウェハ当りの半導体集積回路の数が増加すると、半導体集積回路１チップ当りのバンプ数を少なくしなければならなくなる。このため、半導体集積回路のチップ面積を縮小化すると、半導体ウェハ上にあるすべての半導体集積回路のすべてのパッドをバンプによって固定することができなくなり、その結果、ウェハレベルバーンインを実施することができなくなる場合があった。
よって、本発明では、チップ面積を縮小化しても、ウェハレベルバーンインを実施することができる半導体集積回路を提供することを目的とする。
【発明の開示】
上記課題を解決するために、本発明の請求の範囲第１項に係る半導体集積回路は、パッドと、前記パッドと電気的に接続する配線とを備え、前記配線が、前記パッドが配置される領域以外、かつ、パッドと同一の半導体集積回路内部の領域で、プローブカードのバンプと接触するようにした。これにより、ウェハレベルバーンインを実施する場合において、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができ、チップの作製にかかるコストを抑えることができる。
また、本発明の請求の範囲第２項に係る半導体集積回路は、請求の範囲第１項に記載の半導体集積回路において、少なくとも２つの前記配線が、１つの前記バンプと接触するようにした。これにより、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
また、本発明の請求の範囲第３項に係る半導体集積回路は、請求の範囲第２項に記載の半導体集積回路において、前記配線が、少なくとも１つの屈曲部または角部を有するようにした。これにより、プローブカードのバンプと配線との接触領域である電極部の面積をより広く確保でき、コンタクト性を向上させることができる。
また、本発明の請求の範囲第４項に係る半導体集積回路は、請求の範囲第２項
本発明は、ＬＳＩ等の半導体集積回路に関するものであり、特に、半導体集積回路に対するウェハレベルバーンインに関するものである。
半導体ウェハ上に形成された複数のＬＳＩ等の半導体集積回路は、初期不良発見のための加速度試験（バーンイン）を経て出荷される。このバーンインでは、高温（約１２０〜約１５０℃）で数時間のエージングテストが実施される。
現在では、ウェハ状態で複数の半導体集積回路に対して同時にバーンインを実施する方法（ウェハレベルバーンイン）が提案されている（例えば、特開２００１−９３９４７号公報）。ウェハレベルでバーンインが実施可能になれば、パッケージ前にバーンインが可能になり、不良品をパッケージする数を削減できる等のバーンインにおけるコストの削減が期待できる。
以下、従来のウェハレベルバーンインについて、図１〜図３を用いて説明する。図１に示すように、半導体ウェハ１には複数のＬＳＩ等の半導体集積回路２が設けてある。図２に示すように、半導体集積回路２には、機能回路３の外周に複数のパッド４が配置されている。ウェハレベルバーンインの際には、この複数のパッド４に電流を流す必要がある。このため、パッド４にバンプ接触領域５を設け、図３に示すように、プローブカード７に設けた複数のバンプ６とバンプ接触領域５とを接触させることでパッド４に電流を流す。これにより、ウェハ状態で半導体集積回路２に対してバーンインを実施することができる。
上述のように、従来の半導体集積回路に対してウェハレベルバーンインを実施する際には、半導体ウェハ上に複数ある半導体集積回路上の複数個のパッドに、プローブカードのバンプを接触させる必要があった。ウェハレベルバーンインで用いるプローブカードのバンプについては、バンプ間で一定の距離を確保しなければならないという制約がある。一定の距離が確保されないと、バンプを形成することができず、その結果、ウェハレベルバーンインを正確に実施できなくなる。このことから、半導体集積回路のチップ面積の縮小化に伴い１ウェハ当りの半導体集積回路の数が増加すると、半導体集積回路１チップ当りのバンプ数を少なくしなければならなくなる。このため、半導体集積回路のチップ面積を縮小化すると、半導体ウェハ上にあるすべての半導体集積回路のすべてのパッドをバンプによって固定することができなくなり、その結果、ウェハレベルバーンインを実施することができなくなる場合があった。
よって、本発明では、チップ面積を縮小化しても、ウェハレベルバーンインを実施することができる半導体集積回路を提供することを目的とする。
特開２００１−９３９４７号公報
上記課題を解決するために、本発明の請求項１に係る半導体集積回路は、パッドと、前記パッドと電気的に接続する配線とを備え、前記配線が、前記パッドが配置される領域以外、かつ、パッドと同一の半導体集積回路内部の領域で、プローブカードのバンプと接触するようにした。これにより、ウェハレベルバーンインを実施する場合において、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができ、チップの作製にかかるコストを抑えることができる。
また、本発明の請求項２に係る半導体集積回路は、請求項１に記載の半導体集積回路において、少なくとも２つの前記配線が、１つの前記バンプと接触するようにした。これにより、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
また、本発明の請求項３に係る半導体集積回路は、請求項２に記載の半導体集積回路において、前記配線が、少なくとも１つの屈曲部または角部を有するようにした。これにより、プローブカードのバンプと配線との接触領域である電極部の面積をより広く確保でき、コンタクト性を向上させることができる。
また、本発明の請求項４に係る半導体集積回路は、請求項２に記載の半導体集積回路において、前記配線に切り離し部を有するようにした。これにより、ウェハレベルバーンイン後に、切り離し部を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、前記配線がショートすることで発生す
（実施の形態１）
本実施の形態１に係る半導体集積回路について図４を用いて説明する。図４は、本実施の形態１に係る半導体集積回路の模式図である。この半導体集積回路は半導体ウェハ上に複数存在する。なお、図２に示した半導体集積回路と同一構成要素については同一符号を付す。
本実施の形態１に係る半導体集積回路について図４を用いて説明する。図４は、本実施の形態１に係る半導体集積回路の模式図である。この半導体集積回路は半導体ウェハ上に複数存在する。なお、図２に示した半導体集積回路と同一構成要素については同一符号を付す。
本実施の形態１に係る半導体集積回路はパッド領域以外の領域に電極部を備えることを特徴とする。具体的には、図４に示すように、従来の半導体集積回路でバンプ接続領域であったパッド４上の領域と電気的に接続する配線８を備え、ウェハレベルバーンインを実施する際、この配線８がプローブカード７のバンプ６と接触し、その接触領域が電極部となる。すなわち、本実施の形態１に係る半導体集積回路では、ウェハレベルバーンインを実施する際、パッド４とバンプ６とが接触するのではなく、パッド領域以外の領域にある配線８とバンプ６とが接触するような構成となる。なお、図４において、半導体集積回路は、配線８とバンプ６との接触領域、すなわち、電極部を機能回路３の空き領域に設けているが、この電極部はパッド領域以外の領域であればどこに設けても良い。
以上のような本実施の形態１に係る半導体集積回路によれば以下に示す効果が得られる。ウェハレベルバーンインの際に、バンプとパッドとが接触する従来の半導体集積回路では、チップ面積がパッドを配置する領域に依存することになる。これは、プローブカードにおいて、バンプとバンプとの間は一定の距離を確保するという制約があり、バンプの間隔に合わせてパッドを配置する必要があるからである。特に、図２に示すように機能回路の外周にパッドが配置される半導体集積回路のチップ面積では、機能回路の面積よりパッドの面積の影響を強く受けることになる。このため、ウェハレベルバーンインを実施する場合、従来の半導体集積回路では、チップ面積の縮小化ができなくなることがあった。よって、本実施の形態１に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、パッド４を配置する領域以外の領域で配線８とプローブカード７のバンプ６とが接触する構成とした。これにより、ウェハレベルバーンインを実施する場合でも、パッドを配置する領域に影響されることなく、半導体集積回路のチップ面積を縮小化することができる。
（実施の形態２）
本実施の形態２に係る半導体集積回路について図５〜図７を用いて説明する。図５は、本実施の形態２に係る半導体集積回路の模式図である。図５に示すように、本実施の形態２に係る半導体集積回路は、少なくとも２つの配線８と１つのバンプ６とが同時に接触するような構成である。以下、２つの配線（配線８ａ，８ｂ）と１つのバンプ６とを接触する場合を例にとり、説明を行う。
本実施の形態２に係る半導体集積回路について図５〜図７を用いて説明する。図５は、本実施の形態２に係る半導体集積回路の模式図である。図５に示すように、本実施の形態２に係る半導体集積回路は、少なくとも２つの配線８と１つのバンプ６とが同時に接触するような構成である。以下、２つの配線（配線８ａ，８ｂ）と１つのバンプ６とを接触する場合を例にとり、説明を行う。
図６は、配線８ａ，８ｂとバンプ６との接触領域である電極部９の拡大図である。図６に示すように、配線８ａ，８ｂは、互いに接触しないように、かつ、同時にバンプ６と接触するように配置される。なお、配線８ａと８ｂは、直線形状、曲線形状、または点状形状のように、どのような形状であってもよいが、好ましくは少なくとも１つの屈曲部または角部を有し、バンプ６と接触する領域がより広くなるような形状にする。例えば、屈曲形状、図６、図７に示すように、櫛形状または渦巻き形状にする。これにより、配線８とプローブカード７のバンプ６との接触領域である電極部９の面積をより広く確保できコンタクト性を向上させることができる。
以上のように、本実施の形態２に係る半導体集積回路は、パッド４と電気的に接続する配線８を備え、少なくとも２つの配線８と１つのバンプ６とがバンプ領域以外の領域で接触するような構成とした。これにより、より少ないバンプでウェハレベルバーンインを実施することができる。その結果、半導体集積回路のチップ面積を縮小化しても、半導体ウェハ上のすべての半導体集積回路に対してウェハレベルバーンインを実施することが可能になる。
なお、実施の形態２では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
（実施の形態３）
本実施の形態３に係る半導体集積回路について図８を用いて説明する。
図８は、本実施の形態３に係る半導体集積回路の電極部の拡大図である。図８に示すように、本実施の形態３に係る半導体集積回路は、少なくとも２つの配線８ａ，８ｂと１つのバンプ６とが同時に接触するような構成である。さらに、２つの配線８ａ，８ｂは切り離し部１０を備える。本実施の形態３に係る半導体集積回路は、ウェハレベルバーンイン後の実動作中に、配線８ａ，８ｂとの間で電位差が生じてショートする場合を考慮して、ウェハレベルバーンイン後に配線８ａ，８ｂの切り離し部１０を切り離す。
本実施の形態３に係る半導体集積回路について図８を用いて説明する。
図８は、本実施の形態３に係る半導体集積回路の電極部の拡大図である。図８に示すように、本実施の形態３に係る半導体集積回路は、少なくとも２つの配線８ａ，８ｂと１つのバンプ６とが同時に接触するような構成である。さらに、２つの配線８ａ，８ｂは切り離し部１０を備える。本実施の形態３に係る半導体集積回路は、ウェハレベルバーンイン後の実動作中に、配線８ａ，８ｂとの間で電位差が生じてショートする場合を考慮して、ウェハレベルバーンイン後に配線８ａ，８ｂの切り離し部１０を切り離す。
切り離し部１０としては、例えば、ヒューズ、スイッチング素子が考えられる。ヒューズとは、例えば、特開昭５２−６７７４１号公報に開示されているように、オン状態からオフ状態へ１回限りのスイッチングが可能な素子のことである。ただし、素子として存在する領域が他素子や配線と明確に区別できなくても、その領域でスイッチングが可能であるならば、その領域にはヒューズが接続されているとみなす。また、切り離し部１０は、１回のスイッチング動作が可能なヒューズではなく、多数回のスイッチングが可能なスイッチング素子であっても良い。
以上のように、本実施の形態３に係る半導体集積回路は、パッド４と電気的に接続する配線８を設け、この配線８に切り離し部１０を設けるようにした。これにより、ウェハレベルバーンイン後に、切り離し部１０を切り離すだけで、実動作時に、半導体集積回路の動作品質を保証できる。例えば、配線がショートすることで発生するノイズの干渉を防ぐことができる。
なお、実施の形態３では、２つの配線と１つのバンプとが接触する例について説明したが、本発明はこれに限るものでなく、１つのバンプと接触する配線数は２つ以上であれば良い。
本発明は、ウェハレベルでバーンインを実施する半導体集積回路として有用である。
Claims (4)
- パッドと、
前記パッドと電気的に接続する配線とを備え、
前記配線は、前記パッドが配置される領域以外の領域で、プローブカードのバンプと接触することを特徴とする半導体集積回路。 - 請求の範囲第１項に記載の半導体集積回路において、
少なくとも２つの前記配線が、互いに接することなく、１つの前記バンプと接触することを特徴とする半導体集積回路。 - 請求の範囲第２項に記載の半導体集積回路において、
前記配線は、少なくとも１つの屈曲部または角部を有することを特徴とする半導体集積回路。 - 請求の範囲第２項に記載の半導体集積回路において、
前記配線は切り離し部を有することを特徴とする半導体集積回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003330344 | 2003-09-22 | ||
| JP2003330344 | 2003-09-22 | ||
| PCT/JP2004/012904 WO2005029584A1 (ja) | 2003-09-22 | 2004-08-31 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2005029584A1 true JPWO2005029584A1 (ja) | 2006-11-30 |
Family
ID=34372989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005514015A Withdrawn JPWO2005029584A1 (ja) | 2003-09-22 | 2004-08-31 | 半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060258135A1 (ja) |
| JP (1) | JPWO2005029584A1 (ja) |
| CN (1) | CN1836330A (ja) |
| WO (1) | WO2005029584A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9704766B2 (en) * | 2011-04-28 | 2017-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposers of 3-dimensional integrated circuit package systems and methods of designing the same |
| CN111400988B (zh) * | 2018-12-27 | 2023-08-22 | 北京忆芯科技有限公司 | 集成电路芯片的凸点（Bump）盘布局方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477160A (en) * | 1992-08-12 | 1995-12-19 | Fujitsu Limited | Module test card |
| US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
| US5810607A (en) * | 1995-09-13 | 1998-09-22 | International Business Machines Corporation | Interconnector with contact pads having enhanced durability |
| US5559446A (en) * | 1993-07-19 | 1996-09-24 | Tokyo Electron Kabushiki Kaisha | Probing method and device |
| JP3103957B2 (ja) * | 1993-07-19 | 2000-10-30 | 東京エレクトロン株式会社 | プローブ装置 |
| JPH1164425A (ja) * | 1997-08-25 | 1999-03-05 | Nec Corp | 電子部品における導通検査方法及び装置 |
| JP3467394B2 (ja) * | 1997-10-31 | 2003-11-17 | 松下電器産業株式会社 | バーンイン用ウェハカセット及びプローブカードの製造方法 |
| JP2001135597A (ja) * | 1999-08-26 | 2001-05-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2002022809A (ja) * | 2000-07-13 | 2002-01-23 | Seiko Epson Corp | 半導体装置 |
| US6523255B2 (en) * | 2001-06-21 | 2003-02-25 | International Business Machines Corporation | Process and structure to repair damaged probes mounted on a space transformer |
| JP3559554B2 (ja) * | 2001-08-08 | 2004-09-02 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| TW558772B (en) * | 2001-08-08 | 2003-10-21 | Matsushita Electric Ind Co Ltd | Semiconductor wafer, semiconductor device and fabrication method thereof |
| JP2003124393A (ja) * | 2001-10-17 | 2003-04-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| DE20119899U1 (de) * | 2001-12-07 | 2002-02-28 | Dewert Antriebs Systemtech | Elektromotorischer Möbelantrieb |
| TW550773B (en) * | 2002-08-16 | 2003-09-01 | Advanced Semiconductor Eng | Flip-chip package structure with temperature measurement unit |
| DE10255378B4 (de) * | 2002-11-27 | 2006-03-23 | Advanced Micro Devices, Inc., Sunnyvale | Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen |
-
2004
- 2004-08-31 JP JP2005514015A patent/JPWO2005029584A1/ja not_active Withdrawn
- 2004-08-31 CN CNA2004800230900A patent/CN1836330A/zh active Pending
- 2004-08-31 WO PCT/JP2004/012904 patent/WO2005029584A1/ja active Application Filing
- 2004-08-31 US US10/565,006 patent/US20060258135A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060258135A1 (en) | 2006-11-16 |
| WO2005029584A1 (ja) | 2005-03-31 |
| CN1836330A (zh) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068058B2 (en) | Semiconductor integrated circuit device with test element group circuit | |
| KR100399493B1 (ko) | 퓨즈 장치 | |
| US7939936B2 (en) | Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit | |
| JP2002033361A (ja) | 半導体ウェハ | |
| JP2008130905A (ja) | 半導体装置の製造方法及びそのテスト装置 | |
| US7969169B2 (en) | Semiconductor integrated circuit wafer, semiconductor integrated circuit chip, and method of testing semiconductor integrated circuit wafer | |
| JPWO2005029584A1 (ja) | 半導体集積回路 | |
| US6867479B2 (en) | Method for rewiring pads in a wafer-level package | |
| JP2006310495A (ja) | 半導体集積回路ウェハ、その試験方法および半導体集積回路部品の製造方法 | |
| JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
| US6888158B2 (en) | Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier | |
| JP4959139B2 (ja) | 半導体装置 | |
| KR100193135B1 (ko) | 웨이퍼 레벨 번인 테스트 방법 | |
| JPH09330963A (ja) | 半導体集積回路装置及びそのチップ化方法 | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| JP2001217390A (ja) | 被評価素子を備えた高集積回路チップおよびその被評価素子検査法 | |
| JP2972473B2 (ja) | 半導体装置 | |
| JPH0354842A (ja) | 集積回路素子のテスト方法 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JPH0637137A (ja) | 半導体ウエハの電極構造 | |
| JPH1073634A (ja) | Ｉｃソケット及びｉｃソケットを用いたｉｃのテスト方 法 | |
| JP2010062308A (ja) | 半導体ウエハおよび半導体装置 | |
| JP2005026544A (ja) | 半導体集積回路およびプローブカード | |
| JPH07263508A (ja) | バーイン試験用回路を有するウエハーおよびバーイン試験方法 | |
| JPH11163067A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080617 |