JP2008130905A - 半導体装置の製造方法及びそのテスト装置 - Google Patents

Abstract

【課題】システムＬＳＩにつきウェハ状態で一括してテスト可能な半導体装置の製造方法及びそのテスト装置を提供すること。
【解決手段】 表面から突出したボール状の外部接続端子１７を複数有する半導体ウェハ１をステージ２１上に戴置するステップＳ１１と、前記ステージ２１上に戴置された前記半導体ウェハ１に対してプローブカード２２を近接させ、該プローブカード２２に備えられた複数のプローブ端子２８を前記外部接続端子１７の各々に接触させるステップＳ１２と、前記プローブ端子２８を介して前記半導体ウェハ１に電圧を印加して、該半導体ウェハ１のテストを行うステップＳ１３、Ｓ１４とを具備し、前記外部接続端子１７の全てに対して、個々の前記プローブ端子２８が接触される。
【選択図】図１１

Description

この発明は、半導体装置の製造方法及びそのテスト装置に関する。例えば、ウェハレベルでのバーンインテスト工程を含んだ、ＬＳＩの製造方法に関する。

半導体装置の製造工程には通常、バーンイン（burn-in）テスト工程が含まれる。バーンインテストは、半導体装置に対して電圧・温度を加えた状態で動作テストを行うことにより、不良となる半導体装置をスクリーニングするためのものである。

従来、バーンインテストは個々の半導体チップをパッケージングした状態で行われていた。また近年では、特に半導体メモリの分野において、ウェハ状態で一括してバーンインテストを行う手法が提案されてきている（例えば特許文献１参照）。

しかしながら、半導体メモリに比べてシステムＬＳＩでは外部接続端子数が非常に多い。そのため、システムＬＳＩについてウェハ状態でのバーンインテストを行うことは非常に困難であり、そのための研究も進んでいないのが現状であった。
特許第３２９３９９５号公報

この発明は、システムＬＳＩにつきウェハ状態で一括してテスト可能な半導体装置の製造方法及びそのテスト装置を提供する。

この発明の一態様に係る半導体装置の製造方法は、表面から突出したボール状の外部接続端子を複数有する半導体ウェハをステージ上に戴置するステップと、前記ステージ上に戴置された前記半導体ウェハに対してプローブカードを近接させ、該プローブカードに備えられた複数のプローブ端子を前記外部接続端子の各々に接触させるステップと、前記プローブ端子を介して前記半導体ウェハに電圧を印加して、該半導体ウェハのテストを行うステップとを具備し、前記外部接続端子の全てに対して、個々の前記プローブ端子が接触される。

また、この発明の一態様に係る半導体装置のテスト装置は、表面から突出したボール状の外部接続端子を複数有する半導体チップのバーンインテストをウェハ状態で行う、半導体装置のテスト装置であって、半導体ウェハを戴置可能なステージと、前記ステージに戴置された前記半導体ウェハの前記外部接続端子に接触可能な複数のプローブ端子を備えたプローブカードと、電圧を発生する電源ユニットと、前記電源ユニットで発生された前記電圧を、個々の前記プローブ端子に印加する検査ボードとを具備し、複数の前記プローブ端子は、互いに等間隔で２次元状に配置される。

本発明によれば、システムＬＳＩにつきウェハ状態で一括してテスト可能な半導体装置の製造方法及びそのテスト装置を提供出来る。

以下、この発明の実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

［第１の実施形態］
この発明の第１の実施形態に係る半導体装置の製造方法及びそのテスト装置について説明する。本実施形態は、ウェハの状態（これをウェハレベルと呼ぶ）で半導体素子の形成からバーンインテストを行い、バーンインテスト後にダイシング（dicing）を行って、最終的な製品を製造する方法に関する。図１は、本実施形態に係る半導体装置の製造方法の大まかな流れを示すフローチャートである。

図示するように、まずウェハ工程を行う（ステップＳ１）。ウェハ工程とは、ウェハの状態で半導体基板上に半導体素子（システムＬＳＩを構成する回路）を形成する工程である。図２はウェハ工程の模式図であり、ウェハの外観とその一部断面を示している。なお、一枚のウェハに含まれる複数の半導体集積回路チップ（以下、単にチップと呼ぶ）を、ウェハから切り出される前の状態においてもチップと呼ぶことにする。

図示するように、ウェハ１中には複数のチップ２が含まれている。各チップは次のような構成を有している。すなわち、半導体基板１０上に半導体素子１１が形成されている。図２では、半導体素子１１がＭＯＳトランジスタである場合を示している。この半導体素子１１を被覆するようにして、半導体基板１０上に層間絶縁膜１２が形成され、更に層間絶縁膜１２中には、多層金属配線層１３が形成されている。

ウェハ工程の後、ウェハレベルでのパッケージング工程を行う（図１、ステップＳ２）。以下、これをＷＣＳＰ工程と呼ぶことにする。ＷＳＣＰ工程とは、ステップＳ１において半導体素子が形成されたウェハ１に対して、ウェハレベルでパッケージングを行う工程である。すなわち、再配線や、パッケージ外部との接続端子となる外部接続端子を、ウェハレベルで形成する工程である。図３は、ＷＣＳＰ工程の模式図であり、ウェハ１の外観とその一部断面を示している。

図示するように、ウェハ１表面の層間絶縁膜１２上には封止用の樹脂１４が形成される。そして、樹脂１４内に再配線用の金属配線層１５が形成される。再配線とは、金属配線層１３を外部に引き出すために用いるものである。そして、再配線用の金属配線層１５上に、金属層１６を介して外部接続端子１７が形成される。外部接続端子１７は、樹脂１４の表面から突出したボール状に形成され、その突出の度合いは外部接続端子としてバンプ等を使用する場合に比べて大きい。以下、外部接続端子１７をボールと呼ぶことにする。以上の結果、表面から突出した複数のボール１７が並んでパッケージングされたウェハ１が完成する。

図４は、ステップＳ２によってパッケージングされたウェハ１の平面図であり、チップ２毎に設けられたボール１７の配置を示している。図示するように、チップ２上には複数のボール１７が二次元状に配列されている。このようなパッケージは、例えばウェハ・レベル・チップ・サイズ・パッケージ（Wafer level Chip Size Package：ＷＣＳＰ）等として知られている。隣接するボール１７間距離は等しくされている。

ステップＳ２の後、ウェハレベルでのバーンインテストを行う（図１、ステップＳ３）。本工程をウェハレベルバーンインと呼ぶ。図５はウェハレベルバーンインの様子を示す模式図である。図示するように、バーンインを行うためのバーンイン装置２０へウェハ１が投入される。そして、バーンイン装置２０において、ウェハ１に対して温度及び電圧が印加され、テストが行われる。これによって、不良チップがスクリーニングされる。

バーンインテストの終了後、次にダイシング工程を行う（図１、ステップＳ４）。ダイシング工程とは、ウェハ１からチップを切り出す工程である。本工程の様子を図６に示す。図６はダイシング工程の模式図である。図示するようにウェハ１を個々のチップ２に分割する。その後、個々のチップ２について最終的なパッケージング工程を行い（図１、ステップＳ５）、システムＬＳＩ製品が完成する。

次に、上記のバーンインテストの詳細について説明する。まずバーンイン装置２０の構成について説明する。図７は、バーンイン装置２０のブロック図である。図示するようにバーンイン装置２０は、ステージ２１、プローブカード２２、検査ボード２３、荷重ユニット２４、電源ユニット２５、及びオーブン２６を備えている。

バーンインテスト時において、ウェハ１はステージ２１上に戴置される。プローブカード２２は、複数のプローブ端子２８を備えている。そして、プローブ端子２８の各々がウェハ１のボール１７に接触される。検査ボード２３はプローブカード２２に接続されており、プローブカード２２における各プローブ端子２８に対して電圧や各種の信号を印加する。検査ボード２３は、テストすべきウェハ１の品種毎に用意され、プローブカード２２は例えば検査ボード２３に固定される。荷重ユニット２４は、検査ボード２３を介してプローブカード２２に対して荷重を印加する。この荷重によって、プローブカード２２のプローブ端子２８はボール１７に接触される。電源ユニット２５は、テストに必要な電圧や信号、例えば電源電圧Ｖcc、接地電圧ＧＮＤ、クロック信号ＣＬＫ等を発生し、検査ボード２３へ供給する。オーブン２６は、例えばステージ２１、ウェハ１、プローブカード２２、及び検査ボード２３を格納可能とされている。そして保持したこれらに対して設定された温度を加える。これによってウェハ１は、バーンインテストに必要な温度に設定される。

次に、上記プローブカード２２の構成の詳細について図８及び図９を用いて説明する。図８及び図９はプローブカード２２の斜視図及び平面図であり、共にプローブ端子２８が設けられた面を示している。

図示するようにプローブカード２２の表面上には、複数の針状のプローブ端子２８が設けられている。複数のプローブ端子２８は、二次元的に等間隔で配置されている。すなわち、隣接するプローブ端子２８間の距離は、表面内における第１方向及び第１方向に直交する第２方向の両方につきｄ１である。図３及び図４で説明したウェハ１において隣接するボール１７の間隔は、プローブ端子２８間距離ｄ１、またはｄ１の倍数に等しくされている。なお図９ではプローブ端子２８が行列状に配置されているが、例えば千鳥状に配置されていても良い。ボール１７についても同様である。

次に、上記検査ボード２３の詳細と、この検査ボード２３とプローブカード２２との接続の様子について図１０を用いて説明する。図１０は検査ボード２３及びプローブカード２２の斜視図であり、互いの接続を模式的に示している。

図示するように検査ボード２３は、複数の検査回路３０を有している。検査回路３０は、電源ユニット２５から与えられた電源電圧、接地電圧、及びクロック信号等の信号を、各々のプローブ端子２８に適切に印加する。すなわち、どのプローブ端子にどのような電圧や信号を印加するかを決定し、決定した電圧や信号を各プローブ端子２８に印加する。検査ボード２３の各検査回路３０と、プローブカード２２における各プローブ端子２８とは、引き出し配線３１によって電気的に接続されている。検査回路３０とプローブ端子２８とは１：１で設けられていても良いし、チップ２毎に１つの検査回路３０が与えられていても良い。本実施形態に係る構成であると、プローブカード２２は多数のプローブ端子２８を有している。従って、検査回路３０を例えばプローブカード２２上に形成することは困難である。よって本実施形態では、プローブカード２２よりも表面積の大きい検査ボード２３上に検査回路３０を形成し、引き出し配線３１によってプローブ端子２８と検査回路３０とを接続している。

次に、図７乃至図１０に示したバーンイン装置２０によるウェハレベルバーンインテストの詳細について説明する。図１１はウェハレベルバーンインテストのフローチャートであり、図１におけるステップＳ３の内容を示している。

図示するように、まずボール１７が形成されたウェハ１が、バーンイン装置２０におけるステージ２１上に戴置される（ステップＳ１１）。次に、荷重ユニット２４が検査ボード２３に対して荷重をかける。これによって、検査ボード２３に固定されたプローブカード２２にも荷重が加わり、プローブ端子２８がウェハ１に接触される（ステップＳ１２）。この様子を図１２に示す。図１２は、プローブカード２２及びウェハ１の断面図である。図１２では、プローブ端子２８の隣接間隔ｄ１が、ボール１７の隣接間隔に等しい場合について示している。図示するように、全てのボール１７のそれぞれに対して１本のプローブ端子２８が接触される。次に、ウェハ１に対して温度及び電圧が印加される（ステップＳ１４）。すなわち、まずオーブン２６内部の温度が上昇し、これによりウェハ１の温度が上昇する。更に、電源回路２６で発生された電圧及び信号が、制御回路２５、検査ボード２３、及びプローブカード２２を介してウェハ１に与えられる。これによりウェハ１が発熱し、ウェハ１自身の温度が上昇する。その結果、ウェハ１は、テストに必要な温度に上昇する。そして、その状態においてテストを行う（ステップＳ１４）。

以上のように、この発明の第１の実施形態に係る半導体装置の製造方法及びそのテスト装置であると、下記（１）乃至（３）の効果が得られる。
（１）システムＬＳＩにつきウェハ状態で一括してバーンインテストを実施出来る。
本実施形態であると、プローブカード２２における各プローブ端子２８が等間隔で配置されている。また、ウェハ１にはボール１７が等間隔で配置され、その間隔はプローブ端子２８の間隔と同一、またはその整数倍とされている。その結果、全てのボール１７に対してプローブ端子２８を接触させることが出来、システムＬＳＩのバーンインテストをウェハ状態で一括して行うことが出来る。

従来、システムＬＳＩにおいては、個々のチップに分割して（ダイシング工程）、パッケージングを行った後にバーンインテストを行うのが通常であった。これは、システムＬＳＩではウェハレベルでのバーンインテストが非常に困難だったからである。なぜなら、システムＬＳＩでは、例えば半導体メモリ等に比べて使用する電圧や信号が多く、各チップの外部接続端子が非常に多かったためである。外部接続端子が多いため、ウェハレベルで一括してバーンインテストを行おうとすると、それだけプローブ端子２８の数が多くなる。そして従来のシステムＬＳＩでは、外部接続端子としてパッド状のものを使用するのが通常である。パッドの大きさは、通常数十μｍ〜１００μｍ程度であるので、パッドとプローブ端子との位置あわせも困難であった。このような理由によって、システムＬＳＩについてウェハレベルでのバーンインテストを行うのは困難であった。

しかし、本実施形態に係る構成であると、ウェハ１には外部接続端子としてボール１７を使用している。ボール１７は、例えばＢＧＡ（Ball Grid Array）等に使用されているハンダボール等であり、その直径は数百μｍ程度である。そして、ボール１７が例えば０．５ｍｍ間隔で配列されている。このように、ボール１７のサイズはパッドに比べて１桁程度大きく、位置あわせが容易となる。つまり、上記した従来の原因が解決される。そこで、本構成を有するウェハ１を用い、且つボール１７及びプローブ端子２８を等間隔で配置することにより、ウェハレベルで一括したバーンインテストが可能となる。

（２）システムＬＳＩの製造コストを削減出来る。
上記（１）の通り、本実施形態であると、ウェハレベルで不良チップのスクリーニングが可能となる。つまり、不良チップについてはその後のパッケージング工程等が不要である。すなわち、付加価値をつける前に不良チップを選別出来るため、無用な工程を省くことが出来、システムＬＳＩの製造コストを削減出来る。

（３）テストの信頼性を向上出来る。
上記実施形態では、図１２に示すようにボールの間隔とプローブ端子２８の間隔ｄ１とが同一である場合について説明した。しかし、前述の通り、ボール１７の間隔はプローブ端子２８の整数倍であれば良い。図１３は、プローブ端子２８をボール１７に接触させた際のウェハ１及びプローブカード２２の断面図とその一部領域の拡大図であり、ボール１７の間隔がｄ１の２倍である場合について示している。

図示するように、この場合にはプローブ端子２８は１本おきにボール１７に接触する。この際、ボール１７に接しない（使用しない）プローブ端子２８は、ウェハ１に接触しない。すなわち、複数のプローブ端子２８のうち、一部のみがウェハ１に接触する。これは、ボール１７の直径が数百μｍと比較的大きいため、プローブカード２２に荷重をかけたとしても、ウェハ１に接するにはプローブ端子２８が短いからである。このように、使用しないプローブ端子２８がウェハ１に接することを防止出来ることで、バーンインテストの信頼性を向上出来る。

この点、外部接続端子としてボール１７ではなくパッドを使用した場合には、信頼性の点で問題が発生する。図１４は、図１３と同様の条件において外部接続端子としてパッド２９を用いた場合について示している。図示するように、パッド２９はボール１７に比べてウェハ１表面からの高さが非常に低い。従って、使用しないプローブ端子２８もウェハ１に接してしまう。その結果、バーンインテストが不安定となるおそれがある。
このように、ボール１７を使用することは、バーンインテストの信頼性向上にも寄与する。

［第２の実施形態］
次に、この発明の第２の実施形態に係る半導体装置の製造方法及びそのテスト装置について説明する。本実施形態はプローブカードの構成に関するものであり、上記第１の実施形態に係るプローブカード２２において、プローブ端子２８によってプローブカード２２と検査ボード２３とを接続するものである。本実施形態では、上記第１の実施形態と異なる点についてのみ説明する。

図１５及び図１６は、本実施形態に係るプローブカード２２の斜視図及び断面図であり、図１５においては検査ボード２３に接する面を示している。図示するように本実施形態に係るプローブカード２２は、第１の実施形態で説明した図８及び図９に示した構成において、プローブ端子２８がウェハ１に接する面だけでなく、検査ボード２３に接する面においても突出した構成を有している。図１６に示すように、プローブ端子２８はプローブカード２２を貫通しており、その上面に突出した部分において検査ボード２３に接し、下面で突出した部分においてウェハ１に接する。プローブカード２２の両面の平面構成は図９と同様である。

図１７は、本実施形態に係る検査ボード２３の裏面側、つまりプローブカード２２に接する面の平面図である。図示するように検査ボード２３の裏面には、接触端子領域３５が設けられている。接触端子領域３５内においては、金属パッド等で形成された接触端子３６が二次元状に配置されている。接触端子３６の配列パターンは、図９で説明したプローブ端子２８の配列パターンと同様である。すなわち接触端子３６は、隣接間隔がｄ１で配置されている。そして各接触端子３６は、検査ボード２３内部に形成された内部配線（図示せず）、検査回路３０に接続される。第１の実施形態と同様、接触端子３６毎に検査回路３０が設けられても良いし、複数の接触端子３６単位で検査回路３０が設けられても良い。

図１８は、本実施形態におけるバーンインテスト時のステップＳ１１（図１１参照）の様子を示しており、ウェハ１、ステージ２１、プローブカード２２、及び検査ボード２３の断面図である。なお図１８ではボール１７を省略している。図示するようにバーンインテスト時には、プローブカード２２が検査ボード２３に接触される。この際、プローブカード２２のプローブ端子２８が、検査ボード２３の接触端子３６に接するように接続される。これにより、プローブ端子２８は検査ボード２３上の検査回路３０に電気的に接続される。

この状態で、荷重ユニット２４によって検査ボード２３に対して荷重が加えられる。その結果、プローブ端子２８において、検査ボード２３に接する一端の反対側の端部が、ウェハ１上に突出するボール１７に接する。これにより、バーンインテストが行われる。
その他の構成及び動作は第１の実施形態と同様である。

上記のように、本実施形態に係る半導体装置の製造方法及びそのテスト装置であると、上記第１の実施形態で説明した（１）乃至（３）の効果に加えて、下記（４）の効果が得られる。

（４）バーンインテストを簡略化出来る。
本実施形態に係る構成であると、検査ボード２３上の接触端子３６とプローブ端子２８とを接触させることで、検査ボード２３とプローブカード２２とを電気的に接続している。従って、プローブカード２２をバーンインテスト装置２０に固定しておけば、製品毎のテストの切り替えは、製品の品種に応じた検査ボード２３に取り替えることのみで完了する。よって、バーンインテストを簡略化出来る。

［第３の実施形態］
次に、この発明の第３の実施形態に係る半導体装置の製造方法及びそのテスト装置について説明する。本実施形態はバーンイン装置に関するものであり、上記第１の実施形態に係るバーンイン装置２０において、ステージ２１がオーブン２６の役割を同時に果たすものである。本実施形態では、上記第１の実施形態と異なる点についてのみ説明する。

図１９は、本実施形態に係るバーンイン装置２０のブロック図である。図示するように本実施形態に係る構成は、上記第１の実施形態において図７を用いて説明した構成において、オーブン２６を廃し、温度制御ユニット２７を新たに備えたものである。そしてステージ２１は、ウェハ１を戴置すると共に、オーブン２６の役割を果たす。すなわち、ステージ２１はその表面温度が可変であり、その温度は温度制御ユニット２７によって制御される。そしてバーンインテスト時には、ステージ２１によってウェハ１の温度が上昇される。
その他の構成及び動作は第１の実施形態と同様である。

以上のように、この発明の第３の実施形態に係る半導体装置の製造方法及びそのテスト装置であると、上記第１の実施形態で説明した（１）乃至（３）の効果に加えて、下記（５）の効果が得られる。
（５）バーンインテスト時の消費電力を低減出来る。
バーンインテストとは、ＬＳＩに対して温度及び電圧を印加し、ＬＳＩにとって厳しい動作条件の下で動作テストを行って、不良をスクリーニングするテストである。例えばＬＳＩの動作補償温度が１５０℃であったとすると、ＬＳＩの温度を１５０℃近辺に設定してテストを行うことで、テスト時間を短縮出来る。

この際、ＬＳＩの温度を１５０℃にするには、まずオーブンによってＬＳＩの周囲温度が例えば７５℃程度に設定される。更に、ＬＳＩ自身の発熱による温度上昇が７５℃程度になるように、ＬＳＩに電圧を印加する。これによって、ＬＳＩの温度は１５０℃近辺となる。これは、検査ボード２３とＬＳＩとが共にオーブン内に設置されるからである。

すると、ウェハレベルでバーンインテストを行う場合、ウェハ１には非常に多数のチップ２が含まれ、各チップ２が７５℃程度の発熱を起こすように各チップ２に電圧を印加しなければならない。そのため、ウェハレベルでのバーンインテストでは消費電力が大きくなることが考えられる。

しかし本実施形態であると、オーブン２６を廃し、ステージ２１によってウェハ１を暖めている。すなわち、ウェハ１のみが暖められるので、検査ボード２３の温度は従来のバーンインテストに比べて圧倒的に低く済む。つまり、検査ボード２３の温度を考慮する必要がないため、ステージ２１によってウェハ１を１５０℃近くまで上昇させることが出来る。換言すれば、外部から電圧を印加することによるウェハ１自身の発熱は殆ど必要が無い。従って、ウェハ１に対して印加すべき電圧を低くすることが出来、バーンインテスト時の消費電力を低減出来る。

なお、本実施形態は上記第２の実施形態で説明した構成にも適用出来る。図２０は、本実施形態の変形例に係るバーンインテスト装置２０のブロック図である。図示するように、本実施形態で説明した図１９の構成において、プローブカード２２及び検査ボード２３を第２の実施形態で説明した構成に置き換えても良い。この場合には、第１の実施形態で説明した（１）乃至（３）、本実施形態で説明した（５）の効果に加えて、第２の実施形態で説明した（４）の効果が併せて得られる。

［第４の実施形態］
次に、この発明の第４の実施形態に係る半導体装置の製造方法及びそのテスト装置について説明する。本実施形態はバーンイン装置に関するものであり、上記第１の実施形態において、検査ボード２３に荷重をかけないための構成に関する。本実施形態では、上記第１の実施形態と異なる点についてのみ説明する。

図２１は、本実施形態に係るバーンイン装置２０のブロック図である。図示するように本実施形態に係る構成は、上記第１の実施形態に係る構成において検査ボード２３を、プローブカード２２の上部以外の場所に設置している。換言すれば、検査ボード２３を、荷重ユニット２４によって荷重を印加されずに済む位置に設置している。図２１では、検査ボード２３がオーブン２６の外部に設置されているが、このことは本実施形態では特に問題では無く、オーブン２６内に設置されていても良い。そして第１の実施形態において図１１を用いて説明したステップＳ１２では、荷重ユニット２４は検査ボード２３に荷重を加えることなく、プローブカード２２に対して例えば直接荷重を印加する。なお、荷重ユニット２４による荷重は検査ボードに印加されなければ良いので、荷重ユニット２４とプローブカード２２との間に、例えばプローブカード２２固定用の固定用部材等が設けられていても良い。勿論、プローブカード２２と検査ボード２３との間は、第１の実施形態において図１０を用いて説明した配線３１によって接続されている。
その他の構成及び動作は第１の実施形態で説明した通りである。

以上のように、この発明の第４の実施形態に係る半導体装置の製造方法及びそのテスト装置であると、上記第１の実施形態で説明した（１）乃至（３）の効果に加えて、下記（６）の効果が得られる。
（６）バーンイン装置におけるストレスを低減出来る。
本実施形態に係る構成であるとバーンイン装置２０は、荷重ユニット２４による荷重が検査ボード２３にかからないような構成を有している。従って、検査ボード２３がストレスによって破損したり、動作信頼性が低下したりすることを防止出来る。

通常バーンインテストにおいては、プローブ端子２８と外部接続端子とを確実に接触させるために、一定程度の荷重をプローブ端子２８に印加する。図２２はその際の様子を示しており、荷重を印加した際のウェハ１及びプローブ端子２８の断面図である。図示するように、プローブ端子２８には一本毎に例えば約４０ｇ重の荷重が印加される。するとシステムＬＳＩの場合、８インチのウェハに０．５ｍｍ間隔でボール１７を配置したとすると、ボール１７の数はトータルで１２６０００個となる。つまり、ウェハレベルでのバーンインテストを行うためには、最低１２６０００本のプローブ端子２８が必要である。そして個々のプローブ端子２８には４０ｇ重の荷重を印加する必要がある。その結果、荷重ユニット２４によって与えられる荷重の大きさは、（１２６０００個×４０ｇ重）≒５トンである。つまり、プローブカード２２と検査ボード２３とが固定・一体化されていると、５トンの荷重が検査ボード２３に対しても印加される。そのため、検査ボード２３が受けるストレスが大きくなる可能性がある。

しかし本実施形態に係る構成であると、プローブカード２２と検査ボード２３とを分離し、検査ボード２３には荷重ユニット２４による荷重がかからない構成としている。従って、検査ボード２３が荷重によって破損したり、検査ボード２３の動作信頼性や安定性が損なわれたりすることを防止出来る。勿論、ウェハ１においては、個々のボール１７にかかる荷重は４０ｇ重に過ぎないので、特に問題となることは無い。

なお、本実施形態は上記第１の実施形態の場合について説明したが、勿論、第３の実施形態に適用することも可能であり、オーブン２６を廃してステージ２１によってウェハ１温度を上昇させる構成であっても良い。この場合の構成を図２３に示す。図２３は、第４の実施形態の変形例に係るバーンイン装置２０のブロック図である。図示するように、上記第４の実施形態に係る構成において検査ボード２３を、プローブカード２２の上部以外の場所に設置している。本構成によれば、第１の実施形態で説明した（１）乃至（３）の効果及び本実施形態に係る効果（６）と共に、上記第３の実施形態で説明した（５）の効果も併せて得ることが出来る。

［第５の実施形態］
次に、この発明の第５の実施形態に係る半導体装置の製造方法及びそのテスト装置について説明する。本実施形態は、上記第２の実施形態において、上記第４の実施形態と同様に、検査ボード２３に荷重をかけないための構成に関する。本実施形態では、上記第２の実施形態と異なる点についてのみ説明する。

図２４は、本実施形態に係るバーンイン装置２０のブロック図である。図示するように本実施形態に係る構成は、上記第２の実施形態に係る構成において、新たに配線ボード３７を設けたものである。配線ボード３７には、第２の実施形態における検査ボード２３と同様に接触端子３６が設けられている。そして、接触端子３６とプローブ端子２８とが接触されることにより、配線ボード３７とプローブ端子２８とが電気的に接続される。

他方、検査ボード２３には接触端子３６は不要であり、接続配線３８によって配線ボード３７と検査ボード２３とが接続される。すなわち配線ボード３７は、電気的にはプローブ端子２８から読み出された信号を検査ボード２３上の検査回路３０に伝達する、または検査ボード２３上の検査回路３０から与えられる信号をプローブ端子２８に伝達する役割を有するに過ぎない。

配線ボード３７の役割は、プローブカード２２を保持する点にある。本実施形態では、検査ボード２３は荷重ユニット２４によって荷重を印加されずに済む位置に設置される。換言すれば、プローブカード２２の上部以外の場所に設置している。よって、プローブカード２２を固定するために新たに配線ボード３７が設けられる。そして、荷重ユニット２４は配線ボード３７に対して荷重を加えることで、プローブカード２２のプローブ端子２８をウェハ１のボール１７に接触させる。
その他の構成及び動作は第２の実施形態で説明した通りである。

本実施形態に係る構成であると、
以上のように、この発明の第５の実施形態に係る半導体装置の製造方法及びそのテスト装置であると、上記第１の実施形態で説明した（１）乃至（３）、上記第２の実施形態で説明した（４）、第４の実施形態で説明した（６）の効果の効果に加えて、下記（７）の効果が得られる。

（７）検査に関する自由度が向上出来る。
本実施形態のように、配線ボード３７を新たに用いることで、検査ボード２３のサイズは特に問題とならなくなる。すなわち、検査ボード２３の配置位置の制限が無くなるため、従来では困難であった大型の検査ボード２３を使用することも可能となる。その結果、大規模な検査回路３０を検査ボードに２３に搭載することも可能となり、検査に関する自由度が向上する。

従って、配置に問題が無ければ、上記第１乃至第３の実施形態に係る構成においても、検査ボード２３の他に配線ボード３７を設けることで、上記（７）の効果を得ることが可能である。

なお、本実施形態は勿論、第３の実施形態の変形例で説明した構成に適用することも可能であり、オーブン２６を廃してステージ２１によってウェハ１温度を上昇させる構成であっても良い。この場合の構成を図２５に示す。図２５は、第５の実施形態の変形例に係るバーンイン装置２０のブロック図である。図示するように、図２４で説明した構成において、オーブン２６を廃し、温度制御ユニット２７を設けることで、ステージ２１がオーブン２６の役割を果たす。本構成によれば、上記（１）乃至（７）の効果が得られる。

［第６の実施形態］
次に、この発明の第６の実施形態に係る半導体装置の製造方法及びそのテスト装置について説明する。本実施形態は、上記第１乃至第５の実施形態におけるウェハ１の、ボール１７の配置に関するものである。

図２６は、本実施形態に係るウェハ１の平面図であり、２つのチップ２についてのボール１７の配置を示している。図示するようにボール１７は２次元状にマトリクス状に配置され、その隣接間隔は等しくｄ２である。前述の通り、ｄ２＝ｍ・ｄ１（ｍは１以上の自然数）であり、プローブ端子２８の間隔ｄ１の整数倍である。ボール１７の隣接間隔ｄ２は、各チップ２内においてのみならず、ウェハ１内において均一である。従って、チップ２の端部においては、チップ２の端部から該端部に最近接のボール１７までの距離はｄ２／２である。

図２７も本実施形態に係るウェハ１の平面図であり、図２６とは別のボール配置を示している。図示するように、各チップ２内におけるボール１７の隣接間隔はｄ２であるが、チップ２の端部から該端部に最近接のボール１７までの距離は（ｎ・ｄ２）／２であり（ｎは２以上の自然数）、チップ２の境界を挟んで隣接するボール１７の隣接間隔はｎ・ｄ２である。

上記図２７のボール配置の具体例について図２８を用いて説明する。図２８はウェハ１の平面図であり、２つのチップ２についてのボール１７の配置を示している。図示するように本例であると、チップ２の境界を挟んで隣接するボール１７の隣接間隔は２・ｄ２である。従って、チップ２の端部から該端部に最近接のボール１７までの距離はｄ２である。

図２８のボール配置を採用したウェハ１のバーンインテスト時における、プローブカード２２とウェハ１の断面図を図２９に示す。図２９は、ｄ１＝ｄ２の場合について示している。図示するように、各チップ２内においては、全てのプローブ端子２８がボール１７に接触する。他方、チップ２の境界部分では、１本のプローブ端子２８がボール１７に接触しない。

図２８のボール配置を採用しつつ、ｄ２＝２・ｄ１である場合の、ウェハ１のバーンインテスト時における、プローブカード２２とウェハ１の断面図を図３０に示す。図示するようにこの場合には、各チップ２内においてはプローブ端子２８が１本おきにボール１７に接触する。他方、チップ２の境界部分では、３本のプローブ端子２８がボール１７に接触しない。

図３１は、図２７とは別のボール配置を示したウェハ１の平面図である。図示するように本例であると、チップ２の境界を挟んで隣接するボール１７の隣接間隔は３・ｄ２である。従って、チップ２の端部から該端部に最近接のボール１７までの距離は１．５・ｄ２である。

図３１のボール配置を採用したウェハ１のバーンインテスト時における、プローブカード２２とウェハ１の断面図を図３２に示す。図３２は、ｄ１＝ｄ２の場合について示している。図示するように、各チップ２内においては、全てのプローブ端子２８がボール１７に接触する。他方、チップ２の境界部分では、２本のプローブ端子２８がボール１７に接触しない。

図３１のボール配置を採用しつつ、ｄ２＝２・ｄ１である場合の、ウェハ１のバーンインテスト時における、プローブカード２２とウェハ１の断面図を図３３に示す。図示するようにこの場合には、各チップ２内においてはプローブ端子２８が１本おきにボール１７に接触する。他方、チップ２の境界部分では、５本のプローブ端子２８がボール１７に接触しない。

以上のように、上記第１乃至第５の実施形態において本実施形態に係るウェハ１を用いることにより、第１乃至第５の実施形態で説明した（１）乃至（７）の効果に加えて、下記（８）の効果が得られる。
（８）プローブカードを異なる製品間で共通化し、製造コストを削減出来る。
本実施形態であると、図２６に示すようにウェハ１内において全てのボール１７の隣接間隔が等しくされる。これにより、図２６に示すボール配置を有するウェハ１については、図８、図９、及び図１５を用いて説明したプローブカード２２を共通に使用することが出来る。

また、製品よってはチップサイズが異なったりボール数が異なったりする場合がある。このような場合にも、図２７に示すような配置とすることで、プローブカード２２を図８、図９、及び図１５で説明した構成で共通化することが出来る。
このように、製品毎にプローブカードを用意する必要が無くなるため、システムＬＳＩの製造コストを削減出来る。

［第７の実施形態］
次に、この発明の第７の実施形態に係る半導体装置の製造方法及びそのテスト装置について説明する。本実施形態は、上記第１乃至第６の実施形態におけるプローブカードの別の構成に関するものである。本実施形態では、上記第１乃至第６の実施形態と異なる点についてのみ説明する。

図３４は、本実施形態に係るプローブカード２２及び検査ボード２３の断面図であり、プローブカード２２を検査ボード２３に固定した際の様子を示している。図示するようにプローブカード２２は、プローブカード２２を貫通するスルーホール４０を有している。そしてその内部に、針状のプローブ端子２８がスルーホール４０内を可動可能に配置されている。第１、第２の実施形態で説明した通り、プローブ端子２８は二次元状に間隔ｄ１で配列されている。

検査ボード２３は、上記第２の実施形態と同様に、裏面に接触端子３６が設けられている。そしてプローブカード２２と検査ボード２３とは、スルーホール４０と接触端子３６とが一致するように固定される。

図３５は、上記のプローブカード２２、検査ボード２３、並びにウェハ１及びステージ２１の断面図であり、プローブカード２２及び検査ボード２３に荷重を加えてウェハ１にプローブ端子２８を接触させた際の様子を示している。図示するように、検査ボード２３及びプローブカード２２に荷重を加えることにより、ボール１７に接したプローブ端子２８はスルーホール４０内に押し込まれ、検査ボード２３の接触端子３６に接触する。これにより、ボール１７はプローブ端子２８を介して接触端子３６に電気的に接続される。他方、ボール１７に接しないプローブ端子２８は、スルーホール４０内を押し込まれないので接触端子３６には接触しない。

なお図３５では一部のプローブ端子２８がボール１７に接する場合について示しているが、勿論、全てのプローブ端子２８がボール１７に接する場合であっても良い。

図３６はプローブカードの別の例を示しており、本実施形態に係るプローブカード２２及び検査ボード２３の断面図であり、プローブカード２２を検査ボード２３に固定した際の様子を示している。図示するようにプローブカード２２の内部には、プローブカード２２を貫通するプローブ端子２８が埋め込まれている。プローブ端子２８の一端及び他端は、プローブカード２２の表面に露出している。図３６では、プローブ端子２８の一端及び他端の表面はプローブカード表面と同一面にあるが、その一部が突出している場合であっても良い。またプローブ端子２８の周囲には、弾性体４１が設けられている。弾性体４１は、例えば導電ゴム等を使用できるが、弾性のある材料であれば限定されない。なおプローブ端子２８は、図３４の場合と同様に、二次元状に間隔ｄ１で配列されている。

検査ボード２３も、図３４の場合と同様に、裏面に接触端子３６が設けられている。そしてプローブカード２２と検査ボード２３とは、プローブ端子２８の一端と接触端子３６とが一致するように固定される。

図３７は、上記のプローブカード２２、検査ボード２３、並びにウェハ１及びステージ２１の断面図であり、プローブカード２２及び検査ボード２３に荷重を加えてウェハ１にプローブ端子２８を接触させた際の様子を示している。図示するように、プローブ端子２８の他端はボール１７に接触される。この際、検査ボード２３及びプローブカード２２に荷重を加えることにより、ボール１７に接した弾性体４１がその弾性により変形する。

なお図３７では一部のプローブ端子２８がボール１７に接する場合について示しているが、勿論、全てのプローブ端子２８がボール１７に接する場合であっても良い。
以上のように、上記第１乃至第６の実施形態におけるプローブカード２２を本実施形態に係る構成のものに置き換えても良い。

上記のように、本実施形態に係るプローブカード２２を用いることにより、上記第１乃至第６の実施形態で説明した（１）乃至（８）の効果に加えて、下記（９）の効果を併せて得ることが出来る。
（９）ウェハ１とのコンタクト荷重の調整が容易となる。
図３４に示すプローブカード２２であると、ボール１７に接触したプローブ端子２８のみがバーンインテストに使用され、接触しないプローブ端子２８には使用されず、検査ボード２３における接触端子３６にも接しない。従って、ウェハ１とプローブカード２２とのクリアランスを十分に取ることが出来、ウェハ１とプローブカード２２との荷重調整が容易となる。

また図３６に示すプローブカード２２であっても、プローブ端子２８の周囲に弾性体４１が設けられているため、プローブカード２２とボール１７とが接した場合の衝撃を弾性体４１が吸収する。従って、ウェハ１とプローブカード２２との荷重調整が容易となる。

なお本実施形態では、プローブカード２２が検査ボード２３に固定される場合について説明したが、プローブカード２２は第５の実施形態で説明した配線ボード３７に固定される場合であっても良い。

以上のように、この発明の第１乃至第７の実施形態に係る半導体装置の製造方法及びそのテスト装置であると、ボール状の外部接続端子が等間隔で配列されたシステムＬＳＩウェハ１について、ウェハレベルで一括してバーンインテストを行うことが出来る。従って、半導体装置の製造工程を簡略化及び低コスト化出来る。

なお、上記実施形態ではプローブ端子２８が針状の形状を有している場合について説明したが、その形状は特に限定されるものでは無い。例えば図３８のプローブカード２２の断面図に示すように、プローブ端子２８が半球状の形状を有していても良い。この場合、例えば導電ゴム等を材料として使用することが出来る。また第１の実施形態におけるプローブカード２２と検査ボード２３とを接続する引き出し配線３１は、図３９のように配置することが出来る。図３９はプローブカード２２の平面図であり、プローブ端子２８、３４が設けられた面の裏面の平面図である。図示するようにプローブカード２２にはスルーホール３３が設けられ、このスルーホールはプローブ端子２８、３４に達する。このスルーホール３３内に引き出し配線３１が接続される。引き出し配線３１はプローブカード２２上においては、例えば２方向に分かれて外部に引き出される。これは全ての配線３１を同一方向に引き出そうとすると、配線間隔が密になりすぎるからである。勿論、２方向のみならず、例えば図３９において第２方向に更に引き出しても良い。このことは、配線ボード３７を使用した際の配線ボード３７内部の内部配線についても同様である。

また、上記実施形態ではプローブカード２２におけるプローブ端子２８が隣接間隔ｄ１で等間隔に配置されている場合について説明した。しかしプローブ端子２８もボール１７と同様に、全面において等間隔である必要はない。例えば、隣接するプローブ端子２８の隣接間隔の最小値がｄ（min）であったとすると、その整数倍でプローブ端子２８が配置されていれば良く、このことはプローブ端子２８も同様である。更に上記各実施形態における針状のプローブ端子２８は、弾性のある導電ゴムを材料に製造されたものであっても良い。

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

この発明の第１の実施形態に係る半導体装置の製造方法のフローチャート。 この発明の第１の実施形態に係る半導体装置の製造方法のウェハ工程におけるウェハの斜視図及び断面図。 この発明の第１の実施形態に係る半導体装置の製造方法のＷＣＳＰ工程におけるウェハの斜視図及び断面図。 この発明の第１の実施形態に係るウェハの平面図であり、ボールの配置を示す図。 この発明の第１の実施形態に係る半導体装置の製造方法のバーンインテストの様子を示す模式図。 この発明の第１の実施形態に係る半導体装置の製造方法のダイシング工程におけるウェハの斜視図。 この発明の第１の実施形態に係る半導体装置のテスト装置のブロック図。 この発明の第１の実施形態に係る半導体装置のテスト装置が備えるプローブカードの斜視図。 この発明の第１の実施形態に係る半導体装置のテスト装置が備えるプローブカードの平面図。 この発明の第１の実施形態に係る半導体装置のテスト装置が備える検査ボードとプローブカードの斜視図。 この発明の第１の実施形態に係る半導体装置の製造方法における、バーンインテストのフローチャート。 この発明の第１の実施形態に係るバーンインテスト時における、ウェハとプローブカードの断面図。 この発明の第１の実施形態に係るバーンインテスト時における、ウェハとプローブカードの断面図。 バーンインテスト時における、ウェハとプローブカードの断面図。 この発明の第２の実施形態に係る半導体装置のテスト装置が備えるプローブカードの斜視図。 この発明の第２の実施形態に係る半導体装置のテスト装置が備えるプローブカードの断面図。 この発明の第２の実施形態に係る半導体装置のテスト装置が備える検査ボードの裏面の平面図。 この発明の第２の実施形態に係る半導体装置のテスト装置の断面図であり、特に検査ボード、プローブカード、及びステージの断面図。 この発明の第３の実施形態に係る半導体装置のテスト装置のブロック図。 この発明の第３の実施形態の変形例に係る半導体装置のテスト装置のブロック図。 この発明の第４の実施形態に係る半導体装置のテスト装置のブロック図。 この発明の第４の実施形態に係るバーンインテスト時における、ウェハとプローブカードの断面図。 この発明の第４の実施形態の変形例に係る半導体装置のテスト装置のブロック図。 この発明の第５の実施形態に係る半導体装置のテスト装置のブロック図。 この発明の第５の実施形態の変形例に係る半導体装置のテスト装置のブロック図。 この発明の第６の実施形態に係るウェハの平面図。 この発明の第６の実施形態に係るウェハの平面図。 この発明の第６の実施形態に係るウェハの平面図。 図２８に示すボール配置を有するウェハとプローブカードの断面図。 図２８に示すボール配置を有するウェハとプローブカードの断面図。 この発明の第６の実施形態に係るウェハの平面図。 図３１に示すボール配置を有するウェハとプローブカードの断面図。 図３１に示すボール配置を有するウェハとプローブカードの断面図。 この発明の第７の実施形態に係る半導体装置のテスト装置が備える検査ボード及びプローブカードの断面図。 この発明の第７の実施形態に係る半導体装置のテスト装置の備える検査ボード、プローブカード、及びステージの断面図。 この発明の第７の実施形態に係る半導体装置のテスト装置が備える検査ボード及びプローブカードの断面図。 この発明の第７の実施形態に係る半導体装置のテスト装置の備える検査ボード、プローブカード、及びステージの断面図。 この発明の第１乃至第７の実施形態の第１変形例に係るプローブカードの断面図。 この発明の第１乃至第７の実施形態の第２変形例に係るプローブカードの平面図。

符号の説明

１…半導体ウェハ、２…半導体チップ、１０…半導体基板、１１…半導体素子、１２…層間絶縁膜、１３、１５、１６…金属配線層、１４…封止樹脂、１７…ボール、２０…バーンイン装置、２１…ステージ、２２…プローブカード、２３…検査ボード、２４…荷重ユニット、２５…電源ユニット、２６…オーブン、２７…温度制御ユニット、２８、３２…プローブ端子、２９…パッド、３０…検査回路、３１、３８…配線、３３、４０…スルーホール、３６…接触端子、３７…配線ボード、４１…弾性体

Claims (5)

1. 表面から突出したボール状の外部接続端子を複数有する半導体ウェハをステージ上に戴置するステップと、
   前記ステージ上に戴置された前記半導体ウェハに対してプローブカードを近接させ、該プローブカードに備えられた複数のプローブ端子を前記外部接続端子の各々に接触させるステップと、
   前記プローブ端子を介して前記半導体ウェハに電圧を印加して、該半導体ウェハのテストを行うステップと
   を具備し、前記外部接続端子の全てに対して、個々の前記プローブ端子が接触される
   ことを特徴とする半導体装置の製造方法。
2. 前記プローブ端子及び前記外部接続端子は、第１の間隔または前記第１の間隔の整数倍である第２の間隔で配列され、
   前記プローブ端子のうちの一部のみが、前記半導体ウェハに接触される
   ことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記半導体ウェハをステージ上に戴置させた後、前記ステージの温度を上昇させることにより前記半導体ウェハの温度を上昇させるステップを更に備え、
   前記テストは、前記ステージにより前記半導体ウェハの温度が上昇された状態において行われる
   ことを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 表面から突出したボール状の外部接続端子を複数有する半導体チップのバーンインテストをウェハ状態で行う、半導体装置のテスト装置であって、
   半導体ウェハを戴置可能なステージと、
   前記ステージに戴置された前記半導体ウェハの前記外部接続端子に接触可能な複数のプローブ端子を備えたプローブカードと、
   電圧を発生する電源ユニットと、
   前記電源ユニットで発生された前記電圧を、個々の前記プローブ端子に印加する検査ボードと
   を具備し、複数の前記プローブ端子は、互いに等間隔で２次元状に配置される
   ことを特徴とする半導体装置のテスト装置。
5. 前記プローブカードに対して荷重を加えることにより、前記プローブ端子を前記半導体ウェハの外部接続端子に接触させる荷重ユニットを更に備え、
   前記荷重ユニットは、前記検査ボードには前記荷重を加えることなく前記プローブカードに前記荷重を加える
   ことを特徴とする請求項４記載の半導体装置のテスト装置。

Images