JPWO2004053507A1 - 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ - Google Patents
電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ Download PDFInfo
- Publication number
- JPWO2004053507A1 JPWO2004053507A1 JP2004558470A JP2004558470A JPWO2004053507A1 JP WO2004053507 A1 JPWO2004053507 A1 JP WO2004053507A1 JP 2004558470 A JP2004558470 A JP 2004558470A JP 2004558470 A JP2004558470 A JP 2004558470A JP WO2004053507 A1 JPWO2004053507 A1 JP WO2004053507A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- switch
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/08—Circuits for altering the measuring range
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
日本国特許出願公開8−54424号公報では、レンジ切り替え回路を無くし、高速化、小型化した電圧印加電流測定装置を示している。
日本国特許出願特開10−10162号公報では、電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路において、電流検出抵抗の切り換えをするリーク防止用のリレーを少なくした電流検出回路を示している。
図1Aは上記日本国特許出願公開5−119110に示されている従来の電圧印加電流測定回路の構成を要約して示す。尚、半導体試験装置では一般に被試験デバイスである半導体集積回路の複数の端子ピンに対応した複数の測定チャンネルにそれぞれ図1Aに示す電圧印加電流測定回路が設けられている。
この電圧印加電流測定回路は、DA変換器10と、抵抗Ra、Rbと、演算増幅器A1と、電流測定部100と、ケーブル5とを有し、被試験デバイスDUTの端子に所望の試験電圧Vsを印加し、その端子に流れる電流を電流測定部100で測定する。
DA変換器10は、外部からDUTへ印加すべき所望の設定データDVを受けて、対応する直流の基準電圧Vrを発生する。この基準電圧Vrを抵抗Raを介して演算増幅器A1の反転入力端子へ供給する。
演算増幅器A1は、DUTへ正負任意の直流電圧を供給する電力用の演算増幅器であって、上記基準電圧Vr受け、抵抗Ra、Rbに基づいて、DUT端子電圧Vsが所定の一定の直流電圧となるように帰還線路A1sを介して帰還制御している。この電圧Vsは例えばVs=RbVr/Raのように表すことができる。演算増幅器A1の出力電圧Vaは電流測定部100を介してDUTの端子に印加される。尚、演算増幅器A1の非反転入力端子は回路グランドGNDへ接続している。
電流測定部100はDUTの負荷電流を測定する測定部であって、直列に挿入する抵抗の両端に発生する電圧を測定することでDUTへ流れる電流量を検出し、ディジタル値に変換して測定データとして図示してない試験装置に供給する。電流測定範囲は、数μAから数十mAまでの広い電流レンジが要求される。この為に、図1Bに示すように、電流測定部100はレンジ切換部110と、電位差測定部150とを備えている。前記レンジ切換部110は、図1Cに示すように、複数n個の直列抵抗R1〜Rnと、これらの抵抗とそれぞれ直列接続されたスイッチSW1〜SWnとを備えている。
レンジ切換部110内のスイッチSW1〜SWnは、高い入出力アイソレーションを実現するため、市販の個別部品のフォトMOSリレー(出力段にMOSトランジスタを有するフォトカプラを使用した半導体スイッチ)により構成され、外部からの制御信号cnt1〜cntnによりON/OFF制御される。フォトMOSリレーを使用した場合、レンジ切換時間が数百μS〜数mS程度かかる。また、スイッチの駆動電流は10mA前後が必要である。
電位差測定部150の内部回路構成の一例としては、図2に示すようにスイッチSWiにより選択された直列抵抗Ri(iは1≦i≦nの整数)の両端の電圧Vc,Vdを演算増幅器A55,A56がハイインピーダンで受けて、両端の電位差Vxをディジタル値に変換する構成である。この回路は例えば米国特許No.6,255,839に示されており、抵抗R51〜R54の値を適当に選ぶことによりVx=Veとすることができる。電圧VeはAD変換器59によりディジタル値に変換され、図示してない試験装置に供給される。
上述説明したように電圧印加電流測定回路等に使用される従来技術のレンジ切換手段によれば、数μAから数十mAまでの広い電流レンジの測定を切り替えるスイッチSW1〜SWnが個別部品のフォトMOSリレーで構成されているため、電圧印加電流測定回路等のアナログ回路全体の小型化やMCM(Multi Chip Module)化やIC化ができない難点がある。また、レンジ切換時間が数百μS〜数mS程度かかる難点もある。更に、ON/OFF制御する駆動電流が10mA前後を必要とする難点もある。
そこで、本発明の目的は、アナログ回路の小型化やMCM化やIC化が可能な、電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファを提供することである。
与えられた制御信号に応じて電気的に接続/切断可能な出力段を有する複数のスイッチ付き電流バッファと、それらのスイッチ付き電流バッファの出力段にそれぞれ接続された異なる抵抗値の電流測定用抵抗とを直列接続した複数の組を有し、制御信号により任意の1つの組が選択されて電流測定レンジを切り替える電流レンジ切り替え部と、上記選択された組のスイッチ付き電流バッファの上記出力段は接続状態とされ、
上記電流レンジ切り替え手段の選択されたスイッチ付き電流バッファと電流測定用抵抗の直列接続を介して上記負荷装置へ所定の直流電圧を供給する直流電源供給部と、
上記負荷装置への上記直流電圧の印加に伴って上記選択された直列接続のスイッチ付き電流バッファから上記負荷装置に流れる電流による上記直列接続の電流測定用抵抗の両端電位差を上記負荷装置に流れる電流に対応する値として測定する電位差測定手段、
とを含むように構成される。
この発明によれば、前段部と出力段を有するスイッチ付き電流バッファは、
上記出力段は互いのエミッタが接続され、その接続点の電圧を上記スイッチ付き電流バッファの出力電圧とし、コレクタがそれぞれ正電源及び負電源に接続されたコンプリメンタリの第1及び第2トランジスタを有し、
上記前段部は、
エミッタがそれぞれ第1及び第2定電流源に接続され、コレクタがそれぞれ負電源及び正電源に接続され、上記直流電源供給部からの電圧が入力電圧としてそれぞれのベースに与えられ、ベース・エミッタ間の電圧を上記入力電圧に加算した電圧である第1ベース電圧と、ベース・エミッタ間の電圧を上記入力電圧から減算した電圧である第2ベース電圧をそれぞれのエミッタから上記コンプリメンタリの第1及び第2トランジスタのベースに与える第1PNPトランジスタ及び第1NPNトランジスタと、
上記コンプリメンタリの第2トランジスタのベースと上記正電源にそれぞれ接続されたコレクタとエミッタを有する第2PNPトランジスタと、上記コンプリメンタリの第1トランジスタのベースと上記負電源にそれぞれ接続されたコレクタとエミッタを有する第2NPNトランジスタと、
上記制御信号に応じて上記スイッチ付き電流バッファが非選択のときは、上記第1及び第2定電流源をオフとする第1及び第2オープン信号を上記第1及び第2定電流源に与え、上記第2PNPトランジスタ及び上記第2NPNトランジスタのベースにそれらトランジスタをオン状態にする第3及び第4オープン信号を与え、それによって上記出力段の上記コンプリメンタリの第1及び第2トランジスタをオフ状態に保持し、上記スイッチ付き電流バッファが選択時は、上記第1及び第2定電流源をオンとする第1及び第2オープン信号を上記第1及び第2定電流源に与え、上記第2PNPトランジスタ及び上記第2NPNトランジスタのベースにそれらトランジスタをオフ状態にする第3及び第4オープン信号を与え、それによって上記出力段の上記コンプリメンタリの第1及び第2トランジスタをオン状態にする制御手段、
とを含むように構成される。
図1Bは図1Aにおける電流測定部100の原理的構成図。
図1Cは図1Bにおけるレンジ切換部110の具体的な構成例を示す図。
図2は図1Bにおける電位差測定部150の内部回路構成を示す図。
図3は本発明による電圧印加電流測定装置の実施例を示すブロック図。
図4は図3におけるスイッチ付き電流バッファCBiの構成例を示す図。
図5は図4におけるスイッチ付き電流バッファCBiの前段部11と出力段12の具体的な回路構成例を示す回路図。
図6は図3における電流レンジ切換部210の他の構成例を示す図。
図7は図3における電流レンジ切換部210の更に他の構成例を示す図。
図8は図3における電流レンジ切換部210の別の構成例を示す図。
尚、従来構成に対応する要素は同一符号を付し、また必要がない限り同一符合の要素は説明を省略する。
図3はこの発明による電圧印加電流測定装置の実施例を示す。電圧印加電流測定装置は、直流電源供給部220と、電流測定部200とから構成されている。直流電源供給部220はDA変換器10と、抵抗Ra,Rbと、演算増幅器A1とから構成され、これらは図1Aにおける対応する部分と同様の動作を行う。電流測定部200はレンジ切換部210と電位差測定部150とから構成されている。この実施例においては、電流レンジ切換部210の回路構成は、図3に示すように、複数(n個)のスイッチ付き電流バッファCB1〜CBnと、それらの出力にそれぞれ接続された電流測定用の直列抵抗R1〜Rnとを備える。
各スイッチ付電流バッファCBi(iは1≦i≦nを満たす整数)は、外部(例えば図示してない試験装置)から与えられる制御信号cntiによりオープン状態(電気的にオフ状態)に制御することが可能な出力段を有している。各スイッチ付電流バッファCBiの出力段は対応する直列抵抗Riに直列接続されている。
各スイッチ付電流バッファCBiの内部構成は例えば図4に示すように、前段部11と、出力段12とを備える。前段部11は、電流バッファとして動作すると共に、試験装置からの制御信号cntiにより出力段12をON/OFF制御する。出力段12は、コンプリメンタリ構成のトランジスタにより構成され、制御信号contiに基づいて前段部11によりハイインピーダンス状態にON/OFF制御できる。
図5はスイッチ付き電流バッファCB1の前段部11と出力段12の具体的な回路構成例である。前段部11には差動トランジスタQ1、Q2と定電流源CC1、CC2、CC3と、制御レベル変換手段8と、PNPトランジスタQ3、Q5と、NPNトランジスタQ4、Q6とを備える。出力段12は互いのエミッタが接続されたコンプリメンタリのPNPトランジスタQ12とNPNトランジスタQ11とを備える。電源は正電源VPと負電源VNを使用する。外部からの制御信号cnt1として差動制御信号cnt1a、cnt1bを使用する場合を説明する。
差動トランジスタQ1とQ2のエミッタはそれぞれ定電流源CC3に接続され、コレクタは制御レベル変換部8を介して正電源VPに接続されている。差動トランジスタQ1とQ2は制御信号cnt1a,cnt1bにより互いに反転してON/OFF動作し、制御レベル変換部8はその状態の組によって予め決めたオープン信号C1,C2,C3,C4を出力する。
PNPトランジスタQ3はベースに入力電圧Sin(即ち直流電源供給部220からの電圧Va)が与えられ、エミッタは定電流源CC1に接続され、コレクタは負電源VNに接続されている。PNPトランジスタQ3は定電流源CC1に基づいて一定電流が流れるので、エミッタ端子電圧Vb11は入力電圧Sinよりベース・エミッタ間の電圧(約0.6V)だけ高い電圧となり、これが第1ベース電圧としてNPNトランジスタQ11のベース入力端へ供給される。
同様にして、NPNトランジスタQ4はベースがPNPトランジスタQ3のベースに接続されて入力電圧Sinが与えられている。エミッタに接続された定電流源CC2に基づいて一定電流が流れるので、エミッタ端子電圧Vb12は入力電圧Sinよりベース・エミッタ間の電圧(約0.6V)だけ低い電圧となり、これが第2ベース電圧としてPNPトランジスタQ12のベース入力端へ供給される。ベースにオープン信号C3,C4が与えられるPNPトランジスタQ5とNPNトランジスタQ6のコレクタはそれぞれトランジスタQ12とQ11のベースに接続されており、オーブン信号C3,C4によりトランジスタQ12,Q11のON/OFFを制御する。
NPNトランジスタQ11とPNPトランジスタQ12とはコンプリメンタリ構成の出力段となっており、オープン信号C1,C2により定電流源CC1,CC2がオンとされている状態では、上記第1ベース電圧Vb11と第2ベース電圧Vb12とに基づいて両トランジスタは常に能動状態にバイアスされた状態で動作する。従って、入力電圧Sinを受けて、1:1の電流バッファした出力電圧Voutが出力される。
前述のように制御レベル変換部8は外部の制御信号cnt1に基づいて出力段12をOFF状態に制御する4本のオープン信号C1、C2、C3、C4を発生するものであって、一方の差動制御信号cnt1bには例えば固定した1.5Vを供給し、他方の差動制御信号cnt1aの電圧をOV又は3Vに切り替えることにより、差動トランジスタQ1、Q2の電流が互いに反転動作するので、この反転動作に基づいて所望の制御レベルのオープン信号C1、C2、C3、C4を発生する。
第1のオープン信号C1が有効になると定電流源CC1の一定電流をOFF状態に制御する。第2のオープン信号C2が有効になると定電流源CC2の一定電流をOFF状態に制御する。
第3のオープン信号C3が有効になるとPNPトランジスタQ5をON状態に制御して、一方のPNPトランジスタQ12が強制的にOFF状態にバイアスされる。この結果、出力電圧Voutが正電源VPから負電源NPまでの如何なる電圧範囲にあってもハイインピーダンスにでき、オープン状態を維持できる。
第4のオープン信号C4が有効になるとNPNトランジスタQ6をON状態に制御して、他方のNPNトランジスタQ11が強制的にOFF状態にバイアスされる。この結果、出力電圧Voutが正電源VPから負電源VNまでの如何なる電圧範囲にあってもハイインピーダンスにでき、オープン状態を維持できる。
従って、第1に、出力段12を能動状態(ON状態)としたいときは、最終段のNPNトランジスタQ11とPNPトランジスタQ12とを能動状態にバイアスする必要があるから、定電流源CC1、CC2が能動状態となるようにオープン信号C1、C2を制御し、且つ、PNPトランジスタQ5とNPNトランジスタQ6とをOFF状態に制御する。これによれば、PNPトランジスタQ3とNPNトランジスタQ11のベース・エミッタ間の電圧降下は両者の相殺によって入力電圧Sinに対応した電圧Voutが出力される。同様に、NPNトランジスタQ4とPNPトランジスタQ12のベース・エミッタ間の電圧降下は両者の相殺によって入力電圧Sinに対応した電圧Voutが出力される。即ち、通常の電流バッファとして機能する。ここで、前記トランジスタのベース・エミッタ間の電圧降下の製造ばらつきを無くするために、トランジスタQ3,Q4,Q11,Q12を同一のIC上に形成すれば、出力電圧Voutは入力電圧Sinに対して実用上同電位と見なすことができる。
第2に出力段12をオープン状態(OFF状態)としたいときは、最終段のNPNトランジスタQ11とPNPトランジスタQ12とを完全に逆バイアス状態に制御する必要があるから、定電流源CC1、CC2がOFF状態となるようにオープン信号C1、C2を制御し、且つ、PNPトランジスタQ5とNPNトランジスタQ6とをON状態に制御する。これによれば、出力電圧Voutの出力端と出力段12との回路間において、電気的に完全に切り離されたオープン状態となる。ここで、NPNトランジスタQ11とPNPトランジスタQ12とはベース・エミッタ間の逆電圧バイアスに対してリーク電流が生じないような耐圧を備えたトランジスタを適用する。
従って、上述した図4のスイッチ付き電流バッファCB1を適用して図3に示すレンジ切換部210を構成することができる。これにより、外部の制御信号cnt1〜cntnによって所望の直列抵抗R1〜RnへDUTの負荷電流を流し、前記直列抵抗に基づいて検出される出力側電圧Va(検出電圧Vc)と負荷側電圧Vb(検出電圧Vd)の両電圧信号を電位差測定部150へ供給することで各レンジ毎の電流が測定できることとなる。このようにスイッチ付き電流バッファCB1〜CBnはトランジスタで構成でき、それらの回路構成要素はIC化若しくはMCM化が可能な構成要素である結果、大幅な小型化が実現できる。またON/OFF制御のセットリング時間は数μ秒未満であるからして従来に対比して格段に高速に切り替え可能となる利点も得られる。更に、ON/OFF制御に必要となる駆動電流は微少で済む利点が得られる。
図6は図3の実施例における電流レンジ切換部210の他の回路構成例である。これは、スイッチ付き電流バッファCB1〜CBnの各入出力間で負荷電流量の変化に伴って発生する微小な電位差変動が測定誤差に影響するのを解消する構成例である。この電流レンジ切換部210の構成は、複数n個のスイッチ付き電流バッファCB1〜CBnと、直列抵抗R1〜Rnと、セレクタスイッチ20とを備え、図3におけるスイッチつき電流バッファCB1〜CBnの入力側の電圧Vaを検出電圧Vcとして検出する代わりに、出力側の電圧Va1〜Vanの1つをセレクタスイッチ20により選択した電圧を検出電圧Vcとして検出する。
スイッチ付き電流バッファCB1〜CBnと直列抵抗R1〜Rnによる構成は前述の図3における構成と同様であるので説明を省略する。
セレクタスイッチ20は、各直列抵抗R1〜Rnの一端の電圧信号を受けて、制御信号cnt1〜cntnに基づいて何れかに選択切り替えて出力する。このようなセレクタスイッチ20は、IC化が可能なトランジスタ回路により構成することができる。
上述した図6の構成によれば、スイッチ付き電流バッファCB1〜CBnの各入出力間で負荷電流量の変化に伴って発生する微小な電位差変動の影響を受けないで測定できる利点がある。
図7は電流レンジ切換部210の他の回路構成例である。これは、スイッチ付き電流バッファCB1〜CBnの各入出力間で負荷電流量の変化に伴って発生する微小な電位差変動が測定誤差に影響するのを解消する構成例である。この電流レンジ切換部210の構成は、複数n個のスイッチ付き電流バッファCB1〜CBnと、直列抵抗R1〜Rnと、複数n個のスイッチ付きバッファCB31〜CB3nとを備えている。
スイッチ付きバッファCB31〜CB3nは電圧信号を伝送するスイッチであって、上述した図5に示すスイッチ付き電流バッファCB1と基本的には同一の内部構成である。但し、電位差測定部150がハイインピーダンスで受けるので、電流バッファする必要が無く、電圧信号の伝送のみで良い。従って、上述したスイッチ付き電流バッファCB1〜CBnのように電圧ドロップする誤差要因は無い。
上述した図7の構成によれば、スイッチ付き電流バッファCB1〜CBnの各入出力間で負荷電流量の変化に伴って発生する微小な電位差変動の影響を受けないで測定できる利点がある。
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、図3に示す構成においてスイッチ付き電流バッファCB1〜CBnの挿入に伴う測定誤差要因が無視出来ない場合には、所望により校正(キャリブレーション)機能を追加して備えても良い。即ち、直列抵抗R1〜Rnや電位差測定部150を含む測定系の各種バラツキを校正する為に、予め各レンジ毎に複数ポイントで既知電流を流して電位差測定部150で測定し、得られた測定データが既知電流値と相関するように、リニアリティ補正量やオフセット補正量を予め求めてテーブルとして図示してないメモリに保存しておく。そして実際の未知の電流を測定するごとに、保存しておいたテーブルから対応する補正量を読み出して補正演算処理する。これによれば、スイッチ付き電流バッファCB1〜CBnを含む測定系の各種バラツキに伴う誤差要因が実用的に相殺でき、精度の良い測定結果が得られ、また部品のバラツキや経時変化も相殺できる利点が得られる。
また、上述図3の構成例では、スイッチ付き電流バッファCB1〜CBnを使用する具体例で説明していたが、所望により図8に示すレンジ切換部210を使用しても良い。図8の電流レンジ切換部210は、帰還演算増幅器A31〜A3nと、それらの出力に接続されたスイッチ付き電流バッファCB1〜CBnと、それらスイッチ付き電流バッファCB1〜CBnの出力に接続された直列抵抗R1〜Rnとで構成されている。各スイッチつき電流バッファCBiの出力は、対応する帰還演算増幅器A3iの反転入力に帰還されている。但し、帰還演算増幅器A31〜A3nの入力端はハイインピーダンスで測定に支障とならないものを適用する。この場合には帰還演算増幅器A31〜A3nにより各スイッチ付き電流バッファCB1〜CBnの出力端の出力電圧Va1〜Vanは入出力される電圧Vaと一致するように帰還制御される結果、スイッチ付き電流バッファCB1〜CBnの個々の出力電圧誤差要因が解消できる利点が得られる。
上述した本発明の構成によれば、IC化若しくはMCM化が可能な構成要素で実現できる大きな利点が得られ、また大幅な小型化が実現できる。
また、ON/OFF制御のセットリング時間は数μ秒未満であるからして従来に対比して格段に高速に切り替え可能となる利点も得られる。特に、多数チャンネル備える必要性のある半導体試験装置の電圧印加電流測定装置に適用した場合には、DC試験項目におけるデバイス試験のスループットが向上できる大きな利点が得られる。更に、ON/OFF制御に必要となる駆動電流は微少で済む利点も得られる。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
Claims (9)
- 所定の電圧を印加して負荷装置へ流れる電流を測定する電圧印加電流測定装置であって、
与えられた制御信号に応じて電気的に接続/切断可能な出力段を有する複数のスイッチ付き電流バッファと、それらのスイッチ付き電流バッファの出力段にそれぞれ接続された異なる抵抗値の電流測定用抵抗とを直列接続した複数の組を有し、制御信号により任意の1つの組が選択されて電流測定レンジを切り替える電流レンジ切り替え部と、上記選択された組のスイッチ付き電流バッファの上記出力段は接続状態とされ、
上記電流レンジ切り替え手段の選択されたスイッチ付き電流バッファと電流測定用抵抗の直列接続を介して上記負荷装置へ所定の直流電圧を供給する直流電源供給部と、
上記負荷装置への上記直流電圧の印加に伴って上記選択された直列接続のスイッチ付き電流バッファから上記負荷装置に流れる電流による上記直列接続の電流測定用抵抗の両端電位差を上記負荷装置に流れる電流に対応する値として測定する電位差測定手段、
とを含む。 - 請求項1の電圧印加電流測定装置において、上記直流電源供給部は、与えられたディジタル電圧値をアナログの基準電圧に変換するディジタルアナログ変換器と、上記基準電圧に対し上記負荷装置に印加する電圧を帰還制御し、上記レンジ切換部を介して上記負荷装置に与える演算増幅器とを含む。
- 請求項2の電圧印加電流測定装置において、上記レンジ切換部の上記複数のスイッチ付き電流バッファの入力側は互いに接続されて上記演算増幅器の出力側に接続されており、上記電流測定用抵抗の出力側は互いに接続されており、上記スイッチ付き電流バッファの入力側電圧と上記電流測定用抵抗の出力側電圧を上記選択された直列接続の電流測定用抵抗の両端の電圧として上記電位差測定部に与える。
- 請求項2の電圧印加電流測定装置において、上記レンジ切換部の上記複数のスイッチ付き電流バッファの入力側は互いに接続されて上記演算増幅器の出力側に接続されており、上記電流測定用抵抗の出力側は互いに接続されており、上記レンジ切換部は更に、上記複数のスイッチ付き電流バッファの1つの出力を上記制御信号に応じて選択し、上記選択された直列接続の上記電流測定用抵抗の一端側の電圧として上記電位差測定部に与えるセレクタスイッチが設けられており、上記電流測定用抵抗の出力側の電圧は上記選択された直列接続の電流測定用抵抗の他端側の電圧として上記電位差測定部に与えられる。
- 請求項2の電圧印加電流測定装置において、上記レンジ切換部の上記複数のスイッチ付き電流バッファの入力側は互いに接続されて上記演算増幅器の出力側に接続されており、上記電流測定用抵抗の出力側は互いに接続されており、上記レンジ切換部は更に、上記複数のスイッチ付き電流バッファの出力側にそれぞれ接続され、制御信号に応じて接続/遮断可能な出力段を有するスイッチ付きバッファを有し、上記制御信号により選択された1つのスイッチ付きバッファの出力が上記選択された直列接続の上記電流測定用抵抗の一端側の電圧として上記電位差測定部に与えられ、上記電流測定用抵抗の出力側の電圧は上記選択された直列接続の電流測定用抵抗の他端側の電圧として上記電位差測定部に与えられる。
- 請求項2の電圧印加電流測定装置において、上記複数の直列接続の上記電流測定用抵抗の出力側は互いに接続されており、上記レンジ切換部は更に、各上記スイッチ付き電流バッファに対し、そのスイッチ付き電流バッファの出力が帰還接続された反転入力と、上記直流電源供給部からの電圧が与えられる非反転入力と、上記スイッチ付き電流バッファの入力に接続された出力とを有する帰還演算増幅器を含み、上記各帰還演算増幅器の非反転入力に与えられる電圧は上記選択された直列接続の上記電流測定用抵抗の一端側の電圧として上記電位差測定部に与えられ、上記電流測定用抵抗の出力側電圧は上記選択された直列接続の電流測定用抵抗の他端側電圧として上記電位差測定部に与えられる。
- 請求項2の電圧印加電流測定装置において、上記直流電源供給部は、上記ディジタルアナログ変換器の出力と上記演算増幅器の反転入力との間に挿入された第1抵抗と、上記負荷装置から上記演算増幅器の反転入力への帰還経路に挿入された第2抵抗とを含み、上記演算増幅器の非反転入力は接地されている。
- 請求項1乃至7のいずれかの電圧印加電流測定装置において、各上記スイッチ付き電流バッファは、前段部と上記出力段とを有し、
上記出力段は互いのエミッタが接続され、その接続点の電圧を上記スイッチ付き電流バッファの出力電圧とし、コレクタがそれぞれ正電源及び負電源に接続されたコンプリメンタリの第1及び第2トランジスタを有し、
上記前段部は、
エミッタがそれぞれ第1及び第2定電流源に接続され、コレクタがそれぞれ負電源及び正電源に接続され、上記直流電源供給部からの電圧が入力電圧としてそれぞれのベースに与えられ、ベース・エミッタ間の電圧を上記入力電圧に加算した電圧である第1ベース電圧と、ベース・エミッタ間の電圧を上記入力電圧から減算した電圧である第2ベース電圧をそれぞれのエミッタから上記コンプリメンタリの第1及び第2トランジスタのベースに与える第1PNPトランジスタ及び第1NPNトランジスタと、
上記コンプリメンタリの第2トランジスタのベースと上記正電源にそれぞれ接続されたコレクタとエミッタを有する第2PNPトランジスタと、上記コンプリメンタリの第1トランジスタのベースと上記負電源にそれぞれ接続されたコレクタとエミッタを有する第2NPNトランジスタと、
上記制御信号に応じて上記スイッチ付き電流バッファが非選択のときは、上記第1及び第2定電流源をオフとする第1及び第2オープン信号を上記第1及び第2定電流源に与え、上記第2PNPトランジスタ及び上記第2NPNトランジスタのベースにそれらトランジスタをオン状態にする第3及び第4オープン信号を与え、それによって上記出力段の上記コンプリメンタリの第1及び第2トランジスタをオフ状態に保持し、上記スイッチ付き電流バッファが選択時は、上記第1及び第2定電流源をオンとする第1及び第2オープン信号を上記第1及び第2定電流源に与え、上記第2PNPトランジスタ及び上記第2NPNトランジスタのベースにそれらトランジスタをオフ状態にする第3及び第4オープン信号を与え、それによって上記出力段の上記コンプリメンタリの第1及び第2トランジスタをオン状態にする制御手段、
とを含む。 - 前段部と出力段を有するスイッチ付き電流バッファであり、
上記出力段は互いのエミッタが接続され、その接続点の電圧を上記スイッチ付き電流バッファの出力電圧とし、コレクタがそれぞれ正電源及び負電源に接続されたコンプリメンタリの第1及び第2トランジスタを有し、
上記前段部は、
エミッタがそれぞれ第1及び第2定電流源に接続され、コレクタがそれぞれ負電源及び正電源に接続され、上記直流電源供給部からの電圧が入力電圧としてそれぞれのベースに与えられ、ベース・エミッタ間の電圧を上記入力電圧に加算した電圧である第1ベース電圧と、ベース・エミッタ間の電圧を上記入力電圧から減算した電圧である第2ベース電圧をそれぞれのエミッタから上記コンプリメンタリの第1及び第2トランジスタのベースに与える第1PNPトランジスタ及び第1NPNトランジスタと、
上記コンプリメンタリの第2トランジスタのベースと上記正電源にそれぞれ接続されたコレクタとエミッタを有する第2PNPトランジスタと、上記コンプリメンタリの第1トランジスタのベースと上記負電源にそれぞれ接続されたコレクタとエミッタを有する第2NPNトランジスタと、
上記制御信号に応じて上記スイッチ付き電流バッファが非選択のときは、上記第1及び第2定電流源をオフとする第1及び第2オープン信号を上記第1及び第2定電流源に与え、上記第2PNPトランジスタ及び上記第2NPNトランジスタのベースにそれらトランジスタをオン状態にする第3及び第4オープン信号を与え、それによって上記出力段の上記コンプリメンタリの第1及び第2トランジスタをオフ状態に保持し、上記スイッチ付き電流バッファが選択時は、上記第1及び第2定電流源をオンとする第1及び第2オープン信号を上記第1及び第2定電流源に与え、上記第2PNPトランジスタ及び上記第2NPNトランジスタのベースにそれらトランジスタをオフ状態にする第3及び第4オープン信号を与え、それによって上記出力段の上記コンプリメンタリの第1及び第2トランジスタをオン状態にする制御手段、
とを含む。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002359183 | 2002-12-11 | ||
JP2002359183 | 2002-12-11 | ||
PCT/JP2003/015839 WO2004053507A1 (ja) | 2002-12-11 | 2003-12-11 | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004053507A1 true JPWO2004053507A1 (ja) | 2006-04-13 |
JP4478033B2 JP4478033B2 (ja) | 2010-06-09 |
Family
ID=32500926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004558470A Expired - Fee Related JP4478033B2 (ja) | 2002-12-11 | 2003-12-11 | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ |
Country Status (6)
Country | Link |
---|---|
US (2) | US7352193B2 (ja) |
JP (1) | JP4478033B2 (ja) |
KR (1) | KR100903405B1 (ja) |
CN (1) | CN100489550C (ja) |
DE (1) | DE10393854T5 (ja) |
WO (1) | WO2004053507A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262624B2 (en) * | 2004-12-21 | 2007-08-28 | Formfactor, Inc. | Bi-directional buffer for interfacing test system channel |
KR100804567B1 (ko) * | 2005-08-24 | 2008-02-20 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
JP5061593B2 (ja) * | 2005-11-21 | 2012-10-31 | 富士通セミコンダクター株式会社 | 制御装置、半導体集積回路装置及び供給制御システム |
JP4913392B2 (ja) * | 2005-12-02 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | アッテネータ |
WO2007125680A1 (ja) * | 2006-04-28 | 2007-11-08 | Advantest Corporation | 電力印加回路、及び試験装置 |
US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
JP4983688B2 (ja) * | 2008-03-27 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP5559724B2 (ja) * | 2011-02-24 | 2014-07-23 | 株式会社アドバンテスト | 試験装置用の電源装置およびそれを用いた試験装置 |
JP5910172B2 (ja) * | 2012-03-01 | 2016-04-27 | 株式会社Gsユアサ | スイッチ故障診断装置、電池パックおよびスイッチ故障診断プログラム、スイッチ故障診断方法 |
CN109085496B (zh) * | 2012-08-10 | 2020-11-03 | 株式会社杰士汤浅国际 | 开关故障诊断装置及蓄电装置 |
JP5983171B2 (ja) * | 2012-08-10 | 2016-08-31 | 株式会社Gsユアサ | スイッチ故障診断装置、蓄電装置 |
CN105403752A (zh) * | 2015-12-08 | 2016-03-16 | 重庆地质仪器厂 | 一种用于测量电极的方法及装置 |
GB2545453B (en) * | 2015-12-16 | 2021-02-24 | Quarch Tech Ltd | Power supply |
KR101971245B1 (ko) * | 2016-06-21 | 2019-04-22 | 비엔이스 주식회사 | Led 모듈 검사용 전류 제어 장치 |
FR3056299B1 (fr) * | 2016-09-16 | 2018-10-19 | STMicroelectronics (Alps) SAS | Procede de determination de la consommation en courant d'une charge active, par exemple une unite de traitement, et circuit electronique associe |
CN106855588B (zh) * | 2016-12-23 | 2023-10-03 | 建荣半导体(深圳)有限公司 | 一种电流检测芯片、电源设备及电子设备 |
CN106771540B (zh) * | 2016-12-23 | 2023-09-29 | 建荣半导体(深圳)有限公司 | 一种电流检测电路及其方法、芯片及电源设备 |
CN106772208B (zh) * | 2016-12-30 | 2023-11-28 | 杭州海兴电力科技股份有限公司 | 一种单三相表集成可靠性测试台 |
WO2018177535A1 (en) * | 2017-03-31 | 2018-10-04 | Advantest Corporation | Apparatus and method for providing a supply voltage to a device under test using a compensation signal injection |
JP7425020B2 (ja) * | 2021-06-11 | 2024-01-30 | 矢崎総業株式会社 | 電流検出装置及び電源装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3772595A (en) * | 1971-03-19 | 1973-11-13 | Teradyne Inc | Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals |
GB1500695A (en) * | 1974-03-06 | 1978-02-08 | Solartron Electronic Group | Apparatus for producing an electrical output signal having a parameter which is linearly representative of the value of an unknown resistance |
JPH07104366B2 (ja) | 1986-09-26 | 1995-11-13 | 日立電子エンジニアリング株式会社 | 電流測定回路 |
JPH05119110A (ja) | 1991-10-25 | 1993-05-18 | Advantest Corp | 直流測定器 |
US5414352A (en) * | 1993-01-26 | 1995-05-09 | Raytheon Company | Parametric test circuit with plural range resistors |
JPH0854424A (ja) | 1994-08-10 | 1996-02-27 | Advantest Corp | 電圧印加電流測定装置 |
US5521493A (en) * | 1994-11-21 | 1996-05-28 | Megatest Corporation | Semiconductor test system including a novel driver/load circuit |
US6018238A (en) * | 1995-03-03 | 2000-01-25 | Bell Technologies Inc. | Hybrid non-contact clamp-on current meter |
JP3730323B2 (ja) | 1996-06-24 | 2006-01-05 | 株式会社アドバンテスト | 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路 |
WO1999028756A1 (fr) * | 1997-12-02 | 1999-06-10 | Advantest Corporation | Procede permettant de mesurer une intensite en appliquant une tension, et dispositif a cet effet |
JP2001166005A (ja) * | 1999-12-07 | 2001-06-22 | Hitachi Electronics Eng Co Ltd | 半導体試験装置のデバイス用電源装置 |
JP3950646B2 (ja) * | 2001-05-21 | 2007-08-01 | 株式会社日立製作所 | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスic及びicテスタ |
US6940271B2 (en) * | 2001-08-17 | 2005-09-06 | Nptest, Inc. | Pin electronics interface circuit |
-
2003
- 2003-12-11 DE DE10393854T patent/DE10393854T5/de not_active Withdrawn
- 2003-12-11 JP JP2004558470A patent/JP4478033B2/ja not_active Expired - Fee Related
- 2003-12-11 US US10/537,563 patent/US7352193B2/en not_active Expired - Lifetime
- 2003-12-11 KR KR1020057010519A patent/KR100903405B1/ko active IP Right Grant
- 2003-12-11 CN CNB2003801057562A patent/CN100489550C/zh not_active Expired - Fee Related
- 2003-12-11 WO PCT/JP2003/015839 patent/WO2004053507A1/ja active Application Filing
-
2007
- 2007-09-10 US US11/900,283 patent/US20080018324A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP4478033B2 (ja) | 2010-06-09 |
KR20050075452A (ko) | 2005-07-20 |
DE10393854T5 (de) | 2007-03-29 |
CN100489550C (zh) | 2009-05-20 |
KR100903405B1 (ko) | 2009-06-18 |
US20080018324A1 (en) | 2008-01-24 |
US7352193B2 (en) | 2008-04-01 |
WO2004053507A1 (ja) | 2004-06-24 |
CN1726397A (zh) | 2006-01-25 |
US20060244433A1 (en) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4478033B2 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
US7268624B2 (en) | Differential amplifier offset voltage minimization independently from common mode voltage adjustment | |
US7528637B2 (en) | Driver circuit | |
US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
US6946848B2 (en) | Calibration configuration | |
JP4641775B2 (ja) | 磁気検出用半導体集積回路およびそれを搭載した電子部品 | |
JP3119335B2 (ja) | Ic試験装置 | |
US6118262A (en) | Voltage generating circuit and D/A converter | |
US6242966B1 (en) | Leakage current correcting circuit | |
US20220149856A1 (en) | Bridge sensor dc error cancellation scheme | |
JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
US7514969B2 (en) | Driver circuit and method of controlling the same | |
US7345536B2 (en) | Amplifier circuit and control method thereof | |
US6278324B1 (en) | Analog amplifier with monotonic transfer function | |
US6127856A (en) | Sample-and-hold circuit operable at a low voltage | |
US20230184813A1 (en) | Current sense circuit | |
JP2003008408A (ja) | ヒステリシスコンパレータ回路 | |
GB2215931A (en) | Amplifying devices | |
JPS6364085B2 (ja) | ||
JP2002168902A (ja) | 直流試験装置及びこの試験装置を使用する直流試験方法 | |
US4280088A (en) | Reference voltage source | |
JP2000155139A (ja) | 電流検出装置 | |
JPH116860A (ja) | 半導体試験装置 | |
JPH0529938A (ja) | 制御装置 | |
JP2001133519A (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |