WO2007125680A1 - 電力印加回路、及び試験装置 - Google Patents

電力印加回路、及び試験装置 Download PDF

Info

Publication number
WO2007125680A1
WO2007125680A1 PCT/JP2007/053798 JP2007053798W WO2007125680A1 WO 2007125680 A1 WO2007125680 A1 WO 2007125680A1 JP 2007053798 W JP2007053798 W JP 2007053798W WO 2007125680 A1 WO2007125680 A1 WO 2007125680A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
amplifier
floating
application circuit
Prior art date
Application number
PCT/JP2007/053798
Other languages
English (en)
French (fr)
Inventor
Kazunari Hirata
Tadaaki Satoh
Masahiro Nagata
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to CN2007800154099A priority Critical patent/CN101432630B/zh
Priority to JP2007511115A priority patent/JP4977013B2/ja
Priority to EP07715073A priority patent/EP2017633B1/en
Priority to US11/683,436 priority patent/US7482829B2/en
Publication of WO2007125680A1 publication Critical patent/WO2007125680A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage

Definitions

  • the present invention relates to a power application circuit that supplies power to a load, and a test apparatus that tests a device under test.
  • the present invention relates to a power application circuit that supplies DC power to a load, and a test apparatus that performs a DC test of a device under test.
  • This application is related to the following Japanese patent application. For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
  • a DC test such as a voltage application current measurement and a current application voltage measurement is known.
  • the DC current flowing through the device under test is detected when the device under test is stationary or operating in a state where a predetermined DC voltage is applied to the device under test. If the direct current is not within the predetermined range, the device under test is determined to be defective.
  • a circuit using an amplifier is known as a circuit for supplying DC power to a device under test (see, for example, Patent Document 1).
  • the amplifier applies a voltage obtained by amplifying the input voltage to the device under test.
  • Patent Document 1 JP-A-5_119110
  • Patent Document 1 a voltage application current measurement circuit that applies a certain voltage to a device under test and measures a current supplied to the device under test is known.
  • a high voltage is applied to the device under test.
  • an object of the present invention is to provide a power application circuit and a test apparatus that solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention. Means for solving the problem
  • a power application circuit that applies DC power to a load.
  • a negative high voltage is applied as the power supply voltage, and within the range of the power supply voltage, a voltage corresponding to the input voltage is generated and applied to the load, and the voltage can be generated with higher accuracy than the output buffer.
  • a positive and negative voltage difference is smaller than a positive and negative high voltage with reference to the main amplifier input to the output buffer and the voltage corresponding to the voltage output from the output buffer.
  • Power supply circuit comprising a floating power supply that generates a floating voltage of the main amplifier and supplies it as a power supply voltage for the main amplifier
  • a test apparatus for testing a device under test, wherein the power application circuit according to the first embodiment supplies DC power to the device under test, and the device under test.
  • a test apparatus comprising: a detection unit that detects a supplied voltage or current; and a determination unit that determines pass / fail of a device under test based on the voltage or current detected by the detection unit.
  • FIG. 1 is a diagram showing an example of a configuration of a power application circuit 100 according to an embodiment of the present invention.
  • 2 is a diagram illustrating each voltage in the power application circuit 100.
  • FIG. 1 is a diagram showing an example of a configuration of a power application circuit 100 according to an embodiment of the present invention.
  • FIG. 3 is a diagram showing another example of the configuration of the power application circuit 100.
  • FIG. 4 is a diagram showing another example of the configuration of the power application circuit 100.
  • FIG. 4 is a diagram showing another example of the configuration of the power application circuit 100.
  • FIG. 5 is a diagram showing an example of the configuration of a voltage measurement circuit 400 according to an embodiment of the present invention.
  • FIG. 6 is a diagram showing an example of the configuration of a test apparatus 200 according to an embodiment of the present invention.
  • FIG. 7 is a diagram showing another configuration example of the power application circuit 100.
  • FIG. 7 is a diagram showing another configuration example of the power application circuit 100.
  • FIG. 8 is a diagram showing another configuration example of the power application circuit 100.
  • FIG. 8 is a diagram showing another configuration example of the power application circuit 100.
  • FIG. 9 is a diagram showing another configuration example of the power application circuit 100.
  • FIG. 10 is a diagram showing another configuration example of the voltage measurement circuit 400.
  • Noffer, 44, 46, 48, 50, 52 '* '11 Current flow ⁇ , 54 ⁇ No-buffer, 56 ⁇ Reference buffer, 100 ⁇ Power application circuit, 110 ⁇ Pattern input portion, 120 ⁇ • 'Detection portion, 130 ⁇ ' Judgment unit, 200 ... Test equipment, 300 ... Device under test, 400 ... Voltage measurement circuit
  • FIG. 1 is a diagram showing an example of the configuration of a power application circuit 100 according to an embodiment of the present invention.
  • the power application circuit 100 is a circuit that applies DC power to a load.
  • the power application circuit 100 measures the DC current supplied to the device under test 300 when a predetermined DC voltage is applied to the device under test 300 such as a semiconductor circuit.
  • the power application circuit 100 includes a floating power supply 10, a photocoupler 12, a photocoupler 14, a voltage converter 16, a DA converter 18, an AD converter 36, a main amplifier 22, and an output buffer. 28, voltage detection amplifier 26, reference amplifier 40, current detection amplifier 38, resistor 20, resistor 24, current detection resistor 30, first voltage dividing resistor 32, and second voltage dividing resistor 34
  • the photo force bra 12 receives digital data of an optical signal indicating a voltage value of an applied voltage to be applied to the device under test 300 and supplies it to the DA converter 18.
  • the power application circuit 100 may include an isolator such as a pulse transformer in place of the photocoupler 12. That is, the DA converter 18 is electrically insulated from the outside of the power application circuit 100.
  • the DA converter 18 outputs a DC voltage having a voltage value corresponding to the received digital data.
  • the DA converter 18 may generate the DC voltage based on the digital data of the optical signal, or may generate the DC voltage based on the digital data converted into an electrical signal by a photoelectric conversion circuit or the like.
  • the main amplifier 22 inputs an input voltage obtained by amplifying the DC voltage output from the DA converter 18 to the output buffer 28.
  • the main amplifier 22 generates an applied voltage to be applied to the device under test 300 as the input voltage.
  • the output buffer 28 may be a voltage follower circuit.
  • the main amplifier 22 may be a differential amplifier, for example.
  • the amplification factor in the main amplifier 22 is provided in the resistance value of the resistor 20 that electrically connects the negative input terminal of the main amplifier 22 and the DA converter 18 and the feedback path connected to the negative input terminal of the main amplifier 22. It is determined by the ratio of resistance values of resistor 24. For example, when the resistance value of the resistor 20 is Rs and the resistance value of the resistor 24 is Rf, the amplification factor of the main amplifier 22 is determined by ⁇ Rf / Rs.
  • the output buffer 28 generates and outputs a voltage corresponding to the input voltage input from the main amplifier 22.
  • the output buffer 28 is a voltage follower circuit and outputs an applied voltage corresponding to the input voltage.
  • the output buffer 28 is supplied with positive and negative high voltages (+ HIGH and -HIGH) corresponding to the voltage range of the applied voltage to be applied to the load as the power supply voltage. That is, the output buffer 28 can output the applied voltage within the range of the power supply voltage.
  • the main amplifier 22 generates an applied voltage to be applied to the device under test 300, and the output buffer 28 applies the applied voltage to the device under test 300.
  • the main amplifier 22 is preferably an amplifier with higher accuracy than the output buffer 28.
  • the main amplifier 22 may amplify an input voltage smaller than that of the output buffer 28 with high accuracy.
  • the floating power supply 10 generates positive and negative floating voltages (+ VF, _VF) with reference to the applied voltage output from the output buffer 28.
  • the voltage difference between the positive and negative floating voltages may be smaller than the voltage difference between the positive and negative power supply voltages supplied to the output buffer 28.
  • the floating power supply 10 generates positive and negative floating voltages with the applied voltage output from the output buffer 28 as the midpoint.
  • the floating power supply 10 is a DC / DC converter, for example, and may generate the floating voltage based on the voltage generated by the DC power supply 52.
  • the floating power supply 10 supplies the generated floating voltage as the power supply voltage for the main amplifier 22. That is, the main amplifier 22 can generate a voltage within the range of the positive and negative floating voltages. Since the floating voltage is a voltage with the applied voltage as a midpoint, the main amplifier 22 can generate the applied voltage within the voltage range of the floating voltage.
  • the voltage difference between the positive and negative floating voltages may be smaller than the voltage difference between the positive and negative power supply voltages of the output buffer 28. Therefore, the main amplifier 22 can use a low voltage amplifier compared to the output buffer 28.
  • the main amplifier 22 may be a transistor having a lower withstand voltage than the transistor included in the output buffer 28.
  • a high-precision and high-voltage application voltage can be generated. Can do. That is, a high-precision and high-voltage applied voltage can be generated without using a high-precision and high-voltage amplifier. For this reason, it is possible to reduce the circuit cost.
  • the reference amplifier 40 generates a reference voltage for a circuit to which a power supply voltage is supplied from the floating power supply 10. For example, the reference amplifier 40 generates a reference voltage serving as a reference for the voltage output from the main amplifier 22 based on the voltage output from the output buffer 28 and inputs the reference voltage to the main amplifier 22. In this example, the floating power supply 10 further supplies a floating voltage as a power supply voltage for the reference amplifier 40.
  • the reference amplifier 40 has positive and negative power supply voltages. Since a floating voltage is provided, the reference amplifier 40 generates a reference voltage within the voltage range of the positive and negative floating voltages. With this configuration, a low voltage amplifier can be used as the reference amplifier 40.
  • the reference amplifier 40 may input the reference voltage to the positive input terminal of the main amplifier 22.
  • the reference amplifier 40 may be a voltage follower circuit that receives a voltage obtained by dividing the applied voltage applied to the device under test 300 and inputs the voltage to the main amplifier 22.
  • the main amplifier 22 amplifies and outputs the voltage difference between the reference voltage and the negative input terminal.
  • the voltage detection amplifier 26 feeds back the applied voltage applied to the device under test 300 to the main amplifier 22 via the resistor 24 and holds the applied voltage output from the main amplifier 22 at a substantially constant voltage.
  • the voltage detection amplifier 26 is a voltage follower circuit, and the output terminal of the voltage detection amplifier 26 is connected to the negative input terminal of the main amplifier 22.
  • the floating power supply 10 may supply a floating voltage as the power supply voltage of the voltage detection amplifier 26. With such a configuration, it is possible to use a low-voltage amplifier as the voltage detection amplifier 26.
  • the first voltage dividing resistor 32 and the second voltage dividing resistor 34 divide the applied voltage applied to the device under test 300.
  • the first voltage dividing resistor 32 and the second voltage dividing resistor 34 are provided in series between the voltage detecting amplifier 26 and the ground potential.
  • the reference voltage Vgnd is R2 XVin / (Rl + R2) It is expressed.
  • one end of the first voltage dividing resistor 32 is connected to the voltage detection amplifier 26 and is supplied with an applied voltage.
  • the other end of the first voltage dividing resistor 32 is electrically connected to the second voltage dividing resistor 34.
  • One end of the second voltage dividing resistor 34 is electrically connected to the first voltage dividing resistor 32, and a ground potential is applied to the other end.
  • the resistance value of the second voltage dividing resistor 34 may be equal to or greater than the resistance value of the first voltage dividing resistor 32.
  • the breakdown voltage of the first voltage dividing resistor 32 is smaller than the breakdown voltage of the second voltage dividing resistor 34.
  • a connection point of the first voltage dividing resistor 32 and the second voltage dividing resistor 34 is connected to the positive input terminal of the reference amplifier.
  • the reference amplifier 40 generates a reference voltage based on the voltage divided by the first voltage dividing resistor 32 and the second voltage dividing resistor 34. In this example, the reference amplifier 40 Outputs the divided voltage as a reference voltage.
  • the reference amplifier 40 may further supply the reference voltage to the current detection amplifier 38.
  • the current detection resistor 30 is provided between the output terminal of the output buffer 28 and the device under test 300.
  • the current detection amplifier 38 detects the voltage applied across the current detection resistor 30.
  • the current detection amplifier 38 is, for example, a differential amplifier, and the potentials at both ends of the current detection resistor 30 are input to the positive and negative input ends.
  • the floating power supply 10 further supplies a floating voltage as a power supply voltage for the current detection amplifier 38. With such a configuration, a low-voltage amplifier can be used as the current detection amplifier 38.
  • the AD converter 36 functions as a current detection unit that detects the current value supplied to the device under test 300 based on the voltage output from the current detection amplifier 38.
  • the AD converter 36 converts the voltage value output from the current detection amplifier 38 into a digital value.
  • the photocoupler 14 transmits an optical signal of digital data output from the AD converter 36 to the outside.
  • the power application circuit 100 may further include an electro-optic conversion circuit that converts the digital data output from the AD converter 36 into an optical signal.
  • the voltage converter 16 converts a positive floating voltage into a predetermined voltage and supplies it as a power supply voltage on the positive side of the DA converter 18 and the AD converter 36. Further, the reference amplifier 40 supplies the reference voltage as the negative side power supply voltage of the DA converter 18 and the AD converter 36.
  • the power application circuit 100 may further include a plurality of DC power supplies (44, 46, 48, 50) and a buffer 42.
  • the buffer 42 outputs the GND reference voltage of the device under test 300.
  • the GND reference voltage of the device under test 300 is the ground potential.
  • DC power supplies 44 and 46 generate positive and negative power supply voltages for buffer 42, respectively.
  • DC power supplies 48 and 50 generate positive and negative power supply voltages for the output buffer 28, respectively.
  • the power application circuit 100 it is possible to apply a high-accuracy and high-voltage application voltage to the device under test 300 without using a high-accuracy and high-voltage amplifier. Further, elements other than the output buffer 28 and the second voltage dividing resistor 34 can be low voltage elements. For this reason, circuit cost can be reduced.
  • FIG. 2 is a diagram illustrating each voltage in the power application circuit 100.
  • the output buffer 28 is supplied with positive and negative power supply voltages (+ HIGH, -HIGH).
  • the voltage range defined by the positive and negative power supply voltages preferably includes a voltage range that the voltage applied to the device under test 300 can take.
  • the output buffer 28 outputs an applied voltage within the voltage range of the power supply voltage.
  • the floating power supply 10 generates positive and negative floating voltages (+ VF, _VF) with the applied voltage as a midpoint.
  • the positive floating voltage is a voltage obtained by adding a predetermined voltage to the applied voltage
  • the negative floating voltage is a voltage obtained by subtracting the predetermined voltage from the applied voltage.
  • the positive and negative floating voltages may be included in the voltage range of the power supply voltage (+ HIGH, -HIGH). Since the main amplifier 22, the voltage detection amplifier 26, the reference amplifier 40, and the current detection amplifier 38 output a voltage in the vicinity of the applied voltage, they can be driven by supplying the floating voltage as a power supply voltage. . In addition, the floating voltage varies following the applied voltage.
  • the reference amplifier 40 outputs a reference voltage obtained by dividing the applied voltage by the resistance value R1 of the first voltage dividing resistor 32 and the resistance value R2 of the second voltage dividing resistor 34 as described above.
  • the reference voltage is not more than a positive floating voltage (+ VF) and may be not less than a negative floating voltage (one VF).
  • Differential amplifiers such as the main amplifier 22 and the current detection amplifier 38 output a voltage based on the reference voltage.
  • FIG. 3 is a diagram showing another example of the configuration of the power application circuit 100.
  • the power application circuit 100 measures a DC voltage applied to the device under test 300 when a predetermined DC current is supplied to the device under test 300 such as a semiconductor circuit.
  • the power application circuit 100 in the present example further includes a buffer 54 with respect to the power application circuit 100 described with reference to FIG.
  • Other components may have the same functions as the components described with the same reference numerals in FIG.
  • the voltage output from the current detection amplifier 38 is fed back to the negative input terminal of the main amplifier 22 via the resistor 24.
  • the current output from the output buffer 28 can be held at a substantially constant current.
  • the voltage output from the voltage detection amplifier 26 is input to the AD converter 36 via the buffer 54.
  • Power in this example The application circuit 100 does not need to have the buffer 54.
  • the AD converter 36 in this example functions as a voltage detection unit that detects the voltage value of the applied voltage applied to the device under test 300 based on the voltage output from the voltage detection amplifier 26.
  • the floating power supply 10 further supplies a floating voltage as a power supply voltage for the buffer 54.
  • the power application circuit 100 can perform current application voltage measurement.
  • it is possible to apply a high-precision and high-voltage application voltage to the device under test 300 without using a high-precision and high-voltage amplifier. it can.
  • elements other than the output buffer 28 and the second voltage dividing resistor 34 can be low voltage elements. For this reason, circuit cost can be reduced.
  • FIG. 4 is a diagram showing another example of the configuration of the power application circuit 100.
  • the power application circuit 100 in this example measures a DC voltage applied to the device under test 300 when a predetermined DC current is supplied to the device under test 300 such as a semiconductor circuit.
  • the power application circuit 100 in this example has the same components as the power application circuit 100 described with reference to FIG. 3, and the connections between the components are different.
  • the output terminal of the voltage detection amplifier 26 in this example is connected to the first voltage dividing resistor 32 and the positive input terminal of the reference amplifier 40.
  • the reference amplifier 40 supplies a reference voltage to the main amplifier 22 and the current detection amplifier 38 in the same manner as the reference amplifier 40 in FIG.
  • the positive input terminal of the buffer 54 is electrically connected to the connection point of the first voltage dividing resistor 32 and the second voltage dividing resistor 34. That is, the buffer 54 inputs to the AD converter 36 a voltage obtained by dividing the applied voltage applied to the device under test 300 by the resistance ratio of the first voltage dividing resistor 32 and the second voltage dividing resistor 34.
  • FIG. 5 is a diagram showing an example of the configuration of the voltage measurement circuit 400 according to the embodiment of the present invention.
  • the voltage measurement circuit 400 measures the voltage value of the input voltage Vin, and includes a floating power supply 10, a photocoupler 12, a photocoupler 14, a voltage converter 16, a DA converter 18, an AD converter 36, a main amplifier 22, and an output.
  • a buffer 28 a voltage detection amplifier 26, a resistor 20, a resistor 24, a current detection resistor 30, a reference amplifier 40, a first voltage dividing resistor 32, and a second voltage dividing resistor 34 are provided.
  • the voltage measurement circuit 400 in this example has a configuration in which the current detection amplifier 38 is removed from the configuration of the power application circuit 100 described with reference to FIG. 1, and the connection relationship of each component is changed.
  • the voltage measurement circuit 400 is connected to each component by the power application circuit described in FIG.
  • a switch for switching whether to connect like 100 or voltage measuring circuit 400 may be further provided. As a result, it is possible to cause the circuit to function as a deviation or deviation of the voltage measurement circuit 400 or the power application circuit 100.
  • the voltage detection amplifier 26 receives an input voltage Vin to be measured.
  • the output voltage of the voltage detection amplifier 26 is divided by the first voltage dividing resistor 32 and the second voltage dividing resistor 34 and input to the AD converter 36. As a result, the voltage value of the input voltage Vin can be measured in a wide measurement range.
  • the output terminal of the voltage detection amplifier 26 is connected to the positive input terminal of the reference amplifier 40.
  • the reference amplifier 40 supplies the reference voltage to the main amplifier 22, the DA converter 18, and the AD converter 36 in the same manner as the reference amplifier 40 in FIG.
  • the output terminal of the output buffer 28 is connected to the midpoint potential of the floating power supply 10.
  • the output terminal of the output buffer 28 is connected to the positive input terminal of the main amplifier 22 via the resistor 24.
  • the output end of the output buffer 28 is opened via the current detection resistor 30.
  • the main amplifier 22 amplifies the supplied voltage and supplies it to the output buffer 28.
  • the voltage output from the output buffer 28 is the midpoint of the floating voltage, and the floating voltage is the power supply voltage for the voltage detection amplifier 26, the main amplifier 22, and the reference amplifier 40.
  • the main amplifier 22 should output a voltage corresponding to the input voltage Vin so that the voltage measuring circuit 400 can measure the input voltage Vin.
  • the main amplifier 22 may output a voltage in the vicinity of a voltage value expected as the voltage value of the input voltage Vin.
  • the DA converter 18 receives a positive floating voltage as a positive power supply voltage.
  • the reference voltage is received as a negative power supply voltage.
  • the AD converter 36 receives a positive floating voltage via the voltage converter 16 as a positive power supply voltage, and receives a reference voltage as a negative power supply voltage.
  • FIG. 6 is a diagram showing an example of the configuration of the test apparatus 200 according to the embodiment of the present invention.
  • the test apparatus 200 is an apparatus for testing a device under test 300 such as a semiconductor circuit, and includes a pattern input unit 110, a power application circuit 100, a detection unit 120, and a determination unit 130.
  • the power application circuit 100 supplies DC power to the device under test 300.
  • the power application circuit 100 applies a predetermined DC voltage to the device under test 300 when performing voltage application current measurement, and applies a predetermined DC current to the device under test 300 when performing current application voltage measurement.
  • the power application circuit 100 may be any of the power application circuits 100 described with reference to FIGS. 1 to 4 and any of the power application circuits 100 described later with reference to FIGS.
  • the detecting unit 120 detects a DC voltage or a DC current applied to the device under test 300.
  • the detection unit 120 detects the direct current when performing voltage application current measurement, and detects the direct current voltage when performing current application voltage measurement.
  • the power application circuit 100 and the detection unit 120 are shown separately, but the detection unit 120 may be provided inside the power application circuit 100.
  • the detection unit 120 may be the AD converter 36 and the photocoupler 14 described in FIGS.
  • the determination unit 130 determines pass / fail of the device under test 300 based on the DC voltage or DC current detected by the detection unit 120. For example, the determination unit 130 determines whether the device under test 300 is good or not based on whether or not the DC voltage or DC current is within a predetermined range.
  • the pattern input unit 110 inputs a test pattern to the device under test 300.
  • the detection unit 120 detects a DC voltage or a DC current in a state where the pattern input unit 110 outputs a test pattern.
  • the detection unit 120 detects the DC voltage when the pattern input unit 110 is not outputting a test pattern. Alternatively, DC current is detected.
  • the power application circuit 100 can apply a high-voltage and high-accuracy voltage at a low cost, so that the device under test 300 having a high voltage can be applied at a low cost. It can be tested with high accuracy.
  • FIG. 7 is a diagram illustrating another configuration example of the power application circuit 100.
  • the power application circuit 100 in this example further includes a reference buffer 56 in addition to the configuration of the power application circuit 100 shown in FIG.
  • the power application circuit 100 shown in FIG. 1 has a power that uses the voltage output from the output buffer 28 as the midpoint voltage of the floating power supply 10.
  • the power application circuit 100 in this example uses the voltage output from the reference buffer 56.
  • the midpoint voltage of the floating power supply 10 is used.
  • Other configurations may be the same as the power application circuit 100 described in relation to FIG.
  • the reference buffer 56 outputs a voltage substantially equal to the reference voltage output from the reference amplifier 40.
  • the reference buffer 56 may be a voltage follower circuit that receives a reference voltage and outputs the reference voltage with a gain of approximately one.
  • the reference buffer 56 supplies a voltage substantially equal to the reference voltage to the floating power supply 10 as a midpoint voltage of the floating power supply 10.
  • the reference voltage of the DA converter 18 and the main amplifier 22 and the midpoint voltage of the floating power supply 10 can be made substantially equal. If the reference voltage of the DA converter 18 and the main amplifier 22 is different from the midpoint voltage of the floating power supply 10, the voltage range that can be set in the DA converter 18 becomes narrow.
  • the reference voltage and the midpoint voltage are both 0V, for example, the positive floating voltage is a voltage that is 15V greater than the midpoint voltage (+ 10V), and the negative floating voltage is a voltage that is 15V less than the midpoint voltage. (-20V).
  • the power supply voltage of the main amplifier 22 is + 15V on the positive side and ⁇ 15V on the negative side.
  • the main amplifier 22 outputs a voltage corresponding to the difference between the reference voltage (0V) and the input voltage within the range of the power supply voltage (_15V to + 15V), so the upper limit of the voltage that can be set in the DA converter 18 is The value depends on 15V.
  • the power application circuit 100 in this example is set to the DA converter 18 because the reference voltage of the DA converter 18 and the main amplifier 22 and the midpoint voltage of the floating power supply 10 are substantially equal as described above. It is possible to prevent the possible voltage range from becoming narrow.
  • the reference buffer 56 receives a power supply voltage substantially the same as the power supply voltage (+ HIGH, one HIGH) of the output buffer 28. That is, the power supply voltage is received from the DC power supply 48 and the DC power supply 50. Therefore, for example, the current including the voltage detection amplifier 26, the first voltage dividing resistor 32, the second voltage dividing resistor 34, the buffer 42, the DC power supply 46, the DC power supply 48, the reference buffer 56, and the floating power supply 10 is included. Loops can be formed. As a result, a current can flow through the first voltage dividing resistor 32 and the second voltage dividing resistor 34.
  • the power that can be output by the reference buffer 56 may be smaller than that of the output buffer 28.
  • the upper limit value of the current that can be output by the reference buffer 56 may be smaller than the upper limit value of the current that can be output by the output buffer 28.
  • the circuit scale of the reference buffer 56 may be smaller than the circuit scale of the output buffer 28.
  • the voltage output accuracy of the reference buffer 56 may be lower than that of the main amplifier 22.
  • the settable voltage range can be expanded compared to the power application circuit 100 described in FIG. .
  • the circuit scale of the reference buffer 56 may be relatively small, it is possible to increase the settable voltage range without increasing the circuit scale so much.
  • FIG. 8 is a diagram illustrating another configuration example of the power application circuit 100.
  • the power application circuit 100 in this example further includes a reference buffer 56 in addition to the configuration of the power application circuit 100 shown in FIG.
  • the power application circuit 100 shown in FIG. 3 is a power that uses the voltage output from the output buffer 28 as the midpoint voltage of the floating power supply 10.
  • the power application circuit 100 in this example uses the voltage output from the reference buffer 56.
  • the midpoint voltage of the floating power supply 10 is used.
  • Other configurations may be the same as the power application circuit 100 described in relation to FIG.
  • the reference buffer 56 may be the same as the reference buffer 56 described in FIG.
  • the reference buffer 56 may be a voltage follower circuit that receives the reference voltage output from the reference amplifier 40 and outputs the reference voltage at a gain of approximately one.
  • the reference buffer 56 is connected to the reference voltage.
  • An approximately equal voltage is supplied to the floating power supply 10 as the midpoint voltage of the floating power supply 10.
  • the reference buffer 56 may receive a power supply voltage substantially the same as the power supply voltage (+ HIGH HIG H) of the output buffer 28. That is, the power supply voltage may be received from the DC power supply 48 and the DC power supply 50. Further, the power that can be output by the reference buffer 56 may be smaller than that of the output buffer 28. With such a configuration, the voltage range that can be set in the DA converter 18 can be expanded as in the case of the power application circuit 100 described in FIG.
  • FIG. 9 is a diagram illustrating another configuration example of the power application circuit 100.
  • the power application circuit 100 in this example further includes a reference buffer 56 in addition to the configuration of the power application circuit 100 shown in FIG.
  • the power application circuit 100 shown in FIG. 4 is a power that uses the voltage output from the output buffer 28 as the midpoint voltage of the floating power supply 10.
  • the power application circuit 100 in this example uses the voltage output from the reference buffer 56.
  • the midpoint voltage of the floating power supply 10 is used.
  • Other configurations may be the same as the power application circuit 100 described in relation to FIG.
  • the reference buffer 56 may be the same as the reference buffer 56 described in FIG.
  • the reference buffer 56 may be a voltage follower circuit that receives the reference voltage output from the reference amplifier 40 and outputs the reference voltage with a gain of approximately one.
  • the reference buffer 56 supplies a voltage substantially equal to the reference voltage to the floating power supply 10 as a midpoint voltage of the floating power supply 10.
  • the reference buffer 56 may receive a power supply voltage substantially the same as the power supply voltage (+ HIGH HIG H) of the output buffer 28. That is, the power supply voltage may be received from the DC power supply 48 and the DC power supply 50. Further, the power that can be output by the reference buffer 56 may be smaller than that of the output buffer 28. With such a configuration, the voltage range that can be set in the DA converter 18 can be expanded as in the case of the power application circuit 100 described in FIG.
  • FIG. 10 is a diagram illustrating another configuration example of the voltage measurement circuit 400.
  • the voltage measurement circuit 400 in this example further includes a reference buffer 56 in addition to the configuration of the voltage measurement circuit 400 shown in FIG.
  • the voltage measurement circuit 400 shown in FIG. 5 is a power that uses the voltage output from the output buffer 28 as the midpoint voltage of the floating power supply 10.
  • the power application circuit 100 in this example uses the voltage output from the reference buffer 56 as The midpoint voltage of the floating power supply 10 is used.
  • Other configurations may be the same as the voltage measurement circuit 400 described with reference to FIG.
  • the reference buffer 56 may be the same as the reference buffer 56 described in FIG.
  • the reference buffer 56 may be a voltage follower circuit that receives the reference voltage output from the reference amplifier 40 and outputs the reference voltage at a gain of approximately one.
  • the reference buffer 56 supplies a voltage substantially equal to the reference voltage to the floating power supply 10 as a midpoint voltage of the floating power supply 10.
  • the reference buffer 56 may receive a power supply voltage substantially the same as the power supply voltage (+ HIGH, ⁇ HIGH) of the output buffer 28. That is, the power supply voltage may be received from the DC power supply 48 and the DC power supply 50. Further, the power that can be output by the reference buffer 56 may be smaller than that of the output buffer 28. With such a configuration, the voltage range that can be set in the DA converter 18 can be expanded as in the case of the power application circuit 100 described in FIG.
  • the power application circuit 100 and the voltage measurement circuit 400 described above may further include a bypass capacitor provided in parallel with the second voltage dividing resistor 34. Such a configuration can alleviate steep power fluctuations.
  • a high voltage and a high-accuracy voltage can be generated by a low-cost circuit.
  • high-voltage devices under test can be accurately tested at low cost.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

　負荷に直流電力を印加する電力印加回路であって、負荷に印加すべき印加電圧の電圧範囲に応じた正及び負の高電圧が電源電圧として与えられ、電源電圧の範囲内において、入力電圧に応じた電圧を生成して負荷に印加する出力バッファと、出力バッファより高精度に電圧が生成でき、入力される電圧を増幅して入力電圧を生成し、出力バッファに入力する主増幅器と、出力バッファが出力する電圧に応じた電圧を基準として、正及び負の高電圧より電圧差の小さい正及び負のフローティング電圧を生成し、主増幅器の電源電圧として供給するフローティング電源とを備える電力印加回路を提供する。

Description

明 細 書
電力印加回路、及び試験装置
技術分野
[0001] 本発明は、負荷に電力を供給する電力印加回路、及び被試験デバイスを試験する 試験装置に関する。特に本発明は、負荷に直流電力を供給する電力印加回路、及 び被試験デバイスの直流試験を行う試験装置に関する。本出願は、下記の日本特 許出願に関連する。文献の参照による組み込みが認められる指定国については、下 記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。 出願番号 特願 2006— 126608 出願曰 2006年 4月 28曰
背景技術
[0002] 半導体回路等の被試験デバイスを試験する試験項目として、電圧印加電流測定、 及び電流印加電圧測定等の直流試験が知られてレ、る。例えば電圧印加電流測定に おいては、被試験デバイスに所定の直流電圧を印加した状態において、被試験デバ イスの静止時又は動作時に被試験デバイスに流れる直流電流を検出する。当該直 流電流が所定の範囲内に無い場合、被試験デバイスを不良と判定する。
[0003] 従来、被試験デバイスに直流電力を供給する回路として、増幅器を用いた回路が 知られている (例えば、特許文献 1参照)。当該増幅器は、入力電圧を増幅した電圧 を、被試験デバイスに印加する。
特許文献 1 :特開平 5_ 119110号公報
発明の開示
発明が解決しょうとする課題
[0004] しかし、高精度に電圧値が制御され、且つ高電圧の印加電圧を被試験デバイスに 印加する場合、高精度且つ高電圧の増幅器を用いる必要がある。係る増幅器はコス トが高ぐ回路コストが増大してしまう。
[0005] また、例えば特許文献 1に開示されるように、被試験デバイスに一定の電圧を印加 し、被試験デバイスに供給される電流を測定する電圧印加電流測定回路が知られて いる。係る回路において、被試験デバイスに高電圧を印加する場合、回路のそれぞ れの素子において高精度且つ高電圧の素子を用いる必要がある。
[0006] また、特許文献 1の図 1に開示されるように、回路内の一部の素子に対してフローテ イング電源から電源電圧を供給した場合であっても、例えば主増幅器 13、差動増幅 器 21、抵抗器 25については、高精度且つ高電圧の素子を用いる必要がある。この ため、回路コストが増大してしまう。また、回路の一部の素子に対してフローティング 電源を使用した場合、回路構成が複雑となり、回路コストが増大してしまう。
[0007] このため本発明は上記の課題を解決する電力印加回路及び試験装置を提供する ことを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合 わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 課題を解決するための手段
[0008] 上記課題を解決するために、本発明の第 1の形態においては、負荷に直流電力を 印加する電力印加回路であって、負荷に印加すべき印加電圧の電圧範囲に応じた 正及び負の高電圧が電源電圧として与えられ、電源電圧の範囲内において、入力 電圧に応じた電圧を生成して負荷に印加する出力バッファと、出力バッファより高精 度に電圧が生成でき、入力される電圧を増幅して入力電圧を生成し、出力バッファに 入力する主増幅器と、出力バッファが出力する電圧に応じた電圧を基準として、正及 び負の高電圧より電圧差の小さい正及び負のフローティング電圧を生成し、主増幅 器の電源電圧として供給するフローティング電源とを備える電力印加回路を提供する
[0009] 本発明の第 2の形態においては、被試験デバイスを試験する試験装置であって、 被試験デバイスに直流電力を供給する、第 1の形態の電力印加回路と、被試験デバ イスに供給される電圧又は電流を検出する検出部と、検出部が検出した電圧又は電 流に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供 する。
[0010] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐ これらの特徴群のサブコンビネーションもまた、発明となりうる。
図面の簡単な説明
[0011] [図 1]本発明の実施形態に係る電力印加回路 100の構成の一例を示す図である。 [図 2]電力印加回路 100における各電圧を説明する図である。
[図 3]電力印加回路 100の構成の他の例を示す図である。
[図 4]電力印加回路 100の構成の他の例を示す図である。
[図 5]本発明の実施形態に係る電圧測定回路 400の構成の一例を示す図である。
[図 6]本発明の実施形態に係る試験装置 200の構成の一例を示す図である。
[図 7]電力印加回路 100の他の構成例を示す図である。
[図 8]電力印加回路 100の他の構成例を示す図である。
[図 9]電力印加回路 100の他の構成例を示す図である。
[図 10]電圧測定回路 400の他の構成例を示す図である。
符号の説明
[0012] 10···フローティング電源、 12···フォト力プラ、 14···フォト力プラ、 16···電圧コン バータ、 18· ''DAコンバータ、 20···抵抗、 22···主増幅器、 24···抵抗、 26···電 圧検出用増幅器、 28···出力バッファ、 30···電流検出用抵抗、 32—第1の分圧 用抵抗、 34···第 2の分圧用抵抗、 36· "ADコンバータ、 38· ··電流検出用増幅器 、 40···基準 if幅器、 42···ノくッファ、 44、 46、 48、 50、 52'*'11：流電¾§、 54···ノく ッファ、 56···基準バッファ、 100···電力印加回路、 110···パターン入力部、 120· • '検出部、 130· · '判定部、 200·· '試験装置、 300· · ·被試験デバイス、 400· ··電 圧測定回路
発明を実施するための最良の形態
[0013] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範囲に力かる発明を限定するものではなぐまた実施形態の中で説明されている特 徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
[0014] 図 1は、本発明の実施形態に係る電力印加回路 100の構成の一例を示す図である 。電力印加回路 100は、負荷に直流電力を印加する回路である。本例において電力 印加回路 100は、半導体回路等の被試験デバイス 300に、所定の直流電圧を印加 した場合における、被試験デバイス 300に供給される直流電流を測定する。
[0015] 電力印加回路 100は、フローティング電源 10、フォトカプラ 12、フォトカプラ 14、電 圧コンバータ 16、 DAコンバータ 18、 ADコンバータ 36、主増幅器 22、出力バッファ 28、電圧検出用増幅器 26、基準増幅器 40、電流検出用増幅器 38、抵抗 20、抵抗 24、電流検出用抵抗 30、第 1の分圧用抵抗 32、及び第 2の分圧用抵抗 34を備える
[0016] フォト力ブラ 12は、被試験デバイス 300に印加すべき印加電圧の電圧値を示す光 信号のデジタルデータを受け取り、 DAコンバータ 18に供給する。電力印加回路 10 0は、フォトカプラ 12に代えて、パルストランス等のアイソレータを備えてもよレ、。つまり 、 DAコンバータ 18は、電力印加回路 100の外部と電気的に絶縁される。 DAコンパ ータ 18は、受け取ったデジタルデータに応じた電圧値の直流電圧を出力する。 DA コンバータ 18は、光信号のデジタルデータに基づいて当該直流電圧を生成してよく 、また光電変換回路等により電気信号に変換されたデジタルデータに基づいて当該 直流電圧を生成してもよレヽ。
[0017] 主増幅器 22は、 DAコンバータ 18が出力する直流電圧を増幅した入力電圧を、出 力バッファ 28に入力する。本例において主増幅器 22は、当該入力電圧として、被試 験デバイス 300に印加すべき印加電圧を生成する。この場合、出力バッファ 28は電 圧フォロワ回路であってよい。また、主増幅器 22は、例えば差動増幅器であってよい 。主増幅器 22における増幅率は、主増幅器 22の負入力端子と DAコンバータ 18とを 電気的に接続する抵抗 20の抵抗値、及び主増幅器 22の負入力端子に接続される 帰還経路に設けられた抵抗 24の抵抗値の比により定まる。例えば、抵抗 20の抵抗 値を Rs、抵抗 24の抵抗値を Rfとした場合、主増幅器 22の増幅率は、— Rf/Rsによ り定まる。
[0018] 出力バッファ 28は、主増幅器 22から入力される入力電圧に応じた電圧を生成して 出力する。本例において出力バッファ 28は電圧フォロワ回路であり、入力電圧に応じ た印加電圧を出力する。また、出力バッファ 28には、負荷に印加すべき印加電圧の 電圧範囲に応じた正及び負の高電圧（ + HIGH, - HIGH)が電源電圧として与え られる。つまり、出力バッファ 28は、当該電源電圧の範囲内における印加電圧を出 力できる。
[0019] 上述したように、主増幅器 22において被試験デバイス 300に印加すべき印加電圧 を生成し、出力バッファ 28は、当該印加電圧を被試験デバイス 300に印加する。この ため、主増幅器 22は、出力バッファ 28より高精度の増幅器であることが好ましい。例 えば、主増幅器 22は、出力バッファ 28より微小な入力電圧を精度よく増幅してよい。
[0020] フローティング電源 10は、出力バッファ 28が出力する印加電圧を基準として、正及 び負のフローティング電圧（+VF、 _VF)を生成する。当該正及び負のフローテイン グ電圧の電圧差は、出力バッファ 28に供給される正及び負の電源電圧の電圧差より 小さくてよレ、。また、フローティング電源 10は、出力バッファ 28が出力する印加電圧 を中点として、正及び負のフローティング電圧を生成してよレ、。また、フローティング 電源 10は、例えば DC/DCコンバータであり、直流電源 52が生成する電圧に基づ いて、当該フローティング電圧を生成してよい。
[0021] フローティング電源 10は、生成したフローティング電圧を、主増幅器 22の電源電圧 として供給する。つまり、主増幅器 22は、当該正及び負のフローティング電圧の範囲 内の電圧を生成できる。当該フローティング電圧は、印加電圧を中点とした電圧であ るので、主増幅器 22は、当該フローティング電圧の電圧範囲内で、印加電圧を生成 すること力 Sできる。
[0022] 上述したように、正及び負のフローティング電圧の電圧差は、出力バッファ 28の正 及び負の電源電圧の電圧差より小さくてよレ、。このため、主増幅器 22は、出力バッフ ァ 28に比べ低電圧の増幅器を用いることができる。例えば主増幅器 22は、出力バッ ファ 28に含まれるトランジスタより耐圧の小さいトランジスタを用いてよい。
[0023] このように、主増幅器 22として高精度且つ低電圧の増幅器を用い、出力バッファ 2 8として低精度且つ高電圧の増幅器を用いることにより、高精度且つ高電圧の印加 電圧を生成することができる。つまり、高精度且つ高電圧の増幅器を用いずとも、高 精度且つ高電圧の印加電圧を生成することができる。このため、回路コストを低減す ること力 Sできる。
[0024] 基準増幅器 40は、フローティング電源 10から電源電圧が供給される回路の基準電 圧を生成する。例えば基準増幅器 40は、主増幅器 22が出力する電圧の基準となる 基準電圧を、出力バッファ 28が出力する電圧に基づいて生成し、主増幅器 22に入 力する。本例においてフローティング電源 10は、フローティング電圧を基準増幅器 4 0の電源電圧として更に供給する。基準増幅器 40には、電源電圧として正及び負の フローティング電圧が与えられるので、基準増幅器 40は、正及び負のフローティング 電圧の電圧範囲内において基準電圧を生成する。このような構成により、基準増幅 器 40として低電圧の増幅器を用いることができる。
[0025] また基準増幅器 40は、当該基準電圧を主増幅器 22の正入力端子に入力してよい 。また基準増幅器 40は、被試験デバイス 300に印加される印加電圧を分圧した電圧 を受け取り、当該電圧を主増幅器 22に入力する電圧フォロワ回路であってよい。主 増幅器 22は、当該基準電圧と、負入力端子との電圧差を増幅して出力する。
[0026] 電圧検出用増幅器 26は、被試験デバイス 300に印加される印加電圧を、抵抗 24 を介して主増幅器 22に帰還し、主増幅器 22が出力する印加電圧を略一定の電圧に 保持させる。本例において電圧検出用増幅器 26は電圧フォロワ回路であり、電圧検 出用増幅器 26の出力端は、主増幅器 22の負入力端に接続される。フローティング 電源 10は、フローティング電圧を、電圧検出用増幅器 26の電源電圧として供給して よい。このような構成により、電圧検出用増幅器 26として、低電圧の増幅器を用いる こと力 Sできる。
[0027] 第 1の分圧用抵抗 32及び第 2の分圧用抵抗 34は、被試験デバイス 300に印加さ れる印加電圧を分圧する。本例における第 1の分圧用抵抗 32及び第 2の分圧用抵 抗 34は、電圧検出用増幅器 26と、接地電位との間に直列に設けられる。つまり、第 1 の分圧用抵抗 32の抵抗値を Rl、第 2の分圧用抵抗 34の抵抗値を R2とし、印加電 圧を Vinとすると、基準電圧 Vgndは、 R2 XVin/ (Rl +R2)であらわされる。
[0028] 本例において第 1の分圧用抵抗 32は、一端が電圧検出用増幅器 26に接続され、 印加電圧が与えられる。また第 1の分圧用抵抗 32の他端は、第 2の分圧用抵抗 34に 電気的に接続される。また第 2の分圧用抵抗 34は、一端は第 1の分圧用抵抗 32に 電気的に接続され、他端に接地電位が与えられる。また、第 2の分圧用抵抗 34の抵 抗値は、第 1の分圧用抵抗 32の抵抗値以上であってよい。また、第 1の分圧用抵抗 3 2の耐圧は、第 2の分圧用抵抗 34の耐圧より小さくてょレ、。
[0029] 第 1の分圧用抵抗 32及び第 2の分圧用抵抗 34の接続点は、基準増幅器の正入力 端子に接続される。基準増幅器 40は、第 1の分圧用抵抗 32及び第 2の分圧用抵抗 34が分圧した電圧に基づいて、基準電圧を生成する。本例において基準増幅器 40 は、当該分圧された電圧を基準電圧として出力する。また、基準増幅器 40は、電流 検出用増幅器 38に当該基準電圧を更に供給してよい。
[0030] 電流検出用抵抗 30は、出力バッファ 28の出力端と、被試験デバイス 300との間に 設けられる。電流検出用増幅器 38は、電流検出用抵抗 30の両端に印加される電圧 を検出する。電流検出用増幅器 38は、例えば差動増幅器であって、正及び負入力 端に電流検出用抵抗 30の両端の電位が入力される。またフローティング電源 10は、 フローティング電圧を電流検出用増幅器 38の電源電圧として更に供給する。このよう な構成により、電流検出用増幅器 38として低電圧の増幅器を用いることができる。
[0031] ADコンバータ 36は、電流検出用増幅器 38が出力する電圧に基づいて、被試験 デバイス 300に供給される電流値を検出する電流検出部として機能する。 ADコンパ ータ 36は、電流検出用増幅器 38が出力する電圧値をデジタル値に変換する。フォト カプラ 14は、 ADコンバータ 36が出力するデジタルデータの光信号を外部に伝送す る。電力印加回路 100は、 ADコンバータ 36が出力するデジタルデータを光信号に 変換する電光変換回路を更に備えてよい。
[0032] 電圧コンバータ 16は、正のフローティング電圧を所定の電圧に変換し、 DAコンパ ータ 18及び ADコンバータ 36の正側の電源電圧として供給する。また、基準増幅器 40は、基準電圧を、 DAコンバータ 18及び ADコンバータ 36の負側の電源電圧とし て供給する。
[0033] また、電力印加回路 100は、複数の直流電源（44、 46、 48、 50)及びバッファ 42を 更に備えてよい。バッファ 42は、被試験デバイス 300の GND基準電圧を出力する。 本例にぉレ、て被試験デバイス 300の GND基準電圧は接地電位である。直流電源 4 4及び 46は、バッファ 42の正及び負の電源電圧をそれぞれ生成する。また直流電源 48及び 50は、出力バッファ 28の正及び負の電源電圧をそれぞれ生成する。
[0034] 以上説明した電力印加回路 100によれば、高精度且つ高電圧の増幅器を使用せ ずに、高精度且つ高電圧の印加電圧を被試験デバイス 300に印加することができる 。また、出力バッファ 28及び第 2の分圧用抵抗 34以外の素子は、低電圧の素子を用 レ、ることができる。このため、回路コストを低減することができる。
[0035] 図 2は、電力印加回路 100における各電圧を説明する図である。上述したように、 出力バッファ 28には、正及び負の電源電圧（ + HIGH、—HIGH)が供給される。正 及び負の電源電圧により規定される電圧範囲は、被試験デバイス 300への印加電圧 が取りうる電圧範囲を含むことが好ましい。
[0036] 出力バッファ 28は、当該電源電圧の電圧範囲内における印加電圧を出力する。フ ローテイング電源 10は、当該印加電圧を中点として正及び負のフローティング電圧 ( +VF、 _VF)を生成する。正のフローティング電圧は、印加電圧に所定の電圧を加 えた電圧であり、負のフローティング電圧は、印加電圧から当該所定の電圧を減じた 電圧である。また、正及び負のフローティング電圧は、電源電圧（ + HIGH、 -HIG H)の電圧範囲内に含まれてよい。主増幅器 22、電圧検出用増幅器 26、基準増幅 器 40、及び電流検出用増幅器 38は、印加電圧近傍の電圧を出力するので、当該フ ローテイング電圧を電源電圧として供給すれば駆動することができる。また、フローテ イング電圧は、印加電圧に追従して変動する。
[0037] 基準増幅器 40は、上述したように印加電圧を、第 1の分圧用抵抗 32の抵抗値 R1 及び第 2の分圧用抵抗 34の抵抗値 R2で分圧した基準電圧を出力する。当該基準 電圧は、正のフローティング電圧（+VF)以下であり、負のフローティング電圧（一 VF )以上であってよい。主増幅器 22及び電流検出用増幅器 38等の差動増幅器は、当 該基準電圧を基準とした電圧を出力する。
[0038] 図 3は、電力印加回路 100の構成の他の例を示す図である。本例において電力印 加回路 100は、半導体回路等の被試験デバイス 300に、所定の直流電流を供給し た場合における、被試験デバイス 300に印加される直流電圧を測定する。
[0039] 本例における電力印加回路 100は、図 1に関連して説明した電力印加回路 100に 対し、バッファ 54を更に備える。他の構成要素は、図 1において同一の符号を付して 説明した構成要素と同様の機能を有してよい。
[0040] また、本例における電力印加回路 100においては、電流検出用増幅器 38が出力 する電圧が、抵抗 24を介して主増幅器 22の負入力端子に帰還される。これにより、 出力バッファ 28が出力する電流を略一定の電流に保持させることができる。
[0041] また、本例における電力印加回路 100においては、電圧検出用増幅器 26が出力 する電圧が、バッファ 54を介して ADコンバータ 36に入力される。本例における電力 印加回路 100は、バッファ 54を有さなくともよレ、。本例における ADコンバータ 36は、 電圧検出用増幅器 26が出力する電圧に基づいて、被試験デバイス 300に印加され る印加電圧の電圧値を検出する電圧検出部として機能する。フローティング電源 10 は、フローティング電圧をバッファ 54の電源電圧として更に供給する。
[0042] このような構成により、電力印加回路 100は、電流印加電圧測定を行うことができる 。また、図 1において説明した電力印加回路 100と同様に、高精度且つ高電圧の増 幅器を使用せずに、高精度且つ高電圧の印加電圧を被試験デバイス 300に印加す ること力 Sできる。また、出力バッファ 28及び第 2の分圧用抵抗 34以外の素子は、低電 圧の素子を用いることができる。このため、回路コストを低減することができる。
[0043] 図 4は、電力印加回路 100の構成の他の例を示す図である。本例における電力印 加回路 100は、半導体回路等の被試験デバイス 300に、所定の直流電流を供給し た場合における、被試験デバイス 300に印加される直流電圧を測定する。
[0044] 本例における電力印加回路 100は、図 3に関連して説明した電力印加回路 100に 対し、同一の構成要素を有し、構成要素間の接続が異なる。本例における電圧検出 用増幅器 26の出力端は、第 1の分圧用抵抗 32及び基準増幅器 40の正入力端子に 接続される。基準増幅器 40は、図 3における基準増幅器 40と同様に、基準電圧を主 増幅器 22及び電流検出用増幅器 38に供給する。
[0045] また、バッファ 54の正入力端子は、第 1の分圧用抵抗 32及び第 2の分圧用抵抗 34 の接続点と、電気的に接続される。つまり、バッファ 54は、被試験デバイス 300に印 加される印加電圧を第 1の分圧用抵抗 32及び第 2の分圧用抵抗 34の抵抗比で分圧 した電圧を、 ADコンバータ 36に入力する。
[0046] このような構成によっても、図 3において説明した電力印加回路 100と同様に、電流 印加電圧測定を行うことができる。また、図 1において説明した電力印加回路 100と 同様に、高精度且つ高電圧の増幅器を使用せずに、高精度且つ高電圧の印加電 圧を被試験デバイス 300に印加することができる。また、出力バッファ 28及び第 2の 分圧用抵抗 34以外の素子は、低電圧の素子を用いることができる。このため、回路 コストを低減すること力 Sできる。
[0047] 図 5は、本発明の実施形態に係る電圧測定回路 400の構成の一例を示す図である 。電圧測定回路 400は、入力電圧 Vinの電圧値を測定する回路であり、フローテイン グ電源 10、フォトカプラ 12、フォトカプラ 14、電圧コンバータ 16、 DAコンバータ 18、 ADコンバータ 36、主増幅器 22、出力バッファ 28、電圧検出用増幅器 26、抵抗 20、 抵抗 24、電流検出用抵抗 30、基準増幅器 40、第 1の分圧用抵抗 32、及び第 2の分 圧用抵抗 34を備える。本例における電圧測定回路 400は、図 1において説明した電 力印加回路 100の構成から、電流検出用増幅器 38を除去し、各構成要素の接続関 係を変更した構成を有する。
[0048] 電圧測定回路 400は、各構成要素の接続を、図 1において説明した電力印加回路
100のように接続するカ 又は電圧測定回路 400のように接続するかを切り替える切 替器を更に備えてよい。これにより、当該回路を、電圧測定回路 400又は電力印加 回路 100のレ、ずれとしても機能させること力 Sできる。
[0049] 電圧検出用増幅器 26には、測定すべき入力電圧 Vinが入力される。電圧検出用 増幅器 26の出力電圧は、第 1の分圧用抵抗 32及び第 2の分圧用抵抗 34により分圧 され、 ADコンバータ 36に入力される。これにより、広い測定レンジで入力電圧 Vinの 電圧値を測定することができる。
[0050] また、電圧検出用増幅器 26の出力端は、基準増幅器 40の正入力端子に接続され る。基準増幅器 40は、図 1における基準増幅器 40と同様に、基準電圧を主増幅器 2 2、 DAコンバータ 18、及び ADコンバータ 36に供給する。
[0051] 出力バッファ 28の出力端は、フローティング電源 10の中点電位に接続される。また 、出力バッファ 28の出力端は、抵抗 24を介して主増幅器 22の正入力端に接続され る。また、出力バッファ 28の出力端は、電流検出用抵抗 30を介して開放される。
[0052] 主増幅器 22は、与えられる電圧を増幅し、出力バッファ 28に供給する。出力バッフ ァ 28が出力する電圧は、フローティング電圧の中点となり、当該フローティング電圧 が電圧検出用増幅器 26、主増幅器 22、及び基準増幅器 40の電源電圧となる。この ため、主増幅器 22は、電圧測定回路 400が入力電圧 Vinを測定動作できるように、 入力電圧 Vinに応じた電圧を出力してよレ、。例えば、主増幅器 22は、入力電圧 Vin の電圧値として予想される電圧値の近傍の電圧を出力してよい。
[0053] また、 DAコンバータ 18は、正の電源電圧として正のフローティング電圧を受け取り 、負の電源電圧として基準電圧を受け取る。また、 ADコンバータ 36は、正の電源電 圧として、正のフローティング電圧を電圧コンバータ 16を介して受け取り、負の電源 電圧として基準電圧を受け取る。このような構成により、電力印加回路 100と同様の 回路を用いて、入力電圧 Vinを広い測定レンジで測定することができる。
[0054] 図 6は、本発明の実施形態に係る試験装置 200の構成の一例を示す図である。試 験装置 200は、半導体回路等の被試験デバイス 300を試験する装置であって、パタ ーン入力部 110、電力印加回路 100、検出部 120、及び判定部 130を備える。
[0055] 電力印加回路 100は、被試験デバイス 300に直流電力を供給する。例えば電力印 加回路 100は、電圧印加電流測定を行う場合に所定の直流電圧を被試験デバイス 3 00に印加し、電流印加電圧測定を行う場合に所定の直流電流を被試験デバイス 30 0に印加する。電力印加回路 100は、図 1から図 4において説明したいずれかの電力 印加回路 100であってよぐ図 7から図 9において後述するいずれかの電力印加回路 100であってもよい。
[0056] 検出部 120は、被試験デバイス 300に印加される直流電圧又は直流電流を検出す る。例えば検出部 120は、電圧印加電流測定を行う場合に当該直流電流を検出し、 電流印加電圧測定を行う場合に当該直流電圧を検出する。また、図 6においては、 電力印加回路 100及び検出部 120を分離して示しているが、検出部 120は電力印 加回路 100の内部に設けられてよい。例えば検出部 120は、図 1から図 4において説 明した ADコンバータ 36及びフォトカプラ 14であってよい。
[0057] 判定部 130は、検出部 120が検出した直流電圧又は直流電流に基づいて、被試 験デバイス 300の良否を判定する。例えば判定部 130は、当該直流電圧又は直流 電流が所定の範囲内であるか否かにより、被試験デバイス 300の良否を判定してよ レ、。
[0058] パターン入力部 110は、被試験デバイス 300に試験パターンを入力する。被試験 デバイス 300の動作時における直流試験を行う場合、検出部 120は、パターン入力 部 110が試験パターンを出力している状態における、直流電圧又は直流電流を検出 する。また、被試験デバイス 300の静止時における直流試験を行う場合、検出部 120 は、パターン入力部 110が試験パターンを出力していない状態における、直流電圧 又は直流電流を検出する。
[0059] 本例における試験装置 200によれば、電力印加回路 100が、低コストで高電圧且 つ高精度の電圧を印加することができるので、高電圧の被試験デバイス 300を低コス トで精度よく試験することができる。
[0060] 図 7は、電力印加回路 100の他の構成例を示す図である。本例における電力印加 回路 100は、図 1に示した電力印加回路 100の構成に加え、基準バッファ 56を更に 備える。また、図 1に示した電力印加回路 100は、出力バッファ 28が出力する電圧を 、フローティング電源 10の中点電圧とした力 本例における電力印加回路 100は、基 準バッファ 56が出力する電圧を、フローティング電源 10の中点電圧とする。他の構 成は、図 1に関連して説明した電力印加回路 100と同一であってよい。
[0061] 基準バッファ 56は、基準増幅器 40が出力する基準電圧と略等しい電圧を出力する 。本例において基準バッファ 56は、基準電圧を受け取り、略 1倍のゲインで出力する ボルテージフォロワ回路であってよい。基準バッファ 56は、基準電圧と略等しい電圧 を、フローティング電源 10の中点電圧として、フローティング電源 10に供給する。
[0062] このような構成により、 DAコンバータ 18及び主増幅器 22の基準電圧と、フローティ ング電源 10の中点電圧とを略等しくすることができる。 DAコンバータ 18及び主増幅 器 22の基準電圧と、フローティング電源 10の中点電圧とが異なる場合、 DAコンバー タ 18に設定できる電圧範囲が狭くなつてしまう。
[0063] 例えば、基準電圧及び中点電圧が、例えば共に 0Vであり、正のフローティング電 圧が中点電圧より 15V大きい電圧（+ 10V)、負のフローティング電圧が中点電圧よ り 15V小さい電圧（― 20V)とする。この場合、主増幅器 22の電源電圧は、正側が + 15V、負側が— 15Vとなる。主増幅器 22は、基準電圧（0V)と入力電圧との差分に 応じた電圧を、電源電圧の範囲内（_ 15V〜 + 15V)で出力するので、 DAコンバー タ 18に設定できる電圧の上限は、 15Vに応じた値となる。
[0064] これに対し、基準電圧が 0Vであり、中点電圧が— 5Vである場合、主増幅器 22の 電源電圧は、正側が + 10V、負側が— 20Vとなる。このため、 DAコンバータ 18に設 定できる電圧の上限は、 + 10Vに応じた値となり、設定可能な電圧範囲が狭くなつて しまう。 [0065] 本例における電力印加回路 100は、上述したように、 DAコンバータ 18及び主増幅 器 22の基準電圧と、フローティング電源 10の中点電圧とを略等しくするので、 DAコ ンバータ 18に設定可能な電圧範囲が狭くなることを防ぐことができる。
[0066] また、基準バッファ 56は、出力バッファ 28の電源電圧（ + HIGH、一HIGH)と略同 一の電源電圧を受け取る。つまり、直流電源 48及び直流電源 50から電源電圧を受 け取る。このため、例えば電圧検出用増幅器 26、第 1の分圧用抵抗 32、第 2の分圧 用抵抗 34、バッファ 42、直流電源 46、直流電源 48、基準バッファ 56、及びフローテ イング電源 10を含む電流ループを形成することができる。これにより第 1の分圧用抵 抗 32及び第 2の分圧用抵抗 34に電流を流すことができる。
[0067] また、基準バッファ 56が出力可能な電力は、出力バッファ 28より小さくてよレ、。例え ば、基準バッファ 56が出力可能な電流の上限値は、出力バッファ 28が出力可能な 電流の上限値より小さくてよい。また、基準バッファ 56の回路規模は、出力バッファ 2 8の回路規模より小さくてよい。また、基準バッファ 56の電圧出力精度は、主増幅器 2 2より低くてよい。
[0068] 本例における電力印加回路 100は、高電圧のバッファである基準バッファ 56を追 加することにより、図 1において説明した電力印加回路 100に対し、設定可能な電圧 範囲を広げることができる。上述したように、基準バッファ 56の回路規模は比較的に 小さくてよいので、回路規模をそれほど増大させずに、設定可能な電圧範囲を広げ ること力 Sできる。
[0069] 図 8は、電力印加回路 100の他の構成例を示す図である。本例における電力印加 回路 100は、図 3に示した電力印加回路 100の構成に加え、基準バッファ 56を更に 備える。また、図 3に示した電力印加回路 100は、出力バッファ 28が出力する電圧を 、フローティング電源 10の中点電圧とした力 本例における電力印加回路 100は、基 準バッファ 56が出力する電圧を、フローティング電源 10の中点電圧とする。他の構 成は、図 3に関連して説明した電力印加回路 100と同一であってよい。また、基準バ ッファ 56は、図 7において説明した基準バッファ 56と同一であってよい。
[0070] 基準バッファ 56は、基準増幅器 40が出力する基準電圧を受け取り、略 1倍のゲイ ンで出力するボルテージフォロワ回路であってよレ、。基準バッファ 56は、基準電圧と 略等しい電圧を、フローティング電源 10の中点電圧として、フローティング電源 10に 供給する。また、基準バッファ 56は、出力バッファ 28の電源電圧（ + HIGH HIG H)と略同一の電源電圧を受け取ってよい。つまり、直流電源 48及び直流電源 50か ら電源電圧を受け取ってよい。また、基準バッファ 56が出力可能な電力は、出力バッ ファ 28より小さくてよい。このような構成により、図 7において説明した電力印加回路 1 00と同様に、 DAコンバータ 18に設定可能な電圧範囲を広げることができる。
[0071] 図 9は、電力印加回路 100の他の構成例を示す図である。本例における電力印加 回路 100は、図 4に示した電力印加回路 100の構成に加え、基準バッファ 56を更に 備える。また、図 4に示した電力印加回路 100は、出力バッファ 28が出力する電圧を 、フローティング電源 10の中点電圧とした力 本例における電力印加回路 100は、基 準バッファ 56が出力する電圧を、フローティング電源 10の中点電圧とする。他の構 成は、図 4に関連して説明した電力印加回路 100と同一であってよい。また、基準バ ッファ 56は、図 7において説明した基準バッファ 56と同一であってよい。
[0072] 基準バッファ 56は、基準増幅器 40が出力する基準電圧を受け取り、略 1倍のゲイ ンで出力するボルテージフォロワ回路であってよレ、。基準バッファ 56は、基準電圧と 略等しい電圧を、フローティング電源 10の中点電圧として、フローティング電源 10に 供給する。また、基準バッファ 56は、出力バッファ 28の電源電圧（ + HIGH HIG H)と略同一の電源電圧を受け取ってよい。つまり、直流電源 48及び直流電源 50か ら電源電圧を受け取ってよい。また、基準バッファ 56が出力可能な電力は、出力バッ ファ 28より小さくてよい。このような構成により、図 7において説明した電力印加回路 1 00と同様に、 DAコンバータ 18に設定可能な電圧範囲を広げることができる。
[0073] 図 10は、電圧測定回路 400の他の構成例を示す図である。本例における電圧測 定回路 400は、図 5に示した電圧測定回路 400の構成に加え、基準バッファ 56を更 に備える。また、図 5に示した電圧測定回路 400は、出力バッファ 28が出力する電圧 を、フローティング電源 10の中点電圧とした力 本例における電力印加回路 100は、 基準バッファ 56が出力する電圧を、フローティング電源 10の中点電圧とする。他の 構成は、図 5に関連して説明した電圧測定回路 400と同一であってよい。また、基準 バッファ 56は、図 7において説明した基準バッファ 56と同一であってよい。 [0074] 基準バッファ 56は、基準増幅器 40が出力する基準電圧を受け取り、略 1倍のゲイ ンで出力するボルテージフォロワ回路であってよレ、。基準バッファ 56は、基準電圧と 略等しい電圧を、フローティング電源 10の中点電圧として、フローティング電源 10に 供給する。また、基準バッファ 56は、出力バッファ 28の電源電圧（ + HIGH、—HIG H)と略同一の電源電圧を受け取ってよい。つまり、直流電源 48及び直流電源 50か ら電源電圧を受け取ってよい。また、基準バッファ 56が出力可能な電力は、出力バッ ファ 28より小さくてよい。このような構成により、図 7において説明した電力印加回路 1 00と同様に、 DAコンバータ 18に設定可能な電圧範囲を広げることができる。
[0075] また、以上において説明した電力印加回路 100及び電圧測定回路 400は、第 2の 分圧用抵抗 34と並列に設けたバイパスコンデンサを更に備えてよい。このような構成 により、急峻な電源変動を緩和することができる。
[0076] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実 施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または 改良をカ卩えることが可能であることが当業者に明らかである。その様な変更または改 良をカ卩えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から 明らかである。
[0077] 以上から明ら力なように、本発明の実施形態によれば、高電圧且つ高精度の電圧 を、低コストの回路で生成することができる。また高電圧の被試験デバイスを低コスト で精度よく試験することができる。また、 DAコンバータに設定可能な電圧範囲が狭く なることを防ぐこと力 Sできる。

Claims

請求の範囲
[1] 負荷に直流電力を印加する電力印加回路であって、
前記負荷に印加すべき印加電圧の電圧範囲に応じた正及び負の高電圧が電源電 圧として与えられ、前記電源電圧の範囲内において、入力電圧に応じた電圧を生成 して前記負荷に印加する出力バッファと、
前記出力バッファより高精度に電圧が生成でき、入力される電圧を増幅して前記入 力電圧を生成し、前記出力バッファに入力する主増幅器と、
前記出力バッファが出力する電圧に応じた電圧を基準として、前記正及び負の高 電圧より電圧差の小さい正及び負のフローティング電圧を生成し、前記主増幅器に 電源電圧として供給するフロ一ティング電源と
を備える電力印加回路。
[2] 前記主増幅器が出力する電圧の基準となる基準電圧を、前記出力バッファが出力 する電圧に基づいて生成し、前記主増幅器に供給する基準増幅器を更に備える 請求項 1に記載の電力印加回路。
[3] 前記フローティング電源は、前記フローティング電圧を前記基準増幅器の電源とし て更に供給する
請求項 2に記載の電力印加回路。
[4] 前記負荷に印加される前記印加電圧を分圧する第 1及び第 2の分圧用抵抗を更に 備え、
前記基準増幅器は、前記第 1及び第 2の分圧用抵抗が前記印加電圧を分圧した 電圧に基づいて、前記基準電圧を生成する
請求項 2に記載の電力印加回路。
[5] 前記第 1の分圧用抵抗は、一端に前記印加電圧が与えられ、他端が前記第 2の分 圧用抵抗に接続され、
前記第 2の分圧用抵抗は、抵抗値が前記第 1分圧用抵抗の抵抗値以上であり、一 端が前記第 1の分圧用抵抗に接続され、他端が接地電位に接続される
請求項 4に記載の電力印加回路。
[6] 前記主増幅器に入力する直流電圧を、前記基準増幅器が出力する電圧を基準電 圧として生成する DAコンバータを更に備える
請求項 2に記載の電力印加回路。
[7] 前記フローティング電源は、前記出力バッファが出力する電圧を基準として、前記 フローティング電圧を生成する
請求項 1に記載の電力印加回路。
[8] 前記フローティング電源は、前記基準増幅器が出力する電圧に応じた電圧を基準 として、前記フローティング電圧を生成する
請求項 2に記載の電力印加回路。
[9] 前記基準増幅器が前記主増幅器に入力する前記基準電圧を分岐して受け取り、 前記基準電圧と略等しい電圧を出力する基準バッファを更に備え、
前記フローティング電源は、前記基準バッファが出力する電圧を基準として、前記 フローティング電圧を生成する
請求項 8に記載の電力印加回路。
[10] 前記基準バッファは、出力可能な電力が、前記出力バッファより小さい
請求項 9に記載の電力印加回路。
[11] 前記基準バッファは、前記出力バッファと略同一の電源電圧が与えられ、
前記基準増幅器は、前記フローティング電圧が電源電圧として与えられる 請求項 10に記載の電力印加回路。
[12] 前記基準バッファは、前記基準増幅器が出力する前記基準電圧を受け取り、略 1 倍のゲインで出力する
請求項 10に記載の電力印加回路。
[13] 前記負荷に印加される前記印加電圧を分岐して受け取り、前記印加電圧を前記主 増幅器に帰還させることにより、前記印加電圧を略一定の電圧に保持させる電圧検 出用増幅器を更に備え、
前記フローティング電源は、前記フローティング電圧を前記電圧検出用増幅器の 電源電圧として更に供給する
請求項 1に記載の電力印加回路。
[14] 前記出力バッファと前記負荷との間に設けられた電流検出用抵抗と、 前記電流検出用抵抗の両端に印加される電圧を検出する電流検出用増幅器と、 前記電流検出用増幅器の出力電圧に基づいて、前記負荷に供給される電流値を 検出する電流検出部と
を更に備え、
前記フローティング電源は、前記フローティング電圧を前記電流検出用増幅器の 電源電圧として更に供給する
請求項 13に記載の電力印加回路。
[15] 前記出力バッファと前記負荷との間に設けられた電流検出用抵抗と、
前記電流検出用抵抗の両端に印加される電圧を検出し、検出した電圧を前記主増 幅器に帰還させることにより、前記負荷に供給される電流を略一定に保持させる電流 検出用増幅器を更に備え、
前記フローティング電源は、前記フローティング電圧を前記電流検出用増幅器の 電源電圧として更に供給する
請求項 1に記載の電力印加回路。
[16] 前記負荷に印加される前記印加電圧を分岐して受け取り、前記印加電圧に応じた 電圧を出力する電圧検出用増幅器と、
前記電圧検出用増幅器の出力電圧に基づいて、前記印加電圧の電圧値を検出す る電圧検出部と
を更に備え、
前記フローティング電源は、前記フローティング電圧を前記電圧検出用増幅器の 電源電圧として更に供給する
請求項 15に記載の電力印加回路。
[17] 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに直流電力を供給する、請求項 1に記載の電力印加回路と、 前記被試験デバイスに供給される電圧又は電流を検出する検出部と、 前記検出部が検出した電圧又は電流に基づいて、前記被試験デバイスの良否を 判定する判定部と
を備える試験装置。
PCT/JP2007/053798 2006-04-28 2007-02-28 電力印加回路、及び試験装置 WO2007125680A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2007800154099A CN101432630B (zh) 2006-04-28 2007-02-28 功率外加电路,及测试设备
JP2007511115A JP4977013B2 (ja) 2006-04-28 2007-02-28 電力印加回路、及び試験装置
EP07715073A EP2017633B1 (en) 2006-04-28 2007-02-28 Power applying circuit and testing apparatus
US11/683,436 US7482829B2 (en) 2006-04-28 2007-03-08 Electric power applying circuit and test apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-126608 2006-04-28
JP2006126608 2006-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/683,436 Continuation US7482829B2 (en) 2006-04-28 2007-03-08 Electric power applying circuit and test apparatus

Publications (1)

Publication Number Publication Date
WO2007125680A1 true WO2007125680A1 (ja) 2007-11-08

Family

ID=38647720

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/053798 WO2007125680A1 (ja) 2006-04-28 2007-02-28 電力印加回路、及び試験装置

Country Status (6)

Country Link
US (1) US7482829B2 (ja)
EP (1) EP2017633B1 (ja)
JP (1) JP4977013B2 (ja)
KR (1) KR101024220B1 (ja)
CN (1) CN101432630B (ja)
WO (1) WO2007125680A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009121843A (ja) * 2007-11-12 2009-06-04 Yokogawa Electric Corp 電圧印加／電流測定装置
JP2013223003A (ja) * 2012-04-13 2013-10-28 Advantest Corp Ｄａ変換装置及びそれを用いた電子ビーム露光装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627446B2 (ja) * 2005-02-25 2011-02-09 株式会社アドバンテスト 電流測定装置、試験装置、電流測定方法、および試験方法
EP2073095A3 (en) * 2007-12-20 2013-03-27 Koninklijke KPN N.V. Measurement device and monitoring system for processing units
KR101226404B1 (ko) * 2008-06-09 2013-01-24 가부시키가이샤 어드밴티스트 반도체 집적 회로 및 시험 장치
US8331851B2 (en) * 2008-07-28 2012-12-11 Verizon Patent And Licensing Inc. Very small aperture terminal (VSAT) site diagnostics
CN115656610B (zh) * 2022-12-29 2023-04-14 南方电网调峰调频发电有限公司 一种励磁***的可控硅支路电流测量装置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327691A (ja) * 1995-05-31 1996-12-13 Sony Tektronix Corp 電気特性測定装置及び電圧発生回路
US5773990A (en) 1995-09-29 1998-06-30 Megatest Corporation Integrated circuit test power supply
US6087843A (en) 1997-07-14 2000-07-11 Credence Systems Corporation Integrated circuit tester with test head including regulating capacitor
JP2000292478A (ja) * 1999-04-09 2000-10-20 Advantest Corp Ｉｃ試験方法及びｉｃ試験装置
US6556034B1 (en) 2000-11-22 2003-04-29 Teradyne, Inc. High speed and high accuracy DUT power supply with active boost circuitry

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119110A (ja) 1991-10-25 1993-05-18 Advantest Corp 直流測定器
KR100693540B1 (ko) * 2001-07-17 2007-03-14 주식회사 아도반테스토 입출력 회로, 및 시험 장치
WO2004053507A1 (ja) * 2002-12-11 2004-06-24 Advantest Corporation 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ
JP4630122B2 (ja) * 2005-05-11 2011-02-09 株式会社アドバンテスト 試験装置、及び試験方法
JP4947986B2 (ja) * 2006-02-02 2012-06-06 株式会社アドバンテスト 試験装置および試験方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327691A (ja) * 1995-05-31 1996-12-13 Sony Tektronix Corp 電気特性測定装置及び電圧発生回路
US5773990A (en) 1995-09-29 1998-06-30 Megatest Corporation Integrated circuit test power supply
US6087843A (en) 1997-07-14 2000-07-11 Credence Systems Corporation Integrated circuit tester with test head including regulating capacitor
JP2000292478A (ja) * 1999-04-09 2000-10-20 Advantest Corp Ｉｃ試験方法及びｉｃ試験装置
US6556034B1 (en) 2000-11-22 2003-04-29 Teradyne, Inc. High speed and high accuracy DUT power supply with active boost circuitry

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2017633A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009121843A (ja) * 2007-11-12 2009-06-04 Yokogawa Electric Corp 電圧印加／電流測定装置
JP2013223003A (ja) * 2012-04-13 2013-10-28 Advantest Corp Ｄａ変換装置及びそれを用いた電子ビーム露光装置
US8618970B2 (en) 2012-04-13 2013-12-31 Advantest Corp. DA conversion device and electron beam exposure system using the same

Also Published As

Publication number Publication date
US7482829B2 (en) 2009-01-27
KR20080111494A (ko) 2008-12-23
US20070252571A1 (en) 2007-11-01
EP2017633A1 (en) 2009-01-21
KR101024220B1 (ko) 2011-03-29
CN101432630A (zh) 2009-05-13
CN101432630B (zh) 2010-12-08
JP4977013B2 (ja) 2012-07-18
EP2017633B1 (en) 2012-08-22
JPWO2007125680A1 (ja) 2009-09-10
EP2017633A4 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
US20070103174A1 (en) Direct current test apparatus
JP4977013B2 (ja) 電力印加回路、及び試験装置
US20080018324A1 (en) Voltage-impressed current measuring apparatus and current buffers with switches used therefor
US7446554B2 (en) Direct current measuring apparatus and limiting circuit
EP2562932B1 (en) Integrated circuit
US5959463A (en) Semiconductor test apparatus for measuring power supply current of semiconductor device
US8531187B2 (en) Compensation circuit and test apparatus
JP5022377B2 (ja) 測定回路及び試験装置
JP4819684B2 (ja) 差動コンパレータ回路、テストヘッド、及び試験装置
US6781364B2 (en) Electron device testing apparatus having high current and low current testing features
WO2005116672A1 (ja) 電源電流測定装置、及び試験装置
US10488437B2 (en) Electronics tester with output circuits operable in voltage compensated power mode, driver mode or current compensated power mode
US10031537B2 (en) Differential probe with common-mode offset
JP5500333B2 (ja) 直流試験装置及び半導体試験装置
JPH11304877A (ja) 電圧印加電流測定回路
JP2010054314A (ja) 半導体試験装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2007511115

Country of ref document: JP

Kind code of ref document: A

WWP Wipo information: published in national office

Ref document number: 11683436

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07715073

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1020087025740

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200780015409.9

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007715073

Country of ref document: EP