JPWO2003016930A1 - プローブモジュール及び試験装置 - Google Patents
プローブモジュール及び試験装置 Download PDFInfo
- Publication number
- JPWO2003016930A1 JPWO2003016930A1 JP2003521383A JP2003521383A JPWO2003016930A1 JP WO2003016930 A1 JPWO2003016930 A1 JP WO2003016930A1 JP 2003521383 A JP2003521383 A JP 2003521383A JP 2003521383 A JP2003521383 A JP 2003521383A JP WO2003016930 A1 JPWO2003016930 A1 JP WO2003016930A1
- Authority
- JP
- Japan
- Prior art keywords
- device under
- under test
- substrate
- probe module
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
本発明は、プローブモジュール及び試験装置に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願2001−244161 出願日 平成13年8月10日
背景技術
図5は、従来の半導体試験装置における被試験デバイスとのインタフェース部200の構成を示す。インタフェース部200は、半導体試験装置のテストヘッドにおいて、ウェハ202に形成された被試験デバイスであるICチップと電気信号の授受を行う。図5(a)は、インタフェース部200の断面図を示し、図5(b)は、インタフェース部200の回路を示す。
図5(a)に示すように、インタフェース部200は、プローブ針204、プローブカード206、コネクタ208、パフォーマンスボード210、及びリレー212を備える。プローブ針204は、ウェハ202上のICチップのパッドに接触する、プローブカード206に片持ち状に支持されたタングステン(W)針である。プローブカード206は、プローブ針204を円周状に配置し、プローブ針204とコネクタ208とを配線パターンにより接続する多層基板である。コネクタ208は、円周状に配置され、プローブカード206とパフォーマンスボード210とを電気的に接続し、また脱着可能に接続する。パフォーマンスボード210は、半導体試験装置のテストヘッドに搭載され、テストヘッドの電子回路と電気的に接続される多層基板である。リレー212は、制御信号に基づいて、ウェハ202に形成されたICチップに供給する試験信号のON/OFF動作を行うスイッチ手段である。
インタフェース部200は、ウェハ202上のICチップのパッドにプローブ針204を接触させ、半導体試験装置からの試験信号をICチップに供給し、またICチップからの出力信号を半導体試験装置に供給し、半導体試験装置にICチップの試験をさせる。
図5(b)に示すように、半導体試験装置からICチップに供給される試験信号は、半導体試験装置のピンP1、P2・・・から、スイッチ手段S1、S2・・・であるリレー212及びプローブ針204を介して、一対一でICチップの試験ピンに接続される。
しかしながら、従来のインタフェース部200の構成では、プローブ針204から半導体試験装置までの配線の長さ等により、半導体試験装置の高速化に伴う試験信号の高周波化に対応できないという実用上の課題があった。
そこで本発明は、上記の課題を解決することのできるプローブモジュール及び試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
発明の開示
このような目的を達成するために、本発明の第1の形態によれば、被試験デバイスの端子と電気的に接続し、被試験デバイスと信号の授受を行うプローブモジュールであって、第1基板と、被試験デバイスの端子と接触すべく、第1基板に設けられたプローブピンと、電気信号を伝導しない間隙を有し、プローブピンに電気的に接続される、第1基板上に設けられた第1信号伝送パターンと、第1信号伝送パターンの間隙をショート又はオープンする第1スイッチ手段とを備える。
電気信号を伝導しない間隙を有し、プローブピンに電気的に接続される、第1基板上に設けられた第2信号伝送パターンと、第2伝送パターンの間隙をショート又はオープンする第2スイッチ手段とをさらに備え、プローブピンは、第1信号伝送パターンと第2信号伝送パターンとの接合点に接続されてもよい。
第1信号伝送パターンは、被試験デバイスにパルス入力信号を供給し、第2信号伝送パターンは、被試験デバイスに直流入力信号を供給し、第1スイッチ手段及び第2スイッチ手段は、パルス入力信号及び直流入力信号のいずれを被試験デバイスに供給するかを制御してもよい。
間隙は、第1基板において、プローブピンの近傍に設けられてもよい。
第1スイッチ手段は、一端が固定され、他端に間隙をショートする接点が設けられたスイッチアクチュエータであってもよい。
第1基板と略平行に設けられた第2基板をさらに備え、スイッチアクチュエータは、第2基板に一端が固定され、他端が間隙の近傍に設けられてもよい。
スイッチアクチュエータは、熱膨張率が異なる2つの材料が積層されたバイモルフと、バイモルフを加熱するヒータとを有し、ヒータがバイモルフを加熱することにより、バイモルフが接点を駆動して間隙をショートさせてもよい。
バイモルフは、アルミニウム膜とシリコン酸化膜とを含んでもよい。
スイッチアクチュエータは、圧電バイモルフであってもよい。
第1信号伝送パターンは、ストリップラインであってもよい。
第1信号伝送パターンは、コプレーナラインであってもよい。
第1基板は、被試験デバイスに対して略垂直に設置されてもよい。
本発明の第2の形態によれば、被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験信号を発生するパターン発生部と、パターン発生部が発生した試験信号を受け取り、被試験デバイスに供給し、被試験デバイスが試験信号に基づいて出力する出力信号を受け取るプローブモジュールと、プローブモジュールが受け取った出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、プローブモジュールは、第1基板と、被試験デバイスの端子と接触すべく、第1基板に設けられたプローブピンと、電気信号を伝導しない間隙を有し、プローブピンに電気的に接続され、第1基板上に設けられた第1信号伝送パターンと、第1信号伝送パターンの間隙をショート又はオープンするスイッチ手段とを有する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
発明を実施するための最良の形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明に係る半導体試験装置10の構成の一例を示す。半導体試験装置10は、パターン発生部100、波形整形部102、プローブカード50、及び判定部108を備える。
パターン発生部100は、被試験デバイス106を試験するための試験信号を発生し、波形整形部102に供給する。
波形整形部102は、パターン発生部100が発生した試験信号を整形し、整形した試験信号をプローブモジュール104に供給する。波形整形部102は、例えば試験信号を所望のタイミングでプローブモジュール104に供給してよい。この場合、波形整形部102は、所望のタイミングを発生するタイミング発生器を有してよい。当該タイミング発生器は、例えば可変遅延回路を有し、半導体試験装置10の動作を制御する基準クロックを受け取り、受け取った基準クロックを可変遅延回路で所望の時間だけ遅延させ、所望のタイミングとして波形整形部102に供給してよい。
プローブモジュール104は、被試験デバイス106に設けられた複数の端子と電気的に接続し、被試験デバイス106に試験信号を供給する。また、プローブモジュール104は、被試験デバイス106が試験信号に基づいて出力する出力信号を受け取り、受け取った出力信号を判定部108に供給する。
判定部108は、試験信号に基づいて被試験デバイス106が出力する出力信号に基づいて、被試験デバイス106の良否を判定する。判定部108は、例えば被試験デバイス106が試験信号に基づいて出力するべき期待値信号と、被試験デバイス106が出力した出力信号とを比較して被試験デバイス106の良否を判定してよい。この場合、パターン発生部100は、発生した試験信号に基づいて当該期待値信号を生成し、判定部108に供給してよい。
図2及び図3は、プローブモジュール104の構成の一例を示す。図2(a)は、プローブモジュール104の各部位の斜視図を示し、図2(b)は、プローブモジュール104の各部位の断面図を示す。図3(a)は、プローブモジュール104の斜視図を示し、図3(b)は、スイッチオフ状態のプローブモジュール104の断面図を示し、図3(c)は、スイッチオン状態のプローブモジュール104の断面図を示す。
プローブモジュール104は、基体部110及び基体部120を備え、基体部110と基体部120が一体化されることにより形成される。
図2(a)に示すように、基体部110は、基板111と、被試験デバイス106の端子と接触すべく、基板111に設けられた複数のプローブピン112と、電気信号を伝達しない間隙であるパターンギャップ113を有し、複数のプローブピン112にそれぞれ電気的に接続される、基板111上に設けられた複数の信号伝送パターン114と、電気信号を伝達しない間隙であるパターンギャップ115を有し、複数のプローブピン112にそれぞれ電気的に接続される、基板111上に設けられた複数の信号伝送パターン116とを有する。
基板111は、例えばセラミック等の高周波特性のよい基板であることが好ましい。パターンギャップ113及び115は、基板111に蒸着させた金属膜をエッチング加工することにより形成される。
信号伝送パターン114及び116は、一端が半導体試験装置10のテストヘッドと接続されるコネクタ端子である。また、信号伝送パターン114と信号伝送パターン116とは、基板111において接合され、プローブピン112は、信号伝送パターン114と信号伝送パターン116との接合点に接続される。プローブピン112は、例えばベリリウム銅、パラジウム銅シリコン等の弾性を有する合金を信号伝送パターン114と信号伝送パターン116との接合点に超音波加熱等により接合される。
パターンギャップ113及び115は、基板111においてプローブピン112の近傍に設けられることが好ましい。プローブピン112からパターンギャップ113又は115までの配線の長さが短いことにより、信号伝送パターン114を介して半導体試験装置10と被試験デバイス106が授受する信号と、信号伝送パターン116を介して半導体試験装置10と被試験デバイス106が授受する信号との干渉を低減できる。
信号伝送パターン114及び116は、ストリップラインであってもよいし、コプレーナラインであってもよい。即ち、基板111の内面又は外面にグランド面を設けて、所定の特性インピーダンスとなるように形成する。信号伝送パターン114及び116の近傍にグランド面が設けられ、インピーダンスが整合される。そのため、高周波特性がよく、半導体試験装置10と被試験デバイス106とが授受する電気信号の波形を劣化させないプローブモジュール104を提供できる。
図2(a)に示すように、基体部120は、基板111と略平行に設けられた基板121と、基板111と基板121とを離間して保持する基体側部122と、信号伝送パターン114のパターンギャップ113をショート又はオープンするスイッチアクチュエータ123と、信号伝送パターン116のパターンギャップ115をショート又はオープンするスイッチアクチュエータ124とを有する。スイッチアクチュエータ123及び124は、本発明のスイッチ手段の一例である。スイッチアクチュエータ123及び124は、同一の構成であり、以下代表して、スイッチアクチュエータ123について説明する。
基板121は、例えばセラミック等の高周波特性のよい基板であることが好ましい。
スイッチアクチュエータ123は、基板121に一端が固定され、他端がパターンギャップ113の近傍に設けられ、他端にパターンギャップ113をショートする接点125が設けられる。接点125は、例えば金を材料として、鍍金、蒸着、スパッタリング等により形成される。
スイッチアクチュエータ123は、例えばMEMS(Micro Electro Mechanical System)スイッチであり、熱膨張率が異なる2つの材料130及び131が積層されたバイモルフ132と、バイモルフ132を加熱するヒータ133と、ヒータ133に電力を供給するヒータ端子134とを有する。スイッチアクチュエータ123は、ヒータ133に電力が供給され、ヒータ133がバイモルフ132を加熱することにより、バイモルフ132が接点125を駆動してパターンギャップ113をショートさせる。
バイモルフ132は、例えばアルミニウム膜130とシリコン酸化膜131とを含む。シリコン酸化膜131は、アルミニウム膜130の表面にスパッタリング等により形成される。また、ヒータ133は、例えば白金を材料としてシリコン酸化膜131の表面にフォトリソグラフィ等により形成され、ヒータ端子134に接続される。
他の例においては、スイッチアクチュエータ123は、圧電セラミックが積層され、電圧を印加すると圧電効果により撓み変形する圧電バイモルフを有してもよい。また、スイッチアクチュエータ123は、静電引力により接点を駆動する静電スイッチであってもよい。
図2(b)に示すように、基体部110と基体部120とは、接点125とパターンギャップ113とが対向するように固着されて一体化される。基体側部122は、基体部110と基体部120とを一体化したときに接点125とパターンギャップ113との間に間隙を形成する。
また、図3(a)に示すように、プローブモジュール104は、基板111及び121が被試験デバイスに対して略垂直に配置されるように、半導体試験装置10のテストヘッドに設置される。
また、図3(b)に示すように、ヒータ端子134からヒータ133に電力が供給されていない場合、パターンギャップ113がオープンとなりスイッチオフの状態になる。
また、図3(c)に示すように、ヒータ端子134からヒータ133に電力が供給されている場合、アルミニウム膜130とシリコン酸化膜131との熱膨張率の差によってバイモルフ132が撓み、接点125がパターンギャップ113とショートとしてスイッチオンの状態になる。
本実施形態のプローブモジュール104によれば、MEMSスイッチ等を用いるため、接点125及び126の電気容量を小さくでき、半導体試験装置10と被試験デバイス106との間の配線の長さを短くすることができ、またスイッチアクチュエータ123の近傍にグランド面を配置することができるので、半導体試験装置10と被試験デバイス106との間の高周波信号を精度よく授受できる。また、微小化が容易なMEMSスイッチ等を用いて半導体試験装置10と被試験デバイス106とが授受する電気信号のオン/オフ制御を行うので、パッド配列が微小ピッチの被試験デバイス106に対応した高密度化が容易なプローブモジュール104を提供できる。
図4は、プローブモジュール104の回路を示す。図4(a)は、スイッチアクチュエータ123及び124により被試験デバイス106に対する入力信号と出力信号とを切り換える場合を示し、図4(b)は、被試験デバイス106に供給するパルス入力信号と直流入力信号とを切り換える場合を示す。
図4(a)に示すように、プローブモジュール104は、信号伝送ライン114を入力信号ライン、信号伝送ライン116を出力信号ラインとしてもよい。スイッチ手段S1であるスイッチアクチュエータ123により、半導体試験装置10のピンP1から被試験デバイス106への入力信号のオン/オフを切り換え、スイッチ手段S2であるスイッチアクチュエータ124により、被試験デバイス106から半導体試験装置10のピンP2への出力信号のオン/オフを切り換える。スイッチ手段S1をオンにすることにより、信号伝送ライン114は、プローブピン112から被試験デバイス106に入力信号を供給する。スイッチ手段S2をオフにすることにより、信号伝送ライン116は、プローブピン112から半導体試験装置10に出力信号を供給する。
プローブモジュール104は、入力信号ラインと出力信号ラインとを分けて、それぞれオン/オフ制御することにより、入力信号と出力信号との干渉を防ぐことができるので、半導体試験装置10による試験の高速化を容易に実現できる。
図4(b)に示すように、プローブモジュール104は、信号伝送ライン114をパルス(AC)入力信号ライン、信号伝送ライン116を直流(DC)入力信号ラインとしてもよい。スイッチ手段S1であるスイッチアクチュエータ123により、半導体試験装置10のピンP1から被試験デバイス106へのパルス入力信号のオン/オフを切り換え、スイッチ手段S2であるスイッチアクチュエータ124により、半導体試験装置10のピンP2から被試験デバイス106への直流入力信号のオン/オフを切り換える。スイッチ手段S1をオンにすることにより、信号伝送ライン114は、プローブピン112から被試験デバイス106にパルス入力信号を供給する。スイッチ手段S2をオフにすることにより、信号伝送ライン116は、プローブピン112から被試験デバイス106に直流入力信号を供給する。即ち、スイッチ手段S1及びS2は、パルス入力信号及び直流入力信号のいずれを被試験デバイス106に供給するかを制御する。
プローブモジュール104は、パルス入力信号ラインと直流入力信号ラインとを分けて、それぞれオン/オフ制御することにより、パルス入力信号と直流入力信号との干渉を防ぐことができるので、半導体試験装置10による試験の高速化を容易に実現できる。
以上発明の実施の形態を説明したが、本出願に係る発明の技術的範囲は上記の実施の形態に限定されるものではない。上記実施の形態に種々の変更を加えて、請求の範囲に記載の発明を実施することができる。そのような発明が本出願に係る発明の技術的範囲に属することもまた、請求の範囲の記載から明らかである。
産業上の利用可能性
以上の説明から明らかなように、本発明によれば、高周波特性がよく、半導体試験装置と被試験デバイスとの間の高周波信号を精度よく授受できるプローブモジュールを提供できる。
【図面の簡単な説明】
図1は、半導体試験装置10の構成の一例を示す。
図2は、プローブモジュール104の構成の一例を示す。
(a)は、プローブモジュール104の各部位の斜視図を示す。
(b)は、プローブモジュール104の各部位の断面図を示す。
図3は、プローブモジュール104の構成の一例を示す。
(a)は、プローブモジュール104の斜視図を示す。
(b)は、スイッチオフ状態のプローブモジュール104の断面図を示す。
(c)は、スイッチオン状態のプローブモジュール104の断面図を示す。
図4は、プローブモジュール104の回路を示す。
(a)は、スイッチアクチュエータ123及び124により被試験デバイス106に対する入力信号と出力信号とを切り換える場合を示す。
(b)は、被試験デバイス106に供給するパルス入力信号と直流入力信号とを切り換える場合を示す。
図5は、従来の半導体試験装置における被試験デバイスとのインタフェース部200の構成を示す。
(a)は、インタフェース部200の断面図を示す。
(b)は、インタフェース部200の回路を示す。
Claims (13)
- 被試験デバイスの端子と電気的に接続し、前記被試験デバイスと信号の授受を行うプローブモジュールであって、
第1基板と、
前記被試験デバイスの前記端子と接触すべく、前記第1基板に設けられたプローブピンと、
電気信号を伝導しない間隙を有し、前記プローブピンに電気的に接続される、前記第1基板上に設けられた第1信号伝送パターンと、
前記第1信号伝送パターンの前記間隙をショート又はオープンする第1スイッチ手段と
を備えることを特徴とするプローブモジュール。 - 電気信号を伝導しない間隙を有し、前記プローブピンに電気的に接続される、前記第1基板上に設けられた第2信号伝送パターンと、
前記第2伝送パターンの前記間隙をショート又はオープンする第2スイッチ手段と
をさらに備え、
前記プローブピンは、前記第1信号伝送パターンと前記第2信号伝送パターンとの接合点に接続されたことを特徴とする請求項1に記載のプローブモジュール。 - 前記第1信号伝送パターンは、前記被試験デバイスにパルス入力信号を供給し、
前記第2信号伝送パターンは、前記被試験デバイスに直流入力信号を供給し、
前記第1スイッチ手段及び前記第2スイッチ手段は、前記パルス入力信号及び前記直流入力信号のいずれを前記被試験デバイスに供給するかを制御することを特徴とする請求項2に記載のプローブモジュール。 - 前記間隙は、前記第1基板において、前記プローブピンの近傍に設けられたことを特徴とする請求項2に記載のプローブモジュール。
- 前記第1スイッチ手段は、一端が固定され、他端に前記間隙をショートする前記接点が設けられたスイッチアクチュエータであることを特徴とする請求項1に記載のプローブモジュール。
- 前記第1基板と略平行に設けられた第2基板をさらに備え、
前記スイッチアクチュエータは、前記第2基板に一端が固定され、前記他端が前記間隙の近傍に設けられたことを特徴とする請求項5に記載のプローブモジュール。 - 前記スイッチアクチュエータは、
熱膨張率が異なる2つの材料が積層されたバイモルフと、
前記バイモルフを加熱するヒータと
を有し、
前記ヒータが前記バイモルフを加熱することにより、前記バイモルフが前記接点を駆動して前記間隙をショートさせることを特徴とする請求項5に記載のプローブモジュール。 - 前記バイモルフは、アルミニウム膜とシリコン酸化膜とを含むことを特徴とする請求項7に記載のプローブモジュール。
- 前記スイッチアクチュエータは、圧電バイモルフであることを特徴とする請求項5に記載のプローブモジュール。
- 前記第1信号伝送パターンは、ストリップラインであることを特徴とする請求項1に記載のプローブモジュール。
- 前記第1信号伝送パターンは、コプレーナラインであることを特徴とする請求項1に記載のプローブモジュール。
- 前記第1基板は、前記被試験デバイスに対して略垂直に設置されることを特徴とする請求項1に記載のプローブモジュール。
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験するための試験信号を発生するパターン発生部と、
前記パターン発生部が発生した前記試験信号を受け取り、前記被試験デバイスに供給し、前記被試験デバイスが前記試験信号に基づいて出力する出力信号を受け取るプローブモジュールと、
前記プローブモジュールが受け取った前記出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記プローブモジュールは、
第1基板と、
前記被試験デバイスの前記端子と接触すべく、前記第1基板に設けられたプローブピンと、
電気信号を伝導しない間隙を有し、前記プローブピンに電気的に接続され、前記第1基板上に設けられた第1信号伝送パターンと、
前記第1信号伝送パターンの前記間隙をショート又はオープンするスイッチ手段と
を有することを特徴とする試験装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001244161 | 2001-08-10 | ||
JP2001244161 | 2001-08-10 | ||
PCT/JP2002/007410 WO2003016930A1 (fr) | 2001-08-10 | 2002-07-23 | Module d'essai et testeur |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003016930A1 true JPWO2003016930A1 (ja) | 2004-12-09 |
JP4064921B2 JP4064921B2 (ja) | 2008-03-19 |
Family
ID=19074139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003521383A Expired - Fee Related JP4064921B2 (ja) | 2001-08-10 | 2002-07-23 | プローブモジュール及び試験装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6937040B2 (ja) |
JP (1) | JP4064921B2 (ja) |
WO (1) | WO2003016930A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
DE10143173A1 (de) | 2000-12-04 | 2002-06-06 | Cascade Microtech Inc | Wafersonde |
WO2003052435A1 (en) | 2001-08-21 | 2003-06-26 | Cascade Microtech, Inc. | Membrane probing system |
US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
DE202004021093U1 (de) | 2003-12-24 | 2006-09-28 | Cascade Microtech, Inc., Beaverton | Aktiver Halbleiterscheibenmessfühler |
JP2008512680A (ja) | 2004-09-13 | 2008-04-24 | カスケード マイクロテック インコーポレイテッド | 両面プロービング構造体 |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
DE102005036288B4 (de) * | 2005-08-02 | 2008-04-30 | Qimonda Ag | Aktiver Tastkopf |
US7859277B2 (en) * | 2006-04-24 | 2010-12-28 | Verigy (Singapore) Pte. Ltd. | Apparatus, systems and methods for processing signals between a tester and a plurality of devices under test at high temperatures and with single touchdown of a probe array |
US7761110B2 (en) * | 2006-05-31 | 2010-07-20 | Cisco Technology, Inc. | Floor control templates for use in push-to-talk applications |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US7532014B2 (en) * | 2006-08-08 | 2009-05-12 | Credence Systems Corporation | LRL vector calibration to the end of the probe needles for non-standard probe cards for ATE RF testers |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
TWI351523B (en) * | 2007-10-22 | 2011-11-01 | Nanya Technology Corp | Tester and method for reducing the test signal los |
DE112009000842T5 (de) * | 2008-04-15 | 2011-05-19 | Coto Technology, Inc. | Verbessertes Relais der Form C und Baustein unter Verwendung desselben |
US8138859B2 (en) * | 2008-04-21 | 2012-03-20 | Formfactor, Inc. | Switch for use in microelectromechanical systems (MEMS) and MEMS devices incorporating same |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
US8410806B2 (en) | 2008-11-21 | 2013-04-02 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
US7978045B2 (en) * | 2008-12-04 | 2011-07-12 | Industrial Technology Research Institute | Multi-actuation MEMS switch |
KR101647302B1 (ko) * | 2009-11-26 | 2016-08-10 | 삼성전자주식회사 | 프로브 카드 및 이를 포함하는 테스트 장치 |
JP5416166B2 (ja) * | 2011-05-10 | 2014-02-12 | 株式会社アドバンテスト | スイッチ装置および試験装置 |
JP5394435B2 (ja) * | 2011-05-13 | 2014-01-22 | 株式会社アドバンテスト | 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置 |
JP5394451B2 (ja) * | 2011-07-26 | 2014-01-22 | 株式会社アドバンテスト | アクチュエータの製造方法、スイッチ装置、伝送路切替装置、および試験装置 |
US9182440B1 (en) * | 2012-01-30 | 2015-11-10 | Marvell International Ltd. | Pressure activated high density switch array |
CN109581132B (zh) * | 2019-01-23 | 2024-04-16 | 厦门芯泰达集成电路有限公司 | 一种集成电路测试座的探针脚测试装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442300A (en) * | 1994-04-29 | 1995-08-15 | Regents Of The University Of Michigan | Ultrafast electrical scanning force microscope probe |
JP3234722B2 (ja) * | 1994-09-02 | 2001-12-04 | キヤノン株式会社 | 円弧状反りレバー型アクチュエータ、該アクチュエータの駆動方法及び情報入出力用プローブを用いた情報処理装置 |
US5751151A (en) * | 1996-04-12 | 1998-05-12 | Vlsi Technology | Integrated circuit test apparatus |
JPH10197559A (ja) * | 1997-01-14 | 1998-07-31 | Organ Needle Co Ltd | スイッチプローブを備えたテストヘッド |
US7143500B2 (en) * | 2001-06-25 | 2006-12-05 | Micron Technology, Inc. | Method to prevent damage to probe card |
-
2002
- 2002-07-23 JP JP2003521383A patent/JP4064921B2/ja not_active Expired - Fee Related
- 2002-07-23 WO PCT/JP2002/007410 patent/WO2003016930A1/ja active Application Filing
-
2004
- 2004-02-10 US US10/776,033 patent/US6937040B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2003016930A1 (fr) | 2003-02-27 |
US6937040B2 (en) | 2005-08-30 |
US20040212379A1 (en) | 2004-10-28 |
JP4064921B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4064921B2 (ja) | プローブモジュール及び試験装置 | |
JP4647139B2 (ja) | コンタクトストラクチャ | |
JP3343540B2 (ja) | フォトリソグラフィで形成するコンタクトストラクチャ | |
KR100502118B1 (ko) | 접촉 구조물 및 그 제조 방법과 그를 이용한 탐침 접촉조립체 | |
TW445501B (en) | Contact structure formed by microfabrication process | |
JP3320070B2 (ja) | 半導体ウエハーのテストおよびバーン・イン | |
US6255727B1 (en) | Contact structure formed by microfabrication process | |
US7349223B2 (en) | Enhanced compliant probe card systems having improved planarity | |
US7489228B2 (en) | Low power consumption bistable microswitch | |
Zavracky et al. | Microswitches and microrelays with a view toward microwave applications | |
US6436802B1 (en) | Method of producing contact structure | |
US7952373B2 (en) | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies | |
TWI277172B (en) | Contact structure having silicon finger contactor | |
WO2001088551A1 (en) | Probe card and method of producing the same | |
JP2000304773A (ja) | コンタクトストラクチャのパッケージング・相互接続 | |
JPH08339872A (ja) | 電気コンタクトに制御インピーダンスを付与する装置 | |
KR20070074606A (ko) | 반도체 디바이스 테스터용 인터페이스 장치 | |
JP5269897B2 (ja) | 試験システムおよび試験用基板ユニット | |
CN110337592B (zh) | 具有改进的频率性能的测试头 | |
WO2007043482A1 (ja) | 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ | |
JPS583344B2 (ja) | 電気接続装置 | |
WO2007083769A1 (ja) | 接点装置およびその製造方法 | |
WO2009111741A1 (en) | Providing an electronically conductive wall structure adjacent a contact structure of an electronic device | |
JP2009071533A (ja) | 差動信号伝送装置および試験装置 | |
JPH01125881A (ja) | 自動共振圧電変成器信号結合器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |