JP4064921B2

JP4064921B2 - プローブモジュール及び試験装置

Info

Publication number: JP4064921B2
Application number: JP2003521383A
Authority: JP
Inventors: 泰宏前田; 史一高柳
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-08-10
Filing date: 2002-07-23
Publication date: 2008-03-19
Anticipated expiration: 2022-07-23
Also published as: WO2003016930A1; US6937040B2; JPWO2003016930A1; US20040212379A1

Description

本発明は、プローブモジュール及び試験装置に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００１−２４４１６１出願日平成１３年８月１０日

図５は、従来の半導体試験装置における被試験デバイスとのインタフェース部２００の構成を示す。インタフェース部２００は、半導体試験装置のテストヘッドにおいて、ウェハ２０２に形成された被試験デバイスであるＩＣチップと電気信号の授受を行う。図５（ａ）は、インタフェース部２００の断面図を示し、図５（ｂ）は、インタフェース部２００の回路を示す。

図５（ａ）に示すように、インタフェース部２００は、プローブ針２０４、プローブカード２０６、コネクタ２０８、パフォーマンスボード２１０、及びリレー２１２を備える。プローブ針２０４は、ウェハ２０２上のＩＣチップのパッドに接触する、プローブカード２０６に片持ち状に支持されたタングステン（Ｗ）針である。プローブカード２０６は、プローブ針２０４を円周状に配置し、プローブ針２０４とコネクタ２０８とを配線パターンにより接続する多層基板である。コネクタ２０８は、円周状に配置され、プローブカード２０６とパフォーマンスボード２１０とを電気的に接続し、また脱着可能に接続する。パフォーマンスボード２１０は、半導体試験装置のテストヘッドに搭載され、テストヘッドの電子回路と電気的に接続される多層基板である。リレー２１２は、制御信号に基づいて、ウェハ２０２に形成されたＩＣチップに供給する試験信号のＯＮ／ＯＦＦ動作を行うスイッチ手段である。

インタフェース部２００は、ウェハ２０２上のＩＣチップのパッドにプローブ針２０４を接触させ、半導体試験装置からの試験信号をＩＣチップに供給し、またＩＣチップからの出力信号を半導体試験装置に供給し、半導体試験装置にＩＣチップの試験をさせる。

図５（ｂ）に示すように、半導体試験装置からＩＣチップに供給される試験信号は、半導体試験装置のピンＰ１、Ｐ２・・・から、スイッチ手段Ｓ１、Ｓ２・・・であるリレー２１２及びプローブ針２０４を介して、一対一でＩＣチップの試験ピンに接続される。

しかしながら、従来のインタフェース部２００の構成では、プローブ針２０４から半導体試験装置までの配線の長さ等により、半導体試験装置の高速化に伴う試験信号の高周波化に対応できないという実用上の課題があった。

そこで本発明は、上記の課題を解決することのできるプローブモジュール及び試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

このような目的を達成するために、本発明の第１の形態によれば、被試験デバイスの端子と電気的に接続し、被試験デバイスと信号の授受を行うプローブモジュールであって、第１基板と、被試験デバイスの端子と接触すべく、第１基板に設けられたプローブピンと、電気信号を伝導しない間隙を有し、プローブピンに電気的に接続される、第１基板上に設けられた第１信号伝送パターンと、第１信号伝送パターンの間隙をショート又はオープンする第１スイッチ手段とを備える。

電気信号を伝導しない間隙を有し、プローブピンに電気的に接続される、第１基板上に設けられた第２信号伝送パターンと、第２信号伝送パターンの間隙をショート又はオープンする第２スイッチ手段とをさらに備え、プローブピンは、第１信号伝送パターンと第２信号伝送パターンとの接合点に接続されてもよい。

第１信号伝送パターンは、被試験デバイスにパルス入力信号を供給し、第２信号伝送パターンは、被試験デバイスに直流入力信号を供給し、第１スイッチ手段及び第２スイッチ手段は、パルス入力信号及び直流入力信号のいずれを被試験デバイスに供給するかを制御してもよい。
間隙は、第１基板において、プローブピンの近傍に設けられてもよい。

第１スイッチ手段は、一端が固定され、他端に間隙をショートする接点が設けられたスイッチアクチュエータであってもよい。
第１基板と略平行に設けられた第２基板をさらに備え、スイッチアクチュエータは、第２基板に一端が固定され、他端が間隙の近傍に設けられてもよい。
スイッチアクチュエータは、熱膨張率が異なる２つの材料が積層されたバイモルフと、バイモルフを加熱するヒータとを有し、ヒータがバイモルフを加熱することにより、バイモルフが接点を駆動して間隙をショートさせてもよい。

バイモルフは、アルミニウム膜とシリコン酸化膜とを含んでもよい。
スイッチアクチュエータは、圧電バイモルフであってもよい。
第１信号伝送パターンは、ストリップラインであってもよい。
第１信号伝送パターンは、コプレーナラインであってもよい。
第１基板は、被試験デバイスに対して略垂直に設置されてもよい。

本発明の第２の形態によれば、被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験信号を発生するパターン発生部と、パターン発生部が発生した試験信号を受け取り、被試験デバイスに供給し、被試験デバイスが試験信号に基づいて出力する出力信号を受け取るプローブモジュールと、プローブモジュールが受け取った出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、プローブモジュールは、第１基板と、被試験デバイスの端子と接触すべく、第１基板に設けられたプローブピンと、電気信号を伝導しない間隙を有し、プローブピンに電気的に接続され、第１基板上に設けられた第１信号伝送パターンと、第１信号伝送パターンの間隙をショート又はオープンするスイッチ手段とを有する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明に係る半導体試験装置１０の構成の一例を示す。半導体試験装置１０は、パターン発生部１００、波形整形部１０２、プローブモジュール１０４、及び判定部１０８を備える。
パターン発生部１００は、被試験デバイス１０６を試験するための試験信号を発生し、波形整形部１０２に供給する。

波形整形部１０２は、パターン発生部１００が発生した試験信号を整形し、整形した試験信号をプローブモジュール１０４に供給する。波形整形部１０２は、例えば試験信号を所望のタイミングでプローブモジュール１０４に供給してよい。この場合、波形整形部１０２は、所望のタイミングを発生するタイミング発生器を有してよい。当該タイミング発生器は、例えば可変遅延回路を有し、半導体試験装置１０の動作を制御する基準クロックを受け取り、受け取った基準クロックを可変遅延回路で所望の時間だけ遅延させ、所望のタイミングとして波形整形部１０２に供給してよい。

プローブモジュール１０４は、被試験デバイス１０６に設けられた複数の端子と電気的に接続し、被試験デバイス１０６に試験信号を供給する。また、プローブモジュール１０４は、被試験デバイス１０６が試験信号に基づいて出力する出力信号を受け取り、受け取った出力信号を判定部１０８に供給する。

判定部１０８は、試験信号に基づいて被試験デバイス１０６が出力する出力信号に基づいて、被試験デバイス１０６の良否を判定する。判定部１０８は、例えば被試験デバイス１０６が試験信号に基づいて出力するべき期待値信号と、被試験デバイス１０６が出力した出力信号とを比較して被試験デバイス１０６の良否を判定してよい。この場合、パターン発生部１００は、発生した試験信号に基づいて当該期待値信号を生成し、判定部１０８に供給してよい。

図２及び図３は、プローブモジュール１０４の構成の一例を示す。図２（ａ）は、プローブモジュール１０４の各部位の斜視図を示し、図２（ｂ）は、プローブモジュール１０４の各部位の断面図を示す。図３（ａ）は、プローブモジュール１０４の斜視図を示し、図３（ｂ）は、スイッチオフ状態のプローブモジュール１０４の断面図を示し、図３（ｃ）は、スイッチオン状態のプローブモジュール１０４の断面図を示す。
プローブモジュール１０４は、基体部１１０及び基体部１２０を備え、基体部１１０と基体部１２０が一体化されることにより形成される。

図２（ａ）に示すように、基体部１１０は、基板１１１と、被試験デバイス１０６の端子と接触すべく、基板１１１に設けられた複数のプローブピン１１２と、電気信号を伝達しない間隙であるパターンギャップ１１３を有し、複数のプローブピン１１２にそれぞれ電気的に接続される、基板１１１上に設けられた複数の信号伝送パターン１１４と、電気信号を伝達しない間隙であるパターンギャップ１１５を有し、複数のプローブピン１１２にそれぞれ電気的に接続される、基板１１１上に設けられた複数の信号伝送パターン１１６とを有する。

基板１１１は、例えばセラミック等の高周波特性のよい基板であることが好ましい。パターンギャップ１１３及び１１５は、基板１１１に蒸着させた金属膜をエッチング加工することにより形成される。

信号伝送パターン１１４及び１１６は、一端が半導体試験装置１０のテストヘッドと接続されるコネクタ端子である。また、信号伝送パターン１１４と信号伝送パターン１１６とは、基板１１１において接合され、プローブピン１１２は、信号伝送パターン１１４と信号伝送パターン１１６との接合点に接続される。プローブピン１１２は、例えばベリリウム銅、パラジウム銅シリコン等の弾性を有する合金を信号伝送パターン１１４と信号伝送パターン１１６との接合点に超音波加熱等により接合される。

パターンギャップ１１３及び１１５は、基板１１１においてプローブピン１１２の近傍に設けられることが好ましい。プローブピン１１２からパターンギャップ１１３又は１１５までの配線の長さが短いことにより、信号伝送パターン１１４を介して半導体試験装置１０と被試験デバイス１０６が授受する信号と、信号伝送パターン１１６を介して半導体試験装置１０と被試験デバイス１０６が授受する信号との干渉を低減できる。

信号伝送パターン１１４及び１１６は、ストリップラインであってもよいし、コプレーナラインであってもよい。即ち、基板１１１の内面又は外面にグランド面を設けて、所定の特性インピーダンスとなるように形成する。信号伝送パターン１１４及び１１６の近傍にグランド面が設けられ、インピーダンスが整合される。そのため、高周波特性がよく、半導体試験装置１０と被試験デバイス１０６とが授受する電気信号の波形を劣化させないプローブモジュール１０４を提供できる。

図２（ａ）に示すように、基体部１２０は、基板１１１と略平行に設けられた基板１２１と、基板１１１と基板１２１とを離間して保持する基体側部１２２と、信号伝送パターン１１４のパターンギャップ１１３をショート又はオープンするスイッチアクチュエータ１２３と、信号伝送パターン１１６のパターンギャップ１１５をショート又はオープンするスイッチアクチュエータ１２４とを有する。スイッチアクチュエータ１２３及び１２４は、本発明のスイッチ手段の一例である。スイッチアクチュエータ１２３及び１２４は、同一の構成であり、以下代表して、スイッチアクチュエータ１２３について説明する。
基板１２１は、例えばセラミック等の高周波特性のよい基板であることが好ましい。

スイッチアクチュエータ１２３は、基板１２１に一端が固定され、他端がパターンギャップ１１３の近傍に設けられ、他端にパターンギャップ１１３をショートする接点１２５が設けられる。接点１２５は、例えば金を材料として、鍍金、蒸着、スパッタリング等により形成される。

スイッチアクチュエータ１２３は、例えばＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍ）スイッチであり、熱膨張率が異なる２つの材料１３０及び１３１が積層されたバイモルフ１３２と、バイモルフ１３２を加熱するヒータ１３３と、ヒータ１３３に電力を供給するヒータ端子１３４とを有する。スイッチアクチュエータ１２３は、ヒータ１３３に電力が供給され、ヒータ１３３がバイモルフ１３２を加熱することにより、バイモルフ１３２が接点１２５を駆動してパターンギャップ１１３をショートさせる。

バイモルフ１３２は、例えばアルミニウム膜１３０とシリコン酸化膜１３１とを含む。シリコン酸化膜１３１は、アルミニウム膜１３０の表面にスパッタリング等により形成される。また、ヒータ１３３は、例えば白金を材料としてシリコン酸化膜１３１の表面にフォトリソグラフィ等により形成され、ヒータ端子１３４に接続される。

他の例においては、スイッチアクチュエータ１２３は、圧電セラミックが積層され、電圧を印加すると圧電効果により撓み変形する圧電バイモルフを有してもよい。また、スイッチアクチュエータ１２３は、静電引力により接点を駆動する静電スイッチであってもよい。

図２（ｂ）に示すように、基体部１１０と基体部１２０とは、接点１２５とパターンギャップ１１３とが対向するように固着されて一体化される。基体側部１２２は、基体部１１０と基体部１２０とを一体化したときに接点１２５とパターンギャップ１１３との間に間隙を形成する。

また、図３（ａ）に示すように、プローブモジュール１０４は、基板１１１及び１２１が被試験デバイスに対して略垂直に配置されるように、半導体試験装置１０のテストヘッドに設置される。
また、図３（ｂ）に示すように、ヒータ端子１３４からヒータ１３３に電力が供給されていない場合、パターンギャップ１１３がオープンとなりスイッチオフの状態になる。
また、図３（ｃ）に示すように、ヒータ端子１３４からヒータ１３３に電力が供給されている場合、アルミニウム膜１３０とシリコン酸化膜１３１との熱膨張率の差によってバイモルフ１３２が撓み、接点１２５がパターンギャップ１１３とショートとしてスイッチオンの状態になる。

本実施形態のプローブモジュール１０４によれば、ＭＥＭＳスイッチ等を用いるため、接点１２５及び１２６の電気容量を小さくでき、半導体試験装置１０と被試験デバイス１０６との間の配線の長さを短くすることができ、またスイッチアクチュエータ１２３の近傍にグランド面を配置することができるので、半導体試験装置１０と被試験デバイス１０６との間の高周波信号を精度よく授受できる。また、微小化が容易なＭＥＭＳスイッチ等を用いて半導体試験装置１０と被試験デバイス１０６とが授受する電気信号のオン／オフ制御を行うので、パッド配列が微小ピッチの被試験デバイス１０６に対応した高密度化が容易なプローブモジュール１０４を提供できる。

図４は、プローブモジュール１０４の回路を示す。図４（ａ）は、スイッチアクチュエータ１２３及び１２４により被試験デバイス１０６に対する入力信号と出力信号とを切り換える場合を示し、図４（ｂ）は、被試験デバイス１０６に供給するパルス入力信号と直流入力信号とを切り換える場合を示す。

図４（ａ）に示すように、プローブモジュール１０４は、信号伝送ライン１１４を入力信号ライン、信号伝送ライン１１６を出力信号ラインとしてもよい。スイッチ手段Ｓ１であるスイッチアクチュエータ１２３により、半導体試験装置１０のピンＰ１から被試験デバイス１０６への入力信号のオン／オフを切り換え、スイッチ手段Ｓ２であるスイッチアクチュエータ１２４により、被試験デバイス１０６から半導体試験装置１０のピンＰ２への出力信号のオン／オフを切り換える。スイッチ手段Ｓ１をオンにすることにより、信号伝送ライン１１４は、プローブピン１１２から被試験デバイス１０６に入力信号を供給する。スイッチ手段Ｓ２をオフにすることにより、信号伝送ライン１１６は、プローブピン１１２から半導体試験装置１０に出力信号を供給する。

プローブモジュール１０４は、入力信号ラインと出力信号ラインとを分けて、それぞれオン／オフ制御することにより、入力信号と出力信号との干渉を防ぐことができるので、半導体試験装置１０による試験の高速化を容易に実現できる。

図４（ｂ）に示すように、プローブモジュール１０４は、信号伝送ライン１１４をパルス（ＡＣ）入力信号ライン、信号伝送ライン１１６を直流（ＤＣ）入力信号ラインとしてもよい。スイッチ手段Ｓ１であるスイッチアクチュエータ１２３により、半導体試験装置１０のピンＰ１から被試験デバイス１０６へのパルス入力信号のオン／オフを切り換え、スイッチ手段Ｓ２であるスイッチアクチュエータ１２４により、半導体試験装置１０のピンＰ２から被試験デバイス１０６への直流入力信号のオン／オフを切り換える。スイッチ手段Ｓ１をオンにすることにより、信号伝送ライン１１４は、プローブピン１１２から被試験デバイス１０６にパルス入力信号を供給する。スイッチ手段Ｓ２をオフにすることにより、信号伝送ライン１１６は、プローブピン１１２から被試験デバイス１０６に直流入力信号を供給する。即ち、スイッチ手段Ｓ１及びＳ２は、パルス入力信号及び直流入力信号のいずれを被試験デバイス１０６に供給するかを制御する。

プローブモジュール１０４は、パルス入力信号ラインと直流入力信号ラインとを分けて、それぞれオン／オフ制御することにより、パルス入力信号と直流入力信号との干渉を防ぐことができるので、半導体試験装置１０による試験の高速化を容易に実現できる。

以上発明の実施の形態を説明したが、本出願に係る発明の技術的範囲は上記の実施の形態に限定されるものではない。上記実施の形態に種々の変更を加えて、請求の範囲に記載の発明を実施することができる。そのような発明が本出願に係る発明の技術的範囲に属することもまた、請求の範囲の記載から明らかである。

以上の説明から明らかなように、本発明によれば、高周波特性がよく、半導体試験装置と被試験デバイスとの間の高周波信号を精度よく授受できるプローブモジュールを提供できる。

図１は、半導体試験装置１０の構成の一例を示す。図２は、プローブモジュール１０４の構成の一例を示す。（ａ）は、プローブモジュール１０４の各部位の斜視図を示す。（ｂ）は、プローブモジュール１０４の各部位の断面図を示す。図３は、プローブモジュール１０４の構成の一例を示す。（ａ）は、プローブモジュール１０４の斜視図を示す。（ｂ）は、スイッチオフ状態のプローブモジュール１０４の断面図を示す。（ｃ）は、スイッチオン状態のプローブモジュール１０４の断面図を示す。図４は、プローブモジュール１０４の回路を示す。（ａ）は、スイッチアクチュエータ１２３及び１２４により被試験デバイス１０６に対する入力信号と出力信号とを切り換える場合を示す。（ｂ）は、被試験デバイス１０６に供給するパルス入力信号と直流入力信号とを切り換える場合を示す。図５は、従来の半導体試験装置における被試験デバイスとのインタフェース部２００の構成を示す。（ａ）は、インタフェース部２００の断面図を示す。（ｂ）は、インタフェース部２００の回路を示す。

Claims

被試験デバイスの端子と電気的に接続し、前記被試験デバイスと信号の授受を行うプローブモジュールであって、
第１基板と、
前記被試験デバイスの前記端子と接触すべく、前記第１基板に設けられたプローブピンと、
電気信号を伝導しない間隙を有し、前記プローブピンに電気的に接続される、前記第１基板上に設けられた第１信号伝送パターンと、
前記第１信号伝送パターンの前記間隙をショート又はオープンし、前記第１基板と略平行に設けられた第２基板に設けられた第１スイッチ手段と、
を備えるプローブモジュール。
電気信号を伝導しない間隙を有し、前記プローブピンに電気的に接続される、前記第１基板上に設けられた第２信号伝送パターンと、
前記第２信号伝送パターンの前記間隙をショート又はオープンする第２スイッチ手段と、
をさらに備え、
前記プローブピンは、前記第１信号伝送パターンと前記第２信号伝送パターンとの接合点に接続された請求項１に記載のプローブモジュール。
前記第１信号伝送パターンは、前記被試験デバイスにパルス入力信号を供給し、
前記第２信号伝送パターンは、前記被試験デバイスに直流入力信号を供給し、
前記第１スイッチ手段及び前記第２スイッチ手段は、前記パルス入力信号及び前記直流入力信号のいずれを前記被試験デバイスに供給するかを制御する請求項２に記載のプローブモジュール。
前記間隙は、前記第１基板において、前記プローブピンの近傍に設けられた請求項２に記載のプローブモジュール。
前記第１スイッチ手段は、一端が固定され、他端に前記間隙をショートする接点が設けられたスイッチアクチュエータである請求項１に記載のプローブモジュール。
前記第２基板をさらに備え、
前記スイッチアクチュエータは、前記第２基板に一端が固定され、前記他端が前記間隙の近傍に設けられた請求項５に記載のプローブモジュール。
前記スイッチアクチュエータは、
熱膨張率が異なる２つの材料が積層されたバイモルフと、
前記バイモルフを加熱するヒータと、
を有し、
前記ヒータが前記バイモルフを加熱することにより、前記バイモルフが前記接点を駆動して前記間隙をショートさせる請求項５に記載のプローブモジュール。
前記バイモルフは、アルミニウム膜とシリコン酸化膜とを含む請求項７に記載のプローブモジュール。
前記スイッチアクチュエータは、圧電バイモルフである請求項５に記載のプローブモジュール。
前記第１信号伝送パターンは、ストリップラインである請求項１に記載のプローブモジュール。
前記第１信号伝送パターンは、コプレーナラインである請求項１に記載のプローブモジュール。
前記第１基板は、前記被試験デバイスに対して略垂直に設置される請求項１に記載のプローブモジュール。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験するための試験信号を発生するパターン発生部と、
前記パターン発生部が発生した前記試験信号を受け取り、前記被試験デバイスに供給し、前記被試験デバイスが前記試験信号に基づいて出力する出力信号を受け取る、請求項１〜請求項１２の何れかに記載のプローブモジュールと、
前記プローブモジュールが受け取った前記出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と、
を備える試験装置。