JPH0284955U - - Google Patents
Info
- Publication number
- JPH0284955U JPH0284955U JP16446588U JP16446588U JPH0284955U JP H0284955 U JPH0284955 U JP H0284955U JP 16446588 U JP16446588 U JP 16446588U JP 16446588 U JP16446588 U JP 16446588U JP H0284955 U JPH0284955 U JP H0284955U
- Authority
- JP
- Japan
- Prior art keywords
- address
- bus
- processing unit
- central processing
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Bus Control (AREA)
Description
第１図は、本考案によるアドレス判別機能を内
蔵した周辺デバイスが中央処理装置にデージーチ
エーン接続されたコンピユータシステムの構成を
示すブロツク図、第２図は本考案によるアドレス
ラツチ回路を内蔵した周辺デバイスの概要図、第
３図は本考案実施例の動作を説明するためのアド
レス記憶タイミングチヤート、第４図は従来例の
アドレス判別機能を内蔵した周辺デバイスが中央
処理装置にデージーチエーン接続されたコンピユ
ータシステムの構成を示すブロツク図、第５図は
従来例のアドレス記憶回路の構成例を示す論理回
路図である。 １：中央処理装置、２，２−１，２−２，…２
−ｍ：周辺デバイス、３：アドレスラツチ回路、
４：中央処理装置、Ａ：アドレスバス、Ｄ：デー
タバス、Ａ／Ｄ：共通バス。
蔵した周辺デバイスが中央処理装置にデージーチ
エーン接続されたコンピユータシステムの構成を
示すブロツク図、第２図は本考案によるアドレス
ラツチ回路を内蔵した周辺デバイスの概要図、第
３図は本考案実施例の動作を説明するためのアド
レス記憶タイミングチヤート、第４図は従来例の
アドレス判別機能を内蔵した周辺デバイスが中央
処理装置にデージーチエーン接続されたコンピユ
ータシステムの構成を示すブロツク図、第５図は
従来例のアドレス記憶回路の構成例を示す論理回
路図である。 １：中央処理装置、２，２−１，２−２，…２
−ｍ：周辺デバイス、３：アドレスラツチ回路、
４：中央処理装置、Ａ：アドレスバス、Ｄ：デー
タバス、Ａ／Ｄ：共通バス。
Claims (1)
- コンピユータシステムにおける中央処理装置と
、アドレスバス及びデータバスを介してデータの
送受を行う周辺デバイスであつて、リセツト時に
、前記中央処理装置から順次出力されデージーチ
エーンによる連鎖的に割りふられるアドレスを記
憶し、以後中央処理装置から割りふられたアドレ
スを指定することにより応答する周辺デバイスに
おいて、アドレスバスとデータバスとを併用した
共通バスに接続されたアドレスラツチ回路を内蔵
してなることを特徴とするアドレス判別機能内蔵
周辺デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16446588U JPH0284955U (ja) | 1988-12-21 | 1988-12-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16446588U JPH0284955U (ja) | 1988-12-21 | 1988-12-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0284955U true JPH0284955U (ja) | 1990-07-03 |
Family
ID=31450098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16446588U Pending JPH0284955U (ja) | 1988-12-21 | 1988-12-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0284955U (ja) |
-
1988
- 1988-12-21 JP JP16446588U patent/JPH0284955U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034649U (ja) | メモリ・アクセス・システム | |
| JPH0284955U (ja) | ||
| JPS63168549U (ja) | ||
| JPS6384650U (ja) | ||
| JPH0255337U (ja) | ||
| JPS63163543U (ja) | ||
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPH0214152U (ja) | ||
| JPH0284964U (ja) | ||
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS63163540U (ja) | ||
| JPS6368054U (ja) | ||
| JPS59134838U (ja) | メモリアクセス記録装置 | |
| JPH01127048U (ja) | ||
| JPS6312242U (ja) | ||
| JPS61192352U (ja) | ||
| JPH02149445U (ja) | ||
| JPH02116344U (ja) | ||
| JPH0374052U (ja) | ||
| JPH0397751U (ja) | ||
| JPH03123292U (ja) | ||
| JPS5897605U (ja) | マルチプロセツサによるバツチプロセス用コントロ−ラ | |
| JPS63192843U (ja) | ||
| JPH0334146U (ja) |