JPS6034652U - 情報転送装置 - Google Patents
情報転送装置Info
- Publication number
- JPS6034652U JPS6034652U JP10840884U JP10840884U JPS6034652U JP S6034652 U JPS6034652 U JP S6034652U JP 10840884 U JP10840884 U JP 10840884U JP 10840884 U JP10840884 U JP 10840884U JP S6034652 U JPS6034652 U JP S6034652U
- Authority
- JP
- Japan
- Prior art keywords
- input
- control circuit
- dedicated control
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来の情報転送装置の構成を示すブロック図、
第2図は本考案の情報転送装置の一実施例の構成を示す
ブロック図、第3図は優先回路の一構成例を示す図であ
る。 1・・・入出力装置専用LSI、2・・・8ビツトバツ
フアレジスタ、3・・・メインメモリ、4・・・中央処
理装置(CPU) 、5・・・情報交換用レジスタ、1
1・・・優先回路、12・・・3進カウンタ、13・・
・DMA制御回路、14・・・フリップフロップ、15
・・・遅延回路。 r4 3.−Xl ″[− ,11
第2図は本考案の情報転送装置の一実施例の構成を示す
ブロック図、第3図は優先回路の一構成例を示す図であ
る。 1・・・入出力装置専用LSI、2・・・8ビツトバツ
フアレジスタ、3・・・メインメモリ、4・・・中央処
理装置(CPU) 、5・・・情報交換用レジスタ、1
1・・・優先回路、12・・・3進カウンタ、13・・
・DMA制御回路、14・・・フリップフロップ、15
・・・遅延回路。 r4 3.−Xl ″[− ,11
Claims (1)
- 8ビット単位に情報を出力し得る入出力装置専用制御回
路と8ビツトバツフアレジスタとを具え中央処理装置の
制御に応じて16ビツト単位で情報を転送する情報転送
装置はおいて、前記入出力装置専用制御回路に情報交換
用レジスタを具えるとともに、前記入出力装置専用制御
回路と中央処理装置との動作の優先性を定め16ビツト
のデータを組立て中および分割して入出力装置専用制御
回路に入力する間は前記中央処理装置から該情報交換用
レジスタへのアクセスを保留し、中央処理装置が入出力
装置専用制御回路に対してアクセス中は16ビツトのデ
ータの組立ておよび分割入力を保留する優先回路を有す
ることを特徴とする情報転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10840884U JPS6034652U (ja) | 1984-07-18 | 1984-07-18 | 情報転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10840884U JPS6034652U (ja) | 1984-07-18 | 1984-07-18 | 情報転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6034652U true JPS6034652U (ja) | 1985-03-09 |
Family
ID=30252931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10840884U Pending JPS6034652U (ja) | 1984-07-18 | 1984-07-18 | 情報転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6034652U (ja) |
-
1984
- 1984-07-18 JP JP10840884U patent/JPS6034652U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6034652U (ja) | 情報転送装置 | |
JPS60164258U (ja) | デ−タ転送制御装置 | |
JPS59147236U (ja) | インタ−フエイス制御装置 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS59169632U (ja) | デ−タ転送回路 | |
JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
JPS6057855U (ja) | デュアルcpu方式情報処理装置 | |
JPS60150687U (ja) | 磁気テ−プ制御装置 | |
JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
JPS61653U (ja) | Dma転送回路 | |
JPS6030050U (ja) | デ−タメモリアクセス方式 | |
JPS58129554U (ja) | メモリマツプ式i/oを有するデ−タ処理装置 | |
JPS59155639U (ja) | メモリ選択装置 | |
JPS6010349U (ja) | メモリ共有装置 | |
JPS5881654U (ja) | 演算処理装置 | |
JPS6039139U (ja) | 磁気カ−ドリ−ダのインタフェ−ス回路 | |
JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
JPS58105640U (ja) | 異なるバス間のデ−タ変換装置 | |
JPS5911347U (ja) | マイクロプロセツサ回路 | |
JPS6194167A (ja) | 周辺制御装置 | |
JPS60642U (ja) | 入出力制御装置 | |
JPS58174733U (ja) | プロセス入出力制御方式 | |
JPS5992932U (ja) | Dma制御装置 | |
JPS59122626U (ja) | 読取制御装置 |