JPH0640259B2

JPH0640259B2 - デ−タ処理装置

Info

Publication number: JPH0640259B2
Application number: JP59025698A
Authority: JP
Inventors: 知己五條; 芳夫八木; 経忠泉
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1984-02-14
Filing date: 1984-02-14
Publication date: 1994-05-25
Anticipated expiration: 2009-05-25
Also published as: US4695834A; JPS60169897A

Description

【発明の詳細な説明】産業上の利用分野この発明は、ビットマップディスプレイが接続されたオ
フィスコンピュータやパーソナルコンピュータ、ワード
プロセッサ、あるいはレーザビームプリンタのようなイ
メージプリンタ等で使用するのに好適な画素イメージメ
モリを備えたデータ処理装置に係り、特に簡単な構成の
手段を用いるだけで、画素イメージメモリへの多種類の
罫線の書込み処理が迅速かつ容易に行えるようにして、
システムの処理能率を向上させたデータ処理装置に関す
る。

従来の技術ビットマップディスプレイやイメージプリンタ等のデー
タ処理装置では、画素単位でデータを処理する画素イメ
ージメモリが設けられており、グラフその他の図形や文
字等の必要なデータが書込まれる。

画素イメージメモリでは、１ワードあるいは１バイト単
位でアドレスが与えられており、この１ワードあるいは
１バイト単位でデータの書込み／読出しを行う必要があ
るので、キャラクタコードで処理する場合に比較して、
その処理に時間がかかる。

この場合に、しばしば縦や横の罫線を描く必要が生じる
が、従来のデータ処理装置では、一般にファームウエア
を使用して画素イメージメモリへ罫線データの書込みを
行っている。従来の装置でも、実線のように単純な罫線
のみを引くときは、高速度で処理できる方法が用いられ
ている。

ところが、最近のワードプロセッサその他のデータ処理
装置で要求されているような多種類の罫線、例えば細実
線、細点線、細破線、細一点鎖線、太実線、太点線、太
破線、太一点鎖線のような各種の罫線を描く必要がある
場合には、従来のデータ処理装置に用いられている方法
では、そのプログラムが複雑になるばかりでなく、それ
を実行するための処理にも多くの時間がかかるので、シ
ステムの処理能率が低下するという不都合がある。

具体的にいえば、罫線を描く場合、１文字の書込みエリ
アについて、点線や破線、一点鎖線等のパターンが左右
対称の位置となるようにした、見栄えのよい位置に配置
することが望まれる。ところが、このような書込みには
罫線データのシフト動作が必要であり、従来のデータ処
理装置では、多数の線種の罫線データを処理するために
はその制御が複雑化するので、システムの処理能率が低
下することになる。

発明が解決しようとする課題この発明のデータ処理装置では、従来のデータ処理装置
の罫線処理におけるこのような不都合を解決し、簡単な
構成によって、所望の線種の罫線データの書込み処理が
迅速かつ容易に行えるようにするとともに、点線や破
線、一点鎖線等を描く場合には、１文字の書込みエリア
に対して左右対称の位置となる高品質の罫線が得られる
ようにしたデータ処理装置を提供することを目的とす
る。

課題を解決するための手段この発明では、入力装置と、画像データメモリエリアが設けられる画素
イメージメモリと、制御手段とを有するデータ処理装置
において、前記画素イメージメモリの画像データメモリエリアに隣
接する不使用エリアに設けられ、該画像データメモリエ
リアに対応した行方向、桁方向のそれぞれ複数線種の罫
線パターンが１文字の書込みエリアに対して左右対称の
位置となるように格納された罫線パターン記憶手段と、該罫線パターン記憶手段に格納された罫線パターンを選
択して前記画素イメージメモリの画像データメモリエリ
アへ複写する罫線パターン選択・複写手段とを備え、前記入力装置から指示を与えることによって前記画素イ
メージメモリの画像データメモリエリア上に罫線を描く
ように構成している。

作用この発明のデータ処理装置では、画素イメージメモリの
画像データメモリエリアに隣接する不使用エリアを利用
して、画像データメモリエリアに対応した行方向、桁方
向のそれぞれ複数線種の罫線パターンを格納しておき、
入力装置から指示を与えることによって、必要な線種の
罫線パターンを選択するとともに、必要な長さ分だけ罫
線パターンが複写（コピー）できるようにしている。

具体的にいえば、ボディサイズ内（例えば２６ドット）
で、左右対称となるような罫線のドットパターンが書込
めるようにするとともに、従来のようなビットシフト動
作を不要にして、単に罫線パターンデータを複写するだ
けで、所望の線種の罫線パターンデータの書込みが迅速
かつ容易に行えるようにしている。

実施例１次に、この発明のデータ処理装置について、図面を参照
しながら、その実施例を詳細に説明する。

第１図は、この発明のデータ処理装置における罫線処理
の基本原理を説明するための１画面あるいは１頁分の画
素イメージメモリの一構成例である。図面において、Ａ
はその画像データメモリエリア、Ｂは横罫線データ格納
エリアを示し、〜にはそれぞれ実線、点線、破線、
一点鎖線の横罫線データが格納されており、また、Ｃは
縦罫線データ格納エリアを示し、〜にはそれぞれ実
線、点線、破線、一点鎖線の縦罫線データが格納されて
いる。

通常、データ処理装置に使用される画素イメージメモリ
では、その全体が画像データメモリエリアＡとして使用
されるだけでなく、その一部に不使用のエリアＢ，Ｃ等
がある。そこで、この第１図に示すように、このような
不使用エリアを利用して各種の罫線データを格納する。

すなわち、画素イメージメモリの横罫線データ格納エリ
アＢには、横罫線用ドットパターンの必要な線種のデー
タが各１行分ずつ格納されている。ここでは、実線、
点線、破線、一点鎖線の４種類が格納される場合
を示している。

同様に、縦罫線データ格納エリアＣには、縦罫線用ドッ
トパターンの必要な線種のデータが各１桁分ずつ格納さ
れている。ここでは、実線、点線、破線、一点鎖
線の４種類が格納される場合を示している。

第２図は、第１図の横罫線データ格納エリアＢを拡大し
た基本ドットパターンの一例を示す。図面の〜は第
１図と同様に、は実線、は点線、は破線、は一
点鎖線の格納エリアで、黒丸印は各１ドットの罫線パタ
ーンデータ、無印はそのスペースデータを示す。なお、
この罫線パターンは、１文字のピッチが２６ドット用の
場合で、白三角印がその境界を示す。

次の第３図は、縦罫線データ格納エリアＣを拡大した基
本ドットパターンの一例である。図面における符号は第
２図と同様であり、また、〜は第１図と同様に、
は実線、は点線、は破線、は一点鎖線で、１行の
ピッチが３０ドット用の場合である。

この第２図に示すように、横罫線データ格納エリアＢに
格納される基本ドットパターンは、１文字のピッチの２
６ドットに対して、左右対称となるように、予め各罫線
のドットパターンが記憶されている。

同様に、第３図の縦罫線データ格納エリアＣに格納され
る基本ドットパターンも、１行のピッチの３０ドットに
対して、上下対称となるように、予め各罫線のドットパ
ターンが記憶されている。

第４図は、第１図の画素イメージメモリの画像データメ
モリエリアＡに横方向および縦方向の罫線を描いた状態
の一例である。図面のａ〜ｆはそれぞれ罫線の始点また
は終点、ｇ〜ｌは横罫線データ格納エリアＢと縦罫線デ
ータ格納エリアＣ内の始点または終点を示す。

まず、第４図の画像データメモリエリアＡの点ａから点
ｂまで細罫線を引く場合について説明すると、第１図と
第２図に示した画素イメージメモリの横罫線データ格納
エリアＢ内の実線パターンの格納エリアより、点ｇか
ら点ｈまでの実線パターンデータを画像データメモリエ
リアＡの点ａから点ｂまでに複写する。

また、点ｃから点ｄへ細一点鎖線を引くときには、同様
に、画素イメージメモリの横罫線データ格納エリアＢ内
の一点鎖線パターンの格納エリアより、点ｋから点ｌ
までの一点鎖線パターンデータを画像データメモリエリ
アＡの点ｃから点ｄまでへ複写する。

次に、点ｅから点ｆへ細罫線を引くときは、同様に、横
罫線データ格納エリアＢ内の実線パターンの格納エリア
より、点ｇから点ｈまでの実線パターンデータを画像
データメモリエリアＡの点ｅから点ｆまでへ複写すれば
よい。

なお、画素イメージメモリの横罫線データ格納エリアＢ
内の実際パターンの格納エリアの点ｇや、一点鎖線パ
ターンの格納エリアの点ｋの横方向のドット位置は、
画像データメモリエリアＡの点ａ，ｃ，ｅにそれぞれ対
応しているものとする。同様に、横罫線データ格納エリ
アＢ内の実線パターンの格納エリアの点ｈや、一点鎖
線パターンの格納エリアの点ｌの横方向のドット位置
は、画像データメモリエリアＡの点ｂ，ｄ，ｆにそれぞ
れ対応しているものとする。

また、この発明のデータ処理装置によって太実線や太点
線等の横罫線を描くときには、画像データメモリエリア
Ａ上で１ドット分だけ縦方向へずらした位置へ、同一の
細実線や太点線等の罫線パターンを２回書込めばよい。

次に、画素イメージメモリの画像データメモリエリアＡ
へ、第４図に示すような縦罫線ａ〜ｅや、ｂ〜ｆを描く
場合の動作について説明する。

まず、画像データメモリエリアＡ上の点ａから点ｅへ縦
の細実線を描く場合には、第１図と第３図に示した画素
イメージメモリの縦罫線データ格納エリアＣ内の実線パ
ターンの格納エリアより、第４図に示すように、点ｉ
から点ｊまでの実線パターンデータを、画像データメモ
リエリアＡ上の点ａから点ｅまでへ複写する。

このような縦罫線を描く場合、縦罫線データ格納エリア
Ｃ内には、縦方向の罫線パターンが１バイト中に４種類
格納されており、しかも、罫線を描く位置も１ワード中
に描くビット位置が桁によって異なるので、実線パター
ンの格納エリアのビット位置を書きたい位置へシフト
して、そのビットだけが書けるようにし、他のビットは
イメージメモリに書かれないようにビットマスク処理を
行う必要がある。

同様に、画像データメモリエリアＡ上の点ｂから点ｆへ
縦罫線の細実線を書く場合には、縦罫線データ格納エリ
アＣ内の実線パターンの格納エリアの点ｉから点ｊま
での罫線データを、第４図に示すように、イメージメモ
リの画像メモリエリアＡの点ｂから点ｆまでへ複写すれ
ばよい。

この場合にも、画素イメージメモリの縦罫線データ格納
エリアＣ内の実線パターンの格納エリアの点ｉの縦方
向のドット位置は、画像データメモリエリアＡの点ａ，
ｂにそれぞれ対応しているものとする。同様に、縦罫線
データ格納エリアＣ内の実線パターンの格納エリアの
点ｊの縦方向のドット位置は、画像データメモリエリア
Ａの点ｅ，ｆにそれぞれ対応しているものとする。

このように、この発明のデータ処理装置によれば、縦罫
線データ格納エリアＣ内の各線種の基本パターンの格納
エリア〜に格納された罫線データを、描きたいパタ
ーンに対応して適当に選択するとともに、その縦方向の
２点を指示して複写すれば、所望の線種の罫線データを
簡単かつ迅速に書込むことができる。

なお、縦罫線の基本パターンの場合、１バイトに４種類
の線種のドットパターンを格納するとすれば、１種類の
ドットパターンに２ビットを使用できるので、太実線や
太点線のデータを格納することができる。したがって、
細実線や細点線を描くときには、その内の１ビットだけ
を複写し、太実線等を描くときには、２ビットを同時に
複写すればよい。

第５図は、この発明のデータ処理装置の一実施例を示す
機能ブロック図である。図面において、１は画素イメー
ジメモリ、２は罫線パターンメモリ、３はディスプレ
イ、４はＰ／Ｓ（パラレル→シリアル）変換回路、５は
ＣＲＴコントローラ、６はマルチプレクサ、７はマスク
レジスタ、８はマイクロＣＰＵで、８Ａはその演算部、
８Ｂはソースレジスタ、８Ｃはディスティネーションレ
ジスタ、８Ｄはカウンタ、８Ｅは第１のレジスタ、８Ｆ
は第２のレジスタ、８Ｇはシフトレジスタ、９はカーソ
ルアドレスレジスタ、１０は罫線始点アドレスレジス
タ、１１は罫線終点アドレスレジスタ、１２はデータバ
スを示す。

この第５図では、画素イメージメモリ１の他に、縦横罫
線の各種の基本パターンを格納するための罫線パターン
メモリ２が独立して設けられている場合で、第２図と第
３図に示したような各種罫線のパターンデータが記憶さ
れている。しかし、この罫線パターンメモリ２は、すで
に第１図から第４図に関連して説明したように、画素イ
メージメモリ１の不使用エリアの一部を利用してもよい
ことはいうまでもない。

ソースレジスタ８Ｂは、罫線パターンメモリ２のデータ
格納エリア（第２図のＢや第３図のＣ）内の罫線のスタ
ートアドレス（第４図の点ｇ，ｉ，ｋ）を格納するレジ
スタであり、また、ディスティネーションレジスタ８Ｃ
は、画素イメージメモリ１上に描かれる点ａ，ｃ，ｅ等
の罫線のスタートアドレスを格納するレジスタである。

また、カウンタ８Ｄは、縦横の罫線の長さに応じて、書
込みに必要なバイト（またはワード）の数をカウントす
るためのカウンタである。

このようなソースレジスタ８Ｂと、ディスティネーショ
ンレジスタ８Ｃとを設けた理由は、例えば、１文字が２
６ドット、すなわちその文字幅が２４ドットで、桁間が
２ドットの場合に、鎖線や点線を描くとき、ボディサイ
ズ内（２６ドット）で左右対称とするためである。そし
て、各線種の罫線パターンのスタートアドレスをソース
レジスタ８Ｂに格納し、そのアドレスの基本パターンの
データを選択して、ディスティネーションレジスタ８Ｃ
のアドレスにライトすることで、見栄えのよい罫線が得
られるようにしている。

したがって、従来のデータ処理装置では、ビットシフト
を必要とするが、この第５図に示すこの発明のデータ処
理装置では、単に罫線パターンデータを複写するだけで
良い。

第６図は、第５図のデータ処理装置において一点鎖線を
描線する場合の動作を説明するフローチャートの一例で
ある。図面の＃１〜＃７はステップを示す。

先の第４図について説明したような罫線データの複写方
法は、ハードウエアでもソフトウエアでも実現可能であ
るが、この第６図のフローチャートでは、ファームウエ
アで行う方法について示している。

次に、第５図に示したこの発明のデータ処理装置によ
り、第４図に関連して説明したように、画素イメージメ
モリの画像データメモリエリアＡの点ｃから点ｄまでに
一点鎖線を引く場合について説明する。

この場合には、第６図のステップ＃１で、まず、カーソ
ルで指定された点ｃの行／列を計算して、画素イメージ
メモリ１上の点ｃ（第４図の点ｃと同様）のメモリアド
レスｍ_１をディスティネーションレジスタ８Ｃへセット
し、また、そのバイト（またはワード）内のドット位置
からライトマスクを求め、第１のレジスタ８Ｅへセット
する。

次に、ステップ＃２で、同様に、点ｄの行／列を計算し
て、画素イメージメモリ１上の点ｄのメモリアドレスｍ
_２、およびそのバイト（ワード）内のドット位置からラ
イトマスクを求め、第２のレシスタ８Ｆへセットする。

そして、ステップ＃３で、その差（例えばｍ_２−ｍ_１）
を演算し、その値Ｃをカウンタ８Ｄへセットする。この
カウンタ８Ｄにセットされた値Ｃは、罫線の点ｃと点ｄ
との間の長さに対応するバイト（またはワード）数を示
す。

次に、ステップ＃４で、点ｋの行／列を計算して、罫線
パターンメモリ２上の点ｋ（第４図の点ｋと同様）のメ
モリアドレスを求め、ソースレジスタ８Ｂへセットす
る。

さらに、ステップ＃５で、ソースレジスタ８Ｂにセット
された罫線パターンメモリ２の点ｋのアドレスから、一
点鎖線のパターンデータを読出して第１のレジスタ８Ｅ
でマスクセットし、ディスティネーションレジスタ８Ｃ
にセットされた画素イメージメモリ１の点ｃのアドレス
へ複写する。

このような動作は、最後のバイト（またはワード）にな
るまで繰返えされるので、最後のバイト（ワード）かど
うかを、カウンタ８Ｄにセットされた値Ｃから判断する
ために、ステップ＃６で、Ｃ−１が“０”と等しいか否
かの判断を行う。

そして、もしＣ−１が“０”と等しくないときは、ソー
スレジスタ８Ｂとディスティネーションレジスタ８Ｃを
“＋１”してステップ＃５へ戻り、ソースレジスタ８Ｂ
でアドレスされる罫線のパターンデータを、ディスティ
ネーションレジスタ８Ｃで指示されるアドレスへ複写す
る。

これに対して、ステップ＃６で、Ｃ−１が“０”と等し
いとき、すなわち最後のバイト（ワード）のときは、ス
テップ＃７に進み、ソースレジスタ８Ｂによってアドレ
スされるパターンデータを、第２のレジスタ８Ｆでマス
クセットして、ディスティネーションレジスタ８Ｃで指
示するアドレスへライトする。

このような動作によって、画素イメージメモリ１の点ｃ
から点ｄまでに、一点鎖線が描かれる。

このように、この発明のデータ処理装置によれば、単に
必要な線種の罫線データを選択して、その長さ分だけ複
写すればよいので、１文字の横ドット数が画素イメージ
メモリのバイト（あるいはワード）バウンダリーになっ
ていないときに、特に有効である。

第７図は、この発明のデータ処理装置による破線の書込
み動作を説明するための画素イメージメモリ１上に描か
れた罫線パターンと、罫線パターンメモリ２の横罫線デ
ータ格納エリア内の破線データとの対応関係の一例であ
る。図面の白三角はワードの切れ目を示す。

この第７図でも、先の第４図の場合と同様に、１文字が
２６ドット、すなわちその文字幅が２４ドットで、桁間
が２ドットの一例を示している。

横罫線データ格納エリア内の破線パターンのデータは、
この第７図の下方に示すように、予め１文字の横ドット
２６に対応して、左右対称の位置に設定されている。

この第７図の上方に示すような、罫線パターンの書込み
動作は、先の第６図に示したフローチャートと同様であ
る。

まず、第７図の下方の基本パターン、すなわち破線のド
ットパターンを１桁目に描くときは、点ｋに相当するア
ドレスを指示すれば、そのまま描くことができる。

しかし、２桁目に描く場合は、従来のデータ処理装置で
は、イメージメモリ上で１０ビット（２６ドット−１６
ドット＝１０ドット）ずらして書く必要がある。同様
に、３桁目に描く場合には、４ビット（２６×２ドット
−１６×３ドット＝４ドット）ずらして書かなければな
らない。

ところが、この発明のデータ処理装置では、２桁目や３
桁目に罫線を引く場合でも、このようなビットシフトを
行う必要はなく、単に第７図の下方に示されるような罫
線パターンメモリ２の罫線データを複写するだけで、各
文字位置に対して左右対称の罫線が得られる。

実施例２次に、第２の実施例を説明する。

第８図は、この発明のデータ処理装置の他の実施例を示
す機能ブロック図である。図面における符号は第５図と
同様であり、また、１３はカーソルによる罫線始点位置
検出部、１４はカーソルによる罫線終点位置検出部、１
５は罫線パターンメモリ２のスタートアドレス検出部、
１６はソースレジスタ（カウンタ）、１７はディスティ
ネーションレジスタ（カウンタ）、１８はスタート位置
のワード内のドットのズレ検出部、１９は第２のマルチ
プレクサ、２０はライトマスクレジスタ、２１は排他的
論理和回路、２２は第１のアンドゲート回路、２３はシ
フトレジスタ、２４はシフトカウンタ、２５は第２のア
ンドゲート回路、２６は差演算（罫線パターンの移動量
の演算）回路、２７は割算回路、２８は転送量カウン
タ、２９はマスクレジスタ、３０はカウンタ値／ビット
数・変換回路、３１はコントロール回路を示し、＃１〜
＃１２はステップ、Ｘ〜Ｚは対応する接続点を示す。

この第８図のデータ処理装置の場合には、先の第５図と
異なり、画素イメージメモリ１上に配列される文字位置
が任意のときでも、書込まれる破線や一点鎖線等の罫線
が各文字に対して左右対称となり、高品質な罫線パター
ンが得られるように構成されている。

次の第９図は、この発明のデータ処理装置による破線の
書込み動作を説明するための画素イメージメモリ１と罫
線パターンメモリ２の横罫線データ格納エリア内の破線
データの一例を示す。図面において、ｎは画素イメージ
メモリ１上のワードの切れ目のドット位置とのズレ量す
なわちシフト量、Ｓは罫線パターンメモリ２の横罫線デ
ータ格納エリア内における破線データのスタートアドレ
ス、白三角印は画素イメージメモリ１および破線データ
のワードの切れ目を示す。

この第９図でも、１文字が２６ドット、すなわちその文
字幅が２４ドットで、桁間が２ドットの場合を示してい
るが、画素イメージメモリ１上の文字の書込み位置が任
意に選択できる点で、先の第７図と異なっている。

そして、この場合にも、鎖線や点線を描くときには、ボ
ディサイズ（２６ドット）内で左右対称となるような罫
線のドットパターンが書込めるようにしている。なお、
この第９図では、罫線パターンメモリ２の基本パターン
と、この基本パターンによって画素イメージメモリ１上
に描かれる罫線の各ドットとの対応関係が容易に理解で
きるように、両者を同一の図面上に表現している。

第１０図(1)と(2)は、第８図のデータ処理装置におい
て、第９図に示したような、横罫線として破線を描線す
る場合の動作を説明するフローチャートの一例と、この
フローチャートに従った書込み動作により第８図に示し
たブロック図の各部に格納されるデータとの関係を詳細
に示す説明図である。同図における＃１１〜＃２２はそ
れぞれステップを示し、第８図に付けられた同一符号の
ステップ位置に対応しており、また、は接続点を示
す。

この実施例では、先の第４図で実線や一点鎖線を描く場
合を説明したのと同様に、画素イメージメモリ１の画像
データメモリエリア上の点ａ（点ｃ，ｅ等の場合も同
様）から点ｂ（点ｄ，ｆ等の場合も同様）へ破線を描く
場合であり、第９図に示したように、破線を描く文字数
Ｎ＝２、シフト量ｎ＝５の場合である。

この場合には、まず、第１０図(1) のステップ＃１１に
示すように、第８図の罫線始点位置検出部１３により、
カーソルで指示された文字の始点位置（第４図の点ａ）
から画素イメージメモリ１上の罫線のスタートアドレス
(Ｄ)を計算して、ディスティネーションレジスタ１７に
セットし、さらに、そのスタート位置のワード内のドッ
トのズレ検出部１８によって、そのワード内のドット位
置からシフト量とライトマスクとを求め、シフトカウン
タ２４にシフト量ｎを、ライトマスクレジスタ２０にマ
スクデータを、それぞれへセットする。

この状態は、第１０図(1) の右側に示すように、第８図
のディスティネーションレジスタ１７には、罫線のスタ
ートアドレスＤがセットされ、シフトカウンタ２４に
は、シフト量ｎがセットされる。ここでは、ｎ＝５の場
合であるから、“５”がセットされることになる。

また、ライトマスクレジスタ２０には、ライトマスクデ
ータが、「０００００１１１１１１１１１１１」のよう
なデータ(イ)としてセットされることになる。

次に、ステップ＃１２で、シフト量ｑを演算する。例え
ば、罫線を引く文字数をＮとして、２６Ｎ × １／１６＝ｐ余り……ｑの計算を行い、商の値ｐの転送量カウンタ２８にセット
し、余り数ｑをマスクレジスタ２９にセットする。な
お、ここで、２６は文字ピッチのドット数、１６はワー
ドのドット数を表わす。

この実施例の場合には、文字数Ｎ＝２であるから、第１
０図(1) の右側に示すように、ｐ＝３，ｑ＝４となり、
転送量カウンタ２８にはデータ“３”が、マスクレジス
タ２９にはデータ“４”が、それぞれセットされる。

次のステップ＃１３では、指定された線種の罫線が格納
された罫線パターンメモリ２のスタートアドレスＳ（第
９図のＳと同じ）をソースレジスタ１６にセットする。

ステップ＃１４で、ソースレジスタ１６のデータＳ、す
なわち罫線パターンメモリ２のスタートアドレスＳによ
って、アドレスＳのパターンデータ(ロ)をシフトレジス
タ２３へロードし、シフトカウンタ２４にセットされた
シフト量ｎ＝５の数だけシフトライト（ループ）して、
データ(ハ)を作成する。

そして、このデータ(ハ)をライトマスクレジスタ２０の
データ(イ)でマスクをかけ、データ(ニ)として、ディス
ティネーションレジスタ１７で指示されたアドレスＤへ
ライトする。

この場合には、第１０図(1) の右側に示すように、罫線
の線種は破線であるから、第９図の下方に示す罫線パタ
ーンメモリ２からはその１ワード目のパターンデータ
「１１１１０００００１１１１１１１」が、データ(ロ)
としてシフトレジスタ２３にロードされ、これがシフト
量ｎ＝５だけシフトされて、データ(ハ)が得られる。

このデータ(ハ)は、ライトマスクレジスタ２０のデータ
(イ)とともに第１のアンドゲート回路２２へ入力されて
アンド処理され、データ(ニ)として画素イメージメモリ
１のディスティネーションアドレスＤにライトされる。
なお、ここで、データ(ニ)の×印は、ライトされないビ
ットを示す。

ステップ＃１５で、ディスティネーションレジスタ１７
のデータＤを“＋１”して、ライトマスクレジスタ２０
のデータ(イ)を反転させて、ディスティネーションレジ
スタ１７で指示されるアドレスへライトする。

すなわち、第１０図(1) の右側に示すように、シフトレ
ジスタ２３にロードされたデータ(ハ)と、ライトマスク
レジスタ２０のデータ(イ)の反転データ(イ)′とを、第
１のアンドゲート回路２２でアンド処理してデータ(ホ)
を作成し、ディスティネーションアドレスＤにライトす
る。なお、×印はライトしないビットである。

このステップ＃１４と＃１５の処理によって、罫線パタ
ーンメモリの最初の１ワードのデータの書込み動作が終
了する。

ステップ＃１６では、ソースレジスタ１６のデータＳを
“＋１”し、ライトマスクレジスタ２０のデータ(イ)を
反転させて反転データ(イ)′にする。

この状態では、第１０図(1) の右側に示すように、ライ
トマスクレジスタ２０のデータは、再びデータ(イ)に戻
される。

次のステップ＃１７で、Ｃ−１が“０”と等しいか否か
の判断を行い、等しくないときは、ステップ＃１４へ戻
る。この例では、Ｃ−１→Ｃは、３−１＝２→Ｃとな
る。

このステップ＃１７は、罫線を引く文字の残りが１ワー
ドだけになったか否かの判断を行うステップで、残りが
２ワード以上の場合には、ステップ＃１４に戻って、再
度＃１４〜＃１６のステップを繰返えす。

これに対して、Ｃ−１が“０”と等しいとき、すなわち
残りが１ワードになったときは、第１０図(1)のから
第１０図(2)のステップ＃１８へ進み、マスクレジスタ
２９のデータをビットマスクするデータ(ヘ)に展開し、
シフトレジスタ２４にセットされた数ｎ（＝５）だけシ
フトライト（ループ）する。

この状態は、第１０図(2) の右側に示すように、マスク
レジスタ２９のデータｑ＝４が、カウンタ値／ビット数
・変換回路３０によってデータ(ヘ)のように展開され、
さらに、シフトカウンタ２４にセットされたデータｎ
（＝４）だけシフトされて、データ(ト)が作成される。

ステップ＃１９で、ライトマスクレジスタ２０のデータ
(イ)と、マスクレジスタ２９およびカウンタ値／ビット
数・変換回路３０によって作成されるデータ(ト)とを、
第２のアンドゲート回路２５へ与えて、その出力データ
(チ)をライトマスクレジスタ２０に再セットする。

この状態では、第１０図(2) の右側に示すように、カウ
ント値／ビット数・変換回路３０からはデータ(ト)が出
力される。これがライトマスクレジスタ２０のデータ
(イ)とアンド処理されて、データ(チ)として再びライト
マスクレジスタ２０にセットされることになる。

ステップ＃２０で、ソースレジスタ１６のデータＳによ
って、罫線パターンメモリ２からアドレスＳのパターン
データ(リ)をシフトレジスタ２３へロードし、シフトカ
ウンタ２４の数ｎ＝５だけシフトライト（ループ）し、
そのデータ(ヌ)をライトマスクレジスタ２０でマスクを
かけ、ディスティネーションレジスタ１７のデータＤに
よるアドレスへライトする。

この状態では、第１０図(2) の右側に示すように、ソー
スレジスタ１６のデータＳでアドレスされて、シフトレ
ジスタ２３にロードされるパターンデータ(リ)は、第９
図の下方に示される４ワード目の「１１１１１１１１０
００００１１１」のデータである。このデータ(リ)が、
ｎ＝５だけシフトされるので、シフトレジスタ２３には
データ(ヌ)がセットされることになる。

また、ライトマスクレジスタ２０には、データ(チ)がセ
ットされているので、イメージメモリ１には、このデー
タ(ヌ)と(チ)のアンド条件によって、データ(ル)が作成
され、このデータ(ル)がディスティネーションアドレス
Ｄへ書込まれることになる。このデータ(ル)の×印はラ
イトされないビットである。

ステップ＃２１で、ディスティネーションレジスタ１７
のデータＤを“＋１”し、ライトマスクレジスタ２０の
データを反転して、マスクレジスタ２９と第２のアンド
ゲート回路２５でアンド処理し、ライトマスクレジスタ
２０に再セットする。

この場合には、第１０図(2) の右側に示すように、ライ
トマスクレジスタ２０のデータ(チ)が反転されてデータ
(チ)′となり、これがマスクレジスタ２９およびカウン
タ値／ビット数・変換回路３０によるデータ(ト)とアン
ド処理されるので、その出力データはデータ(ヲ)とな
る。このデータ(ヲ)は、ライトマスクレジスタ２０に再
セットされる。

ステップ＃２２で、シフトレジスタ２３のデータ(ヌ)を
ライトマスクレジスタ２０でマスクをかけ、ディスティ
ネーションアドレスＤへライトする。

この状態では、第１０図(2) の右側に示すように、シフ
トレジスタ２３にはデータ(ヌ)がセットされている。こ
のデータ(ヌ)と、ライトマスクレジスタ２０のデータ
(ヲ)とが第１のアンドゲート回路２２へ入力され、その
アンド条件によりデータ(ワ)が作成されて、このデータ
(ワ)が画素イメージメモリ１のディスティネーションア
ドレスＤにライトされる。なお、×印のドットはライト
されないビットを示し、この場合には、すへてのビット
がライトされないことになる。

このような動作によって、第９図に示されるようなイメ
ージメモリ１の２文字分にわたって、破線が描かれる。

以上のように、この発明のデータ処理装置は、画素イメ
ージメモリ１上の文字位置が予め定められている場合で
も、任意の位置に配列可能な場合でも、充分に対応でき
るよう構成されている。

なお、以上の実施例では、すべて罫線を描く場合につい
て説明したが、アンダーラインや網かけ等についても同
様に実施することができることは明らかであり、この発
明のデータ処理装置は、これらの場合をも包含すること
はいうまでもない。

発明の効果この発明のデータ処理装置によれば、多種類の罫線をイ
メージメモリに書込む場合に、所望の線種の罫線パター
ンデータの書込みが迅速かつ容易に行えるので、システ
ムの処理能率が著しく向上される。

特に、点線や破線、一点鎖線等を描く場合には、１文字
の書込みエリアに対して左右対称の位置となる高品質の
罫線を、簡単に描くことが可能である。

すなわち、画素イメージメモリ上の文字の位置が予め定
められているデータ処理装置の場合は勿論のこと、文字
位置を任意に選択できる場合でも同様に実施できるの
で、ビットマップディスプレイやイメージプリンタ等で
使用するのに好適であり、しかも、その構成も極めて簡
単であるから、コスト面からも有利である、等の多くの
優れた効果が得られる。

【図面の簡単な説明】

第１図は、この発明のデータ処理装置における罫線処理
の基本原理を説明するための１画面あるいは１頁分の画
素イメージメモリの一構成例、第２図は、第１図の横罫線データ格納エリアＢを拡大し
た基本ドットパターンの一例、第３図は、縦罫線データ格納エリアＣを拡大した基本ド
ットパターンの一例、第４図は、第１図の画素イメージメモリの画像データメ
モリエリアＡに横方向および縦方向の罫線を描いた状態
の一例、第５図は、この発明のデータ処理装置の一実施例を示す
機能ブロック図、第６図は、第５図のデータ処理装置において一点鎖線を
描線する場合の動作を説明するフローチャートの一例、第７図は、この発明のデータ処理装置による破線の書込
み動作を説明するための画素イメージメモリ１上に描か
れた罫線パターンと、罫線パターンメモリ２の横罫線デ
ータ格納エリア内の破線データとの対応関係の一例、第８図は、この発明のデータ処理装置の他の実施例を示
す機能ブロック図、第９図は、この発明のデータ処理装置による破線の書込
み動作を説明するための画素イメージメモリ１と罫線パ
ターンメモリ２の横罫線データ格納エリア内の破線デー
タの一例、第１０図(1)と(2)は、第８図のデータ処理装置におい
て、第９図に示されるような、横罫線として破線を描線
する場合の動作を説明するフローチャートの一例と、こ
のフローチャートに従った書込み動作により第８図に示
したブロック図の各部に格納されるデータとの関係を詳
細に示す説明図。図面において、１は画素イメージメモリ、２は罫線パタ
ーンメモリ、３はディスプレイ、４はＰ／Ｓ変換回路、
５はＣＲＴコントローラ、６はマルチプレクサ、７はマ
スクレジスタ、８はマイクロＣＰＵで、８Ａはその演算
部、８Ｂはソースレジスタ、８Ｃはディスティネーショ
ンレジスタ、８Ｄはカウンタ、８Ｅは第１のレジスタ、
８Ｆは第２のレジスタ、８Ｇはシフトレジスタ、９はカ
ーソルアドレスレジスタ、１０は罫線始点アドレスレジ
スタ、１１は罫線終点アドレスレジスタ、１２はデータ
バス。

Claims

【特許請求の範囲】

【請求項１】入力装置と、画像データメモリエリアが設
けられる画素イメージメモリと、制御手段とを有するデ
ータ処理装置において、前記画素イメージメモリの画像データメモリエリアに隣
接する不使用エリアに設けられ、該画像データメモリエ
リアに対応した行方向、桁方向のそれぞれ複数線種の罫
線パターンが１文字の書込みエリアに対して左右対称の
位置となるように格納された罫線パターン記憶手段と、該罫線パターン記憶手段に格納された罫線パターンを選
択して前記画素イメージメモリの画像データメモリエリ
アへ複写する罫線パターン選択・複写手段とを備え、前記入力装置から指示を与えることによって前記画素イ
メージメモリの画像データメモリエリア上に罫線を描く
ことを特徴とするデータ処理装置。