JPS641803B2 - - Google Patents
Info
- Publication number
- JPS641803B2 JPS641803B2 JP54501119A JP50111979A JPS641803B2 JP S641803 B2 JPS641803 B2 JP S641803B2 JP 54501119 A JP54501119 A JP 54501119A JP 50111979 A JP50111979 A JP 50111979A JP S641803 B2 JPS641803 B2 JP S641803B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- gate
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001105 regulatory effect Effects 0.000 description 22
- 238000000034 method Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 230000001133 acceleration Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 230000033228 biological regulation Effects 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K31/00—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator
- B60K31/02—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism including an electric control system or a servomechanism in which the vehicle velocity affecting element is actuated electrically
- B60K31/04—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism including an electric control system or a servomechanism in which the vehicle velocity affecting element is actuated electrically and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/07—Programme control other than numerical control, i.e. in sequence controllers or logic controllers where the programme is defined in the fixed connection of electrical elements, e.g. potentiometers, counters, transistors
- G05B19/075—Programme control other than numerical control, i.e. in sequence controllers or logic controllers where the programme is defined in the fixed connection of electrical elements, e.g. potentiometers, counters, transistors for delivering a step function, a slope or a continuous function
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
- B60W2050/0001—Details of the control system
- B60W2050/0002—Automatic control, details of type of controller or control system architecture
- B60W2050/0008—Feedback, closed loop systems or details of feedback error signal
- B60W2050/0009—Proportional differential [PD] controller
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
- B60W2050/0001—Details of the control system
- B60W2050/0002—Automatic control, details of type of controller or control system architecture
- B60W2050/0008—Feedback, closed loop systems or details of feedback error signal
- B60W2050/001—Proportional integral [PI] controller
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Controls For Constant Speed Travelling (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
Description
請求の範囲
1 実際値発生器と、所望の走行速度に比例する
設定値に対する設定値メモリ装置と、実際値と設
定値を比較するための装置と、 当該実際値と設定値との偏差によつて制御され
かつ車両速度を制御する部材に作用する装置とが
設けられており、その際少なくとも1つのスイツ
チ装置が操作された時に前記設定値メモリ装置に
実際値が転送される車両走行速度に対するデイジ
タル制御装置において、 デイジタル計数を行うことによりランプを発生
する補助設定値メモリ装置41と、該補助設定値
メモリ装置41からのランプ値および前記設定値
メモリ装置46からの設定値が供給される比較装
置112とが設けられていて、該比較装置112
の出力側は前記設定値メモリ装置46と接続され
ており、 その際当該制御装置によつて車速を変化させて
いる間、ランプ値によつて付加的な設定値が与え
られ、 また前記設定値メモリ装置46に設定値が記憶
されている状態で第1のスイツチ装置14が操作
されるとその時の瞬時実際値が補助設定値メモリ
装置41に転送され、 前記比較装置112は、付加的設定値として用
いられるランプ値と補助設定値メモリ装置41の
設定値との間の偏差に相応する信号を送出し、そ
れにより前記補助設定値メモリ装置41に転送さ
れた値は、それが記憶された設定値に対応するよ
うになるまでランプによつて変化させられ、その
際ランプの傾きは連続的に小さくなる ことを特徴とする車両走行速度に対するデイジタ
ル制御装置。
設定値に対する設定値メモリ装置と、実際値と設
定値を比較するための装置と、 当該実際値と設定値との偏差によつて制御され
かつ車両速度を制御する部材に作用する装置とが
設けられており、その際少なくとも1つのスイツ
チ装置が操作された時に前記設定値メモリ装置に
実際値が転送される車両走行速度に対するデイジ
タル制御装置において、 デイジタル計数を行うことによりランプを発生
する補助設定値メモリ装置41と、該補助設定値
メモリ装置41からのランプ値および前記設定値
メモリ装置46からの設定値が供給される比較装
置112とが設けられていて、該比較装置112
の出力側は前記設定値メモリ装置46と接続され
ており、 その際当該制御装置によつて車速を変化させて
いる間、ランプ値によつて付加的な設定値が与え
られ、 また前記設定値メモリ装置46に設定値が記憶
されている状態で第1のスイツチ装置14が操作
されるとその時の瞬時実際値が補助設定値メモリ
装置41に転送され、 前記比較装置112は、付加的設定値として用
いられるランプ値と補助設定値メモリ装置41の
設定値との間の偏差に相応する信号を送出し、そ
れにより前記補助設定値メモリ装置41に転送さ
れた値は、それが記憶された設定値に対応するよ
うになるまでランプによつて変化させられ、その
際ランプの傾きは連続的に小さくなる ことを特徴とする車両走行速度に対するデイジタ
ル制御装置。
2 加速過程を開始させるため別のスイツチ装置
15ないし16の作動の際実質的に瞬時の実際値
が補助設定値メモリ装置41に伝送されこの伝送
された値はランプにより、前記別のスイツチ装置
15ないし16の作動時間の長さに相応して変化
せしめられ、さらにその後直ちに実際値は設定値
メモリ装置46に伝送される請求の範囲第1項記
載の装置。
15ないし16の作動の際実質的に瞬時の実際値
が補助設定値メモリ装置41に伝送されこの伝送
された値はランプにより、前記別のスイツチ装置
15ないし16の作動時間の長さに相応して変化
せしめられ、さらにその後直ちに実際値は設定値
メモリ装置46に伝送される請求の範囲第1項記
載の装置。
3 瞬時の実際値に設定値を加算する装置115
を設け、さらに、このようにしてわずかに変化さ
れた実際値が、補助設定値メモリ装置41に伝送
される請求の範囲第1項または第2項記載の装
置。
を設け、さらに、このようにしてわずかに変化さ
れた実際値が、補助設定値メモリ装置41に伝送
される請求の範囲第1項または第2項記載の装
置。
4 別のスイツチ装置15ないし16の作動後比
較的に小さいランプ勾配が、実際値が設定値に相
応するまで逆の極性で作用する請求の範囲第2項
または第3項記載の装置。
較的に小さいランプ勾配が、実際値が設定値に相
応するまで逆の極性で作用する請求の範囲第2項
または第3項記載の装置。
5 可変のランプ勾配の確定のための装置11
2,121が、制御装置(111,112の加入
側A=O)を有し、該制御装置により、別のスイ
ツチ15ないし16の作動中ランプ勾配が最大値
に定められる請求の範囲第2項または第3項記載
の装置。
2,121が、制御装置(111,112の加入
側A=O)を有し、該制御装置により、別のスイ
ツチ15ないし16の作動中ランプ勾配が最大値
に定められる請求の範囲第2項または第3項記載
の装置。
6 正及び負の加速過程のトリガのためさらにそ
れぞれスイツチ装置15,16を設けた請求の範
囲第2項から第5項までのいずれか1項記載の装
置。
れぞれスイツチ装置15,16を設けた請求の範
囲第2項から第5項までのいずれか1項記載の装
置。
7 さらに設けられたスイツチ装置15,16の
うちの1つの作動の際付加的に実際値が設定値メ
モリ装置46に伝送され、それにより短時間の作
動の際瞬時の実際値を別の設定値−走行速度値と
して設定する請求の範囲第2項から第6項までの
いずれか1項記載の装置。
うちの1つの作動の際付加的に実際値が設定値メ
モリ装置46に伝送され、それにより短時間の作
動の際瞬時の実際値を別の設定値−走行速度値と
して設定する請求の範囲第2項から第6項までの
いずれか1項記載の装置。
8 ランプ値と実際値との差値の検出のための装
置117を設け、かつ、限界値検出回路122を
設け、該限界値検出回路により、最大許容値超過
の際ランプ値のひきつづいての変化が阻止される
請求の範囲第1項から第7項までのいずれか1項
記載の装置。
置117を設け、かつ、限界値検出回路122を
設け、該限界値検出回路により、最大許容値超過
の際ランプ値のひきつづいての変化が阻止される
請求の範囲第1項から第7項までのいずれか1項
記載の装置。
9 制御回路がP−および/又はIおよび/又は
D−特製を有する請求の範囲第1項から第8項ま
でのいずれか1項記載の装置。
D−特製を有する請求の範囲第1項から第8項ま
でのいずれか1項記載の装置。
10 実際値が設定可能な値(Vmin)を下回る
際制御装置の遮断を行なう請求の範囲第1項から
第9項までのいずれか1項記載の装置。
際制御装置の遮断を行なう請求の範囲第1項から
第9項までのいずれか1項記載の装置。
11 ピーク値(最大設定値)から実際値を差引
いた差値が設定可能な値を上回ると制御装置の遮
断を行なう請求の範囲第1項から第10項までの
いずれか1項記載の装置。
いた差値が設定可能な値を上回ると制御装置の遮
断を行なう請求の範囲第1項から第10項までの
いずれか1項記載の装置。
12 固定値メモリ65により設定可能な値のア
ドレス制御が走行速度に依存する請求の範囲第1
項から第11項までのいずれか1項記載の装置。
ドレス制御が走行速度に依存する請求の範囲第1
項から第11項までのいずれか1項記載の装置。
13 車両における所定の動作、殊に、ブレーキ
又はクラツチ動作の生起により制御装置の遮断を
行なわせる請求の範囲第1項から第12項までの
いずれか1項記載の装置。
又はクラツチ動作の生起により制御装置の遮断を
行なわせる請求の範囲第1項から第12項までの
いずれか1項記載の装置。
14 各スイツチ装置14,15,16のうちの
1つの作動により調整装置100の係止状態を解
除する請求の範囲第1項から第13項までのいず
れか1項記載の装置。
1つの作動により調整装置100の係止状態を解
除する請求の範囲第1項から第13項までのいず
れか1項記載の装置。
15 実際値発生器50に1つの実際値メモリ5
2を配属し、該メモリ中に連続的に実際の実際値
がメモリされる請求の範囲第1項から第14項ま
でのいずれか1項記載の装置。
2を配属し、該メモリ中に連続的に実際の実際値
がメモリされる請求の範囲第1項から第14項ま
でのいずれか1項記載の装置。
16 各スイツチ装置14,15,16のうちの
1つの作動の際および/又は制御装置の遮断を行
なわせる動作の生起の際設定値メモリ装置46、
実際値メモリ装置52および有利にランプ値メモ
リ装置41を除いたすべてのメモリ装置のリセツ
トがされる請求の範囲第1項から第15項までの
いずれか1項記載の装置。
1つの作動の際および/又は制御装置の遮断を行
なわせる動作の生起の際設定値メモリ装置46、
実際値メモリ装置52および有利にランプ値メモ
リ装置41を除いたすべてのメモリ装置のリセツ
トがされる請求の範囲第1項から第15項までの
いずれか1項記載の装置。
17 給電電圧の作動接続の際すべてのメモリ装
置がリセツトされ、また、接続の信号によつては
メモリ装置52,46,41がもはやリセツトさ
れ得ないようにする係止装置170〜173が設
けられている請求の範囲第1項から第16項まで
のいずれか1項記載の装置。
置がリセツトされ、また、接続の信号によつては
メモリ装置52,46,41がもはやリセツトさ
れ得ないようにする係止装置170〜173が設
けられている請求の範囲第1項から第16項まで
のいずれか1項記載の装置。
18 設定値メモリ装置46とランプ値メモリ装
置41との間の切換のための切換装置114を設
け、その場合調整装置100の制御のため設定値
としてランプ値メモリ装置41の内容を、ランプ
値と設定値とが相等しくなるまで、または別のス
イツチ装置15乃至16の作動されている間、通
過伝送する請求の範囲第1項から第17項までの
いずれか1項記載の装置。
置41との間の切換のための切換装置114を設
け、その場合調整装置100の制御のため設定値
としてランプ値メモリ装置41の内容を、ランプ
値と設定値とが相等しくなるまで、または別のス
イツチ装置15乃至16の作動されている間、通
過伝送する請求の範囲第1項から第17項までの
いずれか1項記載の装置。
19 制御偏差に実際値に依存する計数を乗ずる
ための装置118,129を設けた請求の範囲第
1項から第17項までのいずれか1項記載の装
置。
ための装置118,129を設けた請求の範囲第
1項から第17項までのいずれか1項記載の装
置。
20 調整装置としてパルス制御回路100を設
け、該制御回路において、調整量が調整量に依存
する衝撃係数のパルス電圧に変化される請求の範
囲第1項から第19項までのいずれか1項記載の
装置。
け、該制御回路において、調整量が調整量に依存
する衝撃係数のパルス電圧に変化される請求の範
囲第1項から第19項までのいずれか1項記載の
装置。
21 パルス制御回路100が計数装置151を
有し、該計数装置中に、第1クロツク周波f6のタ
イミングで、そのつど2進数として加わる調整量
が伝送され、さらに、伝送された値が、第2の比
較的高い周波f7のタイミングで計数され、その際
計数時間によりそのつどパルス電圧の信号のパル
ス幅が定められる請求の範囲第20項記載の装
置。
有し、該計数装置中に、第1クロツク周波f6のタ
イミングで、そのつど2進数として加わる調整量
が伝送され、さらに、伝送された値が、第2の比
較的高い周波f7のタイミングで計数され、その際
計数時間によりそのつどパルス電圧の信号のパル
ス幅が定められる請求の範囲第20項記載の装
置。
22 比較的に高い周波数f7として回転数発生器
47の出力周波を用いさらに、調整制御装置79
の制御が、そのつどその周波f7の測定期間中行な
われる請求の範囲第21項記載の装置。
47の出力周波を用いさらに、調整制御装置79
の制御が、そのつどその周波f7の測定期間中行な
われる請求の範囲第21項記載の装置。
23 調整駆動装置が制御装置116,125,
156,158によつて直接作動接続され得るよ
うなものでもあるようにし、該制御装置によつて
調整駆動装置79は少なくとも1つのスイツチン
グ装置14〜16の作動の際、現在生じている実
際値に相応する位置に移動可能である請求の範囲
第1項から第22項までのいずれか1項記載の装
置。
156,158によつて直接作動接続され得るよ
うなものでもあるようにし、該制御装置によつて
調整駆動装置79は少なくとも1つのスイツチン
グ装置14〜16の作動の際、現在生じている実
際値に相応する位置に移動可能である請求の範囲
第1項から第22項までのいずれか1項記載の装
置。
24 マイクロコンピユータ、殊に1チツプ−マ
イクロコンピユータとして構成されている請求の
範囲第1項から第23項までのいずれか1項記載
の装置。
イクロコンピユータとして構成されている請求の
範囲第1項から第23項までのいずれか1項記載
の装置。
公知技術水準
本発明は請求範囲主請求項の上位概念による制
御装置を基礎とする。ドイツ特許出願公開公報第
2546529号より走行速度変化調整の際急激に新た
な設定値を与えるようにした制御装置が公知であ
る。走行速度は比較的緩慢にしか応動し得ないの
で、新たな設定値に到達後少なくとも幾らかの期
間にわたり持続する制御振動の危険がある。この
ような過渡振動を減少させるためPD特性を有す
る制御装置を使用することがドイツ特許出願第
2537415号公開公報より公知である。このような
PD−ないしP−制御装置では種々異なる負荷及
び調整部材操作上の不正確さによつて、セツト過
程の後制御される速度が不正確である。これに対
しI−制御装置が使用される場合はなお一層乗り
心地が悪くなる。
御装置を基礎とする。ドイツ特許出願公開公報第
2546529号より走行速度変化調整の際急激に新た
な設定値を与えるようにした制御装置が公知であ
る。走行速度は比較的緩慢にしか応動し得ないの
で、新たな設定値に到達後少なくとも幾らかの期
間にわたり持続する制御振動の危険がある。この
ような過渡振動を減少させるためPD特性を有す
る制御装置を使用することがドイツ特許出願第
2537415号公開公報より公知である。このような
PD−ないしP−制御装置では種々異なる負荷及
び調整部材操作上の不正確さによつて、セツト過
程の後制御される速度が不正確である。これに対
しI−制御装置が使用される場合はなお一層乗り
心地が悪くなる。
本発明の利点
本発明は請求範囲主請求項の特徴部分を成す要
件により次のような利点を有する、即ち傾きが連
続的に小さくなるランプを用いて実際値を、これ
とは異なる設定値へ移行させることにより、各セ
ツト後誤差が0となり、滑らかな移行が達成さ
れ、それにより良好な乗心地が達成可能である。
緩慢なランプにより、実際値が設定値に等しくな
るまでランプ値が、シフトされる。その場合ラン
プ値が設定値として固定される。それによつて、
セツト過程に影響を与える一切の要因が取除かれ
る。
件により次のような利点を有する、即ち傾きが連
続的に小さくなるランプを用いて実際値を、これ
とは異なる設定値へ移行させることにより、各セ
ツト後誤差が0となり、滑らかな移行が達成さ
れ、それにより良好な乗心地が達成可能である。
緩慢なランプにより、実際値が設定値に等しくな
るまでランプ値が、シフトされる。その場合ラン
プ値が設定値として固定される。それによつて、
セツト過程に影響を与える一切の要因が取除かれ
る。
最適な実現がマイクロコンピユータ、殊に1チ
ツプコンピユータの使用によつて可能である。こ
のようにしてデイジタル制御装置が非常に簡単且
安価にわずかな構成容積で実現できる。
ツプコンピユータの使用によつて可能である。こ
のようにしてデイジタル制御装置が非常に簡単且
安価にわずかな構成容積で実現できる。
図面
次に、図面を参照しながら実施例について本発
明を詳しく説明する。
明を詳しく説明する。
第1図は本発明を説明するための車速制御装置
のブロツク図、第2図は第1図の車速制御装置に
よつて行なわれる加速過程を説明するためのダイ
ヤグラム、第3図は車速を事前に記憶された設定
値へ移行させる過程を説明するためのダイヤグラ
ム、第4図は本発明による車速制御装置の実施例
を示すブロツク図、第5図は第4図の実施例を用
いて第3図に対応する過程を実行する場合のダイ
ヤグラム、第6図は走行街路が勾配ある場合に対
する同じ過程を示すダイヤグラム、第7図はパル
ス制御回路として構成された調整装置の回路構成
図、第8図は第7図に示すパルス制御回路の動作
説明用ダイヤグラム、第9図は初期値設定装置の
回路構成図である。
のブロツク図、第2図は第1図の車速制御装置に
よつて行なわれる加速過程を説明するためのダイ
ヤグラム、第3図は車速を事前に記憶された設定
値へ移行させる過程を説明するためのダイヤグラ
ム、第4図は本発明による車速制御装置の実施例
を示すブロツク図、第5図は第4図の実施例を用
いて第3図に対応する過程を実行する場合のダイ
ヤグラム、第6図は走行街路が勾配ある場合に対
する同じ過程を示すダイヤグラム、第7図はパル
ス制御回路として構成された調整装置の回路構成
図、第8図は第7図に示すパルス制御回路の動作
説明用ダイヤグラム、第9図は初期値設定装置の
回路構成図である。
実施例の説明
第1図は本発明を説明するための車速制御装置
を示している。この装置ではでは正電位の加わる
端子10が、電圧給電源の作動接続のための主ス
イツチ11を介して5つの、殊にキースイツチと
して構成されたスイツチ装置12〜16に接続さ
れている。スイツチ12,13はブレーキ、クラ
ツチスイツチとして構成されており、それと連結
された、自動車のブレーキないしクラツチが作動
されると閉じられる。両スイツチ12,13はオ
アゲート17のそれぞれの入力側に接続されてお
り、オアゲート17の出力側は別のオアゲート1
8の入力側と、フリツプフロツプ19のリセツト
入力側Sとに接続されている。スイツチ14〜1
6は制御装置に対する命令回路である。第1スイ
ツチ14は再開始スイツチとして接続構成されて
いる。換言すればそのスイツチが作動されると、
先にメモリされた設定値−走行速度が再開始され
る。第2スイツチ15は減速スイツチとして、ま
た第3スイツチ16は加速スイツチとして接続構
成されている、即ち、これらスイツチのうちの1
つが作動されると減速ないし加速動作が行なわれ
る。付加的にこれらのスイツチ15,16は短時
間作動されると瞬時に生じている走行速度のメモ
リおよび維持に用いられる。
を示している。この装置ではでは正電位の加わる
端子10が、電圧給電源の作動接続のための主ス
イツチ11を介して5つの、殊にキースイツチと
して構成されたスイツチ装置12〜16に接続さ
れている。スイツチ12,13はブレーキ、クラ
ツチスイツチとして構成されており、それと連結
された、自動車のブレーキないしクラツチが作動
されると閉じられる。両スイツチ12,13はオ
アゲート17のそれぞれの入力側に接続されてお
り、オアゲート17の出力側は別のオアゲート1
8の入力側と、フリツプフロツプ19のリセツト
入力側Sとに接続されている。スイツチ14〜1
6は制御装置に対する命令回路である。第1スイ
ツチ14は再開始スイツチとして接続構成されて
いる。換言すればそのスイツチが作動されると、
先にメモリされた設定値−走行速度が再開始され
る。第2スイツチ15は減速スイツチとして、ま
た第3スイツチ16は加速スイツチとして接続構
成されている、即ち、これらスイツチのうちの1
つが作動されると減速ないし加速動作が行なわれ
る。付加的にこれらのスイツチ15,16は短時
間作動されると瞬時に生じている走行速度のメモ
リおよび維持に用いられる。
スイツチ14〜16はオアゲート20のそれぞ
れの入力側と、3つのアンドゲート21〜23に
接続され、それぞれのスイツチ14〜16には1
つのアンドゲート21〜23が対応配設されてい
る。3つのアンドゲート21〜23の出力側はオ
アゲート24を介してフリツプフロツプ19のリ
セツト入力側Rと、オアゲート18の別の入力側
とに接続されている。主スイツチ11はインバー
タ25を介してオアゲート17の別の入力側と接
続され、かつ、オアゲート18の別の入力側に接
続され、オアゲート18の出力側は端子26に接
続されている。この端子26は詳細に図示してな
い形式で、実際値−設定値メモリを除いたすべて
のメモリ装置(例えばフリツプフロツプおよびカ
ウンタ)のリセツト入力側と接続されており、そ
れの詳細については後述する。
れの入力側と、3つのアンドゲート21〜23に
接続され、それぞれのスイツチ14〜16には1
つのアンドゲート21〜23が対応配設されてい
る。3つのアンドゲート21〜23の出力側はオ
アゲート24を介してフリツプフロツプ19のリ
セツト入力側Rと、オアゲート18の別の入力側
とに接続されている。主スイツチ11はインバー
タ25を介してオアゲート17の別の入力側と接
続され、かつ、オアゲート18の別の入力側に接
続され、オアゲート18の出力側は端子26に接
続されている。この端子26は詳細に図示してな
い形式で、実際値−設定値メモリを除いたすべて
のメモリ装置(例えばフリツプフロツプおよびカ
ウンタ)のリセツト入力側と接続されており、そ
れの詳細については後述する。
アンドゲート22,23の出力側はオアゲート
27を介してオアゲート28の1つの入力側に接
続されており、オアゲート28の出力側はフリツ
プフロツプ29のセツト入力側に接続され、オア
ゲート28のもう1つの入力側はアンドゲート2
1の出力側と、別のフリツプフロツプ30のセツ
ト入力側とに接続されている。オアゲート27の
出力側は信号の後縁に作用する遅延素子31と、
これに直列に接続されたオアゲート32とを介し
てフリツプフロツプ29のリセツト入力側に接続
されている。さらにオアゲート27の出力側はイ
ンバータ33を介してアンドゲート34の一方の
入力側に接続されており、アンドゲート34のも
う1つの入力側はフリツプフロツプ29の出力側
に接続され、さらにもう1つの入力側は第1クロ
ツクf1の加えられる端子35に接続されている。
オアゲート27の出力側はアンドゲート36の1
つの入力側に接続されており、アンドゲート36
のもう1つの入力側は第2クロツク周波f2の加わ
る端子37と接続されている。フリツプフロツプ
30の出力側はアンドゲート38の一方の入力側
に接続され、アンドゲート38のもう1つの入力
側は第3クロツク周波f3の加わる端子39と接続
されている。
27を介してオアゲート28の1つの入力側に接
続されており、オアゲート28の出力側はフリツ
プフロツプ29のセツト入力側に接続され、オア
ゲート28のもう1つの入力側はアンドゲート2
1の出力側と、別のフリツプフロツプ30のセツ
ト入力側とに接続されている。オアゲート27の
出力側は信号の後縁に作用する遅延素子31と、
これに直列に接続されたオアゲート32とを介し
てフリツプフロツプ29のリセツト入力側に接続
されている。さらにオアゲート27の出力側はイ
ンバータ33を介してアンドゲート34の一方の
入力側に接続されており、アンドゲート34のも
う1つの入力側はフリツプフロツプ29の出力側
に接続され、さらにもう1つの入力側は第1クロ
ツクf1の加えられる端子35に接続されている。
オアゲート27の出力側はアンドゲート36の1
つの入力側に接続されており、アンドゲート36
のもう1つの入力側は第2クロツク周波f2の加わ
る端子37と接続されている。フリツプフロツプ
30の出力側はアンドゲート38の一方の入力側
に接続され、アンドゲート38のもう1つの入力
側は第3クロツク周波f3の加わる端子39と接続
されている。
アンドゲート34,36,38の出力側はオア
ゲート40を介して補助−設定値メモリ装置とし
て用いられるデイジタルカウンタ41のクロツク
入力側Cと接続されている。オアゲート24の出
力側は短いセツトパルスの形成のための例えば単
安定スイツチ段として構成された時限素子42を
介してカウンタ41のセツト入力側Sと接続され
ている。アンドゲート23の出力側はオアゲート
43を介してカウンタ41のカウント方向入力側
U/D(up/down)に接続されている。
ゲート40を介して補助−設定値メモリ装置とし
て用いられるデイジタルカウンタ41のクロツク
入力側Cと接続されている。オアゲート24の出
力側は短いセツトパルスの形成のための例えば単
安定スイツチ段として構成された時限素子42を
介してカウンタ41のセツト入力側Sと接続され
ている。アンドゲート23の出力側はオアゲート
43を介してカウンタ41のカウント方向入力側
U/D(up/down)に接続されている。
アンドゲート22,23の出力側はノアゲート
44を介して別の時限素子45のトリガ入力側に
接続されており、その時限素子45はこの時限素
子45の出力側と接続されたデイジタルカウンタ
46に対する短いセツト信号の発生のために用い
られる。このカウンタ46は設定値−メモリとし
て構成されている。
44を介して別の時限素子45のトリガ入力側に
接続されており、その時限素子45はこの時限素
子45の出力側と接続されたデイジタルカウンタ
46に対する短いセツト信号の発生のために用い
られる。このカウンタ46は設定値−メモリとし
て構成されている。
回転数発生器47は回転数と比例する周波の発
生に用いられ、車輪と連結された回転可能なデイ
スク48から成り、このデイスクは多数の強磁性
のマーク49を有する。この強磁性マークは誘導
検出器50のところを通過走行せしめられ、そこ
にてそのつど1つのパルスを誘起する。回転数発
生器47の出力周波は周波数−数値変換器51に
おいてデータ語、殊に2進数に変換され、デイジ
タルカウンタ52に供給される。このカウンタ5
2は実際値メモリ装置として接続構成され、連続
的に、加わる実際値をメモリする。周波数−数値
変換器は米国特許明細書第3928797号から公知で
あり、回転数発生器の場合におけるように、種種
の公知の方式及び実施例を使用できる。
生に用いられ、車輪と連結された回転可能なデイ
スク48から成り、このデイスクは多数の強磁性
のマーク49を有する。この強磁性マークは誘導
検出器50のところを通過走行せしめられ、そこ
にてそのつど1つのパルスを誘起する。回転数発
生器47の出力周波は周波数−数値変換器51に
おいてデータ語、殊に2進数に変換され、デイジ
タルカウンタ52に供給される。このカウンタ5
2は実際値メモリ装置として接続構成され、連続
的に、加わる実際値をメモリする。周波数−数値
変換器は米国特許明細書第3928797号から公知で
あり、回転数発生器の場合におけるように、種種
の公知の方式及び実施例を使用できる。
実際値メモリ52の計数出力側は端子装置53
を介して次の構成要素の数値入力側と接続されて
いる;補助設定値メモリ51、設定値メモリ4
6、第1デイジタルコンパレータ54の入力側
B、第2デイジタルコンパレータ55の入力側
B、第3デイジタルコンパレータ56の入力側
B、第4デイジタルコンパレータ57の入力側
A、減算段58(有利には加算段として実現され
る)、デイジタルカウンタ59、制御−比較部6
0(通常加算段として実現される)と接続されて
いる。補助設定値メモリ装置41の数値出力側は
同じく制御比較部60に接続されており、この制
御比較部の出力は制御段61を介して別の制御比
較部62に接続されている。この制御段61は所
望の制御特性に依存してP、I、D特性又はその
組合された特性を有することができる。冒頭に述
べた公知技術水準では自動車の走行速度に対する
制御装置のためにPD制御装置が用いられており、
これについて説明する。
を介して次の構成要素の数値入力側と接続されて
いる;補助設定値メモリ51、設定値メモリ4
6、第1デイジタルコンパレータ54の入力側
B、第2デイジタルコンパレータ55の入力側
B、第3デイジタルコンパレータ56の入力側
B、第4デイジタルコンパレータ57の入力側
A、減算段58(有利には加算段として実現され
る)、デイジタルカウンタ59、制御−比較部6
0(通常加算段として実現される)と接続されて
いる。補助設定値メモリ装置41の数値出力側は
同じく制御比較部60に接続されており、この制
御比較部の出力は制御段61を介して別の制御比
較部62に接続されている。この制御段61は所
望の制御特性に依存してP、I、D特性又はその
組合された特性を有することができる。冒頭に述
べた公知技術水準では自動車の走行速度に対する
制御装置のためにPD制御装置が用いられており、
これについて説明する。
設定値メモリ装置46の数値出力側は次に構成
素子の数値入力側に接続されている、即ち、第1
デイジタルコンパレータ54の入力側A、減算段
58、第5デイジタルコンパレータ63の入力側
A、固定値メモリ(ROM)64に接続されてい
る。この固定値メモリ64の出力側は制御比較部
62に接続されている。カウンタ59の計数出力
側は、第4デイジタルコンパレータ57の入力側
Bと、第5デイジタルコンパレータ63の入力側
Bとに接続され、かつ固定値メモリ(ROM)6
5を介して第3デイジタルコンパレータ56の入
力側Aに接続されている。
素子の数値入力側に接続されている、即ち、第1
デイジタルコンパレータ54の入力側A、減算段
58、第5デイジタルコンパレータ63の入力側
A、固定値メモリ(ROM)64に接続されてい
る。この固定値メモリ64の出力側は制御比較部
62に接続されている。カウンタ59の計数出力
側は、第4デイジタルコンパレータ57の入力側
Bと、第5デイジタルコンパレータ63の入力側
Bとに接続され、かつ固定値メモリ(ROM)6
5を介して第3デイジタルコンパレータ56の入
力側Aに接続されている。
入力側Aに加わる数値が数値Bに加わる数値よ
り大の場合1つの信号の生ぜしめられるコンパレ
ータ57,63の出力側はアンドゲート66と、
それと直列に接続されたオアゲート68とを介し
てカウンタ59のセツト入力側Sに接続されてい
る。オアゲート20の出力側は時限素子67を介
して同じくカウンタ59のオアゲート68の入力
側と接続されている。
り大の場合1つの信号の生ぜしめられるコンパレ
ータ57,63の出力側はアンドゲート66と、
それと直列に接続されたオアゲート68とを介し
てカウンタ59のセツト入力側Sに接続されてい
る。オアゲート20の出力側は時限素子67を介
して同じくカウンタ59のオアゲート68の入力
側と接続されている。
第2デイジタルコンパレータ55の数値入力側
Aには端子装置69を介して、有利には固定的配
線により、最小走行速度Vminに対する限界値を
与える数値が印加される。その場合その限界値を
下回ると制御装置の遮断が行なわれる。入力側A
に加わる数値が、入力側Bに加わる数値より小の
場合1つの信号の生ぜしめられるデイジタルコン
パレータ55,56の出力側が、ノアゲート70
を介してオアゲート70の別の入力側に接続され
ている。さらに、第2デイジタルコンパレータ5
5の出力側はアンドゲート21〜23のそれぞれ
別の入力側と接続されている。
Aには端子装置69を介して、有利には固定的配
線により、最小走行速度Vminに対する限界値を
与える数値が印加される。その場合その限界値を
下回ると制御装置の遮断が行なわれる。入力側A
に加わる数値が、入力側Bに加わる数値より小の
場合1つの信号の生ぜしめられるデイジタルコン
パレータ55,56の出力側が、ノアゲート70
を介してオアゲート70の別の入力側に接続され
ている。さらに、第2デイジタルコンパレータ5
5の出力側はアンドゲート21〜23のそれぞれ
別の入力側と接続されている。
入力側Aに加わる数値が、入力側Bに加わる数
値より大の場合1つの出力信号の生ぜしめられ
る、第1デイジタルコンパレータ54の出力側は
オアゲート43の別の入力側と接続されている。
入力数値が等しい場合出力信号の生ぜしめられる
コンパレータ54のもう1つの出力側はオアゲー
ト32の別の入力側に接続されている。減算段5
8の数値入力側は第6デイジタルコンパレータ7
1の数値入力側に接続されている。端子装置72
を介して有利に、固定配線によりコンパレータ7
1の数値入力側Bに、速度差に比例する数値ΔY
が加えられ、その速度差により再開始過程の際の
ランプ勾配の屈曲点が与えられる。最初に加わる
両数値が等しい場合(A=B)出力信号の生ぜし
められる第6デイジタルコンパレータ71の出力
側はフリツプフロツプ30のリセツト入力側Rに
接続されている。
値より大の場合1つの出力信号の生ぜしめられ
る、第1デイジタルコンパレータ54の出力側は
オアゲート43の別の入力側と接続されている。
入力数値が等しい場合出力信号の生ぜしめられる
コンパレータ54のもう1つの出力側はオアゲー
ト32の別の入力側に接続されている。減算段5
8の数値入力側は第6デイジタルコンパレータ7
1の数値入力側に接続されている。端子装置72
を介して有利に、固定配線によりコンパレータ7
1の数値入力側Bに、速度差に比例する数値ΔY
が加えられ、その速度差により再開始過程の際の
ランプ勾配の屈曲点が与えられる。最初に加わる
両数値が等しい場合(A=B)出力信号の生ぜし
められる第6デイジタルコンパレータ71の出力
側はフリツプフロツプ30のリセツト入力側Rに
接続されている。
第2調整−比較部62の数値出力側は第7デイ
ジタルコンパレータ73の数値入力側Aと、第8
デイジタルコンパレータ74の数値入力側Bとに
接続されている。端子75を介して有利に、固定
配線によりコンパレータ73の数値入力側に、超
過してはならない最大調整量Smaxに相応する数
値が加えられる。端子76を介しては有利に固定
配線によりコンパレータ74の数値入力側Aに、
下回つてはならない最小調整量Sminに相応する
数値が供給される。数値入力側Aに加わる数値
が、数値Bに加わる数値より大である場合出力信
号の生ぜしめられるコンパレータ73,74の出
力側が、NORゲート77を介してアンドゲート
36の別の入力側に接続されている。
ジタルコンパレータ73の数値入力側Aと、第8
デイジタルコンパレータ74の数値入力側Bとに
接続されている。端子75を介して有利に、固定
配線によりコンパレータ73の数値入力側に、超
過してはならない最大調整量Smaxに相応する数
値が加えられる。端子76を介しては有利に固定
配線によりコンパレータ74の数値入力側Aに、
下回つてはならない最小調整量Sminに相応する
数値が供給される。数値入力側Aに加わる数値
が、数値Bに加わる数値より大である場合出力信
号の生ぜしめられるコンパレータ73,74の出
力側が、NORゲート77を介してアンドゲート
36の別の入力側に接続されている。
さらに、第2調整−比較部62の数値出力が、
調整制御回路78に供給され、この回路は調整駆
動部を有し、これは例えば調整モータまたは調整
磁石として構成することができる。この調整駆動
部により車両の速度を制御する部材80を駆動可
能であり、この部材は内燃機関の吸込管81中の
絞り弁として構成されている。車両の速度を制御
する他の要素は例えば点火時点とか点火関係ない
し噴射機関の場合における噴射ポンプの制御棒の
位置または噴射弁の切換時点である。調整駆動部
を有する調整制御回路は冒頭に述べた公知技術水
準より公知であり、ドイツ特許出願第2746545号
公開公報においてデイジタル形式が提案されてい
る。調整制御回路ないし調整駆動部に対する阻止
入力側Eがフリツプフロツプ19の出力側と接続
されている。
調整制御回路78に供給され、この回路は調整駆
動部を有し、これは例えば調整モータまたは調整
磁石として構成することができる。この調整駆動
部により車両の速度を制御する部材80を駆動可
能であり、この部材は内燃機関の吸込管81中の
絞り弁として構成されている。車両の速度を制御
する他の要素は例えば点火時点とか点火関係ない
し噴射機関の場合における噴射ポンプの制御棒の
位置または噴射弁の切換時点である。調整駆動部
を有する調整制御回路は冒頭に述べた公知技術水
準より公知であり、ドイツ特許出願第2746545号
公開公報においてデイジタル形式が提案されてい
る。調整制御回路ないし調整駆動部に対する阻止
入力側Eがフリツプフロツプ19の出力側と接続
されている。
端子35,37,39に加えられる使用された
3つのクロツク周波f1〜f3は有利に詳細に図示し
てないクロツク周波発生器によつて生ぜしめるこ
とができ、その場合種々の周波を分周によつて生
ぜしめることができる。4つの用いられているク
ロツク周波は異なるランプ勾配形式のための両周
波を除けば、どんな場合でも異なるようにする必
要はない。
3つのクロツク周波f1〜f3は有利に詳細に図示し
てないクロツク周波発生器によつて生ぜしめるこ
とができ、その場合種々の周波を分周によつて生
ぜしめることができる。4つの用いられているク
ロツク周波は異なるランプ勾配形式のための両周
波を除けば、どんな場合でも異なるようにする必
要はない。
第1図に示す装置の動作を次に第2図及び第3
図に示すダイヤグラムを用いて説明する。先ず、
車両が所定速度で動き主スイツチ11が閉じられ
ているものとする。車両を制御装置を用いて加速
するものとする。このために加速スイツチ16が
作動され、それによりフリツプフロツプ29がセ
ツトされる。それと同時にオアゲート24を介し
てフリツプフロツプ19がセツトされ、それによ
り調整制御回路78ないし調整駆動部79の阻止
状態が解除される。それと同時にオアゲート18
と端子26とを介して、既述のようにメモリ装置
の初期化が行なわれる。時限素子42の短いパル
スによりカウンタ41は実際値−メモリ52の記
憶内容Z52(Vist)でロードされる。(時点t1
以降)スイツチ16の作動により信号U16が存
在する間アンドゲート34はインバータ33の出
力側における0−信号によつて阻止されている。
アンドゲート36はその信号U16によつて開か
れ、クロツク周波f2はカウンタ41のクロツク入
力側Cに到達でき、実際値に相応する数値からカ
ウントアツプされる、それは信号U16によりオ
アゲート43の出力側にて1−信号が現われこの
信号によりアツプカウントが生ぜしめられるから
である。制御−比較部60においてそのアツプカ
ウントにより設定値の変化が生ぜしめられこのこ
とはやはり制御−比較部62においては実際値の
見かけ上の減少となつて現われる。それにより生
じる調整量によつて、調整制御回路78と内燃機
関とを介して出力の増大、したがつて実際の実際
値、即ち実際値メモリ52における数値の増大が
生ぜしめられる。この数値増大はスイツチ16が
再び開かれるまで、ないしキーとして構成された
スイツチ16の作動解除が時点t2にてなされるま
で持続する。その際アンドゲート36はクロツク
周波f2を阻止し、比較的に小さいクロツク周波f1
が、アンドゲート34を介してカウンタ41のク
ロツク入力側Cに達することができ、それと同時
にアンドゲート23の出力側における信号により
オアゲート43を介して、計数方向(その計数方
向は比較器54の出力信号により定められる)の
反転が行なわれる。さらに時点t2において信号U
16の後縁によりノアゲート44を介して時限素
子45がトリガされ、この時限素子の短かい出力
パルスによつて設定値メモリ46が、そのつど瞬
時に生じる実際値でセツトされる。今や、制御−
比較部62には次のような設定値が加わる、即ち
設定値メモリ46にてメモリされた値Z46
(Vsoll)を用いて制御装置の動作特性曲線に基づ
き固定値メモリ64により形成される設定値が加
わる。その場合設定値メモリ46にてセツトされ
た数値は固定値メモリ64に対するアドレスを形
成する。制御系の不可避の低い応動感度に基づき
実際値Z52(Vist)が時点t2の後わずかな大きさだ
け設定値Z46(Vsoll)を上回る。戻し制御動作が
クロツク周波f1により下降するランプにより助け
られる。メモリされた設定値が時点t3にて、メモ
リされた実際値に等しくなると、コンパレータ5
4の出力側A=Bにてフリツプフロツプ29に対
するリセツト信号が生ぜしめられ、このリセツト
信号によりカウンタ41における計数過程が終了
される。
図に示すダイヤグラムを用いて説明する。先ず、
車両が所定速度で動き主スイツチ11が閉じられ
ているものとする。車両を制御装置を用いて加速
するものとする。このために加速スイツチ16が
作動され、それによりフリツプフロツプ29がセ
ツトされる。それと同時にオアゲート24を介し
てフリツプフロツプ19がセツトされ、それによ
り調整制御回路78ないし調整駆動部79の阻止
状態が解除される。それと同時にオアゲート18
と端子26とを介して、既述のようにメモリ装置
の初期化が行なわれる。時限素子42の短いパル
スによりカウンタ41は実際値−メモリ52の記
憶内容Z52(Vist)でロードされる。(時点t1
以降)スイツチ16の作動により信号U16が存
在する間アンドゲート34はインバータ33の出
力側における0−信号によつて阻止されている。
アンドゲート36はその信号U16によつて開か
れ、クロツク周波f2はカウンタ41のクロツク入
力側Cに到達でき、実際値に相応する数値からカ
ウントアツプされる、それは信号U16によりオ
アゲート43の出力側にて1−信号が現われこの
信号によりアツプカウントが生ぜしめられるから
である。制御−比較部60においてそのアツプカ
ウントにより設定値の変化が生ぜしめられこのこ
とはやはり制御−比較部62においては実際値の
見かけ上の減少となつて現われる。それにより生
じる調整量によつて、調整制御回路78と内燃機
関とを介して出力の増大、したがつて実際の実際
値、即ち実際値メモリ52における数値の増大が
生ぜしめられる。この数値増大はスイツチ16が
再び開かれるまで、ないしキーとして構成された
スイツチ16の作動解除が時点t2にてなされるま
で持続する。その際アンドゲート36はクロツク
周波f2を阻止し、比較的に小さいクロツク周波f1
が、アンドゲート34を介してカウンタ41のク
ロツク入力側Cに達することができ、それと同時
にアンドゲート23の出力側における信号により
オアゲート43を介して、計数方向(その計数方
向は比較器54の出力信号により定められる)の
反転が行なわれる。さらに時点t2において信号U
16の後縁によりノアゲート44を介して時限素
子45がトリガされ、この時限素子の短かい出力
パルスによつて設定値メモリ46が、そのつど瞬
時に生じる実際値でセツトされる。今や、制御−
比較部62には次のような設定値が加わる、即ち
設定値メモリ46にてメモリされた値Z46
(Vsoll)を用いて制御装置の動作特性曲線に基づ
き固定値メモリ64により形成される設定値が加
わる。その場合設定値メモリ46にてセツトされ
た数値は固定値メモリ64に対するアドレスを形
成する。制御系の不可避の低い応動感度に基づき
実際値Z52(Vist)が時点t2の後わずかな大きさだ
け設定値Z46(Vsoll)を上回る。戻し制御動作が
クロツク周波f1により下降するランプにより助け
られる。メモリされた設定値が時点t3にて、メモ
リされた実際値に等しくなると、コンパレータ5
4の出力側A=Bにてフリツプフロツプ29に対
するリセツト信号が生ぜしめられ、このリセツト
信号によりカウンタ41における計数過程が終了
される。
車両が、調整された車両速度で動いているとこ
ろで、例えば危険の状況により車両のブレーキ又
はクラツチが作動されると両スイツチ12,13
のうちの1つが作動され、それによつて、端子2
6を介してメモリ装置の初期化と、フリツプフロ
ツプ19のリセツトが行なわれる。このフリツプ
フロツプによつて、調整制御回路78、ないし調
整駆動部79が、無負荷状態に戻され、車両はも
はや制御装置から制御作用を受けなくなる。再開
始スイツチが作動されると3つのフリツプフロツ
プがセツトされ、それにより調整駆動装置79の
阻止状態が解除されそれと同時にクロツク周波f1
及びf3がカウンタ41のクロツク入力側Cに供給
される。この動作は第3図に示してあり、時点t4
において始まる。カウンタ41は実際値メモリ5
2のその時点t4に現われる値にセツトされる。そ
の時点にてコンパレータ54の入力側Aに加わる
設定値が、入力側Bに加わる実際値より大なの
で、出力側“A>B”に信号が生ぜしめられこの
信号によりオアゲート43を介してカウンタ41
においてカウントアツプが生ぜしめられる Z41
(Vsoll′)。このカウントアツプは次の時点まで継
続する、即ち減算段58の出力側に現われる実際
値と設定値との差値の大きさが、値ΔV(これは
例えば3Km/h)に達する時点まで継続する。そ
のように相等しい状態になると、コンパレータ7
1の出力によりフリツプフロツプ30はリセツト
され、それによりアンドゲート38は阻止され
る。この時点t5以降、たんに周波数f1によつてカ
ウンタ41においてひきつづいてのカウンタが行
なわれ、それにより比較的に平坦なランプ勾配
Z41(Vsoll′)が生じる。この比較的平坦な勾配に
より実際値が緩慢に設定値に近づけられ、その際
動作点調整が行なわれる。実際値が時点t6にて設
定値に達すると、前述のようにフリツプフロツプ
29のリセツトが、コンパレータ54の出力“A
=B”によつて行なわれる。カウンタ41におけ
る計数過程が完了される。
ろで、例えば危険の状況により車両のブレーキ又
はクラツチが作動されると両スイツチ12,13
のうちの1つが作動され、それによつて、端子2
6を介してメモリ装置の初期化と、フリツプフロ
ツプ19のリセツトが行なわれる。このフリツプ
フロツプによつて、調整制御回路78、ないし調
整駆動部79が、無負荷状態に戻され、車両はも
はや制御装置から制御作用を受けなくなる。再開
始スイツチが作動されると3つのフリツプフロツ
プがセツトされ、それにより調整駆動装置79の
阻止状態が解除されそれと同時にクロツク周波f1
及びf3がカウンタ41のクロツク入力側Cに供給
される。この動作は第3図に示してあり、時点t4
において始まる。カウンタ41は実際値メモリ5
2のその時点t4に現われる値にセツトされる。そ
の時点にてコンパレータ54の入力側Aに加わる
設定値が、入力側Bに加わる実際値より大なの
で、出力側“A>B”に信号が生ぜしめられこの
信号によりオアゲート43を介してカウンタ41
においてカウントアツプが生ぜしめられる Z41
(Vsoll′)。このカウントアツプは次の時点まで継
続する、即ち減算段58の出力側に現われる実際
値と設定値との差値の大きさが、値ΔV(これは
例えば3Km/h)に達する時点まで継続する。そ
のように相等しい状態になると、コンパレータ7
1の出力によりフリツプフロツプ30はリセツト
され、それによりアンドゲート38は阻止され
る。この時点t5以降、たんに周波数f1によつてカ
ウンタ41においてひきつづいてのカウンタが行
なわれ、それにより比較的に平坦なランプ勾配
Z41(Vsoll′)が生じる。この比較的平坦な勾配に
より実際値が緩慢に設定値に近づけられ、その際
動作点調整が行なわれる。実際値が時点t6にて設
定値に達すると、前述のようにフリツプフロツプ
29のリセツトが、コンパレータ54の出力“A
=B”によつて行なわれる。カウンタ41におけ
る計数過程が完了される。
前述の過程は相応の形式で逆方向でも行なわれ
る、即ち、設定値−速度を上回る実際値速度の際
再開始キー14を作動させると計数過程が逆の計
数方向で行なわれる、それは“A>B”の条件が
もはや与えられず、コンパレータ54を介してカ
ウンタ41の計数方向入力側U/Dに0信号が供
給されるからである。減速スイツチ15の作動に
より制御装置を用いて減速を生ぜしめる場合も同
様となる。この場合も、第2図の反転方向に負の
勾配で第1のランプの部分が経過し、一方、ラン
プの比較的に平坦な部分は正の勾配を有する、そ
れはキーの作動解除により実際値が設定値以下に
なることによりコンパレータ54の出力側“A>
B”を介して正の計数方向に対して1−計数方向
信号が生ぜしめられるからである。
る、即ち、設定値−速度を上回る実際値速度の際
再開始キー14を作動させると計数過程が逆の計
数方向で行なわれる、それは“A>B”の条件が
もはや与えられず、コンパレータ54を介してカ
ウンタ41の計数方向入力側U/Dに0信号が供
給されるからである。減速スイツチ15の作動に
より制御装置を用いて減速を生ぜしめる場合も同
様となる。この場合も、第2図の反転方向に負の
勾配で第1のランプの部分が経過し、一方、ラン
プの比較的に平坦な部分は正の勾配を有する、そ
れはキーの作動解除により実際値が設定値以下に
なることによりコンパレータ54の出力側“A>
B”を介して正の計数方向に対して1−計数方向
信号が生ぜしめられるからである。
キー16ないし15の作動解除の時点では設定
値と実際値とが等しくなるのでその時点での適応
制御過程の遮断が時限素子31によつて阻止され
る。そうしないとコンパレータ54はオアゲート
32を介してフリツプフロツプ29をリセツトす
ることになる。車両は加速をするので、両値の相
等しい状態がなくなり適応制御過程がなされる。
値と実際値とが等しくなるのでその時点での適応
制御過程の遮断が時限素子31によつて阻止され
る。そうしないとコンパレータ54はオアゲート
32を介してフリツプフロツプ29をリセツトす
ることになる。車両は加速をするので、両値の相
等しい状態がなくなり適応制御過程がなされる。
キー15,16のうちの1つを短時間作動する
と、第2図に示すようにカウンタ41において正
ないし負方向で短時間の計数過程が行なわれる
が、その計数過程は殆ど影響を与えない、それは
計数状態のそのようにわずかの変化のあつた場合
は直ちに第2図に示すように再制御が行なわれる
からである。実際上そのような短時間の作動の場
合は車両速度の瞬時の実際値がメモリされ維持さ
れる。
と、第2図に示すようにカウンタ41において正
ないし負方向で短時間の計数過程が行なわれる
が、その計数過程は殆ど影響を与えない、それは
計数状態のそのようにわずかの変化のあつた場合
は直ちに第2図に示すように再制御が行なわれる
からである。実際上そのような短時間の作動の場
合は車両速度の瞬時の実際値がメモリされ維持さ
れる。
調整制御回路ないし調整駆動部によつてはもは
や実現できない値に調整量が制御装置により変化
せしめられることのないようにするため、コンパ
レータ73,74により調整量の制限が行なわれ
る。コンパレータ73に加えられる最大調整量
Smaxを実際の調整量が超過するか、又はコンパ
レータ75に加えられる最小調整量Sminを下回
ると、相応のコンパレータ73,74から出力信
号が生ぜしめられ、その出力信号によりアンドゲ
ート36が阻止され、カウンタ41において加速
および減速の場合におけるひきつづいての計数過
程が終了される。
や実現できない値に調整量が制御装置により変化
せしめられることのないようにするため、コンパ
レータ73,74により調整量の制限が行なわれ
る。コンパレータ73に加えられる最大調整量
Smaxを実際の調整量が超過するか、又はコンパ
レータ75に加えられる最小調整量Sminを下回
ると、相応のコンパレータ73,74から出力信
号が生ぜしめられ、その出力信号によりアンドゲ
ート36が阻止され、カウンタ41において加速
および減速の場合におけるひきつづいての計数過
程が終了される。
小さい速度の場合、殊に車両の特別な操縦の場
合とか後進走行とか又は回転数発生器の作動停止
の場合において制御装置の誤作動を防止するため
に、コンパレータ55によつて最小走行速度
Vminが設定されておりこれを下回るとアンドゲ
ート21〜23が常時阻止されている。ノアゲー
ト70とオアゲート17とを介してフリツプフロ
ツプ19に対する連続的リセツト信号が形成され
これによつて調整駆動部79が遮断阻止されてい
る。
合とか後進走行とか又は回転数発生器の作動停止
の場合において制御装置の誤作動を防止するため
に、コンパレータ55によつて最小走行速度
Vminが設定されておりこれを下回るとアンドゲ
ート21〜23が常時阻止されている。ノアゲー
ト70とオアゲート17とを介してフリツプフロ
ツプ19に対する連続的リセツト信号が形成され
これによつて調整駆動部79が遮断阻止されてい
る。
制御の場合すべての過程がランプを介して制御
されるので、設定値から実際値を差引いた偏差は
わずかであり、正確性(確度)の高い関数として
使用できる。設定値から実際値を差引いた偏差が
所定値を越えた場合にはそれは異状があることを
意味しており、例えばブレーキ又はクラツチの信
号線路の断線を表わしており、その信号があつた
ら、遮断を行なわなければならない。この場合制
御器は自動的に遮断しなければならない。カウン
タ59には連続的に実際値が加わる。設定値が、
カウンタ59において瞬時に生じている実際値を
超過すると、コンパレータ63とアンドゲート6
6とを介してカウンタ59に対する連続的セツト
信号が生ぜしめられる(カウンタ59にメモリさ
れた値が同時に実際の実際値より小である限り)。
この第2の条件はコンパレータ57によつて与え
られる。したがつてカウンタ59中には設定値が
実際値を上回つている間は実際値のピーク値がメ
モリされている。この条件のもとで車両がより緩
慢な走行になると、実際値は減少するが、カウン
タ59にメモリされた値は維持される。固定値メ
モリ65にはそれを下回ると補助的遮断を行なう
べき関数がメモリされている。その関数とは次の
ようなものである。
されるので、設定値から実際値を差引いた偏差は
わずかであり、正確性(確度)の高い関数として
使用できる。設定値から実際値を差引いた偏差が
所定値を越えた場合にはそれは異状があることを
意味しており、例えばブレーキ又はクラツチの信
号線路の断線を表わしており、その信号があつた
ら、遮断を行なわなければならない。この場合制
御器は自動的に遮断しなければならない。カウン
タ59には連続的に実際値が加わる。設定値が、
カウンタ59において瞬時に生じている実際値を
超過すると、コンパレータ63とアンドゲート6
6とを介してカウンタ59に対する連続的セツト
信号が生ぜしめられる(カウンタ59にメモリさ
れた値が同時に実際の実際値より小である限り)。
この第2の条件はコンパレータ57によつて与え
られる。したがつてカウンタ59中には設定値が
実際値を上回つている間は実際値のピーク値がメ
モリされている。この条件のもとで車両がより緩
慢な走行になると、実際値は減少するが、カウン
タ59にメモリされた値は維持される。固定値メ
モリ65にはそれを下回ると補助的遮断を行なう
べき関数がメモリされている。その関数とは次の
ようなものである。
Za=0.75・Ze+Z10
(但し、Za=出力数値、Ze=入力数値、Z10=毎
時10Kmの速度の相当する数値)したがつて、実際
値がその値の3/4に、毎時10Kmの速度の相当値を
加えた大きさに減少すると、コンパレータ56の
出力側における1−信号が0−信号に切換わり、
この0−信号によつてノアゲート70とオアゲー
ト17とを介してフリツプフロツプ19がリセツ
トされ、調整駆動部を遮断する。固定メモリ中に
入力された関数によつて遮断限界値を可変に速度
の関数として設定することができる。
時10Kmの速度の相当する数値)したがつて、実際
値がその値の3/4に、毎時10Kmの速度の相当値を
加えた大きさに減少すると、コンパレータ56の
出力側における1−信号が0−信号に切換わり、
この0−信号によつてノアゲート70とオアゲー
ト17とを介してフリツプフロツプ19がリセツ
トされ、調整駆動部を遮断する。固定メモリ中に
入力された関数によつて遮断限界値を可変に速度
の関数として設定することができる。
主スイツチ11を開くとインバータ25とオア
ゲート17とを介して同じく調整駆動部79に対
する無負荷状態への戻し動作命令が行なわれる。
ゲート17とを介して同じく調整駆動部79に対
する無負荷状態への戻し動作命令が行なわれる。
第4図は、本発明による車速制御装置の実施例
を示している。第1図の破線で囲まれた部分が、
第4図では1つのブロツクで示されている。この
ブロツクには構成部分10〜26,44〜57,
65〜70が含まれているが、その接続構成は第
1図と同じなので詳しい説明はしない。第4図の
装置と第1図の装置との重要な相違点は、調整駆
動部79に対する調整制御回路78が使用されて
いないことである。第1図のような調整制御回路
では、調整駆動部79の位置を検出するために、
ポテンシヨメータ等の発信器を必要とする。しか
し、第4図の装置では、パルス制御回路100に
よつて調整駆動部79を作動させるので、位置検
出もそのための発信器も不要である。
を示している。第1図の破線で囲まれた部分が、
第4図では1つのブロツクで示されている。この
ブロツクには構成部分10〜26,44〜57,
65〜70が含まれているが、その接続構成は第
1図と同じなので詳しい説明はしない。第4図の
装置と第1図の装置との重要な相違点は、調整駆
動部79に対する調整制御回路78が使用されて
いないことである。第1図のような調整制御回路
では、調整駆動部79の位置を検出するために、
ポテンシヨメータ等の発信器を必要とする。しか
し、第4図の装置では、パルス制御回路100に
よつて調整駆動部79を作動させるので、位置検
出もそのための発信器も不要である。
端子101〜103はアンドゲート21〜23
の出力側に接続されている。端子101はフリツ
プフロツプ104のリセツト入力側に接続されて
おり、このフリツプフロツプの出力側はオアゲー
ト100を介してアンドゲート106の入力側に
接続されている。アンドゲート106の出力側か
ら、ランプ値メモリとして使用されるカウンタ4
1のクロツク入力側Cに対するクロツク信号が送
出される。第1図の装置におけるようにアンドゲ
ート23の出力により(端子103を介して)ま
たデイジタルコンパレータ54の出力“A>B”
によつて(端子107を経由して)オアゲート4
3を介してカウンタ41の計数方向入力側U/D
が制御される。端子101〜103はオアゲート
108を介して時限素子109の第1のダイナミ
ツク入力側に接続されており、この時限素子の出
力側はカウンタ41のセツト入力側Sと、アンド
ゲート110の入力側とに接続されている。時限
素子109の第1トリガ入力側は正のパルス側縁
によりトリガ可能である。端子102はアンドゲ
ート110の別の反転入力側と、時限素子109
の別のダイナミツクトリガ入力側とに接続されて
おり、その別のトリガ入力側は負の信号側縁によ
つてトリガ可能である。端子102,103はオ
アゲート111を介してデイジタルコンパレータ
112の命令入力側“A=O”に接続されてい
る。出力側“A=B”はフリツプフロツプ104
のセツト入力側Sと接続されている。オアゲート
111の出力側は付加的にオアゲート113の入
力側と、オアゲート105の別の入力側とに接続
されている。フリツプフロツプ104の出力側は
オアゲート113を介して、有利にマルチプレク
サとして構成された切換装置114の切換入力側
に接続されている。
の出力側に接続されている。端子101はフリツ
プフロツプ104のリセツト入力側に接続されて
おり、このフリツプフロツプの出力側はオアゲー
ト100を介してアンドゲート106の入力側に
接続されている。アンドゲート106の出力側か
ら、ランプ値メモリとして使用されるカウンタ4
1のクロツク入力側Cに対するクロツク信号が送
出される。第1図の装置におけるようにアンドゲ
ート23の出力により(端子103を介して)ま
たデイジタルコンパレータ54の出力“A>B”
によつて(端子107を経由して)オアゲート4
3を介してカウンタ41の計数方向入力側U/D
が制御される。端子101〜103はオアゲート
108を介して時限素子109の第1のダイナミ
ツク入力側に接続されており、この時限素子の出
力側はカウンタ41のセツト入力側Sと、アンド
ゲート110の入力側とに接続されている。時限
素子109の第1トリガ入力側は正のパルス側縁
によりトリガ可能である。端子102はアンドゲ
ート110の別の反転入力側と、時限素子109
の別のダイナミツクトリガ入力側とに接続されて
おり、その別のトリガ入力側は負の信号側縁によ
つてトリガ可能である。端子102,103はオ
アゲート111を介してデイジタルコンパレータ
112の命令入力側“A=O”に接続されてい
る。出力側“A=B”はフリツプフロツプ104
のセツト入力側Sと接続されている。オアゲート
111の出力側は付加的にオアゲート113の入
力側と、オアゲート105の別の入力側とに接続
されている。フリツプフロツプ104の出力側は
オアゲート113を介して、有利にマルチプレク
サとして構成された切換装置114の切換入力側
に接続されている。
端子53に加わる実際値は、加算器115の入
力側Bと、デイジタルカウンタ116の数値入力
側と、減算器117の数値入力側Bと、固定値メ
モリ(ROM)のアドレス入力側と、制御−比較
部119の実際値入力側とに加えられる。カウン
タ46の出力側を介して端子装置120に加えら
れる設定値はコンパレータ112の数値入力側B
と、切換装置114の第1数値入力側に加えられ
る。カウンタ41の、ランプ値を導く数値出力側
はコンパレータ112の数値入力側Aと、減算器
117の数値入力側Aと、切換装置114の第2
入力側とに接続されている。コンパレータ112
の数値出力側“B−A”は数値−周波数変換器1
21の数値入力側に接続されており、その変換器
の可変の出力周波f4はアンドゲート106の別の
入力側に加えられる。減算器117の数値出力側
“A−B”はコンパレータ122の数値入力側B
と接続されており、そのコンパレータの数値入力
側Aには固定2進数ΔYが加えられる。出力側
“A>B”はアンドゲート106の別の入力側に
接続されている。
力側Bと、デイジタルカウンタ116の数値入力
側と、減算器117の数値入力側Bと、固定値メ
モリ(ROM)のアドレス入力側と、制御−比較
部119の実際値入力側とに加えられる。カウン
タ46の出力側を介して端子装置120に加えら
れる設定値はコンパレータ112の数値入力側B
と、切換装置114の第1数値入力側に加えられ
る。カウンタ41の、ランプ値を導く数値出力側
はコンパレータ112の数値入力側Aと、減算器
117の数値入力側Aと、切換装置114の第2
入力側とに接続されている。コンパレータ112
の数値出力側“B−A”は数値−周波数変換器1
21の数値入力側に接続されており、その変換器
の可変の出力周波f4はアンドゲート106の別の
入力側に加えられる。減算器117の数値出力側
“A−B”はコンパレータ122の数値入力側B
と接続されており、そのコンパレータの数値入力
側Aには固定2進数ΔYが加えられる。出力側
“A>B”はアンドゲート106の別の入力側に
接続されている。
加算器115の数値入力側Aには固定2進値
ΔXが加えられる。数値出力側“A+B”はカウ
ンタ41の数値入力側に供給される。
ΔXが加えられる。数値出力側“A+B”はカウ
ンタ41の数値入力側に供給される。
アンドゲート110の出力側、端子107、フ
リツプフロツプ19の出力側と接続された端子1
23はアンドゲート124の入力側に接続されて
おり、このアンドゲートの出力側はカウンタ11
6のセツト入力側Sと、フリツプフロツプ125
のセツト入力側とに接続されている。端子126
を介してカウンタ116のクロツク入力側Cにク
ロツク周波f5が供給される。カウンタ116のオ
ーバーフロー出力側CO(Carry out)はフリツプ
フロツプ125のリセツト入力側Rに接続されて
おり、このフリツプフロツプの出力側は端子12
7を介してパルス制御回路100の入力側に接続
されている。このようなパルス制御回路100の
有利な回路構成は第7図に関連して詳細に説明す
る。端子123は端子128を介して同じくパル
ス制御回路100の入力側に接続されている。
リツプフロツプ19の出力側と接続された端子1
23はアンドゲート124の入力側に接続されて
おり、このアンドゲートの出力側はカウンタ11
6のセツト入力側Sと、フリツプフロツプ125
のセツト入力側とに接続されている。端子126
を介してカウンタ116のクロツク入力側Cにク
ロツク周波f5が供給される。カウンタ116のオ
ーバーフロー出力側CO(Carry out)はフリツプ
フロツプ125のリセツト入力側Rに接続されて
おり、このフリツプフロツプの出力側は端子12
7を介してパルス制御回路100の入力側に接続
されている。このようなパルス制御回路100の
有利な回路構成は第7図に関連して詳細に説明す
る。端子123は端子128を介して同じくパル
ス制御回路100の入力側に接続されている。
切換装置114の数値出力側は制御−比較部1
19の実際値−入力側に接続されており、その比
較部119の出力側はデイジタル乗算器129の
入力側Aに接続されている。固定値メモリ118
の数値出力側はその乗算器129の数値入力側に
接続されている。数値出力側“A×B”はP
(ID)制御装置61と端子装置130を介してパ
ルス制御回路100の入力側に接続されている。
制御偏差の極性に依存する信号が端子131を介
して同じくパルス制御回路100に供給される。
19の実際値−入力側に接続されており、その比
較部119の出力側はデイジタル乗算器129の
入力側Aに接続されている。固定値メモリ118
の数値出力側はその乗算器129の数値入力側に
接続されている。数値出力側“A×B”はP
(ID)制御装置61と端子装置130を介してパ
ルス制御回路100の入力側に接続されている。
制御偏差の極性に依存する信号が端子131を介
して同じくパルス制御回路100に供給される。
第4図に示す制御装置の動作を次に第5図およ
び第6図を用いて説明する。先ず、設定値−メモ
リ装置46に先にメモリされている速度の再開始
過程について説明する。再開始キー14の作動に
より端子101に相応の信号U14が現われる。
この信号によつてオア素子108と時限素子10
9とを介してカウンタ41は実際値に固定数値
ΔXを加えたものに相応する値にセツトされる
Z41(Vsoll′)。さらにフリツプフロツプ104は
セツトされて、クロツクパルスf4はカウンタ41
のクロツク入力側に達することができ、端子10
7に加わる1−信号に基づきカウントアツプされ
る。従つて、ランプ値が第5図に破線で示す線に
示すように上昇する(Z41(Vsoll′))。周波数f4は
設定値からランプ値を差引いた値に依存する。そ
の差値が例えば10Km/hより大である場合、f4
を、数値−周波数変換器121の相応の設計によ
り、所望の最大加速度に応じて一定に調整するこ
とができる。したがつて、ランプ値Z41(Vsoll′)
が設定値Z46(Vsoll)に近づけば近づくほど、周
波数f4はそれだけ益々小さくなる。このことはコ
ンパレータ112の出力“B−A”による数値−
周波数変換器121の制御により行なわれる。ラ
ンプ値はそれにより連続的且平坦に設定値に近づ
けられる。同じことが、若干の遅延を以てランプ
値に追従する実際値についても行なわれる。その
ように実際値Z52(Vist)を緩慢に近づけること
によつて、過振動が回避され、非常に良好な乗心
地が得られる。ランプ値が設定値に達すると、コ
ンパレータ112の出力側“A=B”に1−信号
が生ぜしめられこの1−信号によりフリツプフロ
ツプ104がリセツトされる。それによりアンド
ゲート106はひきつづいての計数過程を阻止す
る。さらにオアゲート113を介して切換装置1
14が作動されて、今やカウンタ41のランプ値
の代わりに、端子120の設定値が制御−比較部
119に供給され得る。制御偏差の値に乗算器1
29において、実際値に依存する乗率(係数)が
乗ぜられて、わずかな速度領域において安定度が
改善される。つまり、例えば、比較的大きな速度
の場合乗ずべき係数が1であり、一方わずかな速
度の場合は係数は0.3であつて、それにより、比
較的に小さな速度の場合制御器の増幅度が減少さ
れる。この係数は速度の実際値を介して相応のア
ドレスを制御することにより固定値メモリ118
により実際上連続的に小さくされ得る。従つて、
各速度−実際値に1つの所定の乗算係数(乗率)
を対応させることができる。この乗ぜられた制御
偏差により制御器61を介して、第7図を用いて
詳述するようにパルス制御回路100が制御され
る。
び第6図を用いて説明する。先ず、設定値−メモ
リ装置46に先にメモリされている速度の再開始
過程について説明する。再開始キー14の作動に
より端子101に相応の信号U14が現われる。
この信号によつてオア素子108と時限素子10
9とを介してカウンタ41は実際値に固定数値
ΔXを加えたものに相応する値にセツトされる
Z41(Vsoll′)。さらにフリツプフロツプ104は
セツトされて、クロツクパルスf4はカウンタ41
のクロツク入力側に達することができ、端子10
7に加わる1−信号に基づきカウントアツプされ
る。従つて、ランプ値が第5図に破線で示す線に
示すように上昇する(Z41(Vsoll′))。周波数f4は
設定値からランプ値を差引いた値に依存する。そ
の差値が例えば10Km/hより大である場合、f4
を、数値−周波数変換器121の相応の設計によ
り、所望の最大加速度に応じて一定に調整するこ
とができる。したがつて、ランプ値Z41(Vsoll′)
が設定値Z46(Vsoll)に近づけば近づくほど、周
波数f4はそれだけ益々小さくなる。このことはコ
ンパレータ112の出力“B−A”による数値−
周波数変換器121の制御により行なわれる。ラ
ンプ値はそれにより連続的且平坦に設定値に近づ
けられる。同じことが、若干の遅延を以てランプ
値に追従する実際値についても行なわれる。その
ように実際値Z52(Vist)を緩慢に近づけること
によつて、過振動が回避され、非常に良好な乗心
地が得られる。ランプ値が設定値に達すると、コ
ンパレータ112の出力側“A=B”に1−信号
が生ぜしめられこの1−信号によりフリツプフロ
ツプ104がリセツトされる。それによりアンド
ゲート106はひきつづいての計数過程を阻止す
る。さらにオアゲート113を介して切換装置1
14が作動されて、今やカウンタ41のランプ値
の代わりに、端子120の設定値が制御−比較部
119に供給され得る。制御偏差の値に乗算器1
29において、実際値に依存する乗率(係数)が
乗ぜられて、わずかな速度領域において安定度が
改善される。つまり、例えば、比較的大きな速度
の場合乗ずべき係数が1であり、一方わずかな速
度の場合は係数は0.3であつて、それにより、比
較的に小さな速度の場合制御器の増幅度が減少さ
れる。この係数は速度の実際値を介して相応のア
ドレスを制御することにより固定値メモリ118
により実際上連続的に小さくされ得る。従つて、
各速度−実際値に1つの所定の乗算係数(乗率)
を対応させることができる。この乗ぜられた制御
偏差により制御器61を介して、第7図を用いて
詳述するようにパルス制御回路100が制御され
る。
同時にメモリされた設定値が実際値(端子10
7における信号)より大であり、フリツプフロツ
プ19がキー14〜16のうちの1つの作動によ
りリセツトされ(端子123における信号)、キ
ー15が作動されていない(アンドゲート110
の出力側における信号)場合、アンドゲート12
4の出力側にカウンタ116とフリツプフロツプ
125に対するセツト信号が生ぜしめられる。
7における信号)より大であり、フリツプフロツ
プ19がキー14〜16のうちの1つの作動によ
りリセツトされ(端子123における信号)、キ
ー15が作動されていない(アンドゲート110
の出力側における信号)場合、アンドゲート12
4の出力側にカウンタ116とフリツプフロツプ
125に対するセツト信号が生ぜしめられる。
カウンタ116には瞬時の実際値が供給され
る。この実際値はクロツク信号f5によりカウント
ダウンされる。零点通過の際フリツプフロツプ1
25に対するリセツト信号が生成され、その結果
カウントダウン中端子127に1信号が現われ
る。この信号の長さは実際値に依存しており、そ
の信号の長さにより調整装置79は第7図に就い
て詳述するように、実際値に依存する位置状態に
制御される。調整装置79はブレーキ、クラツチ
の各作動後又は制御装置の遮断後零位置に戻され
る(端子123における0信号)ので、調整装置
79を介しての実際値の供給により所望の速度値
への到達が促進される。その実際値は最大の調整
速度で、制御偏差に無関係に供給される。このこ
とはアンドゲート124の論理結合により次のよ
うな場合において行なわれる。すなわち、加速キ
ー作動の際(端子103における信号)、再開始
キー作動の際(端子101における信号)、供給
されるべき、メモリされた速度値が実際値より大
の場合、減速キー15の作動解除の場合(端子1
02における信号後縁)である。
る。この実際値はクロツク信号f5によりカウント
ダウンされる。零点通過の際フリツプフロツプ1
25に対するリセツト信号が生成され、その結果
カウントダウン中端子127に1信号が現われ
る。この信号の長さは実際値に依存しており、そ
の信号の長さにより調整装置79は第7図に就い
て詳述するように、実際値に依存する位置状態に
制御される。調整装置79はブレーキ、クラツチ
の各作動後又は制御装置の遮断後零位置に戻され
る(端子123における0信号)ので、調整装置
79を介しての実際値の供給により所望の速度値
への到達が促進される。その実際値は最大の調整
速度で、制御偏差に無関係に供給される。このこ
とはアンドゲート124の論理結合により次のよ
うな場合において行なわれる。すなわち、加速キ
ー作動の際(端子103における信号)、再開始
キー作動の際(端子101における信号)、供給
されるべき、メモリされた速度値が実際値より大
の場合、減速キー15の作動解除の場合(端子1
02における信号後縁)である。
第6図には再開始キー14の作動後例えば走行
路の勾配に基づき実際値が変化するランプ値に追
従できない場合を示す。それら両値間の差が大き
過ぎることになるとしたら、ランプが実際値から
任意にひどく離れ得ることとなる。そこで荷重が
消失すると、車両は過度に大の加速(アクセル一
杯に作動)せしめられる。このことは次のように
して防止される、即ち偏差>ΔYの場合コンパレ
ータ122の出力側から0信号が生ぜしめられこ
の信号によつてクロツク信号f4に対してアンドゲ
ート106が阻止されるようにするのである。ラ
ンプはそれにより短時間ストツプされるが、すぐ
また働きつづける。増大していく実際値により再
び偏差<ΔYならばまた働きつづける。ランプに
対する計数周波数のそのような遮断および作動接
続によつてその勾配は小さくなり実際値と平行に
なる。実際値勾配へのランプ勾配のこのような適
合によつて複数個の勾配の場合にも設定値速度へ
の滑らかな移行が達成される。
路の勾配に基づき実際値が変化するランプ値に追
従できない場合を示す。それら両値間の差が大き
過ぎることになるとしたら、ランプが実際値から
任意にひどく離れ得ることとなる。そこで荷重が
消失すると、車両は過度に大の加速(アクセル一
杯に作動)せしめられる。このことは次のように
して防止される、即ち偏差>ΔYの場合コンパレ
ータ122の出力側から0信号が生ぜしめられこ
の信号によつてクロツク信号f4に対してアンドゲ
ート106が阻止されるようにするのである。ラ
ンプはそれにより短時間ストツプされるが、すぐ
また働きつづける。増大していく実際値により再
び偏差<ΔYならばまた働きつづける。ランプに
対する計数周波数のそのような遮断および作動接
続によつてその勾配は小さくなり実際値と平行に
なる。実際値勾配へのランプ勾配のこのような適
合によつて複数個の勾配の場合にも設定値速度へ
の滑らかな移行が達成される。
加速キー16の作動に基づく加速の場合の動作
がほぼ第2図に示すように行なわれる。相違する
のは、一旦初期値として実際値にΔXを加えた値
がカウンタ41中に再び伝送されることである。
オアゲート111の出力側における信号に基づき
コンパレータ112中にて数値入力側Aが値0へ
セツトされ、それにより差“B−A”の最大値が
生ぜしめられる。これによつて再び最高のランプ
周波数f4が生ぜしめられる。キー16の作動解除
すると第1図に示すように瞬時に生じている実際
値が設定値メモリ装置46に供給される。第1実
施例と異なつて、この時点で現われるランプ値
Z41(Vsoll′)はカウンタ41にとどまるが、この
ことはもはや影響を与えない、それは、その際同
時に設定値−メモリ装置46への切換装置114
の切換えが行なわれるからである。
がほぼ第2図に示すように行なわれる。相違する
のは、一旦初期値として実際値にΔXを加えた値
がカウンタ41中に再び伝送されることである。
オアゲート111の出力側における信号に基づき
コンパレータ112中にて数値入力側Aが値0へ
セツトされ、それにより差“B−A”の最大値が
生ぜしめられる。これによつて再び最高のランプ
周波数f4が生ぜしめられる。キー16の作動解除
すると第1図に示すように瞬時に生じている実際
値が設定値メモリ装置46に供給される。第1実
施例と異なつて、この時点で現われるランプ値
Z41(Vsoll′)はカウンタ41にとどまるが、この
ことはもはや影響を与えない、それは、その際同
時に設定値−メモリ装置46への切換装置114
の切換えが行なわれるからである。
第7図の回路はパルス制御回路100の有利な
実施例を示す。端子150を介して、クロツク周
波f6がカウンタ151のセツト入力側と、フリツ
プフロツプ152のセツト入力側に供給される。
別のより高い周波のクロツク周波f7、例えば回転
数発生器47の周波数は端子153を介してカウ
ンタ151のクロツク入力側Cに供給される。端
子装置130を介して制御器61の数値入力側
が、カウンタ151の数値入力側と接続されてい
る。カウンタ151のオーバーフロー出力側CO
はフリツプフロツプ152のリセツト入力側と接
続され、このフリツプフロツプの出力側は2つの
アンドゲート154,155のそれぞれの入力側
に接続されている。端子131はアンドゲート1
54の第2入力側と、アンドゲート155の第2
反転入力側とに接続されている。アンドゲート1
54の出力側はオアゲート156を介してアンド
ゲート157の入力側と接続され、このアンドゲ
ートの出力により調整駆動部79の正転作動Vが
制御される。アンドゲート155の出力側はアン
ドゲート158を介してアンドゲート159の入
力側と接続されており、このアンドゲート159
の出力によりオアゲート160を介して調整駆動
装置79の逆転作動Rが制御される。端子127
はオアゲート156の別の入力側と、アンドゲー
ト158の別の反転入力側とに接続されている。
端子128はアンドゲート157,159のそれ
ぞれの別の反転入力側に接続され、かつ、時限素
子161を介してオアゲート160の別の入力側
に接続されている。
実施例を示す。端子150を介して、クロツク周
波f6がカウンタ151のセツト入力側と、フリツ
プフロツプ152のセツト入力側に供給される。
別のより高い周波のクロツク周波f7、例えば回転
数発生器47の周波数は端子153を介してカウ
ンタ151のクロツク入力側Cに供給される。端
子装置130を介して制御器61の数値入力側
が、カウンタ151の数値入力側と接続されてい
る。カウンタ151のオーバーフロー出力側CO
はフリツプフロツプ152のリセツト入力側と接
続され、このフリツプフロツプの出力側は2つの
アンドゲート154,155のそれぞれの入力側
に接続されている。端子131はアンドゲート1
54の第2入力側と、アンドゲート155の第2
反転入力側とに接続されている。アンドゲート1
54の出力側はオアゲート156を介してアンド
ゲート157の入力側と接続され、このアンドゲ
ートの出力により調整駆動部79の正転作動Vが
制御される。アンドゲート155の出力側はアン
ドゲート158を介してアンドゲート159の入
力側と接続されており、このアンドゲート159
の出力によりオアゲート160を介して調整駆動
装置79の逆転作動Rが制御される。端子127
はオアゲート156の別の入力側と、アンドゲー
ト158の別の反転入力側とに接続されている。
端子128はアンドゲート157,159のそれ
ぞれの別の反転入力側に接続され、かつ、時限素
子161を介してオアゲート160の別の入力側
に接続されている。
第7図に示すパルス制御回路100の動作によ
れば端子装置130に加わる2進数を、その2進
数に比例する衝撃係数を有するパルス列へ変換す
るのである。その場合重要なことはそれらの出力
パルス列のパルスが入力パルス列の周期又は半周
期の整数倍を有することである。このことは就中
マイクロコンピユータにより制御装置を実現する
場合重要である、それというのはその場合並列的
処理が不可能であるからである。しかして、各制
御サイクル後測定期間(フエーズ)中機関が、計
算により定められた回転数発生器周期(半周期)
で制御される。第8図に示すダイヤグラムにおい
ては変化する2進数Z130を示す。信号側縁f6の各
立上り側縁と共にその時点で加わる2進数がカウ
ンタ151中に伝送される。それと同時にフリツ
プフロツプ152がセツトされる。比較的に高い
クロツク周波f7のタイミングでその伝送された数
値がカウントダウンされ、オーバーフローパルス
の場合フリツプフロツプ152がリセツトされ
る。それによりフリツプフロツプ152の出力側
に、2進数Z130に比例する衝撃係数の信号列U
152が現われる。
れば端子装置130に加わる2進数を、その2進
数に比例する衝撃係数を有するパルス列へ変換す
るのである。その場合重要なことはそれらの出力
パルス列のパルスが入力パルス列の周期又は半周
期の整数倍を有することである。このことは就中
マイクロコンピユータにより制御装置を実現する
場合重要である、それというのはその場合並列的
処理が不可能であるからである。しかして、各制
御サイクル後測定期間(フエーズ)中機関が、計
算により定められた回転数発生器周期(半周期)
で制御される。第8図に示すダイヤグラムにおい
ては変化する2進数Z130を示す。信号側縁f6の各
立上り側縁と共にその時点で加わる2進数がカウ
ンタ151中に伝送される。それと同時にフリツ
プフロツプ152がセツトされる。比較的に高い
クロツク周波f7のタイミングでその伝送された数
値がカウントダウンされ、オーバーフローパルス
の場合フリツプフロツプ152がリセツトされ
る。それによりフリツプフロツプ152の出力側
に、2進数Z130に比例する衝撃係数の信号列U
152が現われる。
調整方向の確定のための、端子131に加わる
信号に相応して、その信号列U152はアンドゲ
ート154,155の出力側のうちの1つに現わ
れる。端子127に0−信号(実際値にしたがつ
ての調整駆動装置79の非正転作動)が現われ、
また、端子128に1−信号(例えばブレーキに
よる調整駆動装置の遮断不動作)が現われる場
合、アンドゲート154,156の出力により択
一的に調整方向に依存してパルス制御回路100
の出力側VないしRのうちの1つが制御される。
その場合パルス列U152は調整駆動装置79の
正転か又は逆転に作用する。第4図について説明
したように端子127に、実際値にしたがつての
調整駆動装置79に対する正転信号が生成される
と、アンドゲート158が阻止され、その信号は
出力側Vに直接作用する。
信号に相応して、その信号列U152はアンドゲ
ート154,155の出力側のうちの1つに現わ
れる。端子127に0−信号(実際値にしたがつ
ての調整駆動装置79の非正転作動)が現われ、
また、端子128に1−信号(例えばブレーキに
よる調整駆動装置の遮断不動作)が現われる場
合、アンドゲート154,156の出力により択
一的に調整方向に依存してパルス制御回路100
の出力側VないしRのうちの1つが制御される。
その場合パルス列U152は調整駆動装置79の
正転か又は逆転に作用する。第4図について説明
したように端子127に、実際値にしたがつての
調整駆動装置79に対する正転信号が生成される
と、アンドゲート158が阻止され、その信号は
出力側Vに直接作用する。
遮断過程(例えば制動)に基づき1信号が端子
128に加えられると、アンドゲート157,1
59が阻止され、パルス列U152がもはや調整
駆動装置79に達し得なくなる。その1−信号に
より時限素子161がトリガされ、それにより、
その時限素子の保持時間中出力側Rにて調整駆動
装置79に対する逆転信号が生ぜしめられる。こ
の逆転信号によつて調整駆動装置79は0−位置
へ戻される。
128に加えられると、アンドゲート157,1
59が阻止され、パルス列U152がもはや調整
駆動装置79に達し得なくなる。その1−信号に
より時限素子161がトリガされ、それにより、
その時限素子の保持時間中出力側Rにて調整駆動
装置79に対する逆転信号が生ぜしめられる。こ
の逆転信号によつて調整駆動装置79は0−位置
へ戻される。
勿論、調整駆動装置79はゲート157,16
0の出力によつて直接制御され得ず、その間に増
幅器段を挿入接続しなければならない。このよう
な終段配置はドイツ特許出願第2609842号公開公
報より公知である。さらに周波数f7の代わりに、
有利に回転数発生器47の出力周波を用いること
ができる。
0の出力によつて直接制御され得ず、その間に増
幅器段を挿入接続しなければならない。このよう
な終段配置はドイツ特許出願第2609842号公開公
報より公知である。さらに周波数f7の代わりに、
有利に回転数発生器47の出力周波を用いること
ができる。
第9図にはメモリ装置(例えばフリツプフロツ
プ、およびカウンタ)に対する初期化回路を示
す。第1図の装置におけるようにオアゲート17
の入力側が、初期化、つまり、メモリ装置のリセ
ツトを行なわせる装置と接続されている。主スイ
ツチ11はそのオアゲート17のダイナミツク入
力側に接続されている。出力端子26は実際値−
メモリ装置52、設定値−メモリ装置46、ラン
プ値メモリ装置41を除いたすべてのメモリ装置
に接続されており、これらのメモリ装置を、オア
ゲート17の出力信号の際その基本位置にリセツ
トする。端子26はノアゲート170を介して時
限素子171のトリガ入力側と接続されており、
その時限素子の出力側はメモリ装置41,46,
52のリセツト入力側に接続され、かつ、動作メ
モリ(RAM)172のセツト入力側とに接続さ
れている。この動作メモリ172の数値出力側は
コンパレータ173の数値入力側Aに接続されて
おり、このコンパレータの出力側“A=B”は
NORゲート170の別の入力側に接続されてい
る。コンパレータ173の数値入力側Bおよび動
作メモリ172の数値入力側には固定2進数が供
給される。
プ、およびカウンタ)に対する初期化回路を示
す。第1図の装置におけるようにオアゲート17
の入力側が、初期化、つまり、メモリ装置のリセ
ツトを行なわせる装置と接続されている。主スイ
ツチ11はそのオアゲート17のダイナミツク入
力側に接続されている。出力端子26は実際値−
メモリ装置52、設定値−メモリ装置46、ラン
プ値メモリ装置41を除いたすべてのメモリ装置
に接続されており、これらのメモリ装置を、オア
ゲート17の出力信号の際その基本位置にリセツ
トする。端子26はノアゲート170を介して時
限素子171のトリガ入力側と接続されており、
その時限素子の出力側はメモリ装置41,46,
52のリセツト入力側に接続され、かつ、動作メ
モリ(RAM)172のセツト入力側とに接続さ
れている。この動作メモリ172の数値出力側は
コンパレータ173の数値入力側Aに接続されて
おり、このコンパレータの出力側“A=B”は
NORゲート170の別の入力側に接続されてい
る。コンパレータ173の数値入力側Bおよび動
作メモリ172の数値入力側には固定2進数が供
給される。
第9図に示す初期化回路の動作によれば主スイ
ツチ11の閉成の際、即ち装置の作動接続の際オ
アゲート17のダイナミツク入力側に基づき短い
1−信号の後、オアゲート17の出力側に再び0
−信号が現われる。最初“A=B”の条件がコン
パレータ173において充足されていないので、
時限素子171はトリガされて、メモリ装置4
1,46,52をリセツトする。それと同時に2
進数Zが動作メモリ172中に引渡され、その結
果今や“A=B”の条件が充足され、端子26に
おけるほかのどのような種類の信号に対してもノ
アゲート170は阻止状態に保持される。それに
よりメモリ装置41,46,52のひきつづいて
の阻止が、入力側のノイズパルスによつてももは
や不可能である。電圧給電が接続印加され主スイ
ツチ11が再び閉成されたときはじめてそれらの
メモリ装置41,46,52のリセツトが再び可
能になる。
ツチ11の閉成の際、即ち装置の作動接続の際オ
アゲート17のダイナミツク入力側に基づき短い
1−信号の後、オアゲート17の出力側に再び0
−信号が現われる。最初“A=B”の条件がコン
パレータ173において充足されていないので、
時限素子171はトリガされて、メモリ装置4
1,46,52をリセツトする。それと同時に2
進数Zが動作メモリ172中に引渡され、その結
果今や“A=B”の条件が充足され、端子26に
おけるほかのどのような種類の信号に対してもノ
アゲート170は阻止状態に保持される。それに
よりメモリ装置41,46,52のひきつづいて
の阻止が、入力側のノイズパルスによつてももは
や不可能である。電圧給電が接続印加され主スイ
ツチ11が再び閉成されたときはじめてそれらの
メモリ装置41,46,52のリセツトが再び可
能になる。
先に述べた各装置の動作機能を、有利にマイク
ロコンピユータ、殊に、市販の1チツプコンピユ
ータにより実現することができる。それにより、
わずかな所要スペースのもとで簡単且安価な実現
ができる。先に述べた各動作機能が、当業者に通
有の形式でプログラムとしてそのようなマイクロ
コンピユータに入力される。
ロコンピユータ、殊に、市販の1チツプコンピユ
ータにより実現することができる。それにより、
わずかな所要スペースのもとで簡単且安価な実現
ができる。先に述べた各動作機能が、当業者に通
有の形式でプログラムとしてそのようなマイクロ
コンピユータに入力される。
次に、表の形で、例えば前述回路にて使用でき
る市販の部品を提示する。それらの部品は型番号
で示す。括弧に示すメーカーは例示したものであ
つて、それぞれの部品の唯一のメーカーを示した
ものではない。
る市販の部品を提示する。それらの部品は型番号
で示す。括弧に示すメーカーは例示したものであ
つて、それぞれの部品の唯一のメーカーを示した
ものではない。
1チツプマイクロコンピユータ 8048ないし8021
(Intel) 固定値メモリ(ROM) CDP1833CD(RCA) デイジタルカウンタ 4029 (RCA) デイジタルコンパレータ MC14585(Motorola) 動作メモリ(RAM) CDP1824(RCA) 減算器(加算器) CD40181B(RCA) 乗算器 CD4527B(RCA) マルチプレクサ 4052(RCA) 数値−周波数変換器 SN7497N(TI)
(Intel) 固定値メモリ(ROM) CDP1833CD(RCA) デイジタルカウンタ 4029 (RCA) デイジタルコンパレータ MC14585(Motorola) 動作メモリ(RAM) CDP1824(RCA) 減算器(加算器) CD40181B(RCA) 乗算器 CD4527B(RCA) マルチプレクサ 4052(RCA) 数値−周波数変換器 SN7497N(TI)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782831238 DE2831238A1 (de) | 1978-07-15 | 1978-07-15 | Digitale regeleinrichtung fuer die fahrgeschwindigkeit eines kraftfahrzeugs |
DE19782842023 DE2842023A1 (de) | 1978-09-27 | 1978-09-27 | Digitale regeleinrichtung fuer die fahrgeschwindigkeit eines kraftfahrzeugs |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55500415A JPS55500415A (ja) | 1980-07-10 |
JPS641803B2 true JPS641803B2 (ja) | 1989-01-12 |
Family
ID=25775032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54501119A Expired JPS641803B2 (ja) | 1978-07-15 | 1979-06-21 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4337511A (ja) |
EP (1) | EP0015281B1 (ja) |
JP (1) | JPS641803B2 (ja) |
DE (1) | DE2967222D1 (ja) |
WO (1) | WO1980000277A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4419729A (en) * | 1980-10-27 | 1983-12-06 | The Bendix Corporation | Automatic speed control for heavy vehicles |
DE3131996C2 (de) * | 1981-08-13 | 1987-04-02 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Einrichtung zum Steuern der Stellung eines ein Kraftstoff-Luft-Gemisch beeinflussenden Elements |
DE3344415A1 (de) * | 1983-12-08 | 1985-06-20 | Robert Bosch Gmbh, 7000 Stuttgart | Fahrgeschwindigkeitsregler fuer kraftfahrzeuge |
JPS60131465A (ja) * | 1983-12-20 | 1985-07-13 | Mitsubishi Electric Corp | 回転速度検出装置 |
JPS611549A (ja) * | 1984-06-13 | 1986-01-07 | Nippon Denso Co Ltd | 自動車用車速制御装置 |
DE3510174C2 (de) * | 1985-03-21 | 1996-02-29 | Bosch Gmbh Robert | Einrichtung zur Beeinflussung der Fahrgeschwindigkeit eines Kraftfahrzeugs |
US4855918A (en) * | 1986-08-28 | 1989-08-08 | Dana Corporation | Electronic vehicle speed control system having analog and digital memory circuits |
DE3703645C2 (de) * | 1987-02-06 | 1998-08-06 | Bosch Gmbh Robert | Verfahren zur Beeinflussung der Fahrgeschwindigkeit eines Kraftfahrzeugs und Einrichtung zur Durchführung des Verfahrens |
JP2549522B2 (ja) * | 1987-07-08 | 1996-10-30 | 自動車機器株式会社 | 車速測定方法 |
JP2583534B2 (ja) | 1987-10-29 | 1997-02-19 | 日産自動車株式会社 | 車両用定速走行装置 |
JPH0686193B2 (ja) * | 1989-03-22 | 1994-11-02 | 本田技研工業株式会社 | スロットル制御付き無段変速機変速制御方法 |
DE4117815C3 (de) * | 1991-05-31 | 1999-03-18 | Bosch Gmbh Robert | Regelungsanordnung, insbesondere für Kraftfahrzeuge |
US5260876A (en) * | 1991-08-09 | 1993-11-09 | Ford Motor Company | Speed control system with adaptive gain control during a speed alteration |
US5177682A (en) * | 1991-08-09 | 1993-01-05 | Ford Motor Company | Speed control system with resume mode override |
US5177683A (en) * | 1991-08-09 | 1993-01-05 | Ford Motor Company | Speed control system with adaptive resume mode |
US5420793A (en) * | 1991-08-09 | 1995-05-30 | Ford Motor Company | Vehicle speed control system with quadratic feedback control |
DE4141588A1 (de) * | 1991-12-17 | 1993-06-24 | Bosch Gmbh Robert | Fahrgeschwindigkeitsregler fuer ein fahrzeug |
DE19549224A1 (de) * | 1995-12-30 | 1997-07-03 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Regelung bzw. Begrenzung der Geschwindigkeit eines Fahrzeugs |
DE19627727B4 (de) | 1996-07-10 | 2012-05-31 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Steuerung der Geschwindigkeit eines Fahrzeugs |
US6157888A (en) * | 1999-02-08 | 2000-12-05 | Ford Global Technologies, Inc. | Input smoothing method and apparatus for an electronic throttle control system |
DE10150421A1 (de) | 2001-10-11 | 2003-04-17 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Steuerung der Geschwindigkeit eines Fahrzeugs |
DE10229238B4 (de) * | 2002-06-28 | 2021-09-09 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Regelung der Stellung eines Stellelementes |
US8517134B1 (en) | 2007-10-30 | 2013-08-27 | Daniel Albanesi | Method and system for engine control |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3891046A (en) * | 1970-01-08 | 1975-06-24 | Trw Inc | Digital speed control |
JPS523077B1 (ja) * | 1970-01-08 | 1977-01-26 | ||
US3941202A (en) * | 1970-04-30 | 1976-03-02 | Trw Inc. | Digital speed control |
US3869019A (en) * | 1970-06-24 | 1975-03-04 | Gen Motors Corp | Digital speed control system utilizing a countdown register |
JPS534162B2 (ja) * | 1971-09-01 | 1978-02-15 | ||
US3885137A (en) * | 1972-05-08 | 1975-05-20 | Aisin Seiki | Method and system for constant-speed running of vehicles |
JPS50155892A (ja) * | 1974-05-13 | 1975-12-16 | ||
JPS5125554A (ja) * | 1974-08-27 | 1976-03-02 | Yardley Prod Corp | Sonyutai |
JPS5174191A (en) * | 1974-12-24 | 1976-06-26 | Fujitsu Ten Ltd | Teisokusokosochino shasokubizogenseigyosochi |
US3952829A (en) * | 1975-05-22 | 1976-04-27 | Dana Corporation | Vehicle speed control circuit |
DE2537415C2 (de) * | 1975-08-22 | 1982-05-19 | Robert Bosch Gmbh, 7000 Stuttgart | Regelkreis zum Regeln der Fahrgeschwindigkeit eines Kraftfahrzeuges |
DE2546529B2 (de) * | 1975-10-17 | 1979-02-08 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zum Regeln der Fahrgeschwindigkeit eines Kraftfahrzeuges |
US4046213A (en) * | 1976-02-23 | 1977-09-06 | Eaton Corporation | Control system and method for controlling vehicle speed |
GB1584254A (en) * | 1976-06-24 | 1981-02-11 | Ass Eng Ltd | Speed responsive systems |
JPS53127991A (en) * | 1977-04-14 | 1978-11-08 | Aisin Seiki Co Ltd | Set speed signal memory apparatus for vehicle constant speed travelling system |
US4138723A (en) * | 1977-08-12 | 1979-02-06 | General Motors Corporation | Motor vehicle speed control system |
-
1979
- 1979-06-21 JP JP54501119A patent/JPS641803B2/ja not_active Expired
- 1979-06-21 WO PCT/EP1979/000048 patent/WO1980000277A1/de unknown
- 1979-06-21 US US06/190,318 patent/US4337511A/en not_active Expired - Lifetime
- 1979-06-21 DE DE7979900794T patent/DE2967222D1/de not_active Expired
-
1980
- 1980-02-25 EP EP79900794A patent/EP0015281B1/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
EP0015281B1 (de) | 1984-09-19 |
WO1980000277A1 (en) | 1980-02-21 |
EP0015281A1 (de) | 1980-09-17 |
US4337511A (en) | 1982-06-29 |
JPS55500415A (ja) | 1980-07-10 |
DE2967222D1 (en) | 1984-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS641803B2 (ja) | ||
US4027554A (en) | Electronic control apparatus of an automatic speed changing apparatus | |
JPH0217166Y2 (ja) | ||
US3580355A (en) | Automatic speed control apparatus for automotive vehicles | |
US4170155A (en) | Rotary cutter for successively cutting moving material to lengths | |
GB1187709A (en) | Improvements in or relating to Slip Frequency Control of an Asynchronous Electrical Machine | |
SE460240B (sv) | Saett och anordning foer hastighetsreglering av vaexelstroemsmotor vid kortvarigt avbrott i matningskaellan | |
US4451888A (en) | Speed control method and apparatus for automotive vehicles | |
US4605887A (en) | Arrangement for controlling the speed and positioning of an electric motor | |
JPS6345975B2 (ja) | ||
IE41645L (en) | Control of d.c. motors | |
US4114076A (en) | Control system for a motor having a shunt field winding | |
US4417189A (en) | Control circuit for stepper motor | |
US4478184A (en) | Speed control system and method for automotive vehicles | |
JPS63198752A (ja) | 自動車の振動の阻止方法および阻止回路装置 | |
US3869656A (en) | Circuit for modifying a train of pulses | |
JPS5945515A (ja) | モ−トルの位置制御方法 | |
US4027926A (en) | Anti-skid control system for vehicles | |
JP3817920B2 (ja) | 加減速制御回路 | |
GB2081934A (en) | Automatic speed control systems | |
US4469996A (en) | Input control circuit for a step motor | |
SU1272444A1 (ru) | Способ фазировани вращающегос вала электродвигател | |
JPS6033756Y2 (ja) | モ−タ速度制御用サ−ボル−プ回路 | |
SU1414594A1 (ru) | Устройство дл адаптивного управлени шлифовальным станком | |
SU1159847A1 (ru) | Устройство дл управлени подъемно-транспортной установкой |